JPH08148953A - 増幅器及び通信装置 - Google Patents
増幅器及び通信装置Info
- Publication number
- JPH08148953A JPH08148953A JP6282307A JP28230794A JPH08148953A JP H08148953 A JPH08148953 A JP H08148953A JP 6282307 A JP6282307 A JP 6282307A JP 28230794 A JP28230794 A JP 28230794A JP H08148953 A JPH08148953 A JP H08148953A
- Authority
- JP
- Japan
- Prior art keywords
- reception
- transmission
- amplifier
- feedback
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 回路を複雑にすることなく、送信モードと受
信モードとで安定した動作を行う、通信装置における送
受信兼用の増幅器の提供。 【構成】 増幅用のＦＥＴ１のドレイン端子とゲート端
子との間に、帰還抵抗Ｒ２，帰還用のＦＥＴ２，直流電
流を遮断するキャパシタＣ２からなる帰還回路を設け
る。受信時には、この帰還回路の抵抗値を大きくしてＦ
ＥＴ１への帰還量を少なくして大きな利得を得るように
し、送信時には、逆に帰還回路の抵抗値を小さくしてＦ
ＥＴ１への帰還量を多くして利得を小さく安定させる。
信モードとで安定した動作を行う、通信装置における送
受信兼用の増幅器の提供。 【構成】 増幅用のＦＥＴ１のドレイン端子とゲート端
子との間に、帰還抵抗Ｒ２，帰還用のＦＥＴ２，直流電
流を遮断するキャパシタＣ２からなる帰還回路を設け
る。受信時には、この帰還回路の抵抗値を大きくしてＦ
ＥＴ１への帰還量を少なくして大きな利得を得るように
し、送信時には、逆に帰還回路の抵抗値を小さくしてＦ
ＥＴ１への帰還量を多くして利得を小さく安定させる。
Description
【０００１】
【産業上の利用分野】本発明は、移動体通信に適した通
信装置、及び、通信装置に用いる送受信兼用の増幅器に
関する。
信装置、及び、通信装置に用いる送受信兼用の増幅器に
関する。
【０００２】
【従来の技術】自動車電話が商用に供されるようになっ
たのを契機に、将来に向けて移動体通信は脚光を浴びつ
づけている。移動体通信は非常に広い分野を占め、自動
車電話，業務用無線，パーソナル無線など多種多様なも
のが存在し、それぞれが近年急速に発展している。具体
的には、本年４月よりパーソナルデジタルセルラー（Ｐ
ＤＣ：使用周波数 1.5ＧＨｚ）のサービスが開始され、
来年からはパーソナル・ハンディー・ホーン・システム
（以後ＰＨＳと記す：使用周波数 1.9ＧＨｚ）のサービ
スも予定されている。そして、これらの何れにおいても
利便性の向上という観点から、携帯機の小型化，軽量
化，低消費電力化が望まれている。
たのを契機に、将来に向けて移動体通信は脚光を浴びつ
づけている。移動体通信は非常に広い分野を占め、自動
車電話，業務用無線，パーソナル無線など多種多様なも
のが存在し、それぞれが近年急速に発展している。具体
的には、本年４月よりパーソナルデジタルセルラー（Ｐ
ＤＣ：使用周波数 1.5ＧＨｚ）のサービスが開始され、
来年からはパーソナル・ハンディー・ホーン・システム
（以後ＰＨＳと記す：使用周波数 1.9ＧＨｚ）のサービ
スも予定されている。そして、これらの何れにおいても
利便性の向上という観点から、携帯機の小型化，軽量
化，低消費電力化が望まれている。
【０００３】このため、携帯機の無線部に用いられる増
幅器，ミキサも、ベースバンド部分と同様に、ＩＣ化を
図ることにより、小型化，軽量化が進められており、ま
た、フィルタなどの受動部品も小型化へ向けた開発が活
発に行われている。
幅器，ミキサも、ベースバンド部分と同様に、ＩＣ化を
図ることにより、小型化，軽量化が進められており、ま
た、フィルタなどの受動部品も小型化へ向けた開発が活
発に行われている。
【０００４】しかし、これらの使用部品だけでの改良で
は、携帯機自身の画期的な小型化を行うことができな
い。例えば、IEEE 1993 MICROWAVE AND MILIMETER-WAVE
MONOLITHIC CIRCUITS SYMPOSIUM pp.23-26 に開示され
ているように、送信と受信とのミキサを兼用にすること
により、回路の小型化を図っている。
は、携帯機自身の画期的な小型化を行うことができな
い。例えば、IEEE 1993 MICROWAVE AND MILIMETER-WAVE
MONOLITHIC CIRCUITS SYMPOSIUM pp.23-26 に開示され
ているように、送信と受信とのミキサを兼用にすること
により、回路の小型化を図っている。
【０００５】また、送信と受信とを１個のトランジスタ
で好ましく対応できるトランジスタ（ＴＭＴ：Two Mode
Channel Transistor)もあり（本出願人による特願平５
−150560号）、特性を落とすことなく回路構成を小型に
することができる。ＴＭＴでは２つの電子走行モードが
存在し、ゲート電位が深いときは電子が主にアンドープ
の半導体層を走行し、ゲート電位が浅いときは電子が主
に高濃度ドーピング層を走行する。ゲート電位が深いと
きは、不純物のドープ領域から遠ざかった部分を走行し
やくすくなり、不純物の影響を受けることが少なく、雑
音の発生がより一層抑制されて、超低雑音特性を示す。
一方、ゲート電位が浅いときは、高出力特性を実現でき
る。
で好ましく対応できるトランジスタ（ＴＭＴ：Two Mode
Channel Transistor)もあり（本出願人による特願平５
−150560号）、特性を落とすことなく回路構成を小型に
することができる。ＴＭＴでは２つの電子走行モードが
存在し、ゲート電位が深いときは電子が主にアンドープ
の半導体層を走行し、ゲート電位が浅いときは電子が主
に高濃度ドーピング層を走行する。ゲート電位が深いと
きは、不純物のドープ領域から遠ざかった部分を走行し
やくすくなり、不純物の影響を受けることが少なく、雑
音の発生がより一層抑制されて、超低雑音特性を示す。
一方、ゲート電位が浅いときは、高出力特性を実現でき
る。
【０００６】そして、本出願人は、ミキサだけでなく、
増幅器も送受信兼用として、回路の更なる小型化を図っ
た通信装置を、特願平５−290992号に提案している。図
５は、通信方式がＴＤＭＡ−ＴＤＤ（時分割多重：Time
Division Multiple Access- Time Division Duplex)
である場合の特願平５−290992号に提案したＲＦ（Radi
o Frequency)部のブロック構成図である。図５におい
て、23, 24は送受信兼用増幅器であり、ミキサ10を送信
時と受信時とで兼用すると共に、増幅器についても送信
時と受信時とで兼用する。
増幅器も送受信兼用として、回路の更なる小型化を図っ
た通信装置を、特願平５−290992号に提案している。図
５は、通信方式がＴＤＭＡ−ＴＤＤ（時分割多重：Time
Division Multiple Access- Time Division Duplex)
である場合の特願平５−290992号に提案したＲＦ（Radi
o Frequency)部のブロック構成図である。図５におい
て、23, 24は送受信兼用増幅器であり、ミキサ10を送信
時と受信時とで兼用すると共に、増幅器についても送信
時と受信時とで兼用する。
【０００７】受信時には、スイッチ４で切り換え端子4b
と共通端子4cとが接続され、スイッチ６で切り換え端子
6aと共通端子6cとが接続され、スイッチ７で切り換え端
子7bと共通端子7cとが接続されている。アンテナ１で受
信されたＲＦ信号は、スイッチ４, 帯域通過フィルタ
（以後ＢＰＦ（band pass filter) と記す）42を介して
送受信兼用増幅器23, 24に入力される。そして、その信
号はＢＰＦ43, スイッチ６を介してミキサ10に入力さ
れ、そこでバッファアンプ８を介した局部発振器９から
の出力と混合されてダウンコンバートされる。変換され
たＩＦ（Intermediate Frequency）信号はスイッチ７を
介して、受信系回路へ伝達されて復調される。
と共通端子4cとが接続され、スイッチ６で切り換え端子
6aと共通端子6cとが接続され、スイッチ７で切り換え端
子7bと共通端子7cとが接続されている。アンテナ１で受
信されたＲＦ信号は、スイッチ４, 帯域通過フィルタ
（以後ＢＰＦ（band pass filter) と記す）42を介して
送受信兼用増幅器23, 24に入力される。そして、その信
号はＢＰＦ43, スイッチ６を介してミキサ10に入力さ
れ、そこでバッファアンプ８を介した局部発振器９から
の出力と混合されてダウンコンバートされる。変換され
たＩＦ（Intermediate Frequency）信号はスイッチ７を
介して、受信系回路へ伝達されて復調される。
【０００８】一方、送信時には、スイッチ４で切り換え
端子4aと共通端子4cとが接続され、スイッチ６で切り換
え端子6bと共通端子6cとが接続され、スイッチ７で切り
換え端子7aと共通端子7cとが接続されている。ＩＦ帯で
変調された送信信号が、スイッチ６を介して、ミキサ10
へ入力される。そして、バッファアンプ８を介した局部
発振器９の出力と周波数混合され、アップコンバートさ
れる。変換されたＲＦ信号は、スイッチ７及びＢＰＦ42
を経て、送受信兼用増幅器23, 24に入力された後、ＢＰ
Ｆ43及びスイッチ４を介して、アンテナ１より送信され
る。
端子4aと共通端子4cとが接続され、スイッチ６で切り換
え端子6bと共通端子6cとが接続され、スイッチ７で切り
換え端子7aと共通端子7cとが接続されている。ＩＦ帯で
変調された送信信号が、スイッチ６を介して、ミキサ10
へ入力される。そして、バッファアンプ８を介した局部
発振器９の出力と周波数混合され、アップコンバートさ
れる。変換されたＲＦ信号は、スイッチ７及びＢＰＦ42
を経て、送受信兼用増幅器23, 24に入力された後、ＢＰ
Ｆ43及びスイッチ４を介して、アンテナ１より送信され
る。
【０００９】
【発明が解決しようとする課題】携帯電話などの移動体
通信機器のＲＦ部に用いる送信用増幅器は、電波を遠く
へ飛ばすために仕様で決められた所定値以上の出力パワ
ーを必要とする。移動体通信機器の端末機では、通常、
電源として電池が用いられているので、電源電圧は固定
になる。よって、送信時に大きなパワーを得るために
は、送信用増幅器へのゲートバイアスを浅くして電流振
幅を大きくする。一方、受信時には待ち受け時間を出来
る限り長くするために、消費電流を少なくする必要があ
る。よって、受信時では、小信号動作であるので、受信
用増幅器へのゲートバイアスを深くして低電流化に対応
する。
通信機器のＲＦ部に用いる送信用増幅器は、電波を遠く
へ飛ばすために仕様で決められた所定値以上の出力パワ
ーを必要とする。移動体通信機器の端末機では、通常、
電源として電池が用いられているので、電源電圧は固定
になる。よって、送信時に大きなパワーを得るために
は、送信用増幅器へのゲートバイアスを浅くして電流振
幅を大きくする。一方、受信時には待ち受け時間を出来
る限り長くするために、消費電流を少なくする必要があ
る。よって、受信時では、小信号動作であるので、受信
用増幅器へのゲートバイアスを深くして低電流化に対応
する。
【００１０】ところが、例えばＧａＡｓＦＥＴからなる
１つの能動素子で送信，受信を兼ねているような上述し
た増幅器（図５の送受信兼用増幅器23, 24）では、単に
ゲートバイアスを変化させただけでは、送信時，受信時
のそれぞれの仕様を満足しないことが予想される。
１つの能動素子で送信，受信を兼ねているような上述し
た増幅器（図５の送受信兼用増幅器23, 24）では、単に
ゲートバイアスを変化させただけでは、送信時，受信時
のそれぞれの仕様を満足しないことが予想される。
【００１１】図６にＧａＡｓＦＥＴの入出力に整合回路
を設けた一段構成の増幅器の回路図を示す。ＦＥＴ11の
ゲートは、インダクタＬ11を介して入力端子に、また抵
抗Ｒ11を介して電圧源（電圧ＶGG）にそれぞれ接続さ
れ、電圧源と抵抗Ｒ11との接続点はキャパシタＣ11を介
して接地されている。また、ＦＥＴ11のドレインは、イ
ンダクタＬ12を介して出力端子に、またインダクタＬ14
を介して電圧源（電圧Ｖ DD）にそれぞれ接続され、出力
端子とインダクタＬ12との接続点はキャパシタＣ12を介
して接地されている。更に、ＦＥＴ11のソースはインダ
クタＬ13を介して接地されている。図６に示す回路構成
では、単純にインダクタＬ11で入力の整合を、インダク
タＬ12及びキャパシタＣ12で出力を最大に出す整合をそ
れぞれ実現している。つまり、送信用増幅器に適した設
計となっている。
を設けた一段構成の増幅器の回路図を示す。ＦＥＴ11の
ゲートは、インダクタＬ11を介して入力端子に、また抵
抗Ｒ11を介して電圧源（電圧ＶGG）にそれぞれ接続さ
れ、電圧源と抵抗Ｒ11との接続点はキャパシタＣ11を介
して接地されている。また、ＦＥＴ11のドレインは、イ
ンダクタＬ12を介して出力端子に、またインダクタＬ14
を介して電圧源（電圧Ｖ DD）にそれぞれ接続され、出力
端子とインダクタＬ12との接続点はキャパシタＣ12を介
して接地されている。更に、ＦＥＴ11のソースはインダ
クタＬ13を介して接地されている。図６に示す回路構成
では、単純にインダクタＬ11で入力の整合を、インダク
タＬ12及びキャパシタＣ12で出力を最大に出す整合をそ
れぞれ実現している。つまり、送信用増幅器に適した設
計となっている。
【００１２】このような回路構成にあって、受信時は上
述したようにゲートバイアスを深くする必要がある。し
かし、バイアスを深くするとバイアスが浅い場合と比較
して、ＦＥＴ自身の利得は小さくなり、入出力インピー
ダンスも変化する。下記表１は、ドレイン電圧ＶDDを一
定の３Ｖにし、ゲート電圧ＶGGを−１Ｖ及び−２Ｖにし
た場合の入出力インピーダンスと利得との例を示したも
のである。
述したようにゲートバイアスを深くする必要がある。し
かし、バイアスを深くするとバイアスが浅い場合と比較
して、ＦＥＴ自身の利得は小さくなり、入出力インピー
ダンスも変化する。下記表１は、ドレイン電圧ＶDDを一
定の３Ｖにし、ゲート電圧ＶGGを−１Ｖ及び−２Ｖにし
た場合の入出力インピーダンスと利得との例を示したも
のである。
【００１３】
【表１】
【００１４】従って、送信時に最適となるように、例え
ばゲートバイアスを−１Ｖにして、つまり出力が大きく
なるように、入力及び出力の整合回路を設計しておく
と、受信時における増幅器の入出力リターンロスは変化
して、利得も小さくなる。これとは逆に、受信時に最適
となるように、例えばゲートバイアスを−２Ｖにして、
つまりある程度のリターンロスを得、かつ低雑音となる
ように、設計しておくと、そのまま送信時に必要なバイ
アスを印加すると、今度は利得が大きくなりすぎて、発
振したりする可能性がある。通信機器の場合、送信から
のスプリアスは制限されているため、このように設計さ
れた増幅器は使用できない。
ばゲートバイアスを−１Ｖにして、つまり出力が大きく
なるように、入力及び出力の整合回路を設計しておく
と、受信時における増幅器の入出力リターンロスは変化
して、利得も小さくなる。これとは逆に、受信時に最適
となるように、例えばゲートバイアスを−２Ｖにして、
つまりある程度のリターンロスを得、かつ低雑音となる
ように、設計しておくと、そのまま送信時に必要なバイ
アスを印加すると、今度は利得が大きくなりすぎて、発
振したりする可能性がある。通信機器の場合、送信から
のスプリアスは制限されているため、このように設計さ
れた増幅器は使用できない。
【００１５】また、移動体通信の場合、受信レベルのダ
イナミックレンジが非常に大きく、例えば、自動車電話
では70ｄＢ以上は必要である。従って、例えば基地局と
の距離が遠くて受信レベルが非常に小さいときには問題
はないが、受信レベルが大きいときには使用している増
幅器，ミキサが飽和してしまって、正常な復調を行えな
い場合がある。
イナミックレンジが非常に大きく、例えば、自動車電話
では70ｄＢ以上は必要である。従って、例えば基地局と
の距離が遠くて受信レベルが非常に小さいときには問題
はないが、受信レベルが大きいときには使用している増
幅器，ミキサが飽和してしまって、正常な復調を行えな
い場合がある。
【００１６】本発明は斯かる事情に鑑みてなされたもの
であり、本発明の目的は、簡単な回路構成にて送信モー
ド及び受信モードのいずれでも安定して動作する送受信
兼用の増幅器を提供することを目的とする。
であり、本発明の目的は、簡単な回路構成にて送信モー
ド及び受信モードのいずれでも安定して動作する送受信
兼用の増幅器を提供することを目的とする。
【００１７】本発明の他の目的は、回路構成を従来例よ
り簡易にでき小型化を図れる通信装置を提供することに
ある。
り簡易にでき小型化を図れる通信装置を提供することに
ある。
【００１８】本発明の更に他の目的は、送受信兼用の増
幅器及びミキサの飽和を防止できる通信装置を提供する
ことにある。
幅器及びミキサの飽和を防止できる通信装置を提供する
ことにある。
【００１９】
【課題を解決するための手段】本願の請求項１に係る増
幅器は、増幅用の第１能動素子と、入力側の整合を行う
第１整合回路と、出力側の整合を行う第２整合回路と、
帰還抵抗及び帰還用の第２能動素子を有し、前記第１能
動素子に対する印加バイアスに応じて、前記第１能動素
子への帰還量が可変となる帰還回路とを備えることを特
徴とする。
幅器は、増幅用の第１能動素子と、入力側の整合を行う
第１整合回路と、出力側の整合を行う第２整合回路と、
帰還抵抗及び帰還用の第２能動素子を有し、前記第１能
動素子に対する印加バイアスに応じて、前記第１能動素
子への帰還量が可変となる帰還回路とを備えることを特
徴とする。
【００２０】本願の請求項２に係る増幅器は、請求項１
において、前記第１，第２能動素子は何れも１または複
数の電界効果型トランジスタからなり、各電界効果型ト
ランジスタには共通のゲートバイアスが印加され、前記
第１能動素子の電界効果型トランジスタのゲート，ドレ
イン間に前記帰還回路が介装されていることを特徴とす
る。
において、前記第１，第２能動素子は何れも１または複
数の電界効果型トランジスタからなり、各電界効果型ト
ランジスタには共通のゲートバイアスが印加され、前記
第１能動素子の電界効果型トランジスタのゲート，ドレ
イン間に前記帰還回路が介装されていることを特徴とす
る。
【００２１】本願の請求項３に係る通信装置は、送信信
号または受信信号を増幅する送受信兼用の増幅器と、局
部発振出力と送信信号または受信信号とを周波数混合す
る送受信兼用の混合器とを備え、前記混合器と前記増幅
器の入力側、及び前記混合器と前記増幅器の出力側とは
それぞれ送信経路，受信経路を切り換えるためのスイッ
チを介して接続されている通信装置において、前記増幅
器が、増幅用の第１能動素子と、入力側の整合を行う第
１整合回路と、出力側の整合を行う第２整合回路と、帰
還抵抗及び帰還用の第２能動素子を有し、前記第１能動
素子に対する印加バイアスに応じて、前記第１能動素子
への帰還量が可変となる帰還回路とを備えていることを
特徴とする。
号または受信信号を増幅する送受信兼用の増幅器と、局
部発振出力と送信信号または受信信号とを周波数混合す
る送受信兼用の混合器とを備え、前記混合器と前記増幅
器の入力側、及び前記混合器と前記増幅器の出力側とは
それぞれ送信経路，受信経路を切り換えるためのスイッ
チを介して接続されている通信装置において、前記増幅
器が、増幅用の第１能動素子と、入力側の整合を行う第
１整合回路と、出力側の整合を行う第２整合回路と、帰
還抵抗及び帰還用の第２能動素子を有し、前記第１能動
素子に対する印加バイアスに応じて、前記第１能動素子
への帰還量が可変となる帰還回路とを備えていることを
特徴とする。
【００２２】本願の請求項４に係る通信装置は、送信信
号または受信信号を増幅する送受信兼用の増幅器と、局
部発振出力と送信信号または受信信号とを周波数混合す
る送受信兼用の混合器とを備え、前記混合器と前記増幅
器の入力側、及び前記混合器と前記増幅器の出力側とは
それぞれ送信経路，受信経路を切り換えるためのスイッ
チを介して接続されている通信装置において、前記混合
器の局部発振入力側に設けられたバッファアンプを備
え、前記増幅器，前記混合器及び前記バッファアンプは
それぞれ能動素子として１または複数の電界効果型トラ
ンジスタを有し、これらの各電界効果型トランジスタへ
のゲートバイアスが共通であるように構成したことを特
徴とする。
号または受信信号を増幅する送受信兼用の増幅器と、局
部発振出力と送信信号または受信信号とを周波数混合す
る送受信兼用の混合器とを備え、前記混合器と前記増幅
器の入力側、及び前記混合器と前記増幅器の出力側とは
それぞれ送信経路，受信経路を切り換えるためのスイッ
チを介して接続されている通信装置において、前記混合
器の局部発振入力側に設けられたバッファアンプを備
え、前記増幅器，前記混合器及び前記バッファアンプは
それぞれ能動素子として１または複数の電界効果型トラ
ンジスタを有し、これらの各電界効果型トランジスタへ
のゲートバイアスが共通であるように構成したことを特
徴とする。
【００２３】本願の請求項５に係る通信装置は、送信信
号または受信信号を増幅する送受信兼用の増幅器と、局
部発振出力と送信信号または受信信号とを周波数混合す
る送受信兼用の混合器とを備え、前記混合器と前記増幅
器の入力側、及び前記混合器と前記増幅器の出力側とは
それぞれ送信経路，受信経路を切り換えるためのスイッ
チを介して接続されている通信装置において、受信信号
のレベルが所定レベルより大きい場合に、受信信号が前
記増幅器を経由せずに前記混合器に入力するように構成
したことを特徴とする。
号または受信信号を増幅する送受信兼用の増幅器と、局
部発振出力と送信信号または受信信号とを周波数混合す
る送受信兼用の混合器とを備え、前記混合器と前記増幅
器の入力側、及び前記混合器と前記増幅器の出力側とは
それぞれ送信経路，受信経路を切り換えるためのスイッ
チを介して接続されている通信装置において、受信信号
のレベルが所定レベルより大きい場合に、受信信号が前
記増幅器を経由せずに前記混合器に入力するように構成
したことを特徴とする。
【００２４】
【作用】本発明における送受信兼用の増幅器では、増幅
用の第１能動素子に、抵抗値が可変な帰還抵抗及び帰還
用の第２能動素子を有する帰還回路からの帰還を働かせ
る。例えば、増幅用の第１能動素子であるＦＥＴのドレ
イン，ゲート間に抵抗を挿入して抵抗で帰還をかけ、ゲ
ートバイアスを帰還抵抗部分にも連動させて帰還量を制
御して、受信時及び送信時に対応する。受信時（ゲート
バイアスが深い場合）には帰還抵抗の抵抗値を大きくし
て第１能動素子への帰還量を少なくし、できるだけ大き
な利得が得られるようにし、一方、送信時にはその抵抗
値を小さくして帰還量を多くし、利得を小さく安定化さ
せるようにする。よって、送信時と受信時とにおいて入
出力のリターンロス及び利得の差がなく、両モードにお
いて安定した増幅処理を行える。
用の第１能動素子に、抵抗値が可変な帰還抵抗及び帰還
用の第２能動素子を有する帰還回路からの帰還を働かせ
る。例えば、増幅用の第１能動素子であるＦＥＴのドレ
イン，ゲート間に抵抗を挿入して抵抗で帰還をかけ、ゲ
ートバイアスを帰還抵抗部分にも連動させて帰還量を制
御して、受信時及び送信時に対応する。受信時（ゲート
バイアスが深い場合）には帰還抵抗の抵抗値を大きくし
て第１能動素子への帰還量を少なくし、できるだけ大き
な利得が得られるようにし、一方、送信時にはその抵抗
値を小さくして帰還量を多くし、利得を小さく安定化さ
せるようにする。よって、送信時と受信時とにおいて入
出力のリターンロス及び利得の差がなく、両モードにお
いて安定した増幅処理を行える。
【００２５】また、本発明の通信装置では、混合器に接
続されたバッファアンプと、送受信兼用の増幅器と、送
受信兼用の混合器との各電界効果トランジスタへのゲー
トバイアスが共通である。よって、回路がより簡略化さ
れて全体構成がより小型化する。
続されたバッファアンプと、送受信兼用の増幅器と、送
受信兼用の混合器との各電界効果トランジスタへのゲー
トバイアスが共通である。よって、回路がより簡略化さ
れて全体構成がより小型化する。
【００２６】更に、受信信号のレベルが所定レベルより
大きい場合には、受信信号が送受信兼用の増幅器を経由
せずに直接に送受信兼用の混合器に入力する。よって、
この場合に送受信兼用の増幅器の利得分だけ受信信号の
レベルが低下して、送受信兼用の増幅器及び送受信兼用
の混合器の飽和が防止される。
大きい場合には、受信信号が送受信兼用の増幅器を経由
せずに直接に送受信兼用の混合器に入力する。よって、
この場合に送受信兼用の増幅器の利得分だけ受信信号の
レベルが低下して、送受信兼用の増幅器及び送受信兼用
の混合器の飽和が防止される。
【００２７】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて具体的に説明する。
いて具体的に説明する。
【００２８】本発明の送受信兼用の増幅器の回路構成を
図１に示す。図１において、ＦＥＴ１は増幅用のＦＥＴ
であり、ＦＥＴ２は帰還量を制御するためのＦＥＴであ
る。ＦＥＴ１のゲートは、インダクタＬ１（３〜５ｎ
Ｈ）を介して入力端子と、インダクタＬ２（３〜５ｎ
Ｈ）及び抵抗Ｒ１（３ｋΩ以上）を介して電圧源（電
圧：ＶGG）とにそれぞれ接続されている。ＦＥＴ１のド
レインは、インダクタＬ５（１〜３ｎＨ）を介して出力
端子と、インダクタＬ４（20ｎＨ）を介して電圧源（電
圧：ＶDD）とにそれぞれ接続されている。ＦＥＴ１のソ
ースは、インダクタＬ３（0.5 ｎＨ）を介して接地され
ている。ＦＥＴ２のゲートは、抵抗Ｒ１を介してＦＥＴ
１と共通の電圧源（電圧：ＶGG）に接続されている。Ｆ
ＥＴ２のドレインは、抵抗Ｒ２（300 Ω）及びインダク
タＬ４を介してＦＥＴ１と共通の電圧源（電圧：ＶDD）
に接続されている。ＦＥＴ２のソースとＦＥＴ１のゲー
トとはキャパシタＣ２（10ｐＦ）を介して接続されてい
る。また、抵抗Ｒ１とインダクタＬ２との接続点はキャ
パシタＣ１（10〜20ｐＦ）を介して接地されている。更
に、出力端子はキャパシタＣ３（１〜４ｐＦ）を介して
接地されている。
図１に示す。図１において、ＦＥＴ１は増幅用のＦＥＴ
であり、ＦＥＴ２は帰還量を制御するためのＦＥＴであ
る。ＦＥＴ１のゲートは、インダクタＬ１（３〜５ｎ
Ｈ）を介して入力端子と、インダクタＬ２（３〜５ｎ
Ｈ）及び抵抗Ｒ１（３ｋΩ以上）を介して電圧源（電
圧：ＶGG）とにそれぞれ接続されている。ＦＥＴ１のド
レインは、インダクタＬ５（１〜３ｎＨ）を介して出力
端子と、インダクタＬ４（20ｎＨ）を介して電圧源（電
圧：ＶDD）とにそれぞれ接続されている。ＦＥＴ１のソ
ースは、インダクタＬ３（0.5 ｎＨ）を介して接地され
ている。ＦＥＴ２のゲートは、抵抗Ｒ１を介してＦＥＴ
１と共通の電圧源（電圧：ＶGG）に接続されている。Ｆ
ＥＴ２のドレインは、抵抗Ｒ２（300 Ω）及びインダク
タＬ４を介してＦＥＴ１と共通の電圧源（電圧：ＶDD）
に接続されている。ＦＥＴ２のソースとＦＥＴ１のゲー
トとはキャパシタＣ２（10ｐＦ）を介して接続されてい
る。また、抵抗Ｒ１とインダクタＬ２との接続点はキャ
パシタＣ１（10〜20ｐＦ）を介して接地されている。更
に、出力端子はキャパシタＣ３（１〜４ｐＦ）を介して
接地されている。
【００２９】この構成において、抵抗Ｒ１及びキャパシ
タＣ１はゲートバイアスを印加するために必要な受動部
品、キャパシタＣ２は直流電流カット用のキャパシタ、
抵抗Ｒ２は全体の帰還量を調節するための抵抗、インダ
クタＬ１，Ｌ２は入力の整合をとるためのインダクタ、
インダクタＬ４，Ｌ５及びキャパシタＣ３は出力の整合
をとるためのものである。なお、図１に示す増幅器は、
1.9 ＧＨｚで動作するように設計されたものである。
タＣ１はゲートバイアスを印加するために必要な受動部
品、キャパシタＣ２は直流電流カット用のキャパシタ、
抵抗Ｒ２は全体の帰還量を調節するための抵抗、インダ
クタＬ１，Ｌ２は入力の整合をとるためのインダクタ、
インダクタＬ４，Ｌ５及びキャパシタＣ３は出力の整合
をとるためのものである。なお、図１に示す増幅器は、
1.9 ＧＨｚで動作するように設計されたものである。
【００３０】次に、動作について説明する。受信時はゲ
ートバイアスＶGGを深くすると、深いバイアスがＦＥＴ
２にも同様に印加されるので、帰還抵抗が実質的に大き
くなって、ＦＥＴ１への帰還量は少なくなって利得は大
きくなる。例えばＰＨＳ用の1.9 ＧＨｚ帯で作動するよ
うに設計し、ゲートバイアスＶGGを−２Ｖとし、受信時
に帰還抵抗の合計が約１ｋΩ（このうち抵抗Ｒ２は300
Ω）となるようにＦＥＴ２のゲート幅を設定した場合の
特性は以下に示す通りである。 利得： 10ｄＢ 入力リターンロス： −12ｄＢ 出力リターンロス： −６ｄＢ 雑音指数： ２ｄＢ 消費電流： 20ｍＡ
ートバイアスＶGGを深くすると、深いバイアスがＦＥＴ
２にも同様に印加されるので、帰還抵抗が実質的に大き
くなって、ＦＥＴ１への帰還量は少なくなって利得は大
きくなる。例えばＰＨＳ用の1.9 ＧＨｚ帯で作動するよ
うに設計し、ゲートバイアスＶGGを−２Ｖとし、受信時
に帰還抵抗の合計が約１ｋΩ（このうち抵抗Ｒ２は300
Ω）となるようにＦＥＴ２のゲート幅を設定した場合の
特性は以下に示す通りである。 利得： 10ｄＢ 入力リターンロス： −12ｄＢ 出力リターンロス： −６ｄＢ 雑音指数： ２ｄＢ 消費電流： 20ｍＡ
【００３１】一方、送信時にゲートバイアスＶGGを浅く
すると、ＦＥＴ２への印加バイアスも浅くなるので、帰
還抵抗が実質的に小さくなって、ＦＥＴ１への帰還量は
多くなって利得は小さくなる。例えば、送信時のゲート
バイアスＶGGを−１Ｖとした場合、帰還抵抗の合計は約
500 Ωとなり、1.9 ＧＨｚでの特性は以下のようにな
る。 利得： 10ｄＢ 入力リターンロス： −14ｄＢ 出力リターンロス： −８ｄＢ 出力パワー 160ｍＷ 消費電流： 250ｍＡ
すると、ＦＥＴ２への印加バイアスも浅くなるので、帰
還抵抗が実質的に小さくなって、ＦＥＴ１への帰還量は
多くなって利得は小さくなる。例えば、送信時のゲート
バイアスＶGGを−１Ｖとした場合、帰還抵抗の合計は約
500 Ωとなり、1.9 ＧＨｚでの特性は以下のようにな
る。 利得： 10ｄＢ 入力リターンロス： −14ｄＢ 出力リターンロス： −８ｄＢ 出力パワー 160ｍＷ 消費電流： 250ｍＡ
【００３２】よって、受信時と送信時とにおいて利得が
等しくなり、受信時，送信時共に、仕様の特性を得るこ
とができる。従って、以上のような構成の送受信兼用の
増幅器を用いることにより、前述の特願平５−290992号
に提案した通信装置における問題点（送受信兼用増幅器
のＦＥＴへのゲートバイアスを受信時，送信時で変化さ
せた際に入出力のインピーダンスが変化して入力と出力
との整合がとりにくい点）を解消することができる。
等しくなり、受信時，送信時共に、仕様の特性を得るこ
とができる。従って、以上のような構成の送受信兼用の
増幅器を用いることにより、前述の特願平５−290992号
に提案した通信装置における問題点（送受信兼用増幅器
のＦＥＴへのゲートバイアスを受信時，送信時で変化さ
せた際に入出力のインピーダンスが変化して入力と出力
との整合がとりにくい点）を解消することができる。
【００３３】以上のように一段構成ではあるが、ＰＨＳ
の受信時及び送信時での仕様を満足する送受信兼用の増
幅器が得られている。但し、実際には一段構成では受信
時及び送信時において充分な利得が得られないことがあ
るので、前述の特願平５−290992号に提案した通信装置
のように二段構成にすることが多い。
の受信時及び送信時での仕様を満足する送受信兼用の増
幅器が得られている。但し、実際には一段構成では受信
時及び送信時において充分な利得が得られないことがあ
るので、前述の特願平５−290992号に提案した通信装置
のように二段構成にすることが多い。
【００３４】図２は、上述した一段構成の送受信兼用の
増幅器を、図５に示す二段構成の送受信兼用増幅器23,
24に適用した場合の回路構成を示す図である。図２にお
いて、ＦＥＴ１，ＦＥＴ３は増幅用のＦＥＴであり、Ｆ
ＥＴ２は帰還量を制御するためのＦＥＴである。図２に
おいて、抵抗Ｒ１，Ｒ２、インダクタＬ１，Ｌ２，Ｌ
３，Ｌ４，Ｌ５、キャパシタＣ１，Ｃ２，Ｃ３は前述し
た図１に示すものと同じである。ＦＥＴ３のゲートは、
抵抗Ｒ３（３ｋΩ以上）及び抵抗Ｒ１を介してＦＥＴ
１，２と共通の電圧源（電圧：ＶGG）に接続されてい
る。ＦＥＴ１のドレイン，ＦＥＴ３のゲート間には、段
間直流成分を遮断するためのキャパシタＣ４（14ｐＦ）
が介装されている。ＦＥＴ１のドレインは、インダクタ
Ｌ６（20ｎＨ）を介して電圧源（電圧：ＶDD）に接続さ
れている。ＦＥＴ３のソースは、インダクタＬ７（0.5
ｎＨ）を介して接地されている。
増幅器を、図５に示す二段構成の送受信兼用増幅器23,
24に適用した場合の回路構成を示す図である。図２にお
いて、ＦＥＴ１，ＦＥＴ３は増幅用のＦＥＴであり、Ｆ
ＥＴ２は帰還量を制御するためのＦＥＴである。図２に
おいて、抵抗Ｒ１，Ｒ２、インダクタＬ１，Ｌ２，Ｌ
３，Ｌ４，Ｌ５、キャパシタＣ１，Ｃ２，Ｃ３は前述し
た図１に示すものと同じである。ＦＥＴ３のゲートは、
抵抗Ｒ３（３ｋΩ以上）及び抵抗Ｒ１を介してＦＥＴ
１，２と共通の電圧源（電圧：ＶGG）に接続されてい
る。ＦＥＴ１のドレイン，ＦＥＴ３のゲート間には、段
間直流成分を遮断するためのキャパシタＣ４（14ｐＦ）
が介装されている。ＦＥＴ１のドレインは、インダクタ
Ｌ６（20ｎＨ）を介して電圧源（電圧：ＶDD）に接続さ
れている。ＦＥＴ３のソースは、インダクタＬ７（0.5
ｎＨ）を介して接地されている。
【００３５】本発明の通信装置では、以上のような構成
をなす受信兼用増幅器23, 24が、図５において、ＢＰＦ
42, 43間に介装されており、図２の入力端子が図５のＢ
ＰＦ42の出力側に接続され、図２の出力端子が図５のＢ
ＰＦ43の入力側に接続される。図２に示す回路構成の二
段構成の送受信兼用の増幅器を組み込んだＲＦ部の全体
構成を図３，図４に示す。図３は受信時、図４は送信時
を示す。また、これらの回路図にはバイアス電圧も示し
ている。
をなす受信兼用増幅器23, 24が、図５において、ＢＰＦ
42, 43間に介装されており、図２の入力端子が図５のＢ
ＰＦ42の出力側に接続され、図２の出力端子が図５のＢ
ＰＦ43の入力側に接続される。図２に示す回路構成の二
段構成の送受信兼用の増幅器を組み込んだＲＦ部の全体
構成を図３，図４に示す。図３は受信時、図４は送信時
を示す。また、これらの回路図にはバイアス電圧も示し
ている。
【００３６】スイッチ４は、ＦＥＴ51, 52と、各ＦＥＴ
51, 52のゲートにそれぞれ接続された抵抗98, 99とから
なり、ＦＥＴ51, 52の各ゲートは、抵抗98, 99を介して
電圧源（電圧Ｖctl2，電圧Ｖctl1）に接続されている。
51, 52のゲートにそれぞれ接続された抵抗98, 99とから
なり、ＦＥＴ51, 52の各ゲートは、抵抗98, 99を介して
電圧源（電圧Ｖctl2，電圧Ｖctl1）に接続されている。
【００３７】スイッチ６は、ＦＥＴ57, 58と、各ＦＥＴ
57, 58のゲートにそれぞれ接続された抵抗87, 88とから
なり、ＦＥＴ57, 58の各ゲートは、抵抗87, 88を介して
電圧源（電圧Ｖct11，電圧Ｖct12）に接続されている。
また、スイッチ７は、ＦＥＴ59, 60と、各ＦＥＴ59, 60
のゲートにそれぞれ接続された抵抗89, 90とからなり、
ＦＥＴ59, 60の各ゲートは、抵抗89, 90を介して電圧源
（電圧Ｖct12，電圧Ｖ ct11）に接続されている。
57, 58のゲートにそれぞれ接続された抵抗87, 88とから
なり、ＦＥＴ57, 58の各ゲートは、抵抗87, 88を介して
電圧源（電圧Ｖct11，電圧Ｖct12）に接続されている。
また、スイッチ７は、ＦＥＴ59, 60と、各ＦＥＴ59, 60
のゲートにそれぞれ接続された抵抗89, 90とからなり、
ＦＥＴ59, 60の各ゲートは、抵抗89, 90を介して電圧源
（電圧Ｖct12，電圧Ｖ ct11）に接続されている。
【００３８】ミキサ10は、ミキサ入力整合回路105 と、
ミキサ出力整合回路106 と、デュアルゲートＦＥＴ61
と、バイアスを印加するための抵抗97とから構成されて
いる。デュアルゲートＦＥＴ61の第１ゲートは抵抗97を
介してＦＥＴ１，２，３と共通の電圧源（電圧ＶGG）に
接続されている。また、デュアルゲートＦＥＴ61の第１
ゲート, 第２ゲート，ドレインは、ミキサ入力整合回路
105 ，後述する局部発振入力整合回路107 ，ミキサ出力
整合回路106 にそれぞれ接続されている。また、デュア
ルゲートＦＥＴ61のソースは接地されている。
ミキサ出力整合回路106 と、デュアルゲートＦＥＴ61
と、バイアスを印加するための抵抗97とから構成されて
いる。デュアルゲートＦＥＴ61の第１ゲートは抵抗97を
介してＦＥＴ１，２，３と共通の電圧源（電圧ＶGG）に
接続されている。また、デュアルゲートＦＥＴ61の第１
ゲート, 第２ゲート，ドレインは、ミキサ入力整合回路
105 ，後述する局部発振入力整合回路107 ，ミキサ出力
整合回路106 にそれぞれ接続されている。また、デュア
ルゲートＦＥＴ61のソースは接地されている。
【００３９】バッファアンプ８は、局部発振入力整合回
路107 とＦＥＴ62と、バイアスを印加するためのインダ
クタ76及び抵抗92とから構成されている。ゲートが局部
発振器９に接続されているＦＥＴ62のドレインはインダ
クタ76を介して電圧源（電圧ＶDD）に接続され、また、
ＦＥＴ62のゲートは抵抗92を介してＦＥＴ１，２，３及
びデュアルゲートＦＥＴ61と共通の電圧源（電圧ＶGG）
に接続されている。また、ＦＥＴ62のドレインは局部発
振入力整合回路107 に接続され、ＦＥＴ62のソースは接
地されている。
路107 とＦＥＴ62と、バイアスを印加するためのインダ
クタ76及び抵抗92とから構成されている。ゲートが局部
発振器９に接続されているＦＥＴ62のドレインはインダ
クタ76を介して電圧源（電圧ＶDD）に接続され、また、
ＦＥＴ62のゲートは抵抗92を介してＦＥＴ１，２，３及
びデュアルゲートＦＥＴ61と共通の電圧源（電圧ＶGG）
に接続されている。また、ＦＥＴ62のドレインは局部発
振入力整合回路107 に接続され、ＦＥＴ62のソースは接
地されている。
【００４０】また、送信系回路の後段にはＩＦ入力整合
回路108 、受信系回路の前段にはＩＦ出力整合回路109
がそれぞれ設けられている。上述のＦＥＴＦＥＴ１，
２，３，61, 62は、例えばゲートバイアスの深さに対す
る応答性に優れた前述のＴＭＴが適しているが、低価格
な通常のＧａＡＳＦＥＴも使用可能である。このＧａＡ
ＳＦＥＴはスイッチと一体化が可能であるので、モノリ
シック化が図れるといった利点がある。
回路108 、受信系回路の前段にはＩＦ出力整合回路109
がそれぞれ設けられている。上述のＦＥＴＦＥＴ１，
２，３，61, 62は、例えばゲートバイアスの深さに対す
る応答性に優れた前述のＴＭＴが適しているが、低価格
な通常のＧａＡＳＦＥＴも使用可能である。このＧａＡ
ＳＦＥＴはスイッチと一体化が可能であるので、モノリ
シック化が図れるといった利点がある。
【００４１】次に、動作について説明する。まず、受信
時には、図３に示すように、各スイッチ４，６，７のＶ
ctl1を例えば０Ｖにしてオン状態にし、Ｖctl2を例えば
−３Ｖにしてオフ状態にする。また、送受信兼用増幅器
23, 24のバイアスＶDD及びＶ GGは、最適なバイアス、つ
まり特性が低雑音でかつできるだけ消費電流を小さくす
るバイアスに設定する。例えば、ＶDD＝３Ｖ，ＶGG＝−
２Ｖとする。ミキサ10及びバッファアンプ８のバイアス
については、そのドレインバイアスは送受信兼用増幅器
23, 24と同様に固定（例えばＶDD＝３Ｖで常時オン）
し、ゲートバイアスは深くして低消費電流化を図る必要
があるので、送受信兼用増幅器23, 24と共通とする。
時には、図３に示すように、各スイッチ４，６，７のＶ
ctl1を例えば０Ｖにしてオン状態にし、Ｖctl2を例えば
−３Ｖにしてオフ状態にする。また、送受信兼用増幅器
23, 24のバイアスＶDD及びＶ GGは、最適なバイアス、つ
まり特性が低雑音でかつできるだけ消費電流を小さくす
るバイアスに設定する。例えば、ＶDD＝３Ｖ，ＶGG＝−
２Ｖとする。ミキサ10及びバッファアンプ８のバイアス
については、そのドレインバイアスは送受信兼用増幅器
23, 24と同様に固定（例えばＶDD＝３Ｖで常時オン）
し、ゲートバイアスは深くして低消費電流化を図る必要
があるので、送受信兼用増幅器23, 24と共通とする。
【００４２】このようなバイアス条件で、受信された信
号はまず受信，送信を分離するスイッチ４のオン状態の
ＦＥＴ52を通過した後、ＢＰＦ42を介して送受信兼用増
幅器23, 24に入力される。ここで、入力側の整合回路は
通常できるだけ増幅器の雑音特性が良くなるように設計
し、出力側の整合回路は送信時に増幅器の効率が最大と
なるように整合している。更に、受信ＲＦ信号は、ＢＰ
Ｆ43とオン状態になっているＦＥＴ57とを介してミキサ
10に入力され、局部発振器９の出力と混合されて、ＩＦ
信号に変換される。なお、通常ＢＰＦ43の入出力インピ
ーダンスは50オームであるため、ＲＦ帯で50オームに整
合し、ミキサ出力整合回路106 は後述する送信時に出力
がＢＰＦ42にうまく入力されるため、ＲＦ帯で整合され
ている。ミキサ10から出力されたＩＦ信号は、オン状態
のＦＥＴ60を介してＩＦ出力整合回路109 にて整合がと
られ、受信系回路に伝達されて復調される。
号はまず受信，送信を分離するスイッチ４のオン状態の
ＦＥＴ52を通過した後、ＢＰＦ42を介して送受信兼用増
幅器23, 24に入力される。ここで、入力側の整合回路は
通常できるだけ増幅器の雑音特性が良くなるように設計
し、出力側の整合回路は送信時に増幅器の効率が最大と
なるように整合している。更に、受信ＲＦ信号は、ＢＰ
Ｆ43とオン状態になっているＦＥＴ57とを介してミキサ
10に入力され、局部発振器９の出力と混合されて、ＩＦ
信号に変換される。なお、通常ＢＰＦ43の入出力インピ
ーダンスは50オームであるため、ＲＦ帯で50オームに整
合し、ミキサ出力整合回路106 は後述する送信時に出力
がＢＰＦ42にうまく入力されるため、ＲＦ帯で整合され
ている。ミキサ10から出力されたＩＦ信号は、オン状態
のＦＥＴ60を介してＩＦ出力整合回路109 にて整合がと
られ、受信系回路に伝達されて復調される。
【００４３】一方、送信時には、図４に示すように、Ｖ
ctl1を例えば−３Ｖにしてオフ状態にし、Ｖctl2を例え
ば０Ｖにしてオン状態にする。また、送受信兼用増幅器
23,24（ＦＥＴ１, ２, ３）のドレインバイアスは、Ｖ
DD＝３Ｖで固定であり、そのゲートバイアスは受信時よ
り浅いバイアス、例えばＶGG＝−１Ｖに設定し、通信機
器の仕様を満たす出力を得るようなバイアス条件にす
る。また、ミキサ10（ＦＥＴ61）及びバッファアンプ８
（ＦＥＴ62）のゲートバイアスも、送受信兼用増幅器2
3, 24と同様に、受信時よりも浅くし、受信時と比較し
て出力が大きくなるような設定とする。従って、ミキサ
10及びバッファアンプ８のゲートバイアスは送受信兼用
増幅器23, 24へのゲートバイアスと共用できる。
ctl1を例えば−３Ｖにしてオフ状態にし、Ｖctl2を例え
ば０Ｖにしてオン状態にする。また、送受信兼用増幅器
23,24（ＦＥＴ１, ２, ３）のドレインバイアスは、Ｖ
DD＝３Ｖで固定であり、そのゲートバイアスは受信時よ
り浅いバイアス、例えばＶGG＝−１Ｖに設定し、通信機
器の仕様を満たす出力を得るようなバイアス条件にす
る。また、ミキサ10（ＦＥＴ61）及びバッファアンプ８
（ＦＥＴ62）のゲートバイアスも、送受信兼用増幅器2
3, 24と同様に、受信時よりも浅くし、受信時と比較し
て出力が大きくなるような設定とする。従って、ミキサ
10及びバッファアンプ８のゲートバイアスは送受信兼用
増幅器23, 24へのゲートバイアスと共用できる。
【００４４】このようなバイアス条件において、ディジ
タル変調された信号が送信系回路からＩＦ入力整合回路
108 とオン状態であるＦＥＴ58とを介してミキサ10に入
力される。そして、ここでバッファアンプ８を介した局
部発振器９の出力と混合されて、アップコンバートされ
る。ミキサ10のデュアルゲートＦＥＴ61の第１ゲートバ
イアス及びバッファアンプ８のＦＥＴ62のゲートバイア
スは受信時よりも浅く、ミキサ10へ注入される局部発振
器９の出力パワーも大きくなり、その結果として変換利
得も大きくなり、出力も大きくなる。ミキサ10からの出
力はミキサ出力整合回路106 で50オームに整合され、オ
ン状態のＦＥＴ59及びＢＰＦ42を介して、送受信兼用増
幅器23, 24に入力される。送受信兼用増幅器23, 24にお
いて、入力信号が、各通信機器の仕様を満足する出力レ
ベルまで増幅され、増幅されたＲＦ信号がＢＰＦ43及び
オン状態のＦＥＴ51を介して、アンテナ１へ送られる。
タル変調された信号が送信系回路からＩＦ入力整合回路
108 とオン状態であるＦＥＴ58とを介してミキサ10に入
力される。そして、ここでバッファアンプ８を介した局
部発振器９の出力と混合されて、アップコンバートされ
る。ミキサ10のデュアルゲートＦＥＴ61の第１ゲートバ
イアス及びバッファアンプ８のＦＥＴ62のゲートバイア
スは受信時よりも浅く、ミキサ10へ注入される局部発振
器９の出力パワーも大きくなり、その結果として変換利
得も大きくなり、出力も大きくなる。ミキサ10からの出
力はミキサ出力整合回路106 で50オームに整合され、オ
ン状態のＦＥＴ59及びＢＰＦ42を介して、送受信兼用増
幅器23, 24に入力される。送受信兼用増幅器23, 24にお
いて、入力信号が、各通信機器の仕様を満足する出力レ
ベルまで増幅され、増幅されたＲＦ信号がＢＰＦ43及び
オン状態のＦＥＴ51を介して、アンテナ１へ送られる。
【００４５】二段構成である送受信兼用増幅器23, 24を
採用した場合においても、抵抗で帰還をかけるようにし
て、ＦＥＴ１，３への帰還量を制御して、受信時及び送
信時に対応できる。なお、上述の例では増幅処理を行う
２個のＦＥＴ１, ３を１個のＦＥＴ２からの帰還量にて
一括して制御している。しかし、詳細な説明は省略する
が、各ＦＥＴ１, ３独立に帰還量を制御して全体の利得
を調節することも可能である。
採用した場合においても、抵抗で帰還をかけるようにし
て、ＦＥＴ１，３への帰還量を制御して、受信時及び送
信時に対応できる。なお、上述の例では増幅処理を行う
２個のＦＥＴ１, ３を１個のＦＥＴ２からの帰還量にて
一括して制御している。しかし、詳細な説明は省略する
が、各ＦＥＴ１, ３独立に帰還量を制御して全体の利得
を調節することも可能である。
【００４６】本発明例では、図３，図４に示すように、
送受信兼用増幅器23, 24と局部発振用のバッファアンプ
８と送受信兼用のミキサ10とに対してゲートバイアスを
共通にすることができるので、簡単で小型な回路を提供
できる。
送受信兼用増幅器23, 24と局部発振用のバッファアンプ
８と送受信兼用のミキサ10とに対してゲートバイアスを
共通にすることができるので、簡単で小型な回路を提供
できる。
【００４７】また、図３に示す受信時にあって、受信系
回路において入力レベルが所定レベルより大きいことを
検知した場合には、ＦＥＴ51, 52のオン, オフを切り換
えて、つまり図５のスイッチ４で共通端子4cに接続する
端子を切り換え端子4bから切り換え端子4aに変更すると
共に、送受信兼用増幅器23, 24の電源をオフにして、ノ
ード11から送受信兼用増幅器23, 24側を見たインピーダ
ンスを高くして、受信信号が送受信兼用増幅器23, 24を
経由しないで、ノード11, スイッチ６を介して直接ミキ
サ10に入力されるようにする。そのようにすると、受信
信号が送受信兼用増幅器23, 24を通らないので、送受信
兼用増幅器23, 24の利得に相当する分だけミキサ10に入
力されるレベルが低下する。よって、送受信兼用増幅器
23, 24及びミキサ10の飽和を防止できる。なお、この場
合にはＢＰＦ42, 43を受信信号が通過しないことになる
が、ミキサ10のＲＦ整合回路を特に狭帯域にしておき、
スイッチ４で切り換え端子4bと共通端子4cとを接続する
通常の受信モードになおして、受信系回路を介してＩＦ
信号のレベルを時々モニタする構成にすれば、他の周波
数の信号が入っても問題にはならない。
回路において入力レベルが所定レベルより大きいことを
検知した場合には、ＦＥＴ51, 52のオン, オフを切り換
えて、つまり図５のスイッチ４で共通端子4cに接続する
端子を切り換え端子4bから切り換え端子4aに変更すると
共に、送受信兼用増幅器23, 24の電源をオフにして、ノ
ード11から送受信兼用増幅器23, 24側を見たインピーダ
ンスを高くして、受信信号が送受信兼用増幅器23, 24を
経由しないで、ノード11, スイッチ６を介して直接ミキ
サ10に入力されるようにする。そのようにすると、受信
信号が送受信兼用増幅器23, 24を通らないので、送受信
兼用増幅器23, 24の利得に相当する分だけミキサ10に入
力されるレベルが低下する。よって、送受信兼用増幅器
23, 24及びミキサ10の飽和を防止できる。なお、この場
合にはＢＰＦ42, 43を受信信号が通過しないことになる
が、ミキサ10のＲＦ整合回路を特に狭帯域にしておき、
スイッチ４で切り換え端子4bと共通端子4cとを接続する
通常の受信モードになおして、受信系回路を介してＩＦ
信号のレベルを時々モニタする構成にすれば、他の周波
数の信号が入っても問題にはならない。
【００４８】なお、上述の実施例では、バッファアンプ
８，ミキサ10の能動素子としてそれぞれ１個のＦＥＴ6
1，ＦＥＴ62を有する場合について説明したが、これら
はそれぞれ複数のＦＥＴを能動素子として備えていても
良い。
８，ミキサ10の能動素子としてそれぞれ１個のＦＥＴ6
1，ＦＥＴ62を有する場合について説明したが、これら
はそれぞれ複数のＦＥＴを能動素子として備えていても
良い。
【００４９】
【発明の効果】以上のように、本発明の増幅器では、増
幅用の第１能動素子に、抵抗値が可変な帰還抵抗及び帰
還用の第２能動素子を有する帰還回路からの帰還を働か
せるようにしたので、送信モード及び受信モードのそれ
ぞれの仕様を満足する小型で低消費電力の送受信兼用の
増幅器を提供することができる。
幅用の第１能動素子に、抵抗値が可変な帰還抵抗及び帰
還用の第２能動素子を有する帰還回路からの帰還を働か
せるようにしたので、送信モード及び受信モードのそれ
ぞれの仕様を満足する小型で低消費電力の送受信兼用の
増幅器を提供することができる。
【００５０】また、本発明の通信装置では、局部発振器
に接続されたバッファアンプと、送受信兼用増幅器と、
送受信兼用ミキサとの各電界効果トランジスタへのゲー
トバイアスが共通であるようにするので、通信装置の更
なる小型化に寄与でき、バイアス回路を簡略化したの
で、送受信兼用増幅器，送受信兼用ミキサ，バッファア
ンプ及びスイッチなどを１チップにしたＭＭＩＣ（Mono
lithic MIcrowaveＩＣ）化も容易となる。
に接続されたバッファアンプと、送受信兼用増幅器と、
送受信兼用ミキサとの各電界効果トランジスタへのゲー
トバイアスが共通であるようにするので、通信装置の更
なる小型化に寄与でき、バイアス回路を簡略化したの
で、送受信兼用増幅器，送受信兼用ミキサ，バッファア
ンプ及びスイッチなどを１チップにしたＭＭＩＣ（Mono
lithic MIcrowaveＩＣ）化も容易となる。
【００５１】また、本発明の通信装置では、受信信号の
レベルが所定レベルより大きい場合には、受信信号が送
受信兼用増幅器を経由せずに直接に送受信兼用ミキサに
入力するので、送受信兼用増幅器及び送受信兼用ミキサ
の飽和を防止できる。
レベルが所定レベルより大きい場合には、受信信号が送
受信兼用増幅器を経由せずに直接に送受信兼用ミキサに
入力するので、送受信兼用増幅器及び送受信兼用ミキサ
の飽和を防止できる。
【図１】本発明の送受信兼用増幅器の一実施例の回路図
である。
である。
【図２】本発明の送受信兼用増幅器の他の実施例の回路
図である。
図である。
【図３】本発明の通信装置（受信時）のRF部の回路構成
図である。
図である。
【図４】本発明の通信装置（送信時）のRF部の回路構成
図である。
図である。
【図５】従来の通信装置のＲＦ部のブロック図である。
【図６】従来の送受信兼用増幅器の回路図である。
１ アンテナ ４，６，７ スイッチ ８ バッファアンプ ９ 局部発振器 10 ミキサ 23, 24 送受信兼用増幅器 ＦＥＴ１，ＦＥＴ２，ＦＥＴ３ ＦＥＴ Ｒ１，Ｒ２，Ｒ３ 抵抗 Ｃ１，Ｃ２，Ｃ３ キャパシタ Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６，Ｌ７ インダク
タ
タ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宇田 尚典 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 平井 利和 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 原田 八十雄 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (5)
- 【請求項１】 増幅用の第１能動素子と、入力側の整合
を行う第１整合回路と、出力側の整合を行う第２整合回
路と、帰還抵抗及び帰還用の第２能動素子を有し、前記
第１能動素子に対する印加バイアスに応じて、前記第１
能動素子への帰還量が可変となる帰還回路とを備えるこ
とを特徴とする増幅器。 - 【請求項２】 前記第１，第２能動素子は何れも１また
は複数の電界効果型トランジスタからなり、各電界効果
型トランジスタには共通のゲートバイアスが印加され、
前記第１能動素子の電界効果型トランジスタのゲート，
ドレイン間に前記帰還回路が介装されていることを特徴
とする請求項１記載の増幅器。 - 【請求項３】 送信信号または受信信号を増幅する送受
信兼用の増幅器と、局部発振出力と送信信号または受信
信号とを周波数混合する送受信兼用の混合器とを備え、
前記混合器と前記増幅器の入力側、及び前記混合器と前
記増幅器の出力側とはそれぞれ送信経路，受信経路を切
り換えるためのスイッチを介して接続されている通信装
置において、前記増幅器が、増幅用の第１能動素子と、
入力側の整合を行う第１整合回路と、出力側の整合を行
う第２整合回路と、帰還抵抗及び帰還用の第２能動素子
を有し、前記第１能動素子に対する印加バイアスに応じ
て、前記第１能動素子への帰還量が可変となる帰還回路
とを備えていることを特徴とする通信装置。 - 【請求項４】 送信信号または受信信号を増幅する送受
信兼用の増幅器と、局部発振出力と送信信号または受信
信号とを周波数混合する送受信兼用の混合器とを備え、
前記混合器と前記増幅器の入力側、及び前記混合器と前
記増幅器の出力側とはそれぞれ送信経路，受信経路を切
り換えるためのスイッチを介して接続されている通信装
置において、前記混合器の局部発振入力側に設けられた
バッファアンプを備え、前記増幅器，前記混合器及び前
記バッファアンプはそれぞれ能動素子として１または複
数の電界効果型トランジスタを有し、これらの各電界効
果型トランジスタへのゲートバイアスが共通であるよう
に構成したことを特徴とする通信装置。 - 【請求項５】 送信信号または受信信号を増幅する送受
信兼用の増幅器と、局部発振出力と送信信号または受信
信号とを周波数混合する送受信兼用の混合器とを備え、
前記混合器と前記増幅器の入力側、及び前記混合器と前
記増幅器の出力側とはそれぞれ送信経路，受信経路を切
り換えるためのスイッチを介して接続されている通信装
置において、受信信号のレベルが所定レベルより大きい
場合に、受信信号が前記増幅器を経由せずに前記混合器
に入力するように構成したことを特徴とする通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6282307A JPH08148953A (ja) | 1994-11-16 | 1994-11-16 | 増幅器及び通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6282307A JPH08148953A (ja) | 1994-11-16 | 1994-11-16 | 増幅器及び通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148953A true JPH08148953A (ja) | 1996-06-07 |
Family
ID=17650722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6282307A Pending JPH08148953A (ja) | 1994-11-16 | 1994-11-16 | 増幅器及び通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148953A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388527B1 (en) | 1997-11-27 | 2002-05-14 | Nec Corporation | Semiconductor circuit with a stabilized gain slope |
| JP2005057745A (ja) * | 2003-07-22 | 2005-03-03 | Matsushita Electric Ind Co Ltd | 高周波可変利得増幅装置、制御装置、高周波可変利得周波数変換装置、および通信機器 |
| WO2006109731A1 (ja) * | 2005-04-08 | 2006-10-19 | Matsushita Electric Industrial Co., Ltd. | 高周波増幅器、および送受信システム |
| US7956682B2 (en) | 2009-02-09 | 2011-06-07 | Fujitsu Semiconductor Limited | Amplifier |
| JP2014003526A (ja) * | 2012-06-20 | 2014-01-09 | Nippon Telegr & Teleph Corp <Ntt> | 増幅器、及び増幅回路 |
-
1994
- 1994-11-16 JP JP6282307A patent/JPH08148953A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388527B1 (en) | 1997-11-27 | 2002-05-14 | Nec Corporation | Semiconductor circuit with a stabilized gain slope |
| US6476679B2 (en) | 1997-11-27 | 2002-11-05 | Nec Corporation | Semiconductor circuit with a stabilized gain slope |
| US6501335B2 (en) | 1997-11-27 | 2002-12-31 | Nec Corporation | Semiconductor circuit with a stabilized gain slope |
| JP2005057745A (ja) * | 2003-07-22 | 2005-03-03 | Matsushita Electric Ind Co Ltd | 高周波可変利得増幅装置、制御装置、高周波可変利得周波数変換装置、および通信機器 |
| WO2006109731A1 (ja) * | 2005-04-08 | 2006-10-19 | Matsushita Electric Industrial Co., Ltd. | 高周波増幅器、および送受信システム |
| JPWO2006109731A1 (ja) * | 2005-04-08 | 2008-11-20 | 松下電器産業株式会社 | 高周波増幅器、および送受信システム |
| US7877063B2 (en) | 2005-04-08 | 2011-01-25 | Panasonic Corporation | High-frequency amplifier, and transmission/reception system |
| US7956682B2 (en) | 2009-02-09 | 2011-06-07 | Fujitsu Semiconductor Limited | Amplifier |
| JP2014003526A (ja) * | 2012-06-20 | 2014-01-09 | Nippon Telegr & Teleph Corp <Ntt> | 増幅器、及び増幅回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5590412A (en) | Communication apparatus using common amplifier for transmission and reception | |
| US6243566B1 (en) | Impedance matching for a dual band power amplifier | |
| US6308047B1 (en) | Radio-frequency integrated circuit for a radio-frequency wireless transmitter-receiver with reduced influence by radio-frequency power leakage | |
| US6057714A (en) | Double balance differential active ring mixer with current shared active input balun | |
| US7714654B2 (en) | Amplifier and amplifier gain adjustment circuitry using current steering, and multimode communication device containing same | |
| US7847636B2 (en) | Low noise amplifier for ultra wide band | |
| US6205325B1 (en) | Active radio frequency mixer circuit with feedback | |
| US7197284B2 (en) | Antenna switches including field effect transistors | |
| KR100432801B1 (ko) | 복수의변조방식과복수의주파수대역으로동작되는이동무선송수신기용의수신믹서회로 | |
| US20050107043A1 (en) | Integration of diversity switch in combination with a T/R switch for a radio transceiver on a single chip | |
| US6134452A (en) | Multiple band mixer with common local oscillator | |
| US5748042A (en) | Method for altering a difference frequency signal and amplifier circuit thereof | |
| US6539216B1 (en) | Microwave frequency converting receiver | |
| JP3227641B2 (ja) | ミキサ回路および周波数変換方法 | |
| JPH08148953A (ja) | 増幅器及び通信装置 | |
| US7228110B2 (en) | Low cost high frequency device having compact mounting area, high frequency amplification method, wireless communication device and mobile telephone including low cost and high frequency circuit having compact mounting area | |
| US6756848B2 (en) | Amplifier device with gain switching, for a cellular mobile telephone in particular | |
| JP3432262B2 (ja) | 無線電話装置 | |
| JP2006019885A (ja) | 多段電力増幅回路およびそれを用いた送信機、受信機ならびに送受信機 | |
| JP2001244755A (ja) | 高周波増幅回路およびそれを用いた携帯電話端末 | |
| JP2001127652A (ja) | 高周波無線装置 | |
| JP2004297277A (ja) | 高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機 | |
| JP3983511B2 (ja) | 利得可変増幅回路およびそれを用いた受信機ならびに送信機 | |
| US20240039488A1 (en) | Receiving circuit for adaptive impedance matching and operating method thereof | |
| JP2002246858A (ja) | 利得制御増幅回路およびそれを用いた受信機、送信機 |