JPH08139542A - 半導体電力増幅器 - Google Patents

Abstract

(57)【要約】 【目的】 ＲＦ入力電力の広い範囲に亘って、歪が小さ
く、そして高効率の半導体電力増幅器を提供すること。 【構成】 信号が入力されるゲート電極Ｇおよび信号が
出力されるドレイン電極Ｄ、そして接地されるソース電
極Ｓを有する電界効果トランジスタ１１と、この電界効
果トランジスタのゲート電極にバイアス電圧を供給し、
内部に抵抗Ｒを含むバイアス回路１４とを具備した半導
体電力増幅器において、電界効果トランジスタのゲート
電極に接続され、かつ、入力信号の電力の大きさに対応
した電流をバイアス回路の抵抗Ｒに流す電流回路１８を
設けている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル通信などのよ
うに電力レベル範囲が広い入力信号を増幅する場合に、
高効率や低歪化が要求されるマイクロ波電力増幅用の半
導体電力増幅器に関する。

【０００２】

【従来の技術】従来、マイクロ波電力増幅用の半導体電
力増幅器は、ＧａＡｓ電界効果型トランジスタ（以下、
電界効果型トランジスタをＦＥＴという。）などを用い
て構成されている。ところで、電力増幅器を構成する場
合、効率が向上するとバッテリ等の電源や放熱器を小さ
くでき、装置全体の大きさや重量を減らすことができ
る。このため、可搬型無線機のように小形化が要求され
る機器では、電力増幅器の高効率化が欠かせない。ま
た、消費電力が大きい大電力の送信機でも、電力増幅器
の効率を上げることによって運用における経済性を向上
できる。

【０００３】ここで、従来の半導体電力増幅器につい
て、図５を参照して説明する。５１はＦＥＴで、信号が
入力されるゲート電極Ｇや信号が出力されるドレイン電
極Ｄ、そして接地されるソース電極Ｓなどから構成され
ている。ＦＥＴ５１のゲート電極Ｇ側には、直流阻止コ
ンデンサ５２や入力側整合回路５３、ゲートバイアス回
路５４が接続されている。また、ドレイン電極Ｄ側に
は、直流阻止コンデンサ５５や出力側整合回路５６、ド
レインバイアス回路５７が接続されている。

【０００４】次に、上記した構成の半導体電力増幅器の
動作状態の一例を、図６で説明する。図６は、入力信号
の電力が広い範囲に亘る場合でも歪が少ないＡ級動作の
バイアス状態を示している。（ａ）は入力電圧波形、
（ｂ）はＦＥＴのドレイン特性と負荷線、（ｃ）は出力
電流波形、そして、（ｄ）は出力電圧波形、をそれぞれ
示している。なお、バイアス点を図（ｂ）の点Ｐで示し
ている。また、図（ｂ）で、Ｖds（横軸）はドレインバ
イアス電圧、Ｉds（縦軸）はドレインバイアス電流であ
る。

【０００５】この場合、ドレインバイアス消費電力は、
高周波（以下ＲＦという）入力電力に関係なく基本的に
は一定である。一方、ＲＦ出力電力はＲＦ入力電力に関
係する。したがって、ドレイン効率、即ち、ＲＦ出力電
力とドレインバイアス消費電力の比は、ＲＦ入力電力の
大きさによって変化する。例えば、ドレインバイアス電
流の全てを変調する、いわゆるＲＦ入力電力が大きい状
態（波形Ｂ−Ｂ´で示す）では、ＲＦ出力電力が大きく
なるため高い効率が得られる。しかし、ＲＦ入力電力が
小さい状態（波形Ａ−Ａ´で示す）では、ドレインバイ
アス電流の全てを変調しておらず、ＲＦ出力電力が小さ
くなり、効率は低下する。

【０００６】また、図７は、ＲＦ入力電力が小さい状態
で高効率となるように、ドレインバイアス電流を小さく
設定した、いわゆるＡ−Ｂ級動作のバイアス状態を示し
ている。図７で、（ａ）は入力電圧波形、（ｂ）はＦＥ
Ｔのドレイン特性と負荷線、（ｃ）は出力電流波形、そ
して、（ｄ）は出力電圧波形である。なお、バイアス点
は図（ｂ）において点Ｐで示している。また、図（ｂ）
で、Ｖdsはドレインバイアス電圧、Ｉdsはドレインバイ
アス電流である。

【０００７】この場合、ドレインバイアス電流Ｉdsは小
さく抑えられている。したがって、ドレインバイアス消
費電力は小さくなり、ＲＦ入力電力が小さい状態（波形
Ａ−Ａ´で示す）でも高い効率が得られる。しかし、Ｒ
Ｆ入力電力が大きい状態（波形Ｂ−Ｂ´で示す）では、
図（ｃ）や（ｄ）に示されるように出力電流波形が半波
整流波形に近づき歪が大きくなる。このように歪がある
信号に対しては、出力側整合回路内に各高調波の周波数
についてショート回路を形成し、高調波処理を行い歪を
除去している。しかし、全ての高調波成分を除去するこ
とは困難である。したがって、歪みが大きい場合には歪
みが残る。このような場合、歪を少なくするためには、
増幅する際の歪の発生をできるだけ小さく抑えることが
重要になる。

【０００８】

【発明が解決しようとする課題】ＦＥＴのドレイン効率
は、前述したようにＰout ／（Ｖds×Ｉds）で表され
る。ここでＰout はＲＦ出力電力、Ｖdsはドレインバイ
アス電圧、Ｉdsはドレインバイアス電流である。

【０００９】ところで、入力電力レベルの広い範囲に対
して歪のない出力電力を得る場合、ドレインバイアス電
流がドレイン飽和電流の１／２付近になるようにゲート
バイアスを決め、いわゆるＡ級動作に設定される。この
場合、ＲＦ入力電力が小さく、したがってＲＦ出力が小
さいときでも、ドレインバイアス消費電力（Ｖds×Ｉd
s）は一定であるため効率は低くなる。

【００１０】一方、ＲＦ入力電力のレベルが小さい場合
に高効率が得られるように、ドレインバイアス電流を低
く設定する、いわゆるＡ−Ｂ級、あるいはＢ級動作で
は、ＲＦ入力電力のレベルが大きくなると歪が大きくな
る。

【００１１】本発明は、上記した欠点を解決するもの
で、ＲＦ入力電力の広い範囲に亘って、歪が小さく、そ
して高効率の半導体電力増幅器を提供することを目的と
する。

【００１２】

【課題を解決するための手段】本発明は、信号が入力さ
れる第１の電極および信号が出力される第２の電極、そ
して接地される第３の電極を有する半導体増幅素子と、
この半導体増幅素子の前記第１の電極にバイアス電圧を
供給し、内部に抵抗を含むバイアス回路とを具備した半
導体電力増幅器において、前記半導体増幅素子の前記第
１の電極に接続され、かつ、入力信号の電力の大きさに
対応した電流を前記バイアス回路の抵抗に流す電流回路
を設けている。

【００１３】また、電流回路が、ツェナーダイオード
と、抵抗とキャパシタが並列に接続され、前記ツェナー
ダイオードに直列に接続された回路とから構成されてい
る。

【００１４】

【作用】上記した構成によれば、半導体増幅素子の前記
第１の電極に接続された電流回路で、ＲＦ入力状態に応
じた電流を発生する。そして、この電流がゲートバイア
ス回路内の抵抗に流れ、ゲートバイアスが自動調整され
る。この結果、ＲＦ入力電力に応じてドレインバイアス
電流が制御され、低歪でかつ高効率の動作が実現され
る。

【００１５】

【実施例】本発明の一実施例について、図１を参照して
説明する。１１はＦＥＴで、信号が入力されるゲート電
極Ｇや信号が出力されるドレイン電極Ｄ、そして接地さ
れるソース電極Ｓなどから構成されている。そして、Ｆ
ＥＴ１１のゲート電極Ｇ側には直流阻止コンデンサ１２
や入力側整合回路１３、ゲートバイアス回路１４が接続
されている。なお、入力側整合回路１３はコイルＬやコ
ンデンサＣなどから構成されている。また、ゲートバイ
アス回路１４は、コイルＬやコンデンサＣ、抵抗Ｒなど
から構成されている。なお、端子Ｔ１からバイアス電圧
ＶGSが供給される。

【００１６】また、ドレイン電極Ｄ側には、直流阻止コ
ンデンサ１５や出力側整合回路１６、ドレインバイアス
回路１７が接続されている。なお、出力側整合回路１６
はコイルＬやコンデンサＣなどから構成され、また、ド
レインバイアス回路１７は、コイルＬやコンデンサＣな
どから構成されている。そして、端子Ｔ２からバイアス
電圧ＶDSが供給される。

【００１７】また、ＦＥＴ１１のゲート電極Ｇと接地間
に、ＲＦ入力電力のレベルを検知し、そしてＲＦ入力電
力のレベルに応じた電流を発生させる電流回路１８が設
けられている。電流回路１８は、ツェナーダイオードＤ
１に抵抗Ｒ１が直列に接続され、そしてコンデンサＣ１
が抵抗Ｒ１に並列に接続されている。なお、ツェナーダ
イオードＤ１は、図２（ａ）の電流（Ｉ）−電圧（Ｖ）
特性において、ブレークダウン電圧ＶB が図１のＦＥＴ
１１のピンチオフ電圧（ＶGSoff ）に等しい特性（線Ａ
−Ａ）を有している。また、コンデンサＣ１は発生する
電流を平滑化する機能を有している。

【００１８】そして電流回路１８に、ＶB を越える負電
圧が印加されると電流が流れる。ここで、印加された電
圧をＶA 、抵抗Ｒ１の抵抗値をＲA とすると、発生する
電流（ＩB ）は、 ＩB ＝０（ただし、０＜｜ＶA ｜＜｜ＶB ｜） ＩB ＝（ＶA −ＶB ）／ＲA （ただし、｜ＶB ｜＜｜Ｖ
A ｜） となる。この特性を図２（ａ）に示すと、線Ｂ−Ｂのよ
うになる。

【００１９】そして、電流回路１８に、図２（ｂ）のＶ
B にバイアスされた交流電圧が印加されると、図２
（ｃ）の実線ｌ１で示されるような半波整流電流が流れ
る。この半波整流電流は、図１の電流回路１８の抵抗Ｒ
１に並列接続されたコンデンサＣ１によって平滑化さ
れ、図２（ｃ）の一点鎖線ｌ２で示される直流電流にな
る。そして、この電流が、ゲートバイアス回路内の抵抗
Ｒに流れ込む。したがって、ゲートバイアス抵抗Ｒの抵
抗値をＲG とすると、ＦＥＴのゲート電極に印加される
電圧（ＶG ）は、 ＶG ＝ＶGO−ＩB ×ＲG ◎ ＝ＶGO−（ＶA −ＶB ）×ＲG ／ＲA と小さくなる。そして、ドレインバイアス電流は大きく
なる。

【００２０】ここで、本発明の動作状態を図３で説明す
る。図３の（ａ）は入力電圧波形、（ｂ）はＦＥＴドレ
イン特性と負荷線、（ｃ）は出力電流波形、そして、
（ｄ）は出力電圧波形である。また図（ｂ）で、ＶDS
（縦軸）はドレインバイアス電圧、ＩDS（横軸）はドレ
インバイアス電流である。

【００２１】なおゲートバイアス電圧はＦＥＴのピンチ
オフ電圧と等しく設定される。このためＲＦ信号が入力
していない時は、ブレークダウン電圧ＶB がＦＥＴのピ
ンチオフ電圧ＶGSoff と等しいツェナーダイオードＤ１
には、ＶB 以上の電圧が印加されないため電流は流れな
い。したがって、ゲートバイアス回路の抵抗Ｒに電圧降
下は生じない。このとき、ゲートバイアス電圧がＦＥＴ
１１にそのままかかり、ＦＥＴ１１はピンチオフ状態と
なり、ドレインバイアス電流は流れない。

【００２２】図３（ａ）に示すように、ＲＦ信号が入力
されると（波形Ａ−Ａ´で示す）、ツェナーダイオード
Ｄ１にＶB 以上の電圧がかかり、電流回路１８におい
て、ＲＦ入力信号の電圧振幅の大きさに依存して電流が
生じる。この電流がゲートバイアス回路の抵抗Ｒに流
れ、電圧降下を生じる。これにより、ＦＥＴ１１のゲー
ト電極Ｇに印加される電圧（ＶG ）が小さくなる。そし
て、バイアス点は図３（ｂ）に示すバイアス点Ｐａに移
動し、図３（ｃ）の線Ａ−Ａ´に示すようなドレインバ
イアス電流が流れ始める。

【００２３】また、図３（ａ）に示すように、ＲＦ入力
電力がさらに大きくなると（波形Ｂ−Ｂ´で示す）、ゲ
ートバイアス回路の抵抗Ｒに流れる電流はさらに大きく
なる。このとき、ＦＥＴ１１のゲート電極Ｇに印加され
る電圧（ＶG ）はさらに小さくなり、バイアス点は図３
（ｂ）のバイアス点Ｐｂに移る。そして、ドレインバイ
アス電流はさらに大きくなる。この結果、出力電流波形
は、図３（ｃ）の線Ｂ−Ｂ´のようになる。この波形Ｂ
−Ｂ´から分かるように、従来例の場合とは相違し電流
波形に歪みは生じない。

【００２４】ここで、上記した実施例において、ＲＦ出
力電力Ｐout に対するＲＦ入力電力Ｐinや、ドレインバ
イアス電流Ｉds、効率ηの関係を示すと図４のようにな
る。図４は、いずれも横軸がＲＦ出力電力Ｐout であ
る。図４（ａ）はＲＦ入力電力Ｐin、（ｂ）はドレイン
バイアス電流Ｉds、（ｃ）は効率ηで、それぞれ特性を
実線ｌで示してある。なお、（ｂ）や（ｃ）では、Ａ級
動作、Ａ−Ｂ級動作の場合を点線ａ１、ａ２で示してい
る。

【００２５】上記したようにＲＦ入力電力の大きさに応
じてドレインバイアス電流を制御し、ドレインバイアス
消費電力（Ｖds×Ｉds）にＲＦ入力電力依存性をもたせ
ることによって、ＲＦ入力電力レベルの広い範囲で高効
率に動作できるようにしている。 なお、上記した実施
例では、半導体増幅素子が電界効果型トランジスタであ
る場合で説明している。しかし、バイポーラトランジス
タなど他の素子でも同様の効果を得ることができる。

【００２６】

【発明の効果】本発明によれば、ＲＦ入力電力強度の広
い範囲に亘って高効率で、歪みの少ない半導体電力増幅
器を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】本発明の動作を説明する図である。

【図３】本発明の動作を説明する図である。

【図４】本発明を説明する特性図である。

【図５】従来例を示す回路図である。

【図６】従来例の動作を説明する図である。

【図７】従来例の動作を説明する図である。

【符号の説明】

１１…ＦＥＴ １４…ゲートバイアス回路 １８…電流回路 Ｇ…ゲート電極 Ｄ…ドレイン電極 Ｓ…ソース電極 Ｄ１…ツェナーダイオード Ｃ１…コンデンサ Ｒ１…抵抗

Claims (2)

【特許請求の範囲】
1. 【請求項１】 信号が入力される第１の電極および信号
   が出力される第２の電極、そして接地される第３の電極
   を有する半導体増幅素子と、この半導体増幅素子の前記
   第１の電極にバイアス電圧を供給し、内部に抵抗を含む
   バイアス回路とを具備した半導体電力増幅器において、
   前記半導体増幅素子の前記第１の電極に接続され、か
   つ、入力信号の電力の大きさに対応した電流を前記バイ
   アス回路の抵抗に流す電流回路を設けたことを特徴とす
   る半導体電力増幅器。
2. 【請求項２】 電流回路が、ツェナーダイオードと、抵
   抗とキャパシタが並列に接続され、前記ツェナーダイオ
   ードに直列に接続された回路とから構成されていること
   を特徴とする請求項１記載の半導体電力増幅器。