JP2019161640A - 電力増幅モジュール - Google Patents

Abstract

【課題】入力電力が所定の閾値以上である場合に電力増幅回路に流れる電流を抑制する。【解決手段】電力増幅モジュール１Ａは、無線周波数信号を増幅して出力する第１のトランジスタＴ１１と、第１のトランジスタと並列に接続され、第１のトランジスタよりサイズが小さい第２のトランジスタＴ１２と、第１のトランジスタ及び第２のトランジスタにバイアス電流を供給する第３のトランジスタＴ２１と、第２のトランジスタのコレクタに流れる電流を検出する電流検出回路Ｒ１２と、電流検出回路の検出結果に応じた電流を第３のトランジスタのコレクタ又はドレインに供給することにより、第３のトランジスタから第１のトランジスタ及び第２のトランジスタに供給されるバイアス電流を制御するバイアス制御回路４００Ａを備える。【選択図】図１

Description

本発明は、電力増幅モジュールに関する。

携帯電話等の移動体通信機においては、基地局に無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を送信するための送信ユニットが搭載されている。送信ユニットには、基地局に送信するＲＦ信号の電力を増幅する電力増幅回路が用いられる。このような送信ユニットでは、例えば、アンテナ等の負荷のインピーダンスが変化した場合に、電力増幅回路に大電流が流れることがある。そのため、送信ユニットにおいては、大電流によって電力増幅回路が破壊されてしまうことを防ぐために、電力増幅回路に流れる電流を制限することが行われる。

例えば、特許文献１には、無線周波数信号を増幅して出力する第１の増幅トランジスタと、第１の増幅トランジスタと並列に接続された第２の増幅トランジスタと、第１及び第２のトランジスタにバイアス電圧を供給するバイアス回路と、第２の増幅トランジスタに流れる電流を検出する電流検出回路と、電流検出回路の検出結果に応じてバイアス回路から第１及び第２の増幅トランジスタに供給されるバイアス電圧を制御するバイアス制御回路と、を備えた電力増幅モジュールが開示されている。

国際公開第２０１５／００２２９４号

しかしながら、特許文献１に開示された電力増幅モジュールのように、電圧によって第１及び第２の増幅トランジスタのバイアスを制御する場合、入力電力が大きくなると、セルフバイアス効果により、電力増幅回路に流れる電流が過大になる可能性がある。

本発明はこのような事情に鑑みてなされたものであり、入力電力が所定の閾値以上である場合に電力増幅回路に流れる電流を抑制することを目的とする。

本発明の一側面に係る電力増幅モジュールは、無線周波数信号を増幅して出力する第１のトランジスタと、第１のトランジスタと並列に接続され、第１のトランジスタよりサイズが小さい第２のトランジスタと、第１及び第２のトランジスタにバイアス電流を供給する第３のトランジスタと、第２のトランジスタのコレクタに流れる電流を検出する電流検出回路と、電流検出回路の検出結果に応じた電流を第３のトランジスタのコレクタ又はドレインに供給することにより、第３のトランジスタから第１及び第２のトランジスタに供給されるバイアス電流を制御するバイアス制御回路であって、第２のトランジスタのコレクタに流れる電流が所定の閾値より大きい場合に、第３のトランジスタのコレクタ又はドレインに供給する電流を低減させるバイアス制御回路と、を備える。

本発明によれば、入力電力が所定の閾値以上である場合に電力増幅回路に流れる電流を抑制することが可能となる。

本発明の第１実施形態に係る電力増幅モジュール１Ａの構成例を示す図である。 第１実施形態に係る電力増幅モジュール１Ａの入力電力Ｐｉｎと、コレクタ電流Ｉｃｃ及びコレクタ電流Ｉｒｐとの関係の一例を示す概略図である。 第１実施形態に係る電力増幅モジュール１Ａの入力電力Ｐｉｎと、電流Ｉ１、電流Ｉ２及び電流Ｉ３との関係の一例を示す概略図である。 第１実施形態に係る電力増幅モジュール１Ａの入力電力Ｐｉｎと、検出電圧Ｖｓｅｎｓｅとの関係の一例を示す概略図である。 本発明の第２実施形態に係る電力増幅モジュール１Ｂの構成例を示す図である。 第２実施形態に係る電力増幅モジュール１Ｂの入力電力Ｐｉｎと、コレクタ電流Ｉｃｃ及びコレクタ電流Ｉｒｐとの関係の一例を示す概略図である。 第２実施形態に係る電力増幅モジュール１Ｂの入力電力Ｐｉｎと、電流Ｉ１、電流Ｉ２及び電流Ｉ３との関係の一例を示す概略図である。 第２実施形態に係る電力増幅モジュール１Ｂの入力電力Ｐｉｎと、検出電圧Ｖｓｅｎｓｅとの関係の一例を示す概略図である。 本発明の第３実施形態に係る電力増幅モジュール１Ｃの構成例を示す図である。 基準電圧生成回路４１０Ｃの一例を示す図である。 基準電圧生成回路４１０Ｄの一例を示す図である。 基準電圧生成回路４１０Ｅの一例を示す図である。 基準電圧生成回路４１０Ｆの一例を示す図である。 基準電圧生成回路４１０Ｇの一例を示す図である。 基準電圧生成回路４１０Ｈの一例を示す図である。

添付図面を参照して、本発明の好適な実施形態について説明する。なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。

［第１実施形態］
（１）電力増幅モジュール１Ａの構成
（１−１）電力増幅モジュール１Ａ
図１は、本発明の第１実施形態に係る電力増幅モジュール１Ａの構成例を示す図である。電力増幅モジュール１Ａは、無線周波数（ＲＦ：Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号ＲＦｉｎを増幅し、増幅信号ＲＦｏｕｔを出力する。

図１に示すとおり、電力増幅モジュール１Ａは、電力増幅回路１０Ａと、制御回路２０Ａとを備える。電力増幅回路１０Ａ及び制御回路２０Ａは、例えば、異なる基板に形成されている。例えば、電力増幅回路１０Ａは、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）等のバイポーラトランジスタを用いて構成することができる。電力増幅回路１０ＡにＨＢＴを用いる場合、ＨＢＴを構成する基板の材料には、例えば、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＮ等を用いることができる。また、制御回路２０Ａは、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いて構成することができる。なお、電力増幅回路１０Ａ及び制御回路２０Ａは、同一の基板に形成されていてもよい。

（１−２）電力増幅回路１０Ａ
電力増幅回路１０Ａは、電力増幅回路１０Ａに入力されるＲＦ信号（ＲＦｉｎ）の電力を増幅し、増幅信号（ＲＦｏｕｔ）を出力する。電力増幅回路１０Ａは、増幅回路１００Ａと、バイアス生成回路２００Ａと、整合回路３００Ａ、３０１Ａとを備える。

（１−２−１）増幅回路１００Ａ
増幅回路１００Ａは、インダクタＬ１１と、トランジスタＴ１１（第１のトランジスタ）と、キャパシタＣ１１と、トランジスタＴ１２（第２のトランジスタ）と、キャパシタＣ１２と、抵抗素子Ｒ１２と、を備える。

インダクタＬ１１は、ＲＦ信号（ＲＦｉｎ）の電源側への漏出を抑制するチョークインダクタである。インダクタＬ１１の第１の端子には、電源電圧Ｖｃｃが供給される。インダクタＬ１１の第２の端子は、トランジスタＴ１１のコレクタ及びトランジスタＴ１２のコレクタに接続されている。

トランジスタＴ１１（第１のトランジスタ）は、ベースに入力される電流を増幅して出力する電流増幅素子（増幅トランジスタ）である。トランジスタＴ１１のコレクタは、インダクタＬ１１の第２の端子に接続されている。トランジスタＴ１１のベースは、キャパシタＣ１１の第２の端子及び抵抗素子Ｒ２１の第２の端子それぞれに接続されている。トランジスタＴ１１のエミッタは、接地されている。トランジスタＴ１１のベースには、整合回路３０１Ａ及びキャパシタＣ１１を通じて、ＲＦ信号（ＲＦｉｎ）の一部が入力される。また、トランジスタＴ１１のベースには、抵抗素子Ｒ２１を通じて、バイアス生成回路２００Ａが生成するバイアス電流Ｉｂｉａｓ１が供給される。また、トランジスタＴ１１のコレクタには、インダクタＬ１１を通じて、電源電圧Ｖｃｃが供給される。

キャパシタＣ１１は、ＲＦ信号（ＲＦｉｎ）の直流成分の電圧を除去するためのカップリングコンデンサである。キャパシタＣ１１の第１の端子は、整合回路３０１Ａに接続され、キャパシタＣ１１の第２の端子は、トランジスタＴ１１のベースに接続されている。

トランジスタＴ１２（第２のトランジスタ）は、トランジスタＴ１１より小さいサイズのトランジスタであり、構成としてはトランジスタＴ１１と同様にベースに入力される電流を増幅して出力する電流増幅素子（増幅トランジスタ）である。ここで、トランジスタのサイズは、例えば、平面図視におけるエミッタの面積であってよい。後述するように、トランジスタＴ１２は、トランジスタＴ１１のコレクタ電流Ｉｃｃを検出するためのレプリカトランジスタとしての機能を有する。トランジスタＴ１２のコレクタは、インダクタＬ１１の第２の端子に接続されている。トランジスタＴ１２のベースは、キャパシタＣ１２の第２の端子及び抵抗素子Ｒ２２の第２の端子それぞれに接続されている。トランジスタＴ１２のエミッタは、抵抗素子Ｒ１２の第１の端子に接続されている。トランジスタＴ１２のベースには、整合回路３０１Ａ及びキャパシタＣ１２を通じて、ＲＦ信号（ＲＦｉｎ）の一部が入力される。また、トランジスタＴ１２のベースには、抵抗素子Ｒ２２を通じて、バイアス生成回路２００Ａが生成するバイアス電流Ｉｂｉａｓ２が供給される。また、トランジスタＴ１２のコレクタには、インダクタＬ１１を通じて、電源電圧Ｖｃｃが供給される。

キャパシタＣ１２は、ＲＦ信号（ＲＦｉｎ）の直流成分の電圧を除去するためのカップリングコンデンサである。キャパシタＣ１２の第１の端子は、整合回路３０１Ａに接続され、キャパシタＣ１２の第２の端子は、トランジスタＴ１２のベースに接続されている。

抵抗素子Ｒ１２は、トランジスタＴ１２のコレクタ電流Ｉｒｐを検出するための電流検出回路を構成し、トランジスタＴ１２のコレクタ電流Ｉｒｐに応じた検出電圧Ｖｓｅｎｓｅを生成する。抵抗素子Ｒ１２の第１の端子は、トランジスタＴ１２のエミッタに接続され、抵抗素子Ｒ１２の第２の端子は、接地されている。また、トランジスタＴ１２のコレクタ電流Ｉｒｐは、トランジスタＴ１１及びトランジスタＴ１２のサイズ比に基づいて決定される。

（１−２−２）バイアス生成回路２００Ａ
バイアス生成回路２００Ａは、抵抗素子Ｒ２１、Ｒ２２と、トランジスタＴ２１（第３のトランジスタ）、Ｔ２２、Ｔ２３と、キャパシタＣ２１とを備える。

抵抗素子Ｒ２１の第１の端子は、トランジスタＴ２１のエミッタに接続され、抵抗素子Ｒ２１の第２の端子は、キャパシタＣ１１の第２の端子及びトランジスタＴ１１のベースに接続されている。

抵抗素子Ｒ２２の第１の端子は、トランジスタＴ２１のエミッタに接続され、抵抗素子Ｒ２２の第２の端子は、キャパシタＣ１２の第２の端子及びトランジスタＴ１２のベースに接続されている。

トランジスタＴ２１（第３のトランジスタ）は、増幅回路１００Ａの電力増幅トランジスタＴ１１及びトランジスタＴ１２のベース電流を供給する電流増幅素子（増幅トランジスタ）である。トランジスタＴ２１のコレクタは、後述する第１バイアス制御回路４００Ａに接続されており、当該第１バイアス制御回路４００Ａから、コレクタ電流ＩｅＣが供給される。トランジスタＴ２１のベースは、後述する第２バイアス制御回路５００Ａに接続されており、当該第２バイアス制御回路５００Ａから、ベース電流ＩｅＢが供給される。トランジスタＴ２１のエミッタは、抵抗素子Ｒ２１の第１の端子及び抵抗素子Ｒ２２の第１の端子に接続されている。トランジスタＴ２１のエミッタからは、第１バイアス制御回路４００Ａ及び第２バイアス制御回路５００Ａそれぞれの制御に応じて、増幅回路１００Ａにバイアス電流Ｉｂｉａｓが供給される。バイアス電流Ｉｂｉａｓの一部は、バイアス電流Ｉｂｉａｓ１として、抵抗素子Ｒ２１を通じてトランジスタＴ１１のベースに流入する。バイアス電流Ｉｂｉａｓの一部は、バイアス電流Ｉｂｉａｓ２として、抵抗素子Ｒ２２を通じてトランジスタＴ１２のベースに流入する。なお、増幅回路１００Ａの電力増幅トランジスタＴ１１及びトランジスタＴ１２のベース電流を供給するトランジスタＴ２１（第３のトランジスタ）については、ＦＥＴを用いて構成しても良い。具体的には、ＦＥＴ（第３のトランジスタ）のゲートはトランジスタＴ２１のベースに、ＦＥＴのドレインはトランジスタＴ２１のコレクタに、ＦＥＴのソースはトランジスタＴ２１のエミッタに、それぞれ対応する。

トランジスタＴ２２、Ｔ２３及びキャパシタＣ２１は、トランジスタＴ２１のベースの電圧を所定レベルとするように構成される。トランジスタＴ２２及びＴ２３はそれぞれ、ダイオード接続されている。トランジスタＴ２２のエミッタは、トランジスタＴ２３のコレクタに接続されている。トランジスタＴ２３のエミッタは、接地されている。キャパシタＣ２１の第１の端子は、トランジスタＴ２１のベース及びトランジスタＴ２２のコレクタに接続され、キャパシタＣ２１の第２の端子は、接地されている。

（１−２−３）コレクタ電流Ｉｃｃの検出原理
ここで、トランジスタＴ１２（レプリカトランジスタ）により、トランジスタＴ１１のコレクタ電流Ｉｃｃを検出する原理について説明する。

トランジスタＴ１１のサイズと、トランジスタＴ１２のサイズとの比は、Ｎ：１に設定されている。ここで、Ｎは、トランジスタＴ１１のコレクタ電流ＩｃｃがトランジスタＴ１２のコレクタ電流Ｉｒｐよりも十分に大きな値となるように、１よりも十分に大きな実数であるものとする。具体的には、例えば、トランジスタＴ１１及びトランジスタＴ１２がマルチエミッタ構造を有する場合は、トランジスタＴ１１が有する単位トランジスタ（フィンガー）の数と、トランジスタＴ１２が有する単位トランジスタの数との比が、Ｎ：１に設定されていてもよい。或いは、例えば、トランジスタＴ１１及びトランジスタＴ１２が単一のエミッタ構造を有する場合は、トランジスタＴ１１のサイズ（エミッタサイズ）と、トランジスタＴ１２のサイズ（エミッタサイズ）との比が、Ｎ：１に設定されていてもよい。

このとき、トランジスタＴ１１のコレクタ電流Ｉｃｃと、トランジスタＴ１２のコレクタ電流Ｉｒｐとの比は、トランジスタＴ１１及びＴ１２のサイズの比（Ｎ：１）に概ね等しくなる。換言すれば、トランジスタＴ１１及びＴ１２の電流密度が概ね等しくなる。

これにより、トランジスタＴ１２のコレクタ電流Ｉｒｐを検出することによって、トランジスタＴ１１のコレクタ電流Ｉｃｃを検出することが可能となる。本実施形態においては、トランジスタＴ１２のコレクタ電流Ｉｒｐを抵抗素子Ｒ１２により検出電圧Ｖｓｅｎｓｅに変換することで、コレクタ電流Ｉｃｃが検出される。

なお、コレクタ電流Ｉｃｃと、コレクタ電流Ｉｒｐとの比が、トランジスタＴ１１及びＴ１２のサイズの比（Ｎ：１）により近づくように、例えば、キャパシタＣ１１及びＣ１２の容量や、抵抗素子Ｒ２１及びＲ２２の抵抗値を設定してもよい。これにより、コレクタ電流Ｉｃｃの検出の精度が向上する。

また、トランジスタＴ１１のエミッタ側に抵抗素子を設けてもよい。当該抵抗素子を設けることにより、トランジスタＴ１２の特性がトランジスタＴ１１の特性により近づくため、コレクタ電流Ｉｃｃとコレクタ電流Ｉｒｐとの比が、トランジスタＴ１１及びＴ１２のサイズの比（Ｎ：１）により近づく。これにより、コレクタ電流Ｉｃｃの検出の精度が向上する。

（１−３）制御回路２０Ａ
制御回路２０Ａは、電力増幅回路１０Ａに含まれるバイアス生成回路２００Ａを制御する。制御回路２０Ａは、第１バイアス制御回路４００Ａと、第２バイアス制御回路５００Ａとを備える。第１バイアス制御回路４００Ａ及び第２バイアス制御回路５００Ａには、制御信号ＭＯＤＥ１，ＭＯＤＥ２が供給される。ここで、制御信号ＭＯＤＥ１，ＭＯＤＥ２は、電力増幅モジュール１Ａや電力増幅モジュール１Ａを備える送信ユニット等の制御に係る任意の信号である。例えば、制御信号ＭＯＤＥ１，ＭＯＤＥ２は、電力増幅モジュール１Ａの電力モード（例えば、ハイパワーモード及びローパワーモード）を切り替えるための制御信号であってもよい。また例えば、制御信号ＭＯＤＥ１，ＭＯＤＥ２は、ＲＦ信号の周波数帯（バンド）を切り替えるための制御信号であってもよい。また、制御信号ＭＯＤＥ１は、任意なリミット電流値を生成する制御信号であっても良い。

第１バイアス制御回路４００Ａは、基準電圧生成回路４１０Ａと、比較回路４２０Ａと、ＩｅＣバイアス電流制御回路４３０Ａとを備える。

基準電圧生成回路４１０Ａには、制御信号ＭＯＤＥ１が供給される。基準電圧生成回路４１０Ａは、制御信号ＭＯＤＥ１に応じた基準電圧Ｖｌｉｍｉｔを生成し、当該基準電圧Ｖｌｉｍｉｔを、比較回路４２０Ａが備える差動増幅器４２２の反転入力端子に供給する。

比較回路４２０Ａは、ローパスフィルタ４２１と、差動増幅器４２２とを備える。ローパスフィルタ４２１は、抵抗素子Ｒ４１と、キャパシタＣ４１とを備える。抵抗素子Ｒ４１の第１の端子は、上述した増幅回路１００Ａが備える抵抗素子Ｒ１２の第１の端子に接続されている。抵抗素子Ｒ４１の第２の端子は、キャパシタＣ４１の第１の端子及び差動増幅器４２２の非反転入力端子に接続されている。キャパシタＣ４１の第２の端子は、接地されている。差動増幅器４２２の非反転入力端子には、抵抗素子Ｒ４１を通じて、増幅回路１００Ａが備える抵抗素子Ｒ１２が生成する検出電圧Ｖｓｅｎｓｅが供給される。差動増幅器４２２の反転入力端子には、基準電圧生成回路４１０Ａから基準電圧Ｖｌｉｍｉｔが供給される。差動増幅器４２２の出力端子は、ＩｅＣバイアス電流制御回路４３０Ａに接続されており、検出電圧Ｖｓｅｎｓｅ及び基準電圧Ｖｌｉｍｉｔの差に基づく電圧差信号Ｖｄ（検出電圧Ｖｓｅｎｓｅ及び基準電圧Ｖｌｉｍｉｔの差を所定の割合で増幅した電圧信号）を当該ＩｅＣバイアス電流制御回路４３０Ａに出力する。

ＩｅＣバイアス電流制御回路４３０Ａは、上述した比較回路４２０Ａから出力される電圧差信号Ｖｄに基づいて、バイアス生成回路２００Ａが備えるトランジスタＴ２１のコレクタにコレクタ電流ＩｅＣを供給する。特に、後述するように、ＩｅＣバイアス電流制御回路４３０Ａは、電圧差信号Ｖｄに基づいて、検出電圧Ｖｓｅｎｓｅが基準電圧Ｖｌｉｍｉｔよりも大きい場合に、コレクタ電流ＩｅＣを低減させる。なお、トランジスタＴ２１がＦＥＴにより構成される場合は、ＩｅＣバイアス電流制御回路４３０Ａは、上述した比較回路４２０Ａから出力される電圧差信号Ｖｄに基づいて、当該ＦＥＴにドレイン電流を供給する。

ＩｅＣバイアス電流制御回路４３０Ａは、定電流源Ｓ４１と、ＮチャネルＭＯＳＦＥＴ４１、４２、４３と、ＰチャネルＭＯＳＦＥＴ４４、４５とを備える。ＮチャネルＭＯＳＦＥＴ４１は、差動増幅器４２２が出力する電圧差信号Ｖｄに応じた電流Ｉ３を、定電流源Ｓ４１が供給する電流Ｉ１から引き抜く引抜回路を構成する。ＮチャネルＭＯＳＦＥＴ４２、４３と、ＰチャネルＭＯＳＦＥＴ４４、４５はカレントミラー構成であり、定電流源Ｓ４１が供給する電流Ｉ１から、ＮチャネルＭＯＳＦＥＴ４１（引抜回路）が引き抜く電流Ｉ３を減じた残りの電流Ｉ２（＝Ｉ１−Ｉ３）に等しいコレクタ電流ＩｅＣを、トランジスタＴ２１のコレクタに供給する電流供給回路を構成する。なお、ＩｅＣバイアス電流制御回路４３０Ａは、ＭＯＳＦＥＴ４１、４２、４３、４４、及び４５に代えて、バイポーラトランジスタによって構成しても良い。

定電流源Ｓ４１の第１の端子には、電源電圧Ｖｂａｔが供給され、定電流源Ｓ４１の第２の端子は、ＮチャネルＭＯＳＦＥＴ４１のドレイン及びＮチャネルＭＯＳＦＥＴ４２のドレインに接続されている。ＮチャネルＭＯＳＦＥＴ４１のゲートは、差動増幅器４２２の出力端子に接続されており、当該差動増幅器４２２から、上述した検出電圧Ｖｓｅｎｓｅ及び基準電圧Ｖｌｉｍｉｔの比較結果を示す信号（電圧差信号Ｖｄ）が供給される。ＮチャネルＭＯＳＦＥＴ４１のソースは、接地されている。ＮチャネルＭＯＳＦＥＴ４２は、ダイオード接続されている。ＮチャネルＭＯＳＦＥＴ４２のドレインは、定電流源Ｓ４１の第２の端子に接続されており、当該定電流源Ｓ４１から電流Ｉ２が供給される。ＮチャネルＭＯＳＦＥＴ４２のソースは、接地されている。ＮチャネルＭＯＳＦＥＴ４３は、ＮチャネルＭＯＳＦＥＴ４２と電流ミラー接続されている。ＮチャネルＭＯＳＦＥＴ４３のドレインは、ＰチャネルＭＯＳＦＥＴ４４のドレインに接続され、ＮチャネルＭＯＳＦＥＴ４３のソースは、接地されている。ＰチャネルＭＯＳＦＥＴ４４は、ダイオード接続されている。ＰチャネルＭＯＳＦＥＴ４４のソースには、電源電圧Ｖｂａｔが供給される。ＰチャネルＭＯＳＦＥＴ４５は、ＰチャネルＭＯＳＦＥＴ４４と電流ミラー接続されている。ＰチャネルＭＯＳＦＥＴ４５のソースには、電源電圧Ｖｂａｔが供給される。ＰチャネルＭＯＳＦＥＴ４５のドレインは、上述したトランジスタＴ２１のコレクタに接続されており、ＰチャネルＭＯＳＦＥＴ４５は、当該トランジスタＴ２１のコレクタにコレクタ電流ＩｅＣを供給する。

第２バイアス制御回路５００Ａは、上述したバイアス生成回路２００ＡのトランジスタＴ２１のベースに接続されている。第２バイアス制御回路５００Ａには、制御信号ＭＯＤＥ２が入力される。第２バイアス制御回路５００Ａは、トランジスタＴ２１のベース及びダイオード接続されているトランジスタＴ２２，トランジスタＴ２３に、制御信号ＭＯＤＥ２に応じたベース電流ＩｅＢを供給する。

（２）電力増幅モジュール１Ａの動作
図２Ａ〜２Ｃを用いて、電力増幅モジュール１Ａの動作について説明する。

図２Ａは、ＲＦ信号（ＲＦｉｎ）の電力である入力電力Ｐｉｎと、トランジスタＴ１１のコレクタ電流Ｉｃｃ及びトランジスタＴ１２のコレクタ電流Ｉｒｐとの関係の一例を示す概略図である。図２Ａにおいて、横軸は入力電力Ｐｉｎを示し、縦軸は電流値を示す。

図２Ｂは、入力電力Ｐｉｎと、定電流源Ｓ４１の電流Ｉ１、ＮチャネルＭＯＳＦＥＴ４２に流れる電流Ｉ２及びＮチャネルＭＯＳＦＥＴ４１に流れる電流Ｉ３との関係の一例を示す図である。図２Ｂにおいて、横軸は入力電力Ｐｉｎを示し、縦軸は電流値を示す。

図２Ｃは、ＲＦ信号（ＲＦｉｎ）の電力である入力電力Ｐｉｎと、検出電圧Ｖｓｅｎｓｅとの関係の一例を示す概略図である。図２Ｃにおいて、横軸は入力電力Ｐｉｎを示し、縦軸は電圧値を示す。

入力電力Ｐｉｎが所定の電力値Ｐ１よりも小さいとき、差動増幅器４２２の出力信号は負の電圧であるため、ＮチャネルＭＯＳＦＥＴ４１はＯＦＦである。そのため、図２Ｂに示すとおり、定電流源Ｓ４１の電流Ｉ１は、ＮチャネルＭＯＳＦＥＴ４１には流入せず、全てＮチャネルＭＯＳＦＥＴ４２に流入する。すなわち、Ｉ１＝Ｉ２である。そして、ＮチャネルＭＯＳＦＥＴ４２及び４３の電流ミラー接続と、ＰチャネルＭＯＳＦＥＴ４４及び４５の電流ミラー接続とにより、ＰチャネルＭＯＳＦＥＴ４５からは、電流Ｉ２に等しい一定のコレクタ電流ＩｅＣが流出する。そして、当該コレクタ電流ＩｅＣが、トランジスタＴ２１のコレクタに供給される。このとき、図２Ａに示すように、入力電力Ｐｉｎの上昇に伴い、コレクタ電流Ｉｃｃ及びコレクタ電流Ｉｒｐも共に上昇する。また、図２Ｃに示すように、コレクタ電流Ｉｒｐの上昇に伴い、検出電圧Ｖｓｅｎｓｅは上昇する。

入力電力Ｐｉｎが所定の値Ｐ１まで上昇すると、図２Ｃに示すとおり、検出電圧Ｖｓｅｎｓｅが基準電圧Ｖｌｉｍｉｔに等しくなり、差動増幅器４２２の出力信号が負の電圧から正の電圧（ＮチャネルＭＯＳＦＥＴ４１の閾値電圧以上の電圧）に切り替わる。これにより、ＮチャネルＭＯＳＦＥＴ４１がＯＮし、ＮチャネルＭＯＳＦＥＴ４１が、定電流源Ｓ４１の電流Ｉ１から電流Ｉ３を引き抜き始める。

更に入力電力Ｐｉｎが上昇すると、図２Ｂに示すとおり、ＮチャネルＭＯＳＦＥＴ４１が定電流源Ｓ４１から引き抜く電流Ｉ３が増加し、ＮチャネルＭＯＳＦＥＴ４２に流れる電流Ｉ２（＝Ｉ１−Ｉ３）が減少する。これに伴って、ＰチャネルＭＯＳＦＥＴ４５からトランジスタＴ２１に供給するコレクタ電流ＩｅＣも減少する。すると、トランジスタＴ２１からトランジスタＴ１１に供給されるバイアス電流Ｉｂｉａｓ１及びトランジスタＴ２１からトランジスタＴ１２に供給されるバイアス電流Ｉｂｉａｓ２は、共に減少する。そのため、図２Ａに示すとおり、入力電力Ｐｉｎが上昇しても、トランジスタＴ１１のコレクタ電流Ｉｃｃ及びトランジスタＴ１２のコレクタ電流Ｉｒｐの上昇が抑制される（クランプされる）。そして、図２Ｃに示すとおり、検出電圧Ｖｓｅｎｓｅの上昇も抑制される（クランプされる）。以上より、入力電力Ｐｉｎが所定の値以上になると、トランジスタＴ１１のコレクタ電流Ｉｃｃの上昇が抑制される。

［第２実施形態］
（１）電力増幅モジュール１Ｂの構成
図３は、本発明の第２実施形態に係る電力増幅モジュール１Ｂの構成例を示す図である。電力増幅モジュール１Ｂの構成のうち、電力増幅モジュール１Ａと同様の構成については、適宜説明を省略する。

図３に示すとおり、電力増幅モジュール１Ｂは、増幅回路１００Ａに代えて、増幅回路１００Ｂを備える。また、電力増幅モジュール１Ｂは、比較回路４２０Ａに代えて、比較回路４２０Ｂを備える。また、電力増幅モジュール１Ｂは、基準電圧生成回路４１０Ａに代えて、基準電圧生成回路４１０Ｂを備える。

増幅回路１００Ｂにおいては、抵抗素子Ｒ１２は、トランジスタＴ１２のコレクタ側に接続されている。すなわち、抵抗素子Ｒ１２の第１の端子は、インダクタＬ１１の第２の端子に接続され、抵抗素子Ｒ１２の第２の端子は、トランジスタＴ１２のコレクタに接続されている。

抵抗素子Ｒ１２は、トランジスタＴ１２のコレクタ電流Ｉｒｐを検出するための電流検出回路を構成し、トランジスタＴ１２のコレクタ電流Ｉｒｐに応じた検出電圧Ｖｓｅｎｓｅを生成する。

比較回路４２０Ｂにおいては、差動増幅器４２２の非反転入力端子には、基準電圧生成回路４１０Ｂが生成した基準電圧Ｖｌｉｍｉｔが供給される。また、差動増幅器４２２の反転入力端子には、ローパスフィルタ４２１を通じて検出電圧Ｖｓｅｎｓｅが供給される。

図３の方式では、検出電圧Ｖｓｅｎｓｅは、基準となる電源電圧ＶｃｃからトランジスタＴ１２のコレクタ電流Ｉｒｐによる抵抗素子Ｒ１２の電圧降下分を減じた電圧となる。更に、基準電圧生成回路４１０Ｂは、電源電圧Ｖｃｃを基準とした当該検出電圧Ｖｓｅｎｓｅと比較するための基準電圧Ｖｌｉｍｉｔを生成する。

電力増幅モジュール１Ｂにおいては、トランジスタＴ１２のコレクタの電圧が、コレクタ電流Ｉｒｐに応じた検出電圧Ｖｓｅｎｓｅとして、制御回路２０Ａに供給される。そして、検出電圧Ｖｓｅｎｓｅが基準電圧Ｖｌｉｍｉｔより小さい場合に、トランジスタＴ２１のコレクタ電流ＩｅＣが低減される。これにより、入力電力Ｐｉｎが所定の値以上になると、トランジスタＴ１１のコレクタ電流Ｉｃｃの上昇が抑制される。

（２）電力増幅モジュール１Ｂの動作
図４Ａ〜４Ｃを用いて、電力増幅モジュール１Ｂの動作について説明する。

図４Ａは、ＲＦ信号（ＲＦｉｎ）の電力である入力電力Ｐｉｎと、トランジスタＴ１１のコレクタ電流Ｉｃｃ及びトランジスタＴ１２のコレクタ電流Ｉｒｐとの関係の一例を示す概略図である。図４Ａにおいて、横軸は入力電力Ｐｉｎを示し、縦軸は電流値を示す。

図４Ｂは、入力電力Ｐｉｎと、定電流源Ｓ４１の電流Ｉ１、ＮチャネルＭＯＳＦＥＴ４２に流れる電流Ｉ２及びＮチャネルＭＯＳＦＥＴ４１に流れる電流Ｉ３との関係の一例を示す図である。図４Ｂにおいて、横軸は入力電力Ｐｉｎを示し、縦軸は電流値を示す。

図４Ｃは、ＲＦ信号（ＲＦｉｎ）の電力である入力電力Ｐｉｎと、検出電圧Ｖｓｅｎｓｅとの関係の一例を示す概略図である。図４Ｃにおいて、横軸は入力電力Ｐｉｎを示し、縦軸は電圧値を示す。

入力電力Ｐｉｎが所定の電力値Ｐ１よりも小さいとき、差動増幅器４２２の出力信号は負の電圧であるため、ＮチャネルＭＯＳＦＥＴ４１はＯＦＦである。そのため、図４Ｂに示すとおり、定電流源Ｓ４１の電流Ｉ１は、ＮチャネルＭＯＳＦＥＴ４１には流入せず、全てＮチャネルＭＯＳＦＥＴ４２に流入する。すなわち、Ｉ１＝Ｉ２である。そして、ＮチャネルＭＯＳＦＥＴ４２及び４３の電流ミラー接続と、ＰチャネルＭＯＳＦＥＴ４４及び４５の電流ミラー接続とにより、ＰチャネルＭＯＳＦＥＴ４５からは、電流Ｉ２に等しい一定のコレクタ電流ＩｅＣが流出する。そして、当該コレクタ電流ＩｅＣが、トランジスタＴ２１のコレクタに供給される。このとき、図４Ａに示すように、入力電力Ｐｉｎの上昇に伴い、コレクタ電流Ｉｃｃ及びコレクタ電流Ｉｒｐも共に上昇する。また、図４Ｃに示すように、コレクタ電流Ｉｒｐの上昇に伴い、検出電圧Ｖｓｅｎｓｅは減少する。

入力電力Ｐｉｎが所定の値Ｐ１まで上昇すると、図４Ｃに示すとおり、検出電圧Ｖｓｅｎｓｅが基準電圧Ｖｌｉｍｉｔに等しくなり、差動増幅器４２２の出力信号が負の電圧から正の電圧（ＮチャネルＭＯＳＦＥＴ４１の閾値電圧以上の電圧）に切り替わる。これにより、ＮチャネルＭＯＳＦＥＴ４１がＯＮし、ＮチャネルＭＯＳＦＥＴ４１が、定電流源Ｓ４１の電流Ｉ１から電流Ｉ３を引き抜き始める。

更に入力電力Ｐｉｎが上昇すると、図４Ｂに示すとおり、ＮチャネルＭＯＳＦＥＴ４１が定電流源Ｓ４１から引き抜く電流Ｉ３が増加し、ＮチャネルＭＯＳＦＥＴ４２に流れる電流Ｉ２（＝Ｉ１−Ｉ３）が減少する。これに伴って、ＰチャネルＭＯＳＦＥＴ４５からトランジスタＴ２１に供給するコレクタ電流ＩｅＣも減少する。すると、トランジスタＴ２１からトランジスタＴ１１に供給されるバイアス電流Ｉｂｉａｓ１及びトランジスタＴ２１からトランジスタＴ１２に供給されるバイアス電流Ｉｂｉａｓ２は、共に減少する。そのため、図４Ａに示すとおり、入力電力Ｐｉｎが上昇しても、トランジスタＴ１１のコレクタ電流Ｉｃｃ及びトランジスタＴ１２のコレクタ電流Ｉｒｐの上昇が抑制される（クランプされる）。そして、図４Ｃに示すとおり、検出電圧Ｖｓｅｎｓｅの減少も抑制される（クランプされる）。以上より、入力電力Ｐｉｎが所定の値以上になると、トランジスタＴ１１のコレクタ電流Ｉｃｃの上昇が抑制される。

［第３実施形態］
図５は、本発明の第３実施形態に係る電力増幅モジュール１Ｃの構成例を示す図である。電力増幅モジュール１Ｃの構成のうち、電力増幅モジュール１Ａと同様の構成については、適宜説明を省略する。

図５に示すとおり、電力増幅モジュール１Ｃは、増幅回路１００Ａに代えて、増幅回路１００Ｃを備える。また、電力増幅モジュール１Ｃの制御回路２０Ａは、更に電流検出回路６００Ｃを備える。

増幅回路１００Ｃは、抵抗素子Ｒ１２を備えず、インダクタＬ１２を備える。インダクタＬ１２の第１の端子は、制御回路２０Ａが備える電流検出回路６００Ｃに接続されている。インダクタＬ１２の第２の端子は、トランジスタＴ１１のコレクタ及びトランジスタＴ１２のコレクタに接続されている。増幅回路１００Ｃの方式はトランジスタＴ１２のコレクタ電流Ｉｒｐを直接モニターする方式である。

電流検出回路６００Ｃは、ＰチャネルＭＯＳＦＥＴ６１（第４のトランジスタ）と、ＰチャネルＭＯＳＦＥＴ６２（第５のトランジスタ）と、抵抗素子Ｒ６１と、キャパシタＣ６１とを備える。ＰチャネルＭＯＳＦＥＴ６１は、ダイオード接続されている。ＰチャネルＭＯＳＦＥＴ６１のソースには、電源電圧Ｖｃｃが供給される。ＰチャネルＭＯＳＦＥＴ６１のドレインは、キャパシタＣ６１の第１の端子及び増幅回路１００Ｃが備えるインダクタＬ１２の第２の端子に接続されている。キャパシタＣ６１の第２の端子は、接地されている。ＰチャネルＭＯＳＦＥＴ６１は、ＰチャネルＭＯＳＦＥＴ６２と電流ミラー接続されている。ＰチャネルＭＯＳＦＥＴ６２のソースには、電源電圧Ｖｃｃが供給される。ＰチャネルＭＯＳＦＥＴ６２のドレインは、抵抗素子Ｒ６１の第１の端子に接続されている。抵抗素子Ｒ６１の第２の端子は、接地されている。なお、キャパシタＣ６１とインダクタＬ１２とは、ローパスフィルタを構成する。

ＰチャネルＭＯＳＦＥＴ６１には、電源電圧Ｖｃｃにより電流Ｉ４が流れる。当該電流Ｉ４は、レプリカ素子のトランジスタＴ１２へ流れるコレクタ電流Ｉｒｐ（検出電流）がキャパシタＣ６１とインダクタＬ１２とで構成されるローパスフィルタを通じて流す電流である。また、ＰチャネルＭＯＳＦＥＴ６２には、上述した電流ミラー接続によって、ＰチャネルＭＯＳＦＥＴ６１に流れる電流Ｉ４に等しい電流Ｉ５が流れる。そして、抵抗素子Ｒ６１は、当該電流Ｉ５に応じた電圧を、トランジスタＴ１２のコレクタ電流Ｉｒｐに応じた検出電圧Ｖｓｅｎｓｅとして生成し、これを比較回路４２０Ａに供給する。

そして、電力増幅モジュール１Ａと同様に、検出電圧Ｖｓｅｎｓｅが基準電圧Ｖｌｉｍｉｔより大きい場合に、トランジスタＴ２１のコレクタ電流ＩｅＣが低減される。これにより、入力電力Ｐｉｎが所定の値以上になると、トランジスタＴ１１のコレクタ電流Ｉｃｃの上昇が抑制される。

［基準電圧生成回路の具体例］
図６〜８を用いて、基準電圧生成回路４１０Ａ、図９〜１１を用いて、基準電圧生成回路４１０Ｂの具体例を説明する。

図６は、基準電圧生成回路４１０Ｃの一例を示す図である。基準電圧生成回路４１０Ｃは、バンドギャップ回路ＢＧ１と、オペアンプＯＰ１と、ＰチャネルＭＯＳＦＥＴ４１１、４１２と、抵抗素子Ｒ４１１、４１２１、４１２２と、スイッチＳＢ１と、を備える。図６の基準電圧生成回路４１０Ｃは抵抗素子Ｒ４１２１，４１２２により、パワーモード毎の基準電圧Ｖｌｉｍｉｔを生成する方式である。

ＰチャネルＭＯＳＦＥＴ４１１のソース及びＰチャネルＭＯＳＦＥＴ４１２のソースには、電源電圧Ｖｃｃが供給される。なお、電源電圧Ｖｃｃは、レギュレータにより生成された電圧であってもよいし、バッテリ電圧であってもよい。バンドギャップ回路ＢＧ１は、基準電圧（バンドギャップ電圧）Ｖｂｇを生成し、当該基準電圧Ｖｂｇを、オペアンプＯＰ１の非反転入力端子に印加する。オペアンプＯＰ１は、基準電圧Ｖｂｇを、ＰチャネルＭＯＳＦＥＴ４１１のゲートに出力する。ＰチャネルＭＯＳＦＥＴ４１１のドレインは、オペアンプＯＰ１の反転入力端子及び抵抗素子Ｒ４１１の第１の端子に接続されている。抵抗素子Ｒ４１１の第２の端子は、接地されている。ＰチャネルＭＯＳＦＥＴ４１２のドレインは、スイッチＳＣ１を通じて、抵抗素子Ｒ４１２１の第１の端子又は抵抗素子Ｒ４１２２の第１の端子に接続される。抵抗素子Ｒ４１２１の第２の端子及び抵抗素子Ｒ４１２２の第２の端子は、接地されている。ＰチャネルＭＯＳＦＥＴ４１１のゲートは、ＰチャネルＭＯＳＦＥＴ４１２のゲートに接続されている。スイッチＳＣ１には、制御信号ＭＯＤＥ１が入力される。スイッチＳＣ１は、制御信号ＭＯＤＥ１がハイパワーモードを示す時は、ＰチャネルＭＯＳＦＥＴ４１２のドレインを抵抗素子Ｒ４１２１に接続する。スイッチＳＣ１は、制御信号ＭＯＤＥ１がローパワーモードを示す時は、ＰチャネルＭＯＳＦＥＴ４１２のドレインを抵抗素子Ｒ４１２２に接続する。ＰチャネルＭＯＳＦＥＴ４１２のドレインから、基準電圧Ｖｌｉｍｉｔが出力される。

ＰチャネルＭＯＳＦＥＴ４１１のサイズを「Ｍ４１１」などと表すこととする。このとき、Ｉｃ１＝Ｖｂｇ／Ｒ４１１である。また、Ｉｃ２＝Ｉｃ１×（Ｍ４１２／Ｍ４１１）である。したがって、ハイパワーモードの時は、Ｖｌｉｍｉｔ＝Ｉｃ２×Ｒ４１２１であり、ローパワーモードの時は、Ｖｌｉｍｉｔ＝Ｉｃ２×Ｒ４１２２である。

図７は、基準電圧生成回路４１０Ｄの一例を示す図である。基準電圧生成回路４１０Ｄは、バンドギャップ回路ＢＧ１と、オペアンプＯＰ１と、ＰチャネルＭＯＳＦＥＴ４１１、４１２、４１３と、抵抗素子Ｒ４１１、４１２と、スイッチＳＤ１と、を備える。図７の基準電圧生成回路４１０Ｄは、ＰチャネルＭＯＳＦＥＴのサイズ変更（スイッチＳＤ１によりサイズ変更）により、電流Ｉｄ２にＩｄ３を追加し、パワーモード毎の基準電圧Ｖｌｉｍｉｔを生成する方式である。

ＰチャネルＭＯＳＦＥＴ４１１、４１２及び４１３それぞれには、電源電圧Ｖｃｃが供給される。ＰチャネルＭＯＳＦＥＴ４１１には電流Ｉｄ１が、ＰチャネルＭＯＳＦＥＴ４１２には電流Ｉｄ２が、ＰチャネルＭＯＳＦＥＴ４１３には電流Ｉｄ３が、それぞれ流れる。ＰチャネルＭＯＳＦＥＴ４１２のドレインは、抵抗素子Ｒ４１２の第１の端子に接続されている。ＰチャネルＭＯＳＦＥＴ４１３のソースには、電源電圧Ｖｃｃが供給される。ＰチャネルＭＯＳＦＥＴ４１３のドレインは、ＰチャネルＭＯＳＦＥＴ４１２のドレイン及び抵抗素子Ｒ４１２の第１の端子に接続されている。ＰチャネルＭＯＳＦＥＴ４１１のゲートは、更にスイッチＳＤ１に接続されている。スイッチＳＤ１は、ＰチャネルＭＯＳＦＥＴ４１１のゲート及びＰチャネルＭＯＳＦＥＴ４１３のゲートに接続されている。スイッチＳＤ１には、制御信号ＭＯＤＥ１が入力される。スイッチＳＤ１は、制御信号ＭＯＤＥ１がハイパワーモードを示す時はＯＦＦとなり、制御信号ＭＯＤＥ１がローパワーモードを示す時はＯＮとなる。

Ｉｄ１＝Ｖｂｇ／Ｒ４１１である。また、Ｉｄ２＝Ｉｄ１×（Ｍ４１２／Ｍ４１１）であり、Ｉｄ３＝Ｉｄ１×（Ｍ４１３／Ｍ４１１）である。したがって、ハイパワーモードの時は、Ｖｌｉｍｉｔ＝Ｉｄ２×Ｒ４１２であり、ローパワーモードの時は、Ｖｌｉｍｉｔ＝（Ｉｃ２+Ｉｃ３）×Ｒ４１２である。また、検出電圧Ｖｓｅｎｓｅにより、スイッチＳＣ１の動作が逆の制御信号ＭＯＤＥ１がハイパワーモードを示す時はＯＮとなり、制御信号ＭＯＤＥ１がローパワーモードを示す時はＯＦＦとなる場合もある。

図８は、基準電圧生成回路４１０Ｅの一例を示す図である。基準電圧生成回路４１０Ｅは、基準電圧生成回路４１０Ｄの抵抗素子Ｒ４１２に代えて、抵抗素子Ｒ４１２３、Ｒ４１２４、Ｒ４１２５、Ｒ４１２６及びスイッチＳＥ２、ＳＥ３、ＳＥ４を備える。スイッチＳＥ１は、制御信号ＭＯＤＥ１が入力され、ＳＥ２、ＳＥ３、ＳＥ４には、制御信号ＭＯＤＥ３が入力される。

抵抗素子Ｒ４１２３の第２の端子は、抵抗素子Ｒ４１２４の第１の端子及びスイッチＳＥ２の第１の端子に接続され、抵抗素子Ｒ４１２４の第２の端子は、抵抗素子Ｒ４１２５の第１の端子及びスイッチＳＥ３の第１の端子に接続されている。抵抗素子Ｒ４１２５の第２の端子は、抵抗素子Ｒ４１２６の第１の端子及びスイッチＳＥ４第１の端子に接続され、抵抗素子Ｒ４１２６の第２の端子は、接地されている。スイッチＳＥ２、ＳＥ３、ＳＥ４それぞれの第２の端子は、互いに接続されており、基準電圧Ｖｌｉｍｉｔを出力する。

スイッチＳＥ１は電力増幅モジュール１Ａの電力モードを示す制御信号ＭＯＤＥ１に応じてＯＮ及びＯＦＦを切り替えてもよい。例えば、スイッチＳＥ１は、制御信号ＭＯＤＥ１がハイパワーモードを示す時はＯＦＦとなり、制御信号ＭＯＤＥ１がローパワーモードを示す時はＯＮとなる。

スイッチＳＥ２、ＳＥ３、ＳＥ４は、ＲＦ信号の周波数帯（バンド）を示す制御信号ＭＯＤＥ３に応じてＯＮ及びＯＦＦを切り替えてもよい。例えば、ＳＥ２、ＳＥ３、ＳＥ４は、周波数帯に応じて、いずれか一つがＯＮとなる。なお、スイッチＳＥ２、ＳＥ３、ＳＥ４は、ＲＦ信号の周波数帯とは別の情報に基づいてＯＮ及びＯＦＦを切り替えてもよい。また、抵抗素子Ｒ４１２３〜Ｒ４１２６及びスイッチＳＥ２〜ＳＥ４を増やし、制御信号ＭＯＤＥ３をデジタル信号により、細かく制御してもよい。

Ｉｅ１＝Ｖｂｇ／Ｒ４１１である。また、Ｉｅ２＝Ｉｅ１×（Ｍ４１２／Ｍ４１１）であり、Ｉｅ３＝Ｉｅ１×（Ｍ４１３／Ｍ４１１）である。したがって、パワーモードの時は、Ｖｌｉｍｉｔ＝Ｉｅ２×Ｒｅであり、ローパワーモードの時は、Ｖｌｉｍｉｔ＝（Ｉｃ２+Ｉｃ３）×Ｒｅである。ただし、スイッチＳＥ２、ＳＥ３、ＳＥ４のうちスイッチＳＥ２のみがＯＮの場合は、Ｒｅ＝Ｒ４１２４＋Ｒ４１２５＋Ｒ４１２６であり、スイッチＳＥ３のみがＯＮの場合は、Ｒｅ＝Ｒ４１２５＋Ｒ４１２６であり、スイッチＳＥ４のみがＯＮの場合は、Ｒｅ＝Ｒ４１２６である。

図９は、基準電圧生成回路４１０Ｆの一例を示す図である。基準電圧生成回路４１０Ｆは、バンドギャップ回路ＢＧ１と、オペアンプＯＰ１と、ＰチャネルＭＯＳＦＥＴ４１１、４１２と、ＮチャネルＭＯＳＦＥＴ４１４、４１５と、抵抗素子Ｒ４１３１、Ｒ４１３２と、スイッチＳＥ１と、を備える。図９の基準電圧生成回路４１０Ｆは抵抗素子Ｒ４１３１，４１３２により、パワーモード毎の基準電圧Ｖｌｉｍｉｔを生成する方式である。また、基準電圧Ｖｌｉｍｉｔは電源電圧Ｖｃｃを基準に生成する。

ＰチャネルＭＯＳＦＥＴ４１１には電流Ｉｅ１が、ＰチャネルＭＯＳＦＥＴ４１２には電流Ｉｅ２が、ＮチャネルＭＯＳＦＥＴ４１５には電流Ｉｅ３が、それぞれ流れる。ＰチャネルＭＯＳＦＥＴ４１２のドレインは、ＮチャネルＭＯＳＦＥＴ４１４のドレインに接続されている。ＮチャネルＭＯＳＦＥＴ４１４のソースは、接地されている。ＰチャネルＭＯＳＦＥＴ４１４は、ＰチャネルＭＯＳＦＥＴ４１５に電流ミラー接続されている。ＮチャネルＭＯＳＦＥＴ４１５のソースは、接地されている。抵抗素子Ｒ４１３１及びＲ４１３２それぞれの第１の端子には、電源電圧Ｖｃｃが供給される。抵抗素子Ｒ４１３１及びＲ４１３２それぞれの第２の端子は、スイッチＳＥ１に接続されている。スイッチＳＦ１には、制御信号ＭＯＤＥ１が入力される。スイッチＳＦ１は、制御信号ＭＯＤＥ１がハイパワーモードの時は、ＮチャネルＭＯＳＦＥＴ４１５のドレインを、抵抗素子Ｒ４１３１に接続する。スイッチＳＦ１は、制御信号ＭＯＤＥ１がローパワーモードの時は、ＮチャネルＭＯＳＦＥＴ４１５のドレインを、抵抗素子Ｒ４１３２に接続する。ＮチャネルＭＯＳＦＥＴ４１５のドレインから、基準電圧Ｖｌｉｍｉｔが出力される。

Ｉｆ１＝Ｖｂｇ／Ｒ４１１である。また、Ｉｆ２＝Ｉｆ１×（Ｍ４１２／Ｍ４１１）であり、Ｉｆ３＝Ｉｆ２である。（但し、Ｍ４１４＝Ｍ４１５とする。）したがって、ハイパワーモードの時は、Ｖｌｉｍｉｔ＝Ｖｃｃ−Ｉｆ３×Ｒ４１３１であり、ローパワーモードの時は、Ｖｌｉｍｉｔ＝Ｖｃｃ−Ｉｆ３×Ｒ４１３２である。

図１０は、基準電圧生成回路４１０Ｇの一例を示す図である。基準電圧生成回路４１０Ｇは、バンドギャップ回路ＢＧ１と、オペアンプＯＰ１と、ＰチャネルＭＯＳＦＥＴ４１１、４１２と、ＮチャネルＭＯＳＦＥＴ４１４、４１５、４１６と、抵抗素子Ｒ４１１、Ｒ４１３と、スイッチＳＧ１と、を備える。図１０の基準電圧生成回路４１０Ｆは、ＮチャネルＭＯＳＦＥＴのサイズ変更（スイッチＳＦ１によりサイズ変更）により、電流Ｉｇ３にＩｇ４を追加し、パワーモード毎の基準電圧Ｖｌｉｍｉｔを生成する方式である。また、基準電圧Ｖｌｉｍｉｔは電源電圧Ｖｃｃを基準に生成する。

抵抗素子Ｒ４１３の第１の端子には、電源電圧Ｖｃｃが供給される。抵抗素子Ｒ４１３の第２の端子は、ＮチャネルＭＯＳＦＥＴ４１５のドレインに接続されている。ＮチャネルＭＯＳＦＥＴ４１５及び４１６は、電流ミラー接続されている。ＮチャネルＭＯＳＦＥＴ４１６のドレインは、ＮチャネルＭＯＳＦＥＴ４１５のドレインに接続され、ＮチャネルＭＯＳＦＥＴ４１６のソースは、接地されている。ＮチャネルＭＯＳＦＥＴ４１５のゲート及びＮチャネルＭＯＳＦＥＴ４１６のゲートは、スイッチＳＧ１を通じて接続されている。ＮチャネルＭＯＳＦＥＴ４１５には電流Ｉｇ３が、ＰチャネルＭＯＳＦＥＴ４１６には電流Ｉｇ４が、それぞれ流れる。スイッチＳＧ１は、制御信号ＭＯＤＥ１の入力に応じて、ＯＮ及びＯＦＦを切り替える。ＮチャネルＭＯＳＦＥＴ４１５及び４１６のドレインから、基準電圧Ｖｌｉｍｉｔが出力される。

Ｉｇ１＝Ｖｂｇ／Ｒ４１１である。また、Ｉｇ２＝Ｉｇ１×（Ｍ４１２／Ｍ４１１）であり、Ｉｇ２＝Ｉｇ３＝Ｉｇ４である。（但し、Ｍ４１４＝Ｍ４１５＝Ｍ４１６とする。）したがって、ハイパワーモードの時は、Ｖｌｉｍｉｔ＝Ｖｃｃ−Ｉｇ３×Ｒ４１３であり、ローパワーモードの時は、Ｖｌｉｍｉｔ＝Ｖｃｃ−（Ｉｇ３+Ｉｇ４）×Ｒ４１３である。また、検出電圧Ｖｓｅｎｓｅにより、スイッチＳＧ１の動作が逆の制御信号ＭＯＤＥ１がハイパワーモードを示す時はＯＮとなり、制御信号ＭＯＤＥ１がローパワーモードを示す時はＯＦＦとなる場合もある。

図１１は、基準電圧生成回路４１０Ｈの一例を示す図である。基準電圧生成回路４１０Ｈは、基準電圧生成回路４１０Ｇの抵抗素子Ｒ４１３に代えて、抵抗素子Ｒ４１３３、Ｒ４１３４、Ｒ４１３５、Ｒ４１３６及びスイッチＳＨ２、ＳＨ３、ＳＨ４を備える。スイッチＳＨ１は制御信号ＭＯＤＥ１が入力され、ＳＨ２、ＳＨ３、ＳＨ４には、制御信号ＭＯＤＥ３が入力される。

抵抗素子Ｒ４１３３の第２の端子は、抵抗素子Ｒ４１３４の第１の端子及びスイッチＳＨ２の第１の端子に接続され、抵抗素子Ｒ４１３４の第２の端子は、抵抗素子Ｒ４１３５の第１の端子及びスイッチＳＨ３の第１の端子に接続されている。抵抗素子Ｒ４１３５の第２の端子は、抵抗素子Ｒ４１３６の第１の端子及びスイッチＳＨ４第１の端子に接続され、抵抗素子Ｒ４１３６の第２の端子は、ＮチャンネルＭＯＳＦＥＴ４１５のドレイン及びＮチャンネルＭＯＳＦＥＴ４１６のドレインに接続されている。スイッチＳＧＨ２、ＳＨ３、ＳＨ４それぞれの第２の端子は、互いに接続されており、基準電圧Ｖｌｉｍｉｔを出力する。

スイッチＳＨ１は電力増幅モジュール１Ｂの電力モードを示す制御信号ＭＯＤＥ１に応じてＯＮ及びＯＦＦを切り替えてもよい。例えば、スイッチＳＨ１は、制御信号ＭＯＤＥ１がハイパワーモードを示す時はＯＦＦとなり、制御信号ＭＯＤＥ２がローパワーモードを示す時はＯＮとなる。

スイッチＳＨ２、ＳＨ３、ＳＨ４は、ＲＦ信号の周波数帯（バンド）を示す制御信号ＭＯＤＥ３に応じてＯＮ及びＯＦＦを切り替えてもよい。例えば、ＳＨ２、ＳＨ３、ＳＨ４は、周波数帯に応じて、いずれか一つがＯＮとなる。なお、スイッチＳＨ２、ＳＨ３、ＳＨ４は、ＲＦ信号の周波数帯とは別の情報に基づいてＯＮ及びＯＦＦを切り替えてもよい。また、抵抗素子Ｒ４１３３〜Ｒ４１３６及びスイッチＳＨ２〜ＳＨ４を増やし、制御信号ＭＯＤＥ３をデジタル信号により、細かく制御してもよい。

Ｉｈ１＝Ｖｂｇ／Ｒ４１１である。また、Ｉｈ２＝Ｉｈ１×（Ｍ４１２／Ｍ４１１）であり、Ｉｈ２＝Ｉｈ３＝Ｉｈ４である。（但し、Ｍ４１４＝Ｍ４１５＝Ｍ４１６とする。）したがって、ハイパワーモードの時は、Ｖｌｉｍｉｔ＝Ｖｃｃ−Ｉｈ３×Ｒｈであり、ローパワーモードの時は、Ｖｌｉｍｉｔ＝Ｖｃｃ−（Ｉｈ３+Ｉｈ４）×Ｒｈである。ただし、スイッチＳＨ２、ＳＨ３、ＳＨ４のうちスイッチＳＨ２のみがＯＮの場合は、Ｒｈ＝Ｒ４１３３であり、スイッチＳＧＨ３のみがＯＮの場合は、Ｒｈ＝Ｒ４１３３＋Ｒ４１３４であり、スイッチＳＨ４のみがＯＮの場合は、Ｒｈ＝Ｒ４１３３＋Ｒ４１３４＋Ｒ４１３５である。

［変形例］
上述の実施形態においては、電力増幅回路１０Ａは、増幅回路を１段のみ備えるものとして説明した。しかしながら、電力増幅回路１０Ａは、ドライブ段及びパワー段等の、複数の増幅回路を備えるものとしてもよい。この場合、制御回路２０Ａは、複数の増幅回路のいずれか（例えばパワー段の増幅回路）から検出電圧Ｖｓｅｎｓｅを取得してもよい。そして、制御回路２０Ａは、複数の増幅回路のうち１の増幅回路（例えば、ドライブ段の増幅回路）又は複数の増幅回路（例えば、ドライブ段及びパワー段の増幅回路）に含まれるバイアス供給用のトランジスタ（第３のトランジスタ）のコレクタに電流を供給してもよい。

また、電力増幅モジュール１Ａは、複数の周波数帯（バンド）に対応する複数の電力増幅回路を備えていてもよい。また、制御回路２０Ａは、それら複数の電力増幅回路のそれぞれから検出電圧を取得してもよい。また、制御回路２０Ａは、複数の電力増幅回路から取得する複数の検出電圧のうちのいずれかを選択的に比較回路４２０Ａに供給するためのスイッチを備えていてもよい。

以上、本発明の実施形態について説明した。本発明の実施形態に係る電力増幅モジュールは、無線周波数信号を増幅して出力する第１のトランジスタと、第１のトランジスタと並列に接続され、第１のトランジスタよりサイズが小さい第２のトランジスタと、第１及び第２のトランジスタにバイアス電流を供給する第３のトランジスタと、第２のトランジスタのコレクタに流れる電流を検出する電流検出回路と、電流検出回路の検出結果に応じた電流を第３のトランジスタのコレクタ又はドレインに供給することにより、第３のトランジスタから第１及び第２のトランジスタに供給されるバイアス電流を制御するバイアス制御回路であって、第２のトランジスタのコレクタに流れる電流が所定の閾値より大きい場合に、第３のトランジスタのコレクタ又はドレインに供給する電流を低減させるバイアス制御回路と、を備える。これにより、第２のトランジスタのコレクタに流れる電流を検出し、第２のトランジスタのコレクタに流れる電流が所定の閾値より大きい場合に、第３のトランジスタのコレクタ又はドレインに供給する電流を低減させることにより、第１及び第２のトランジスタに供給されるバイアス電流を直接的に電流制御することができる。したがって、入力電力が所定の閾値以上である場合に電力増幅回路に流れる電流を抑制することが可能となる。

また、本発明の実施形態に係る電力増幅モジュールにおいては、電流検出回路は、第２のトランジスタに流れる電流に応じた検出電圧を生成する。これにより、第１のトランジスタに流れる電流を検出することが可能となる。

また、本発明の実施形態に係る電力増幅モジュールにおいては、電流検出回路は、第２のトランジスタに流れる電流に応じた検出電圧を生成する検出抵抗を備える。これにより、第１のトランジスタに流れる電流を検出することが可能となる。

また、本発明の実施形態に係る電力増幅モジュールにおいては、検出抵抗は、第２のトランジスタと直列に接続されている。これにより、第１のトランジスタに流れる電流を検出することが可能となる。

また、本発明の実施形態に係る電力増幅モジュールにおいては、検出抵抗は、第２のトランジスタのエミッタに接続されている。これにより、第１のトランジスタに流れる電流を検出することが可能となる。

また、本発明の実施形態に係る電力増幅モジュールにおいては、検出抵抗は、第２のトランジスタのコレクタに接続されている、電力増幅モジュール。これにより、第１のトランジスタに流れる電流を検出することが可能となる。

また、本発明の実施形態に係る電力増幅モジュールにおいては、検出回路は、第２のトランジスタに直列に接続される第４のトランジスタと、第４のトランジスタに電流ミラー接続される第５のトランジスタと、を更に備え、検出抵抗は、第５のトランジスタと直列に接続される。これにより、第１のトランジスタに流れる電流を検出することが可能となる。

また、本発明の実施形態に係る電力増幅モジュールにおいては、バイアス制御回路は、所定レベルの基準電圧を生成する基準電圧生成回路と、検出電圧及び基準電圧の差に基づく電圧差信号を出力する比較回路と、電圧差信号に応じた電流を、第３のトランジスタのコレクタに供給するバイアス電流制御回路と、を備える。これにより、検出電圧及び基準電圧の比較に応じて、第１のトランジスタに流れる電流を制御することが可能となる。

また、本発明の実施形態に係る電力増幅モジュールにおいては、比較回路は、検出電圧が印加される非反転入力端子と、基準電圧が印加される反転入力端子と、検出電圧及び基準電圧の差を所定の割合で増幅して電圧差信号として出力する出力端子と、を有する差動増幅器を備える。これにより、検出電圧及び基準電圧の比較に応じて、第１のトランジスタに流れる電流を制御することが可能となる。

また、本発明の実施形態に係る電力増幅モジュールにおいては、比較回路は、基準電圧が印加される非反転入力端子と、検出電圧が印加される反転入力端子と基準電圧及び検出電圧の差の差を所定の割合で増幅して電圧差信号として出力する出力端子と、を有する差動増幅器を備える。これにより、検出電圧及び基準電圧の比較に応じて、第１のトランジスタに流れる電流を制御することが可能となる。

また、本発明の実施形態に係る電力増幅モジュールにおいては、バイアス電流制御回路は、比較回路が出力する電圧差信号に基づいて、第２のトランジスタに流れる電流が所定の閾値より大きい場合に、第３のトランジスタのコレクタに供給する電流を低減させる。これにより、検出電圧及び基準電圧の比較に応じて、検出電圧が所定レベル以上の場合に、第１のトランジスタに流れる電流を低減することが可能となる。

また、本発明の実施形態に係る電力増幅モジュールにおいては、バイアス電流制御回路は、定電流を生成する定電流源と、電圧差信号に応じた電流を定電流から引き抜く引抜回路と、定電流源が生成する定電流から引抜回路が引き抜く電流を減じた電流を、第３のトランジスタのコレクタに供給する電流供給回路と、を備える。これにより、検出電圧及び基準電圧の比較に応じて、検出電圧が所定レベル以上の場合に、第１のトランジスタに流れる電流を低減することが可能となる。

なお、本実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。

１Ａ、１Ｂ、１Ｃ…電力増幅モジュール、１０Ａ…電力増幅回路、２０Ａ…制御回路、１００Ａ、１００Ｂ，１００Ｃ…増幅回路、２００Ａ…バイアス生成回路、３００Ａ、３０１Ａ…整合回路、４００Ａ…第１バイアス制御回路、４１０Ａ〜Ｈ…基準電圧生成回路、４２０Ａ、４２０Ｂ…比較回路、４３０Ａ…バイアス電流制御回路、５００Ａ…第２バイアス制御回路、６００Ｃ…電流検出回路

Claims (13)

1. 無線周波数信号を増幅して出力する第１のトランジスタと、
   前記第１のトランジスタと並列に接続され、前記第１のトランジスタよりサイズが小さい第２のトランジスタと、
   前記第１及び第２のトランジスタにバイアス電流を供給する第３のトランジスタと、
   前記第２のトランジスタのコレクタに流れる電流を検出する電流検出回路と、
   前記電流検出回路の検出結果に応じた電流を前記第３のトランジスタのコレクタ又はドレインに供給することにより、前記第３のトランジスタから前記第１及び第２のトランジスタに供給される前記バイアス電流を制御するバイアス制御回路であって、前記第２のトランジスタのコレクタに流れる電流が所定の閾値より大きい場合に、前記第３のトランジスタのコレクタ又はドレインに供給する前記電流を低減させるバイアス制御回路と、
   を備える電力増幅モジュール。
2. 請求項１に記載の電力増幅モジュールであって、
   前記電流検出回路は、前記第２のトランジスタのコレクタに流れる電流に応じた検出電圧を生成する、電力増幅モジュール。
3. 請求項２に記載の電力増幅モジュールであって、
   前記電流検出回路は、前記第２のトランジスタのコレクタに流れる電流に応じた検出電圧を生成する検出電圧を備え、
   前記検出抵抗は、前記第２のトランジスタと直列に接続されている、電力増幅モジュール。
4. 請求項３に記載の電力増幅モジュールであって、
   前記検出抵抗は、前記第２のトランジスタのエミッタに接続されている、電力増幅モジュール。
5. 請求項３に記載の電力増幅モジュールであって、
   前記検出抵抗は、前記第２のトランジスタのコレクタに接続されている、電力増幅モジュール。
6. 請求項２に記載の電力増幅モジュールであって、
   前記電流検出回路は、
   前記第２のトランジスタに直列に接続される第４のトランジスタと、
   前記第４のトランジスタに電流ミラー接続される第５のトランジスタと、
   前記第２のトランジスタのコレクタに流れる電流に応じた検出電圧を生成する検出電圧であって、前記第５のトランジスタと直列に接続される検出抵抗と、を更に備える、電力増幅モジュール。
7. 請求項２から６のいずれか一項に記載の電力増幅モジュールであって、
   前記バイアス制御回路は、
   所定レベルの基準電圧を生成する基準電圧生成回路と、
   前記検出電圧及び前記基準電圧の差に基づく電圧差信号を出力する比較回路と、
   前記電圧差信号に応じた電流を、前記第３のトランジスタのコレクタに供給するバイアス電流制御回路と、を備える、電力増幅モジュール。
8. 請求項７に記載の電力増幅モジュールであって、
   前記比較回路は、
   前記検出電圧が印加される非反転入力端子と、
   前記基準電圧が印加される反転入力端子と、
   前記検出電圧及び前記基準電圧の差を所定の割合で増幅して前記電圧差信号として出力する出力端子と、を有する差動増幅器を備える、電力増幅モジュール。
9. 請求項７に記載の電力増幅モジュールであって、
   前記比較回路は、
   前記基準電圧が印加される非反転入力端子と、
   前記検出電圧が印加される反転入力端子と、
   前記基準電圧及び前記検出電圧の差を所定の割合で増幅して前記電圧差信号として出力する出力端子と、を有する差動増幅器を備える、電力増幅モジュール。
10. 請求項７から９のいずれか一項に記載の電力増幅モジュールであって、
    前記バイアス電流制御回路は、前記比較回路が出力する前記電圧差信号に基づいて、前記第２のトランジスタのコレクタに流れる電流が所定の閾値より大きい場合に、前記第３のトランジスタのコレクタに供給する前記電流を低減させる、電力増幅モジュール。
11. 請求項１０に記載の電力増幅モジュールであって、
    前記バイアス電流制御回路は、
    定電流を生成する定電流源と、
    前記電圧差信号に応じた電流を前記定電流から引き抜く引抜回路と、
    前記定電流源が生成する前記定電流から前記引抜回路が引き抜く前記電流を減じた電流を、前記第３のトランジスタのコレクタに供給する電流供給回路と、を備える、電力増幅モジュール。
12. 請求項７に記載の電力増幅モジュールであって、
    前記基準電圧生成回路内の所定レベルの基準電圧については、各Ｂａｎｄ・モードごとに設定値を任意に設定できるバイアス制御回路を有する電力増幅モジュール。
13. 請求項７に記載の電力増幅モジュールであって、
    前記基準電圧生成回路内の所定レベルの基準電圧については、デジタル信号で任意に設定できるバイアス制御回路を有する電力増幅モジュール。