CN115360988B - 功率放大装置 - Google Patents

功率放大装置 Download PDF

Info

Publication number
CN115360988B
CN115360988B CN202211136235.4A CN202211136235A CN115360988B CN 115360988 B CN115360988 B CN 115360988B CN 202211136235 A CN202211136235 A CN 202211136235A CN 115360988 B CN115360988 B CN 115360988B
Authority
CN
China
Prior art keywords
transistor
power supply
power
voltage
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211136235.4A
Other languages
English (en)
Other versions
CN115360988A (zh
Inventor
佐治隆司
本吉要
松田慎吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Priority to CN202211136235.4A priority Critical patent/CN115360988B/zh
Publication of CN115360988A publication Critical patent/CN115360988A/zh
Application granted granted Critical
Publication of CN115360988B publication Critical patent/CN115360988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0272—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/462—Indexing scheme relating to amplifiers the current being sensed

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Amplifiers (AREA)

Abstract

功率放大装置具备：第1电源端子，被供给第1电源电压；第2电源端子，被供给电压比第1电源电压低的第2电源电压；功率放大用的第1晶体管，具有被输入高频信号的第1栅极、与第1电源端子电连接且输出将高频信号放大的信号的第1漏极、以及被电接地的第1源极；监视用的第2晶体管，具有被施加第1偏置电压的第2栅极、与第1电源端子或第2电源端子电连接的第2漏极、以及被电接地的第2源极，模仿第1晶体管的动作；以及偏置电路，被从第2电源端子供电，检测第2晶体管的漏极电流或源极电流，生成第1偏置电压以使检测出的电流值成为规定的电流值，第1偏置电压被施加至第1栅极。

Description

功率放大装置
本申请是2021年4月9日提交的，中国专利申请号为202180003942.3(国际申请号PCT/JP2021/015035)，发明名称为“功率放大装置”的专利申请的分案申请。
技术领域
本公开例如涉及具备对偏置电压进行调整的偏置电路的功率放大装置。
背景技术
在近年来的便携电话用基站等中，要求高输出而且高效率的功率放大装置。使用氮化镓(GaN)等氮化物半导体的高电子迁移率晶体管(High Electron MobilityTransistor：HEMT)或使用硅基的半导体的横向扩散MOSFET(Lateral Diffused MOS：LDMOS)能够以高电压工作、以高电流密度工作，适于高输出功率放大装置。
另一方面，为了实现信号传递的高速化、减小干扰，在高频带(例如3GHz以上)中，探讨使用大量功率放大装置或天线装置的大规模(Massive)多输入多输出(MultipleInput Multiple Output(MIMO))。为了在1个基站设置大量功率放大装置，要求使功率放大装置小型化，削减调整工时。
关于功率放大装置小型化，削减调整工时，在专利文献1中记载了对功率放大用晶体管的漏极电流进行监视并对偏置电压进行调整的偏置电路。
在先技术文献
专利文献
专利文献1：日本特开2007-19631号公报
发明内容
发明所要解决的课题
但是，在如专利文献1所公开的技术中，在以高电压使HEMT或LDMOS等功率放大用晶体管工作的情况下，偏置电路也被施加高电压。由此，偏置电路的耗电变大。另外，偏置电路需要由高耐压元件构成，成本也成为很大的课题。
于是，本公开的目的在于，解决上述的课题，提供减小耗电而且减小成本的功率放大装置。
用于解决课题的手段
为了达成上述目的，本公开的一个方式所涉及的功率放大装置具备：第1电源端子，被供给第1电源电压；第2电源端子，被供给电压比所述第1电源电压低的第2电源电压；功率放大用的第1晶体管，具有被输入高频信号的第1栅极、与所述第1电源端子电连接且输出将所述高频信号放大而得到的信号的第1漏极、以及被电接地的第1源极；监视用的第2晶体管，具有被施加第1偏置电压的第2栅极、与所述第1电源端子或者所述第2电源端子电连接的第2漏极、以及被电接地的第2源极，模仿所述第1晶体管的动作；以及偏置电路，被从所述第2电源端子供电，检测所述第2晶体管的漏极电流或者源极电流，生成所述第1偏置电压以使检测出的电流值成为规定的电流值，所述功率放大装置具有包含所述第1晶体管和第3晶体管的多个功率放大用晶体管，从所述第1偏置电压进行了电压电平调整而得到的第2偏置电压被施加至所述第3晶体管所具有的第3栅极。
为了达成上述目的，本公开的一个方式所涉及的功率放大装置具备：第1电源端子，被供给第1电源电压；第2电源端子，被供给电压比所述第1电源电压低的第2电源电压；功率放大用的第1晶体管，具有被输入高频信号的第1栅极、与所述第1电源端子电连接且输出将所述高频信号放大而得到的信号的第1漏极、以及被电接地的第1源极；监视用的第2晶体管，具有被施加第1偏置电压的第2栅极、与所述第2电源端子电连接的第2漏极、以及被电接地的第2源极，使所述第2漏极产生第2漏极电流，该第2漏极电流在所述第1漏极中流动的第1漏极电流减少的情况下减少，且在所述第1漏极电流增加的情况下增加；以及偏置电路，被从所述第2电源端子供电，由与所述第2漏极连接的电流检测元件检测所述第2漏极电流，生成所述第1偏置电压以使检测出的电流值成为规定的电流值，所述功率放大装置具有包含所述第1晶体管和第3晶体管的多个功率放大用晶体管，从所述第1偏置电压进行了电压电平调整而得到的第2偏置电压被施加至所述第3晶体管所具有的第3栅极。
为了达成上述目的，本公开的一个方式所涉及的功率放大装置具备：第1电源端子，被供给第1电源电压；第2电源端子，被供给电压比所述第1电源电压低的第2电源电压；功率放大用的第1晶体管，具有被输入高频信号的第1栅极、与所述第1电源端子电连接且输出将所述高频信号放大而得到的信号的第1漏极、以及被电接地的第1源极；监视用的第2晶体管，具有被施加第1偏置电压的第2栅极、与所述第1电源端子或者所述第2电源端子电连接的第2漏极、以及被电接地的第2源极，使所述第2源极产生第2源极电流，该第2源极电流在所述第1漏极中流动的第1漏极电流减少的情况下减少，且在所述第1漏极电流增加的情况下增加；以及偏置电路，被从所述第2电源端子供电，由与所述第2源极连接的电流检测元件检测所述第2源极电流，生成所述第1偏置电压以使检测出的电流值成为规定的电流值，所述功率放大装置具有包含所述第1晶体管和第3晶体管的多个功率放大用晶体管，从所述第1偏置电压进行了电压电平调整而得到的第2偏置电压被施加至所述第3晶体管所具有的第3栅极。
为了达成上述目的，本公开的一个方式所涉及的功率放大装置具备：第1电源端子，用于输入第1电源电压；功率放大用的第1晶体管，被从所述第1电源端子供电，具有被施加偏置电压的第1栅极；第2电源端子，用于输入电压比所述第1电源电压低的第2电源电压；监视用的第2晶体管，被从所述第1电源端子或者所述第2电源端子供电，模仿所述第1晶体管的动作，具有被施加所述偏置电压的第2栅极；以及偏置电路，被从所述第2电源端子供电，与所述第2晶体管的漏极电流或者源极电流相应地生成及调整所述偏置电压。
发明效果
根据本公开所涉及的功率放大装置，能够减小耗电并减小成本。
附图说明
图1A是表示具备实施方式1所涉及的功率放大装置的功率放大系统的一个构成例的电路图。
图1B是表示具备实施方式1所涉及的功率放大装置的功率放大系统的其他构成例的电路图。
图2是表示实施方式1所涉及的偏置电路的一个构成的电路图。
图3是表示实施方式1所涉及的功率放大装置的一个构成的电路图。
图4是表示实施方式1所涉及的功率放大装置的供给电压设定例的图。
图5是表示实施方式1所涉及的偏置电路的变形例的电路图。
图6是表示具备实施方式2所涉及的功率放大装置的功率放大系统的一个构成例的电路图。
图7是表示实施方式2所涉及的偏置电路的一个构成的电路图。
图8A是表示具备实施方式3所涉及的功率放大装置的功率放大系统的一个构成例的电路图。
图8B是表示具备实施方式3所涉及的功率放大装置的功率放大系统的其他构成例的电路图。
图9是表示实施方式3所涉及的偏置电路的变形例的电路图。
图10是表示实施方式4所涉及的功率放大装置的一个构成例的电路图。
具体实施方式
以下，参照附图说明本公开的功率放大装置。其中，有时省略详细的说明。例如，有时省略已经公知的事项的详细说明、或者针对在实质上相同的构成的重复说明。另外，各图不一定是严密的图示。这是为了避免以下的说明过于冗长，并使本领域技术人员易于理解。
此外，以下说明的实施方式均表示本公开的一个具体例。以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置位置及连接方式等是一例，用于本领域技术人员充分理解本公开，其意图不在于限定权利要求书所记载的主题。
(实施方式1)
以下，关于具备实施方式1所涉及的功率放大装置的功率放大系统，参照图1A～图4具体进行说明。
图1A是表示具备本实施方式1的功率放大装置的功率放大系统的一个构成的电路图。
在图1A中，功率放大系统具备：将RF输入信号放大为RF输出信号的功率放大装置100、以及向功率放大装置100供给电力的电源电路900。功率放大系统例如用于便携电话或卫星通信的基站。此外，功率放大系统不限于用于基站，例如也可以用于雷达发送机、无线电力发送机、微波炉、微波加热装置等。
功率放大装置100具备IN端子、OUT端子、VDD端子、VBB端子、VGG端子、GND端子作为外部输入输出端子。另外，功率放大装置100例如由功率放大用的第1晶体管101、偏置电路120、电容器102及105、电感器103及104等构成。
IN端子经由电容器102连接至第1晶体管101的栅极，是供RF输入信号输入的端子。
OUT端子经由电容器105连接至第1晶体管101的漏极，是输出RF输出信号的端子。
VDD端子是用于输入第1电源电压VDD的端子，经由电感器104连接至第1晶体管101的漏极。VDD端子是用于从电源电路900向第1晶体管101供给第1电源电压VDD的电力的端子。另外，VDD端子也被称为第1电源端子。
VBB端子是用于输入电压比第1电源电压VDD低的第2电源电压VBB的端子。VBB端子是用于从电源电路900向偏置电路120供给第2电源电压VBB的电力的端子。另外，VBB端子也被称为第2电源端子。
VGG端子是用于输入用来生成偏置电压的第3电源电压VGG的端子。VGG端子是用于从电源电路900向偏置电路120供给第3电源电压VGG的电力的端子。第3电源电压VGG用于生成偏置电压VBIAS。另外，VGG端子也被称为第3电源端子。
GND端子是用于将作为功率放大装置100内部的基准电位的GND布线或者GND布线层接地的端子。
此外，VDD端子、VGG端子等端子类的方式依赖于功率放大装置的安装方式而不同，例如是引线引脚、无引线引脚、引线键合用焊盘、焊料球用的焊盘、连接器的端子等。
第1晶体管101对从IN端子经由电容器102而输入的RF输入信号进行放大，将RF输出信号经由电容器105向OUT端子输出。第1晶体管101的栅极被从偏置调整电路150经由电感器103施加偏置电压VBIAS而被进行栅极偏置。第1晶体管101的漏极被从电源电路900经由电感器104施加第1电源电压VDD。第1晶体管101的源极被接地。此外，有时将第1晶体管101的源极简称为第1源极，将第1晶体管101的漏极简称为第1漏极，将第1晶体管101的栅极简称为第1栅极。另外，有时将第1晶体管101的源极电流简称为第1源极电流，将第1晶体管101的漏极电流简称为第1漏极电流，将第1晶体管101的栅极电流简称为第1栅极电流。
偏置电路120被从第2电源端子供电，与第2晶体管121的漏极电流或者源极电流相应地生成及调整偏置电压VBIAS。因此，偏置电路120具有Vbb端子、Vgg端子、VBIAS端子作为输入输出端子。Vbb端子与第2电源端子即VBB端子连接。Vgg端子与第3电源端子即VGG端子连接。VBIAS端子与电感器103连接。偏置电路120例如由第2晶体管121、电流检测电阻122、偏置调整电路150等构成。
第2晶体管121是模仿第1晶体管101的动作的监视用的晶体管。第2晶体管121所模仿的动作主要是与第1晶体管101的直流电流的变动相关的动作。因此，第2晶体管121的栅极被从偏置调整电路150施加偏置电压VBIAS。第2晶体管121的源极被接地。即，第2晶体管121的栅极电压通过与第1晶体管101相同的直流电压即偏置电压VBIAS而被偏置。此外，有时将第2晶体管121的源极简称为第2源极，将第2晶体管121的漏极简称为第2漏极，将第2晶体管121的栅极简称为第2栅极。另外，有时将第2晶体管121的源极电流简称为第2源极电流，将第2晶体管121的漏极电流简称为第2漏极电流，将第2晶体管121的栅极电流简称为第2栅极电流。第2晶体管121模仿第1晶体管101的动作，使第2漏极产生与第1漏极电流对应的第2漏极电流。此外，与第1漏极电流对应的第2漏极电流，是指第2漏极电流与第1漏极电流大致成比例，也可以不是完全成比例。
电流检测电阻122是用于检测第2晶体管121的漏极电流的电阻，例如，是电阻值的制造偏差、温度变动小的高精度电阻。电流检测电阻122的2个端子之中的一方与第2晶体管121的漏极连接，另一方与Vbb端子连接。
偏置调整电路150由与电流检测电阻122的两端连接的电流检测放大器160、与Vgg端子及电感器103连接的电压设定电路170等构成。电流检测放大器160对电流检测电阻122的两端电压进行放大，向电压设定电路170输出第2晶体管121的漏极电流信息。例如，漏极电流信息是与第2晶体管121的漏极电流大致成比例的电流值或者电压值。
电压设定电路170基于第2晶体管121的漏极电流信息，设定及调整偏置电压VBIAS。
电源电路900生成第1电源电压VDD、第2电源电压VBB、第3电源电压VGG，并向功率放大装置100供给。
此外，在图1A中，第2晶体管121也可以被配置在偏置电路120的外部。在图1B中表示该情况下的构成例。图1B的功率放大装置100s与图1A的功率放大装置100相比，不同点在于第2晶体管121不是配置在偏置电路120s的内部而是配置在其外部。除此以外是同样的。
接下来说明偏置电路120的构成例。
图2是表示本实施方式1的偏置电路120的一个构成的电路图。特别是表示图1A所示的电流检测放大器160和电压设定电路170的详细构成的一例的电路图。
电流检测放大器160由NPN晶体管161、PNP晶体管162、电阻163及164等构成。PNP晶体管162的基极被输入基准电压Vref，该基准电压Vref是由电阻163及164对来自Vbb端子的第2电源电压VBB进行电阻分压而得到的电压。PNP晶体管162的发射极被输入NPN晶体管161的发射极电压。NPN晶体管161的基极被施加从第2电源电压VBB减去电流检测电阻122所引起的电压下降量而得到的电压，因此电流检测电阻122所引起的电压下降量越大，PNP晶体管162的发射极电压越降低，PNP晶体管162的集电极电流越减少。即，第2晶体管121的漏极电流越增加，PNP晶体管162的集电极电流越减少。PNP晶体管162的集电极电流是上述的漏极电流信息的一例。
电压设定电路170由电阻171及172等构成。电阻171连接至PNP晶体管162的集电极和电阻172。电阻172的2个端子之中的一端与Vgg端子连接，另一端与电阻171连接。电阻171与电阻172的连接点连接至第2晶体管121的栅极。PNP晶体管162的集电极电流通过电阻171及172进行电流-电压转换，生成偏置电压VBIAS。PNP晶体管162的集电极电流越减少，偏置电压VBIAS越低。如果偏置电压VBIAS变低，则第2晶体管121的漏极电流减少。如果第2晶体管121的漏极电流减少到比规定的电流值小，则偏置电压VBIAS变高。
像这样，通过具备电流检测放大器160和电压设定电路170的偏置调整电路150、以及电流检测电阻122，构成将第2晶体管121的漏极电流调整为规定的电流值的反馈控制电路。
接下来，说明具有半导体基板的功率放大装置100的构成例。
图3是作为本实施方式1的功率放大装置100的一个构成而表示功率放大装置100t的电路图。特别是表示将图1A所示的功率放大装置100的一部分形成在2个半导体基板上的情况下的构成的电路图。
功率放大装置100t具备第1半导体基板190和第2半导体基板191。图1A所示的偏置电路120的构成要素的一部分被分在第1半导体基板190和第2半导体基板191上而形成。另外，第1半导体基板190及第2半导体基板191与电流检测电阻122、电容器102及105、电感器103及104一起被安装至多层树脂基板等辅助安装基板，构成功率放大装置100t。也就是说，功率放大装置100t也可以作为辅助安装基板构成。
第1半导体基板190例如是形成在硅(Si)或碳化硅(SiC)等的基板上的氮化镓(GaN)系半导体基板，具备VG1端子、VG2端子、VD1端子、VD2端子。在第1半导体基板190上，形成有第1晶体管101和第2晶体管121。第1晶体管101和第2晶体管121是HEMT型的常通晶体管。第1晶体管101例如栅极宽度Wg1是3mm。第2晶体管121例如栅极宽度Wg2是0.4mm，虽然栅极宽度与第1晶体管101不同，但设备构造是相同的。第1晶体管101的栅极被经由电感器103及VG1端子施加偏置电压VBIAS而被进行栅极偏置，对从IN端子输入的RF输入信号进行放大。第1晶体管101的漏极被经由电感器104及VD1端子施加第1电源电压VDD，将放大RF输入信号而得到的RF输出信号向OUT端子输出。第2晶体管121的栅极被经由VG2端子施加偏置电压VBIAS。第2晶体管121的漏极被经由电流检测电阻122及VD2端子施加第2电源电压VBB。第1晶体管101及第2晶体管121在第1半导体基板上承受相同的温度变化，因此能够由第2晶体管更准确地对由于温度变化引起的第1晶体管的特性变动进行监视。例如，能够使由于温度变化引起的第1漏极电流的变动更准确地反映于第2漏极电流。
第2半导体基板191例如是砷化镓(GaAs)系半导体基板，具备Vbb端子、Vbd端子、Vgg端子、VBIAS端子。在第2半导体基板191上，形成电流检测放大器160和电压设定电路170，相当于图1A的偏置调整电路150。电流检测放大器160经由Vbb端子和Vbd端子被输入电流检测电阻122的两端电压，向电压设定电路170输出第2晶体管121的漏极电流信息。电压设定电路170基于第2晶体管121的漏极电流信息对偏置电压VBIAS进行调整，并从VBIAS端子输出。
说明如上构成的本实施方式1的功率放大装置100的动作。功率放大用的第1晶体管101对从IN端子向栅极输入的RF输入信号进行放大，向与漏极连接的OUT端子输出RF输出信号。第1晶体管101的栅极被从偏置电路120施加偏置电压VBIAS，以使第1晶体管101成为AB类的工作类型。偏置电压VBIAS例如是大致-2.5V。第1晶体管101的漏极被从电源电路900施加第1电源电压VDD，被供给用于功率放大的电力。第1电源电压VDD例如是40V。此外，通过与栅极、漏极连接的电容器102及105，高频信号从IN端子向OUT端子通过，但不流通直流电流。另外，通过与栅极、漏极连接的电感器103及104，直流电流从偏置电路120、电源电路900流通，但高频信号不向偏置电路120、电源电路900传递。来自IN端子的RF输入信号也不向第2晶体管121流动，因此第2晶体管121不模仿第1晶体管101的RF输入信号的放大动作，而模仿直流动作。此外，针对偏置电路120、电源电路900截断或者减小高频信号而使直流电压及直流电流通过的手段，也可以不是电感器103，例如也可以是由电阻和电容器等构成的低通滤波器等。
以下详细说明偏置电路120的动作。第1晶体管101被设定从偏置电路120输出的偏置电压VBIAS，以成为AB类的工作类型。设定偏置电压VBIAS，以使RF输入信号为无信号时的第1晶体管101的漏极电流即所谓无功电流Idq1成为规定的值例如75mA(每栅极宽度Wg＝1mm为25mA)。在此，第1晶体管101的特性例如阈值电压、跨导，根据制造偏差、温度依赖性而发生偏差。在偏置电压VBIAS为固定的电压值的情况下，由于第1晶体管101的特性偏差，无功电流Idq1也发生偏差，作为功率放大装置的主要特性的功率效率、功率增益、线性特性等发生偏差而造成问题。因此，偏置电路120具有如下功能：对偏置电压VBIAS进行调整，以使在第1晶体管101的特性发生了偏差的情况下无功电流Idq1也成为规定的值。
偏置电路120被从电源电路900施加第2电源电压VBB和第3电源电压VGG。第2电源电压VBB例如是5V，第3电源电压VGG例如是-5V。第2晶体管121通过与第1晶体管101相同的偏置电压VBIAS被进行栅极偏置，漏极电流Idq2作为第2漏极电流而流动。第2晶体管121未被电感器103输入RF输入信号，因此漏极电流Idq2与RF输入信号无关而是一定的。漏极电流Idq2与第1晶体管101的无功电流Idq1大致成比例，例如是10mA。此外，所谓“大致成比例”，由于第1晶体管101及第2晶体管121是半导体设备，例如即使被施加相同的漏极电压及栅极电压，各自的漏极电流也很少会成为完全的比例关系，因此其意味着处于实质上的比例关系。因此，通过对第2晶体管121的漏极电流Idq2进行检测，能够对第1晶体管101的无功电流Idq1进行监视。另外，第2晶体管121由与第1晶体管101相同的设备构造形成在相同的第1半导体基板190上，且被收纳在一个封装内，以与第1晶体管101的由于制造偏差、温度依赖性引起的特性偏差联动。此外，第1晶体管101与第2晶体管121也可以被形成在不同的半导体基板上。在该情况下，也被收纳在相同的封装内且被热结合。
图4是表示本实施方式1的功率放大装置100的供给电压设定例的图。更详细而言，图4的(a)是以第1晶体管101的漏极电压VD1为横轴，以漏极电流ID1为纵轴，且将规定的偏置电压VBIAS施加至栅极的情况下的特性图。图4的(b)是以第2晶体管121的漏极电压VD2为横轴，以漏极电流ID2为纵轴，且将规定的偏置电压VBIAS施加至栅极的情况下的特性图。
第1晶体管101的漏极被施加第1电源电压VDD，如图4的(a)所示，在饱和区中工作，流动无功电流Idq1。在图4的(a)中，表示第1电源电压VDD为40V且无功电流Idq1为75mA的例子。
另一方面，第2晶体管121的漏极被施加第2电源电压VBB(＝5V)，如图4的(b)所示，在饱和区中工作，流动漏极电流Idq2(＝10mA)。在图4的(b)中，表示第2电源电压VBB为5V且漏极电流Idq2为10mA的例子。
如果第2晶体管121也在饱和区中工作，则即使与第1晶体管101相比向漏极的供给电压大为不同，漏极电流之比也成为与栅极宽度之比相近的值。由此，也可以设定第2电源电压VBB以使第2晶体管121在饱和区中工作。此外，即使在使其在线性区中工作的情况下，只要能够以期望的精度得到漏极电流之比就没有问题。另外，严密地说，由于电流检测电阻122所引起的电压下降，第2晶体管121的漏极电压比第2电源电压VBB低。因此，电流检测电阻122的电阻值也可以在电流检测精度所能够允许的范围内设定得低，使电压下降变小。
电流检测电阻122是用于检测第2晶体管121的漏极电流Idq2的电阻，例如是100Ω。如果漏极电流Idq2例如以10mA流动，则电流检测电阻122的两端电压(检测电压Vdetect)成为1.0V。
电流检测放大器160通过电阻163及164对第2电源电压VBB进行电阻分压，生成基准电压Vref。电阻163及164例如分别是3.4kΩ、1.6kΩ，基准电压Vref是1.6V。NPN晶体管161及PNP晶体管162流过与检测电压Vdetect和基准电压Vref相应的集电极电流，并向电压设定电路170输出。
电压设定电路170通过电阻171及172对PNP晶体管162的集电极电流进行电流-电压转换，生成偏置电压VBIAS。电阻171及172例如都是1kΩ，PNP晶体管162的集电极电压与第3电源电压VGG的中间电位成为偏置电压VBIAS。
由此，在第1晶体管101的无功电流Idq1例如由于温度变化等而减少的情况下，与其大致成比例关系的第2晶体管121的漏极电流Idq2减少。NPN晶体管161的基极电压上升，PNP晶体管162的集电极电流增加。由此，偏置电压VBIAS上升，第2晶体管121的漏极电流Idq2增加。与第2晶体管121大致成比例关系的第1晶体管101的无功电流Idq1也增加。因此，如果功率放大用的第1晶体管101的无功电流Idq1由于制造偏差、温度依赖性等而减少到小于规定的电流值，则偏置电路120能够进行控制以使无功电流Idq1增加。
另一方面，与上述相反，在第1晶体管101的无功电流Idq1增加了的情况下，NPN晶体管161的基极电压降低，PNP晶体管162的集电极电流减少。由此，偏置电压VBIAS降低，能够使第1晶体管101的无功电流Idq1减少。因此，偏置电路120与功率放大用的第1晶体管101的无功电流Idq1的增减相应地对偏置电压VBIAS进行控制，能够进行控制以使无功电流Idq1一定。
如以上说明的那样，本实施方式1的功率放大装置通过对功率放大用的第1晶体管101的无功电流Idq1进行监视并对偏置电压VBIAS进行调整，能够相对于制造偏差、温度依赖性而使无功电流Idq1的偏差减小，以规定的工作类型工作。另外，第1晶体管101的漏极被施加例如40V而以高电压工作，由此能够提高功率效率，另一方面，偏置电路120被施加的供给电压例如为5V以下，能够减小耗电。另外，偏置电路120除了第2晶体管121之外能够由低耐压元件构成，能够减小制造成本。
此外，在本实施方式中，将第1晶体管101及第2晶体管121设为形成在作为氮化镓(GaN)系半导体基板的第1半导体基板190上的HEMT型的晶体管，但也可以是形成在硅(Si)系半导体基板上的LDMOS。此外，在常断晶体管的情况下，既可以将第3电源电压VGG设定为接地电平，或者也可以将其设定为正的电压。
此外，在本实施方式中，将偏置调整电路150形成在作为砷化镓(GaAs)系半导体基板的第2半导体基板191上，但也可以将其形成在硅(Si)系半导体基板上。另外，也可以将其形成在与第2晶体管121相同的半导体基板上。例如也可以是，第1晶体管101及第2晶体管121是以10V以上的高电压工作的硅系LDMOS，偏置调整电路150是以10V以下的低电压工作的硅系互补型MOS(Complementary MOS：CMOS)电路。
此外，在本实施方式中，电流检测电阻122由此对于第1晶体管101的无功电流Idq1的偏差的影响大，因此未形成在第2半导体基板191上，但也可以形成在第2半导体基板191上。也可以将其配置在电流检测放大器160附近，以抵消电流检测放大器160内的晶体管等的温度依赖性。另外，也可以将其形成在第1半导体基板190上。也可以将其配置在第1晶体管101附近，依赖于第1晶体管101的温度而改变电阻值，使第1晶体管101的无功电流Idq1具有温度依赖性。例如，通过第1晶体管101的温度越高则使电流检测电阻122的电阻值越上升，从而无功电流Idq1减少，功率效率得到改善，能够减小发热。进而，也可以在检查工序等中通过激光修整等进行电阻调整。另外，也可以是能够由用户调整电阻值的可变电阻器。
此外，在本实施方式中，说明了使用电流检测电阻122对第2晶体管121的漏极电流进行检测的偏置电路120，但也可以使用其他电流检测方法。作为偏置电路120的变形例，例如在图5中表示使用电流镜电路的偏置电路120a。偏置电路120a具备包含由P型MOSFET151及152构成的电流镜的偏置调整电路150a。由电流镜生成与第2晶体管121的漏极电流成比例的电流，并由电流检测电阻153进行电流-电压转换。与第2晶体管121的漏极电流成比例的电压输入至电流检测放大器160，能够得到与本实施方式同样的效果。
此外，在本实施方式中，作为电流检测放大器160，说明了基于NPN晶体管161及PNP晶体管162的构成，但也可以由运算放大器等运算电路构成。
此外，功率放大装置100也可以内置用于将IN端子、OUT端子的阻抗调整为50Ω等的匹配电路。进而，匹配电路也可以与电容器102及105、电感器103及104等一起，被形成在形成有第1晶体管101的第1半导体基板190上，或者被形成在形成有偏置调整电路150的第2半导体基板191上。
此外，在本实施方式中，第1晶体管101和第2晶体管121的源极接地，但也可以经由电阻或电感器而接地。
此外，在本实施方式中，第1晶体管101的栅极与第2晶体管121的栅极被经由电感器103连接，但也可以进一步插入电阻或电感器。另外，也可以在第2晶体管121的栅极与GND之间插入电容器，使栅极电压稳定。另外，也可以通过电平偏移电路等使偏置电压VBIAS进行电压偏移并输入至第2晶体管121的栅极。作为电平偏移电路，也可以向电压设定电路170内追加电阻，能够向第1晶体管101与第2晶体管121供给不同的偏置电压VBIAS。
此外，在本实施方式中，第1晶体管101与第2晶体管121的设备构造设为相同，但也可以不同。例如，栅极长度等栅极构造也可以不同。
此外，在本实施方式中，从电源电路900施加的第1电源电压VDD是40V而设为一定，但也可以变动。例如，也可以像包络跟踪放大装置那样，根据RF输入信号使第1电源电压VDD变化。在该情况下，第2电源电压VBB既可以是一定的电压，也可以与第1电源电压VDD联动。
如以上说明的那样，实施方式1所涉及的功率放大装置100具备：第1电源端子，用于输入第1电源电压VDD；功率放大用的第1晶体管101，被从第1电源端子供给电力，具有被施加偏置电压VBIAS的第1栅极；第2电源端子，用于输入电压比第1电源电压VDD低的第2电源电压VBB；监视用的第2晶体管121，被从第1电源端子或者第2电源端子供电，模仿第1晶体管101的动作，具有被施加偏置电压VBIAS的第2栅极；以及偏置电路120，被从第2电源端子供电，与第2晶体管121的漏极电流或者源极电流相应地生成及调整偏置电压VBIAS。
由此，能够减小偏置电路120的耗电，而且，偏置电路120能够由耐压低的具有通用性的低成本元件构成，因此能够减小成本。
在此，第2晶体管121也可以被从第2电源端子供电。
由此，能够进一步减小第2晶体管121的耗电。
在此，偏置电路120也可以与第2晶体管121的源极电流相应地生成及调整偏置电压VBIAS。
由此，源极电流与漏极电流相比，能够作为更低的电压值检测，能够使偏置电路以更低的电压工作，能够进一步减小耗电。
另外，实施方式1所涉及的功率放大装置100具备：第1电源端子，用于输入第1电源电压VDD；功率放大用的第1晶体管101，具有被从第1电源端子供电的第1漏极、被接地的第1源极、以及用于输入高频信号的第1栅极；第2电源端子，用于输入电压比第1电源电压VDD低的第2电源电压VBB；以及偏置电路120，向第1晶体管101的第1栅极施加偏置电压VBIAS，偏置电路120具有：监视用的第2晶体管121，具有被从第2电源端子供电的第2漏极、被接地的第2源极、以及与第1栅极电连接的第2栅极，使第2漏极产生与在第1漏极中流动的第1漏极电流对应的第2漏极电流；以及偏置调整电路150，被从第2电源端子供电，与第2漏极电流相应地调整偏置电压。
由此，能够减小偏置电路的耗电，而且，偏置电路能够由耐压低的具有通用性的低成本元件构成，因此能够减小成本。
在此，第2电源电压VBB也可以设定为使得第2晶体管121在饱和区中工作的电压。
由此，通过在第2晶体管的漏极电压依赖性稳定的饱和区中使用，能够缓和第1晶体管与第2晶体管的电源电压特性的差异。
在此，第2晶体管121也可以被收纳在与第1晶体管101相同的封装内。
由此，第1晶体管101及第2晶体管121在封装内承受相同的温度变化，因此能够由第2晶体管更准确地对由于温度变化引起的第1晶体管的特性变动进行监视。
在此，第2晶体管121也可以形成在与第1晶体管101相同的第1半导体基板190上。
由此，第1晶体管101及第2晶体管121在第1半导体基板190上承受相同的温度变化，因此能够由第2晶体管准确地对由于温度变化引起的第1晶体管的特性变动进行监视。
在此，偏置电路120的至少一部分也可以形成于与第2晶体管121不同的半导体基板。
由此，偏置电路120例如能够由与具有第1晶体管101及第2晶体管121的第1半导体基板190不同的廉价的第2半导体基板191构成，因此能够进一步减小成本。
在此，功率放大装置100也可以具备与第2晶体管121的漏极连接的电流检测电阻122、以及安装有半导体基板的辅助安装基板，电流检测电阻被安装在辅助安装基板上。
由此，与形成于半导体基板的电阻相比，在偏差或者温度特性方面精度更高的电阻元件易于作为电流检测电阻122使用。另外，通过将电流检测电阻122构成在半导体基板的外部，能够在向辅助安装基板安装的制造阶段中容易地调整第2漏极电流值。即使将电流检测电阻122构成在半导体基板的外部，也不会使具有第1晶体管101及第2晶体管121的第1半导体基板190或具有电流检测放大器160及电压设定电路170的第2半导体基板191的端子数增加。
在此，第1晶体管及第2晶体管121也可以是氮化物半导体设备。
由此，即使第1晶体管及第2晶体管是以高频率且高电压工作的氮化物半导体，偏置电路也能够由低耐压的通用的电路部件容易地制作。
在此，第1晶体管及第2晶体管121也可以是LDMOS晶体管。
由此，即使第1晶体管及第2晶体管是以高频率且高电压工作的LDMOS晶体管，偏置电路也能够由低耐压的通用的电路部件容易地制作。
(实施方式2)
接下来，参照图6及图7说明具备实施方式2所涉及的功率放大装置的功率放大系统装置。
在实施方式2中，说明具有使能(enable)功能的功率放大装置。此外，省略与实施方式1重复的说明。
图6是表示具备本实施方式2的功率放大装置的功率放大系统的一个构成例的电路图。图6的功率放大系统与表示具备实施方式1的功率放大装置的功率放大系统的图1A相比，不同点在于替代功率放大装置100而具备功率放大装置200。以下，以不同点为中心进行说明。功率放大装置200与图1A的功率放大装置100相比，不同点在于，替代偏置电路120而具备偏置电路220，且追加了EN端子作为用于对偏置电压的激活状态和非激活状态进行控制的使能控制端子。偏置电路220具备偏置调整电路250，该偏置调整电路250由经由Enable端子连接至功率放大装置200的EN端子的电流检测放大器260、以及电压设定电路170等构成。
此外，在图6中，第2晶体管121也可以如图1B那样构成为被配置在偏置电路220的外部。
另外，图7是表示本实施方式2的功率放大装置的偏置电路220的一个构成例的电路图。与表示实施方式1的偏置电路120的图2相比，不同点在于具备Enable端子、倒相器电路265及266、P型MOSFET267。Enable端子经由倒相器电路265及266连接至P型MOSFET267的栅极。P型MOSFET267的源极被施加第2电源电压VBB。另外，P型MOSFET267的漏极连接至用于生成基准电压Vref的电阻163与电阻164的连接点。
关于如上构成的本实施方式2所涉及的功率放大装置的动作，以与实施方式1不同的使能功能为中心进行说明。
偏置电路220能够与功率放大装置200的EN端子电压相应地切换偏置电压VBIAS，将第1晶体管101的动作切换为激活状态(ON状态)与非激活状态(OFF状态)。如果EN端子被施加高电平的电压例如3.3V，则倒相器电路265的输出成为低电平，倒相器电路266的输出成为高电平，P型MOSFET267的栅极被施加第2电源电压VBB。P型MOSFET267常断而不导通。由此，在EN端子被施加高电平的电压的情况下，第1晶体管101及第2晶体管121为ON状态，成为与实施方式1的偏置电路120同样的动作。
另一方面，如果EN端子被施加低电平的电压例如0V，则倒相器电路265的输出成为高电平，倒相器电路266的输出成为低电平，P型MOSFET267的栅极成为低电平。如果P型MOSFET267导通，则基准电压Vref上升到第2电源电压VBB附近。如果PNP晶体管162的集电极电流充分减少，则偏置电压VBIAS降低到第3电源电压VGG附近，第1晶体管101及第2晶体管121成为OFF状态。由此，在EN端子被施加低电平的电压的情况下，功率放大装置200成为OFF状态，耗电即使与RF输入信号为无信号时相比也大幅减小。
由此，本实施方式2的功率放大装置与实施方式1同样，具备能够相对于功率放大用的第1晶体管101的制造偏差、温度依赖性而减小漏极电流的偏差的偏置电路，进而，能够降低向偏置电路的供给电压，因此能够实现可减小耗电、减小成本的电路构成。进而，在无需功率放大的情况下能够使功率放大装置200成为OFF状态，能够减小耗电。另外，通过追加少数的低耐压元件就能够搭载使能功能，能够抑制成本上升。
此外，使能功能在通过时分双工(Time Division Duplex：TDD)等通信方式在同一频带中按时间切换发送/接收的情况下也是有效的。例如，在发送用的放大装置的情况下，通过将EN端子电压在发送时设为高电平且在接收时设为低电平，能够容易地进行切换。
此外，在本实施方式中，通过使用倒相器电路265及266、P型MOSFET267来构成电流检测放大器260的使能控制部分，从而使得在EN端子电压为高电平时不对基准电压Vref施加影响，但也可以使用PNP晶体管等构成电流检测放大器260的使能控制部分。另外，也可以在EN端子电压为高电平时对基准电压Vref施加影响。
此外，在本实施方式中，通过切换基准电压Vref来间接地切换偏置电压VBIAS，实现了使能功能，但也可以直接切换偏置电压VBIAS。
如以上说明的那样，实施方式2所涉及的功率放大装置200具有用于对偏置电压的激活状态与非激活状态进行控制的使能控制端子。
由此，偏置电路能够由低耐压的通用的电路元件构成，因此也能够容易地实现基于使能控制端子的使能功能。
(实施方式3)
接下来，参照图8A说明具备实施方式3所涉及的功率放大装置的功率放大系统装置。
在实施方式3中，说明具备对第2晶体管的源极电流进行检测的偏置电路的功率放大装置。此外，省略与实施方式1重复的说明。
图8A是表示具备本实施方式3的功率放大装置的功率放大系统的一个构成例的电路图。图8A的功率放大系统与表示具备实施方式1的功率放大装置的功率放大系统的图1A相比，不同点在于替代功率放大装置100而具备功率放大装置300。以下，以不同点为中心进行说明。功率放大装置300与图1A的功率放大装置100相比，不同点在于替代偏置电路120而具备偏置电路320。偏置电路320具备Vdd端子、Vbb端子、Vgg端子、VBIAS端子，例如由第2晶体管321、电流检测电阻322、偏置调整电路350等构成。偏置调整电路350由电流检测放大器360和电压设定电路370构成。与图1A相比，关于用于对功率放大用的第1晶体管101的漏极电流进行监视的第2晶体管321，不同点在于，第2晶体管321的漏极与Vdd端子连接，第2晶体管321的源极与电流检测电阻322连接。第2晶体管321的源极在实质上接地。在此，在实质上接地，不限于第2晶体管321直接接地，也包含第2晶体管321的源极经由电流检测电阻322而被接地。这是因为，电流检测电阻322的电阻值充分小。
此外，在图8A中，第2晶体管321也可以被配置在偏置电路320的外部。在图8B中表示该情况下的构成例。图8B的功率放大装置300s与图8A的功率放大装置300相比，不同点在于，第2晶体管321不是配置在偏置电路320s的内部而是被配置在外部。除此以外是同样的。
关于如上构成的本实施方式3所涉及的功率放大装置的动作，以与实施方式1不同的偏置电路320为中心进行说明。
偏置电路320被从电源电路900施加第2电源电压VBB和第3电源电压VGG。第2电源电压VBB例如是3.3V，第3电源电压VGG例如是-5V。第2晶体管321的栅极被施加与第1晶体管101相同的偏置电压VBIAS，漏极电流Idq2流动。在此，在第2晶体管321是HEMT型的晶体管或LDMOS的情况下，在栅极-漏极间或者栅极-源极间几乎不流动电流，因此源极电流Isq2与漏极电流Idq2大致相等。第2晶体管321未被电感器103输入RF输入信号，因此源极电流Isq2与RF输入信号无关而是一定的。源极电流Isq2与第1晶体管101的无功电流Idq1大致成比例，例如是10mA。此外，所谓“大致成比例”，由于第1晶体管101及第2晶体管321是半导体设备，例如即使被施加相同的漏极电压及栅极电压，各自的漏极电流及源极电流也很少会成为完全的比例关系，因此其意味着处于实质上的比例关系。因此，通过对第2晶体管321的源极电流Isq2进行检测，能够对第1晶体管101的无功电流Idq1进行监视。另外，第2晶体管321也可以由与第1晶体管101相同的设备构造形成在相同的半导体基板上，并被收纳在一个封装内，以与第1晶体管101的由于制造偏差、温度依赖性引起的特性偏差联动。
电流检测电阻322是用于对第2晶体管321的源极电流Isq2进行检测的电阻，例如是10Ω。如果源极电流Isq2例如以10mA流动，则电流检测电阻322的两端电压(检测电压Vdetect)成为0.1V。
电流检测放大器360生成与检测电压Vdetect相应的信号，并向电压设定电路370输出。
电压设定电路370根据从电流检测放大器360输入的信号以及第3电源电压VGG，生成偏置电压VBIAS。检测电压Vdetect越低，电压设定电路370将偏置电压VBIAS设定得越高。
由此，在第1晶体管101的无功电流Idq1例如由于温度变化等而减少的情况下，大致成比例关系的第2晶体管321的源极电流Isq2减少。由于检测电压Vdetect变低，因此偏置电压VBIAS上升，第2晶体管321的源极电流Isq2增加。与第2晶体管321大致成比例关系的第1晶体管101的无功电流Idq1也增加。因此，如果功率放大用的第1晶体管101的无功电流Idq1由于制造偏差、温度依赖性等而减少到小于规定的电流值，则偏置电路320能够进行控制以使无功电流Idq1增加。
另一方面，与上述相反，在第1晶体管101的无功电流Idq1增加了的情况下，检测电压Vdetect上升。由此，偏置电压VBIAS降低，能够使第1晶体管101的无功电流Idq1减少。因此，偏置电路320与功率放大用的第1晶体管101的无功电流Idq1的增减相应地对偏置电压VBIAS进行控制，能够进行控制以使无功电流Idq1一定。
由此，本实施方式3的功率放大装置300与实施方式1同样，具备能够相对于功率放大用的第1晶体管101的制造偏差、温度依赖性而减小漏极电流的偏差的偏置电路320，进而，能够降低向偏置电路320的供给电压，因此能够实现可减小耗电、减小成本的电路构成。进而，第2晶体管321的漏极与第1晶体管101的漏极同样被施加第1电源电压VDD，不存在由于漏极电压依赖性引起的特性差。因此，能够以更高精度减小漏极电流的偏差。另外，无需考虑漏极电压依赖性来设定向偏置电路320的供给电压，因此能够进一步降低第2电源电压VBB。另外，电流检测放大器360能够使用低电压的高精度放大器，因此通过进一步减小第2晶体管321的栅极宽度并减小源极电流Isq2，能够减小耗电。
此外，在本实施方式中，说明了向第2晶体管321的栅极施加与第1晶体管101相同的偏置电压VBIAS的偏置电路320，但也可以使偏置电压VBIAS进行电压偏移并施加。例如，在图9中表示具备电平偏移电路的偏置电路320a。偏置电路320a具备电平偏移电路380，向第2晶体管321的栅极施加使偏置电压VBIAS进行电压偏移而得到的电压。电平偏移电路380例如输出对偏置电压VBIAS加上0.1V而得到的电压。即，第2晶体管321的栅极电压比第1晶体管101的栅极电压高0.1V。另一方面，第2晶体管321的源极电压由于电流检测电阻322而高大致0.1V，因此第2晶体管321的栅极-源极间电压与第1晶体管101的栅极-源极间电压大致一致。由此，能够通过电平偏移电路380减小电流检测电阻322对栅极-源极间电压的影响。
此外，在本实施方式中，第2晶体管321的漏极与VDD端子连接，与第1晶体管101同样被施加第1电源电压VDD，但也可以被施加第2电源电压VBB等、与第1晶体管101不同的电压。
如以上说明的那样，实施方式3所涉及的功率放大装置300具备：第1电源端子，用于输入第1电源电压VDD；功率放大用的第1晶体管101，具有被从第1电源端子供电的第1漏极、被接地的第1源极、以及用于输入高频信号的第1栅极；第2电源端子，用于输入电压比第1电源电压VDD低的第2电源电压VBB；以及偏置电路320，向第1晶体管101的第1栅极施加偏置电压，偏置电路320具有：监视用的第2晶体管321，具有被从第1电源端子或者第2电源端子供电的第2漏极、在实质上被接地的第2源极、以及与第1栅极电连接的第2栅极，使第2源极产生与第1晶体管101的漏极电流对应的源极电流；以及偏置调整电路350，被从第2电源端子供电，与第2晶体管321的源极电流相应地对偏置电压进行调整。
由此，能够减小偏置电路320的耗电，而且，能够由耐压低的有通用性的低成本元件构成偏置调整电路，因此能够减小成本。
在此，第2晶体管321也可以被从第1电源端子供电。
由此，监视用的第2晶体管321以与第1晶体管101相同的第1电源电压工作，能够缓和第2晶体管321与第1晶体管101的特性差，进一步提高监视精度即模仿精度。
(实施方式4)
接下来，参照图10说明实施方式4所涉及的功率放大装置。
在实施方式4中，说明具备多个功率放大用晶体管的多赫蒂型功率放大装置。此外，省略与实施方式1重复的说明。
图10是表示本实施方式4的功率放大装置的一个构成例的电路图。图10的功率放大装置400与表示实施方式1的功率放大装置100t的图3相比，不同点在于具备多个功率放大用的晶体管等。以下，以不同点为中心进行说明。
功率放大装置400具备IN端子、OUT端子、VDD端子、VBB端子、VGG端子、GND端子，具备第1半导体基板490、第2半导体基板491、电流检测电阻422、1/4波长相位线路406及416等。构成偏置电路的要素(用于对功率放大用晶体管的漏极电流进行监视的晶体管、电流检测电阻、偏置调整电路)的一部分，被分在第1半导体基板490和第2半导体基板491上形成。另外，第1半导体基板490及第2半导体基板491与电流检测电阻422、电容器402、405、412及415、电感器403、404、413及414、1/4波长相位线路406及416被安装于多层树脂基板等辅助安装基板，构成功率放大装置400。
第1半导体基板490具备VG＿CA端子、VG＿PA端子、VG2端子、VD＿CA端子、VD＿PA端子、VD2端子，形成有第1晶体管401、第2晶体管421、第3晶体管411。第1晶体管401例如栅极宽度Wg1是3mm。第2晶体管421例如栅极宽度Wg2是0.4mm。第3晶体管411例如栅极宽度Wg3是4.8mm。这些晶体管的设备构造是相同的。
第2半导体基板491具备Vbb端子、Vbd端子、Vgg端子、VBIAS＿CA端子、VBIAS＿PA端子，形成有电流检测放大器460、电压设定电路470、电平偏移电路480，构成偏置调整电路。
如上的构成要素如图10那样连接，功率放大装置400构成以第1晶体管401作为载波放大器且以第3晶体管411作为峰值放大器的多赫蒂型放大装置。
IN端子经由电容器402连接至第1晶体管401的栅极，而且，经由1/4波长相位线路416和电容器412连接至第3晶体管411的栅极。
OUT端子经由1/4波长相位线路406和电容器405连接至第1晶体管401的漏极，而且，经由电容器415连接至第3晶体管411的漏极。
第1晶体管401例如以A类或者AB类工作，总是对从IN端子输入的RF输入信号进行放大。另一方面，第3晶体管411例如以C类工作，在RF输入信号为规定功率以上的情况下进行放大。
关于如上构成的本实施方式4所涉及的功率放大装置的动作，以与实施方式1的不同点为中心进行说明。
第2晶体管421、电流检测电阻422、电流检测放大器460、电压设定电路470构成与图1A的偏置电路120同等的偏置电路，生成与图1A的偏置电压VBIAS同等的CA偏置电压VBIAS＿CA。CA偏置电压VBIAS＿CA例如是大致-2.5V。CA偏置电压VBIAS＿CA被施加至第1晶体管401及第2晶体管421的栅极。由此，与实施方式1同样，通过对第1晶体管401的无功电流Idq1进行监视并对CA偏置电压VBIAS＿CA进行调整，能够相对于制造偏差、温度依赖性使无功电流Idq1的偏差减小，并以规定的工作类型工作。
第3晶体管411的栅极被施加PA偏置电压VBIAS＿PA，该PA偏置电压VBIAS＿PA是由电平偏移电路480使CA偏置电压VBIAS＿CA进行电压偏移而得到的电压。PA偏置电压VBIAS＿PA例如是大致-3.5V。由此，第3晶体管411通过与CA偏置电压VBIAS＿CA联动的PA偏置电压VBIAS＿PA被进行栅极偏置，能够以规定的工作类型工作。第3晶体管411形成在与第1晶体管401相同的第1半导体基板490上，因此能够相对于制造偏差、温度依赖性与第1晶体管401同样地减小特性偏差。
由此，本实施方式4的功率放大装置400与实施方式1同样，具备能够相对于功率放大用的第1晶体管401的制造偏差、温度依赖性而减小漏极电流的偏差的偏置电路，进而，能够降低向偏置电路的供给电压，因此能够实现可减小耗电、减小成本的电路构成。进而，即使是具备第1晶体管401及第3晶体管411的功率放大装置400那样具备多个功率放大用晶体管的功率放大装置，也能够由形成在第2半导体基板491上的1个偏置调整电路进行栅极偏置。
此外，在本实施方式中，从形成在第2半导体基板491上的1个偏置调整电路生成CA偏置电压VBIAS＿CA及PA偏置电压VBIAS＿PA，但CA偏置电压VBIAS＿CA及PA偏置电压VBIAS＿PA也可以从不同的2个偏置调整电路生成。
此外，在本实施方式中，在第1半导体基板490上形成有第1晶体管401、第2晶体管421、第3晶体管411，但第3晶体管411也可以形成在别的半导体基板上。在该情况下也可以被收纳在一个封装内。另外，第2晶体管421也可以与第1晶体管401相邻地配置。
此外，在本实施方式中，说明了多赫蒂型放大装置作为具备多个功率放大用晶体管的功率放大装置，但也可以是多赫蒂型以外的功率放大装置。例如，也可以是将多个功率放大用晶体管串联连接而成的功率放大装置，也可以向各级的功率放大用晶体管之中的2个以上的晶体管的栅极施加从1个偏置调整电路生成的偏置电压。
如以上说明的那样，实施方式4所涉及的功率放大装置400具有包含第1晶体管的多个功率放大用晶体管，多个功率放大用晶体管之中的至少1个的栅极被从偏置电路施加偏置电压。
由此，能够由1个偏置电路以多个功率放大用晶体管为对象来调整偏置电压。
在此，偏置电路也可以对于多个功率放大用晶体管生成多个不同的偏置电压。
由此，能够由1个偏置电路对于多个功率放大用晶体管供给及调整不同的偏置电压。
以上，为了对本申请中公开的技术进行例示，作为实施方式，给出了附图及详细说明。
因此，在附图及详细的说明所记载的构成要素之中，不仅包含为了解决课题而必需的构成要素，也可能包含为了例示上述技术而不是为了解决课题而必需的构成要素。因此，不应该因为这些不是必需的构成要素被记载于附图或详细的说明中就直接认定这些不是必需的构成要素就是必需的。
此外，本公开中的技术不限定于此，也能够适用于适宜地进行了变更、置换、附加、省略等的实施方式。另外，只要不脱离本公开中的技术的主旨，施加了本领域技术人员所想到的各种变形而得到的方式、将多个实施方式中的构成要素组合而构筑的方式，也包含在本公开的技术的范围内。
工业实用性
本公开的功率放大装置具备能够相对于功率放大用晶体管的制造偏差、温度依赖性减小漏极电流的偏差的偏置电路，进而，能够降低向偏置电路的供给电压，因此能够实现可减小耗电、减小成本的电路构成。
另外，本公开的功率放大装置能够利用于便携电话或卫星通信的基站及终端的功率放大系统、雷达发送机、无线电力发送机、微波炉等微波加热装置等。
附图标记说明：
100、100s、100t、200、300、300s、400功率放大装置
101、401第1晶体管
102、105、402、405、412、415电容器
103、104、403、404、413、414电感器
120、120a、120s、220、320、320a、320s偏置电路
121、321、421第2晶体管
122、153、322、422电流检测电阻
150、150a、250、350、350a偏置调整电路
151、152、267P型MOSFET
160、260、360、460电流检测放大器
161 NPN晶体管
162 PNP晶体管
163、164、171、172电阻
170、370、470电压设定电路
190、490第1半导体基板
191、491第2半导体基板
265、266 倒相器电路
380、480 电平偏移电路
406、416 1/4波长相位线路
411第3晶体管
900电源电路

Claims (18)

1.一种功率放大装置，具备：
第1电源端子，被供给第1电源电压；
第2电源端子，被供给电压比所述第1电源电压低的第2电源电压；
功率放大用的第1晶体管，具有被输入高频信号的第1栅极、与所述第1电源端子电连接且输出将所述高频信号放大而得到的信号的第1漏极、以及被电接地的第1源极；
监视用的第2晶体管，具有被施加第1偏置电压的第2栅极、与所述第1电源端子或者所述第2电源端子电连接的第2漏极、以及被电接地的第2源极，模仿所述第1晶体管的动作；以及
偏置电路，被从所述第2电源端子供电，检测所述第2晶体管的漏极电流或者源极电流，生成所述第1偏置电压以使检测出的电流值成为规定的电流值，
所述功率放大装置具有包含所述第1晶体管和第3晶体管的多个功率放大用晶体管，
从所述第1偏置电压进行了电压电平调整而得到的第2偏置电压被施加至所述第3晶体管所具有的第3栅极。
2.如权利要求1所述的功率放大装置，
所述第2漏极与所述第2电源端子电连接。
3.如权利要求1或者2所述的功率放大装置，
所述偏置电路检测所述第2晶体管的源极电流，生成所述第1偏置电压以使检测出的电流值成为所述规定的电流值。
4.一种功率放大装置，具备：
第1电源端子，被供给第1电源电压；
第2电源端子，被供给电压比所述第1电源电压低的第2电源电压；
功率放大用的第1晶体管，具有被输入高频信号的第1栅极、与所述第1电源端子电连接且输出将所述高频信号放大而得到的信号的第1漏极、以及被电接地的第1源极；
监视用的第2晶体管，具有被施加第1偏置电压的第2栅极、与所述第2电源端子电连接的第2漏极、以及被电接地的第2源极，使所述第2漏极产生第2漏极电流，该第2漏极电流在所述第1漏极中流动的第1漏极电流减少的情况下减少，且在所述第1漏极电流增加的情况下增加；以及
偏置电路，被从所述第2电源端子供电，由与所述第2漏极连接的电流检测元件检测所述第2漏极电流，生成所述第1偏置电压以使检测出的电流值成为规定的电流值，
所述功率放大装置具有包含所述第1晶体管和第3晶体管的多个功率放大用晶体管，
从所述第1偏置电压进行了电压电平调整而得到的第2偏置电压被施加至所述第3晶体管所具有的第3栅极。
5.如权利要求2或者4所述的功率放大装置，
所述第2电源电压被设定为使得所述第2晶体管在饱和区中工作的电压。
6.一种功率放大装置，具备：
第1电源端子，被供给第1电源电压；
第2电源端子，被供给电压比所述第1电源电压低的第2电源电压；
功率放大用的第1晶体管，具有被输入高频信号的第1栅极、与所述第1电源端子电连接且输出将所述高频信号放大而得到的信号的第1漏极、以及被电接地的第1源极；
监视用的第2晶体管，具有被施加第1偏置电压的第2栅极、与所述第1电源端子或者所述第2电源端子电连接的第2漏极、以及被电接地的第2源极，使所述第2源极产生第2源极电流，该第2源极电流在所述第1漏极中流动的第1漏极电流减少的情况下减少，且在所述第1漏极电流增加的情况下增加；以及
偏置电路，被从所述第2电源端子供电，由与所述第2源极连接的电流检测元件检测所述第2源极电流，生成所述第1偏置电压以使检测出的电流值成为规定的电流值，
所述功率放大装置具有包含所述第1晶体管和第3晶体管的多个功率放大用晶体管，
从所述第1偏置电压进行了电压电平调整而得到的第2偏置电压被施加至所述第3晶体管所具有的第3栅极。
7.如权利要求1或者6所述的功率放大装置，
所述第2漏极与所述第1电源端子电连接。
8.如权利要求1、2、4及6中任一项所述的功率放大装置，
所述第2晶体管被收纳在与所述第1晶体管相同的封装内。
9.如权利要求1、2、4及6中任一项所述的功率放大装置，
所述第2晶体管被形成在形成有所述第1晶体管的半导体基板上。
10.如权利要求1、2、4及6中任一项所述的功率放大装置，
所述偏置电路的一部分被形成在与形成有所述第2晶体管的第1半导体基板不同的第2半导体基板上。
11.如权利要求10所述的功率放大装置，
与所述第2漏极或者所述第2源极连接的电流检测元件被安装在安装有所述第1半导体基板的辅助安装基板上。
12.如权利要求1、2、4及6中任一项所述的功率放大装置，
具有与所述偏置电路连接且被施加对所述第1偏置电压的激活状态与非激活状态进行控制的电压的使能控制端子。
13.如权利要求1、2、4及6中任一项所述的功率放大装置，
所述第1晶体管及所述第2晶体管是氮化物半导体设备。
14.如权利要求1、2、4及6中任一项所述的功率放大装置，
所述第1晶体管及所述第2晶体管是LDMOS晶体管即横向扩散金属氧化物半导体场效应晶体管。
15.如权利要求1、2、4及6中任一项所述的功率放大装置，
由所述偏置电路生成的电压不同的多个偏置电压被施加至所述多个功率放大用晶体管各自的栅极。
16.如权利要求1、2、4及6中任一项所述的功率放大装置，
具有使能控制端子，
所述第1晶体管在所述使能控制端子被施加了高电平的情况下成为激活状态，在所述使能控制端子被施加了低电平的情况下成为非激活状态。
17.如权利要求1、2、4及6中任一项所述的功率放大装置，
所述多个功率放大用晶体管被串联连接。
18.如权利要求1、2、4及6中任一项所述的功率放大装置，
所述第2晶体管的栅极宽度比所述第1晶体管的栅极宽度小。
CN202211136235.4A 2020-04-30 2021-04-09 功率放大装置 Active CN115360988B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211136235.4A CN115360988B (zh) 2020-04-30 2021-04-09 功率放大装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020080183 2020-04-30
JP2020-080183 2020-04-30
CN202180003942.3A CN113994590B (zh) 2020-04-30 2021-04-09 功率放大装置
PCT/JP2021/015035 WO2021220772A1 (ja) 2020-04-30 2021-04-09 電力増幅装置
CN202211136235.4A CN115360988B (zh) 2020-04-30 2021-04-09 功率放大装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202180003942.3A Division CN113994590B (zh) 2020-04-30 2021-04-09 功率放大装置

Publications (2)

Publication Number Publication Date
CN115360988A CN115360988A (zh) 2022-11-18
CN115360988B true CN115360988B (zh) 2024-05-28

Family

ID=78373539

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202211136235.4A Active CN115360988B (zh) 2020-04-30 2021-04-09 功率放大装置
CN202180003942.3A Active CN113994590B (zh) 2020-04-30 2021-04-09 功率放大装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202180003942.3A Active CN113994590B (zh) 2020-04-30 2021-04-09 功率放大装置

Country Status (4)

Country Link
US (2) US11456712B2 (zh)
JP (1) JP7171950B2 (zh)
CN (2) CN115360988B (zh)
WO (1) WO2021220772A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11799026B2 (en) * 2021-02-22 2023-10-24 Infineon Technologies Ag SiC device having a dual mode sense terminal, electronic systems for current and temperature sensing, and methods of current and temperature sensing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999029037A1 (fr) * 1997-11-28 1999-06-10 Hitachi, Ltd. Circuit d'amplification de puissance haute frequence, et appareil de communication mobile utilisant ledit circuit
JP2007019631A (ja) * 2005-07-05 2007-01-25 Japan Radio Co Ltd Ｆｅｔバイアス回路
CN102170270A (zh) * 2010-02-26 2011-08-31 瑞萨电子株式会社 高频功率放大器及其工作方法
JP2019161640A (ja) * 2018-03-09 2019-09-19 株式会社村田製作所 電力増幅モジュール

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198682B1 (en) * 1999-02-13 2001-03-06 Integrated Device Technology, Inc. Hierarchical dynamic memory array architecture using read amplifiers separate from bit line sense amplifiers
US6104653A (en) * 1999-02-13 2000-08-15 Integrated Device Technology, Inc. Equilibration circuit and method using a pulsed equilibrate signal and a level equilibrate signal
GB2405701A (en) * 2003-09-03 2005-03-09 Seiko Epson Corp Differential current sensing circuit
WO2006009294A1 (en) * 2004-07-23 2006-01-26 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
EP2164170A1 (en) * 2008-09-15 2010-03-17 Forschungsverbund Berlin E.V. Self-adjusting gate bias network for field effect transistors
US9166533B2 (en) * 2009-07-30 2015-10-20 Qualcomm Incorporated Bias current monitor and control mechanism for amplifiers
US8963643B2 (en) * 2010-03-25 2015-02-24 Emhiser Research Limited Method and system for providing automatic gate bias and bias sequencing for field effect transistors
US8188794B2 (en) 2010-03-25 2012-05-29 Lloyd Lautzenhiser Method and system for providing automatic gate bias for field effect transistors
GB201315389D0 (en) 2013-08-29 2013-10-16 Analog Devices Technology Closed loop control system, and an amplifier in combination with such a loop control system
JPWO2016072252A1 (ja) * 2014-11-07 2017-08-17 ソニー株式会社 差動増幅器、受信器及び回路
JP2017092526A (ja) * 2015-11-02 2017-05-25 株式会社村田製作所 電力増幅回路
JP2018033028A (ja) * 2016-08-25 2018-03-01 株式会社村田製作所 電力増幅回路
CN106817093B (zh) * 2017-01-23 2020-07-07 宜确半导体（苏州）有限公司 射频功率放大器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999029037A1 (fr) * 1997-11-28 1999-06-10 Hitachi, Ltd. Circuit d'amplification de puissance haute frequence, et appareil de communication mobile utilisant ledit circuit
JP2007019631A (ja) * 2005-07-05 2007-01-25 Japan Radio Co Ltd Ｆｅｔバイアス回路
CN102170270A (zh) * 2010-02-26 2011-08-31 瑞萨电子株式会社 高频功率放大器及其工作方法
JP2019161640A (ja) * 2018-03-09 2019-09-19 株式会社村田製作所 電力増幅モジュール

Also Published As

Publication number Publication date
JPWO2021220772A1 (zh) 2021-11-04
JP7171950B2 (ja) 2022-11-15
US11652451B2 (en) 2023-05-16
US20230049170A1 (en) 2023-02-16
CN113994590A (zh) 2022-01-28
WO2021220772A1 (ja) 2021-11-04
US20220209726A1 (en) 2022-06-30
CN113994590B (zh) 2022-10-14
US11456712B2 (en) 2022-09-27
CN115360988A (zh) 2022-11-18

Similar Documents

Publication Publication Date Title
US6172567B1 (en) Radio communication apparatus and radio frequency power amplifier
JP3977339B2 (ja) 高周波電力増幅回路および通信用電子部品
JP5064224B2 (ja) デュアルバイアス制御回路
US20040174213A1 (en) Doherty bias circuit to dynamically compensate for process and environmental variations
CN108933574B (zh) 功率放大电路
US6492872B1 (en) High frequency power amplifying module and wireless communication apparatus
US20070024370A1 (en) Power amplifier capable of adjusting compensation for distortion in amplification and communication apparatus employing the same
US8497736B1 (en) Direct DC coupled push-pull BJT driver for power amplifier with built-in gain and bias current signal dependent expansion
US20040108902A1 (en) High frequency power amplifier electric parts and radio telecommunication system
US11031910B2 (en) Power amplifier module
US6731173B1 (en) Doherty bias circuit to dynamically compensate for process and environmental variations
US9041473B2 (en) Power amplifier
CN115360988B (zh) 功率放大装置
JP2020065244A (ja) 電力増幅回路
US10972054B2 (en) Systems and methods for automatically biasing power amplifiers using a controllable current source
US10892714B2 (en) Power amplifier circuit
JP2005020383A (ja) 高周波電力増幅回路および無線通信システム
US11349437B2 (en) Power amplifier circuit and bias control circuit
US11387799B2 (en) Reducing dynamic error vector magnitude in cascode amplifiers
US20080068088A1 (en) Amplifier circuit
JP2021190896A (ja) 制御回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant