JP2020065244A - 電力増幅回路 - Google Patents

電力増幅回路 Download PDF

Info

Publication number
JP2020065244A
JP2020065244A JP2019113497A JP2019113497A JP2020065244A JP 2020065244 A JP2020065244 A JP 2020065244A JP 2019113497 A JP2019113497 A JP 2019113497A JP 2019113497 A JP2019113497 A JP 2019113497A JP 2020065244 A JP2020065244 A JP 2020065244A
Authority
JP
Japan
Prior art keywords
power supply
transistor
voltage
variable
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019113497A
Other languages
English (en)
Inventor
健一 嶋本
Kenichi Shimamoto
健一 嶋本
寿典 浪江
Hisanori Namie
寿典 浪江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN201910957533.1A priority Critical patent/CN111049484B/zh
Priority to US16/599,247 priority patent/US10892714B2/en
Publication of JP2020065244A publication Critical patent/JP2020065244A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】ゲインディスパージョンのレンジを調整する。【解決手段】電力増幅回路は、RF信号を増幅する第1トランジスタと、第1の電流経路を通じて第1トランジスタの第2端子にバイアス電流を供給するバイアス電流源と、電源端子から供給される可変電源電圧に応じてバイアス電流を調整する調整回路と、を備え、調整回路は、少なくともいずれか1つは可変抵抗器により構成される第1乃至第3の抵抗器と、第1の抵抗器を通じて電源端子に接続される第1端子、第2の抵抗器を通じてバイアス電流源に接続される第2端子、及び第3の抵抗器を通じて第1の電流経路に接続される第3端子を有する調整トランジスタと、を含み、可変電源電圧が第1の電圧以上第3の電圧以下のときに、調整回路は、可変電源電圧が低いほどバイアス電流源から第2の抵抗器、調整トランジスタ及び第1の抵抗器を通じて電源端子に至る経路を通じて電源端子に流れる電流を増大させる。【選択図】図1

Description

本開示は、電力増幅回路に関する。
携帯電話などの移動通信端末においては、基地局へ送信するRF(Radio Frequency)信号を増幅する電力増幅回路が用いられている。電力増幅回路は、RF信号を増幅するトランジスタと、トランジスタのバイアスポイントを制御するバイアス回路とを備えている。この種のバイアス回路として、例えば、特許文献1に記載されているように、トランジスタにバイアス信号を供給するエミッタフォロワトランジスタと、このエミッタフォロワトランジスタのコレクタに供給される定電圧を生成するための定電圧生成回路と、を備えたものが知られている。
特開2014−171170号公報
近年、トランジスタを高効率に動作させるため、送信信号の包絡線に応じて電源電圧を制御する包絡線追跡(ET:Envelope Tracking)方式が注目されている。このようなET方式においては、トランジスタに供給される電源電圧の変化に対する利得の差(ゲインディスパージョン)を設けることにより、線形性が維持され得る。ここで、ゲインの線形性と電力効率は一般的にトレードオフの関係にあり、これらのいずれの特性を優先させるかによって好ましいゲインディスパージョンのレンジが異なる。従って、ET方式の性能を引き出すには、要求仕様に応じてゲインディスパージョンのレンジが調整可能であることが好ましい。しかしながら、特許文献1に記載のバイアス回路では、ゲインディスパージョンのレンジを調整することは難しい。
そこで、本開示は、ゲインディスパージョンのレンジを調整可能な電力増幅回路を提案することを課題とする。
上述の課題を解決するため、本開示に関わる電力増幅回路は、第1の電圧以上第2の電圧以下の可変電源電圧に応じた電圧が供給される第1端子及びRF信号が供給される第2端子を有し、RF信号を増幅する第1トランジスタと、第1の電流経路を通じて第1トランジスタの第2端子にバイアス電流を供給するバイアス電流源と、電源端子から供給される可変電源電圧に応じてバイアス電流を調整する調整回路と、を備え、調整回路は、少なくともいずれか1つは可変抵抗器により構成される第1乃至第3の抵抗器と、第1の抵抗器を通じて電源端子に接続される第1端子、第2の抵抗器を通じてバイアス電流源に接続される第2端子、及び第3の抵抗器を通じて第1の電流経路に接続される第3端子を有する調整トランジスタと、を含み、第1の電圧より高く第2の電圧より低い電圧を第3の電圧とし、バイアス電流源から第2の抵抗器、調整トランジスタ、及び第1の抵抗器を通じて電源端子に至る経路を第2の電流経路とした場合に、可変電源電圧が第1の電圧以上第3の電圧以下のときに、調整回路は、可変電源電圧が低いほど、第2の電流経路を通じて電源端子に流れる電流を増大させる。
本開示によれば、ゲインディスパージョンのレンジを調整可能な電力増幅回路を提供することができる。
本開示の一実施形態に係る電力増幅回路を含む電力増幅モジュールの構成の概要を示す図である。 ET方式における出力電力と利得の関係の一例を示すグラフである。 ET方式における出力電力と利得の関係の一例を示すグラフである。 本開示の一実施形態に係る電力増幅回路の構成例を示す図である。 トランジスタQ2に供給される可変電源電圧Vcc2と、そのトランジスタQ2に供給されるバイアス電流を調整するトランジスタQ70のコレクタ・エミッタ間の電圧Vceとの関係を表すグラフである。 トランジスタQ2に供給される可変電源電圧Vcc2と、そのトランジスタQ2に供給されるバイアス電流との関係を表すグラフである。 トランジスタQ2に供給される可変電源電圧Vcc2と、そのトランジスタQ2のコレクタに流れる電流との関係を表すグラフである。 トランジスタQ2に供給される可変電源電圧Vcc2と、そのトランジスタQ2に供給されるバイアス電流を調整する調整回路を流れる電流との関係を表すグラフである。 トランジスタQ2に供給される可変電源電圧Vcc2と、そのトランジスタQ2に供給されるバイアス電流を調整する調整回路を流れる電流との関係を表すグラフである。 トランジスタQ2に供給される可変電源電圧Vcc2と、そのトランジスタQ2に供給されるバイアス電流を調整する調整回路を流れる電流との関係を表すグラフである。 電力増幅回路100において、可変抵抗器R71の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R71の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R71の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R71の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R71の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R71の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R72の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R72の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R72の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R72の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R72の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R72の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R73の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R73の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R73の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R73の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R73の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 電力増幅回路100において、可変抵抗器R73の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。 本開示の一実施形態の変形例に係る電力増幅回路の構成例を示す図である。 調整回路70の一具体例(調整回路70A)の回路構成を示す図である。 調整回路70の他の具体例(調整回路70B)の回路構成を示す図である。 調整回路70の他の具体例(調整回路70B)の構造を示す断面図である。 調整回路70の他の具体例(調整回路70B)の構造を示す断面図である。 調整回路70の他の具体例(調整回路70C)の回路構成を示す図である。 調整回路70の他の具体例(調整回路70D)の構造を示す断面図である。 調整回路70の他の具体例(調整回路70D)の構造を示す断面図である。
以下、各図を参照しながら本開示の各実施形態について説明する。ここで、同一符号の回路素子は、同一の回路素子を示すものとし、重複する説明を省略する。
図1は、本開示の一実施形態に係る電力増幅回路を含む電力増幅モジュールの構成の概要を示す図である。電力増幅モジュール10は、例えば、携帯電話等の移動体通信機に搭載され、入力信号RFinの電力を基地局に送信するために必要なレベルまで増幅し、これを増幅信号RFoutとして出力する。入力信号RFinは、例えば、RFIC(Radio Frequency Integrated Circuit)等により所定の通信方式に応じて変調された無線周波数(RF : Radio Frequency)信号である。入力信号RFinの通信規格は、例えば2G(第2世代移動通信システム)、3G(第3世代移動通信システム)、4G(第4世代移動通信システム)、5G(第5世代移動通信システム)、LTE(Long Term Evolution)−FDD(Frequency Division Duplex)、LTE−TDD(Time Division Duplex)、LTE−Advanced、又はLTE−Advanced Pro等を含み、周波数は、例えば数百MHz〜数十GHz程度である。なお、入力信号RFinの通信規格及び周波数はこれらに限られない。
電力増幅モジュール10は、例えば、増幅器20,30、電源回路40、バイアス電流源50,60、調整回路70、及び整合回路80〜82を備える。
増幅器20,30は、それぞれ、入力されるRF信号を増幅して出力する。初段(ドライバ段)の増幅器20は、入力端子から整合回路80を経由して入力される入力信号RFinを増幅して、RF信号RF1を出力する。後段(パワー段)の増幅器30は、増幅器20から整合回路81を経由して供給されるRF信号RF1を増幅して、RF信号RF2を出力する。RF信号RF2は、整合回路82を経由して増幅信号RFoutとして出力される。増幅器20,30は、それぞれ、例えば、ヘテロ接合バイポーラトランジスタ(HBT : Heterojunction Bipolar Transistor)等のトランジスタにより構成される。なお、増幅器20,30は、HBTの代わりに電界効果トランジスタ(MOSFET : Metal-oxide-semiconductor Field-Effect Transistor)により構成されてもよい。この場合、コレクタ、ベース、エミッタを、それぞれ、ドレイン、ゲート、ソースに読み替えればよい。なお、以下では、特に記載のない限り、トランジスタがHBTにより構成される場合を例として説明する。
電源回路40は、RF信号の包絡線に応じて制御された可変電源電圧Vcc1,Vcc2を生成し、増幅器20,30にそれぞれ供給する。このように、電力増幅モジュール10は、いわゆるエンベロープトラッキング(ET : Envelope Tracking)方式に従って動作する。電力増幅モジュール10がET方式に従うことにより、例えば平均電力トラッキング(APT : Average Power Tracking)方式に従う場合に比べて電力効率が向上する。なお、電源回路40は、電力増幅モジュール10に含まれてもよく、含まれなくてもよい。
バイアス電流源50,60は、それぞれ、増幅器20,30にバイアス電流又はバイアス電圧を供給する。
調整回路70は、電源端子90から供給される可変電源電圧Vcc1に応じて、増幅器30に供給されるバイアス電流の電流量を調整する。増幅器30、バイアス電流源60、及び調整回路70の構成の詳細については後述する。
整合回路(MN : Matching Network)80は、前段に設けられる回路(不図示)と増幅器20のインピーダンスを整合させる。整合回路81は、増幅器20と増幅器30のインピーダンスを整合させる。整合回路82は、増幅器30と後段に設けられる回路(不図示)のインピーダンスを整合させる。整合回路80〜82は、それぞれ、例えばインダクタ及びキャパシタを含んで構成される。
図2A及び図2Bは、ET方式における出力電力と利得の関係の一例を示すグラフである。両図の縦軸は利得特性(dB)を示し、横軸は出力電力Pout(dBm)を示す。
図2Aは、線形性より電力効率の向上を優先させたモード(以下「高効率モード」とも呼ぶ。)における利得特性を示す。同図に示されるように、各電源電圧において効率が高くなる(理想的には、最大化される)点を結ぶように増幅器を動作させると、電力効率を高く保つことができるが、線形性がやや劣る(図2A破線参照)。高効率モードは、例えば電力増幅モジュール10の前段に、増幅器から発生する歪みを打ち消すような歪みを予め発生させる、いわゆるプリディストーションの機能が備えられている場合には、出力される信号の歪みが補償されるため好適に機能する。なお、プリディストーションの一例としては、例えばデジタル・プリディストーション(DPD : Digital Pre-distortion)がある。このような高効率モードでは、利得曲線を極力平坦に近付けるため、電源電圧の変化に対する利得の差である、いわゆるゲインディスパージョンのレンジが比較的広い方が好ましい。
他方、図2Bは、電力効率より線形性の向上を優先させたモード(以下、「高線形性モード」とも呼ぶ。)における利得特性を示す。同図に示されるように、利得曲線がなるべく平坦となるように増幅器を動作させることにより高い線形性を得ることができるが(図2B破線参照)、高効率モードに比べて電力効率がやや劣る。高線形性モードは、例えばDPD機能が備えられていない場合に好適に機能する。高線形性モードでは、電源電圧が最小である場合における利得と、出力電力Poutが最大となる場合における利得とを揃えるため、ゲインディスパージョンのレンジが比較的狭い方が好ましい。
このように、ET方式では、要求される動作モードに応じてゲインディスパージョンのレンジを調整できることが好ましい。本実施形態に係る電力増幅回路は、このようなゲインディスパージョンのレンジの調整を可能とするものである。次に、図3を参照してこの点について説明する。
図3は、本開示の一実施形態に係る電力増幅回路の構成例を示す図である。なお、図3に示される電力増幅回路100は、図1に示される電力増幅モジュール10から電源回路40を除いた構成であり、特に増幅器20,30、バイアス電流源50,60及び調整回路70に関する要素を詳細に示したものである。
増幅器20,30は、それぞれ、トランジスタQ1,Q2により構成される。トランジスタQ1(第2トランジスタ)は、そのコレクタ(第1端子)に可変電源電圧Vcc1が供給され、そのベース(第2端子)に整合回路80を通じて入力信号RFinが供給され、そのエミッタが接地される。そして、トランジスタQ1のコレクタから、入力信号RFinを増幅したRF信号RF1が出力される。トランジスタQ2(第1トランジスタ)は、そのコレクタ(第1端子)に可変電源電圧Vcc2(すなわち、可変電源電圧Vcc1に応じた電圧)が供給され、そのベース(第2端子)に整合回路81を通じてRF信号RF1が供給され、そのエミッタが接地される。そして、トランジスタQ2のコレクタから、RF信号RF1を増幅したRF信号RF2が出力される。
バイアス電流源50は、トランジスタQ1のバイアスポイントを制御するバイアス電流又はバイアス電圧を、抵抗素子R1を通じてトランジスタQ1のベースに供給する。具体的に、バイアス電流源50は、ダイオードD51,D52と、トランジスタQ50と、抵抗素子R50と、キャパシタC50と、電源端子51と、を備える。
ダイオードD51とダイオードD52は直列接続される。ダイオードD51のアノードには、抵抗素子R50を通じて電源端子51から一定の電圧又は電流が供給される。ダイオードD52のアノードはダイオードD51のカソードに接続され、ダイオードD52のカソードは接地される。これにより、ダイオードD51のアノードに、所定の電圧(例えば、2.8V程度)が生成される。なお、ダイオードD51,D52は、例えば、ダイオード接続されたバイポーラトランジスタにより構成されてもよい。ダイオード接続とは、バイポーラトランジスタのベースとコレクタとを接続することを意味し、ダイオード接続されたバイポーラトランジスタは、ダイオードと等価な2極素子として振る舞う。ダイオード接続されたバイポーラトランジスタの二つの端子のうち、順方向バイアス時に電位の高い方を「アノード」と呼び、電位の低い方を「カソード」と呼ぶ。もっとも、ダイオードD51,D52は、ダイオード接続されたバイポーラトランジスタの代わりに、PN接合ダイオードにより構成されてもよい。
トランジスタQ50は、そのコレクタにバッテリ電圧が供給され、そのベースがダイオードD51のアノードに接続されるとともに、キャパシタC50を通じて接地に接続される。また、トランジスタQ50のエミッタは、抵抗素子R1を通じてトランジスタQ1のベースに接続される。これにより、トランジスタQ1のベースに所定のバイアス電流が供給される。
バイアス電流源60は、トランジスタQ2のバイアスポイントを制御するバイアス電流又はバイアス電圧を、抵抗素子R2を通じてトランジスタQ2のベースに供給する。具体的に、バイアス電流源60は、ダイオードD61,D62と、トランジスタQ60と、抵抗素子R60と、キャパシタC60と、電源端子61と、を備える。これらの構成ついては、バイアス電流源50と同様であるため、詳細な説明を省略する。
調整回路70は、トランジスタQ2のベースに供給されるバイアス電流を可変電源電圧Vcc1に応じて調整する。具体的に、調整回路70は、トランジスタQ70及び可変抵抗器R71〜R73を備える。
トランジスタQ70(調整トランジスタ)のコレクタ(第1端子)は、可変抵抗器R71(第1の抵抗器)を通じて電源端子90に接続される。トランジスタQ70のベース(第2端子)は、可変抵抗器R72(第2の抵抗器)を通じてトランジスタQ60のベースに接続される。トランジスタQ70のエミッタ(第3端子)は、可変抵抗器R73(第3の抵抗器)及び抵抗素子R2を通じてトランジスタQ2のベースに接続される。また、トランジスタQ70のエミッタは、可変抵抗器R73を通じてトランジスタQ60のエミッタに接続される。本実施形態において、トランジスタQ70は、例えば、そのエミッタとベースとがヘテロ接合を形成するヘテロ接合バイポーラトランジスタであり、エミッタのバンドギャップは、ベースのバンドギャップより大きいものとする。
ここで、可変抵抗器R71,R72,R73をそれぞれ流れる電流をIsub_c,Isub_b,Isubとする。また、トランジスタQ60のエミッタから出力される電流をIef_pwrとし、トランジスタQ2のベースに供給されるバイアス電流をIbiasとし、トランジスタQ2のコレクタに流れる電流をIcc2とする。また、トランジスタQ70のコレクタ・エミッタ間の電圧をVceとする。Ibias=Ief_pwr+Isubであるから、電流Ief_pwr及び電流Isubは、それぞれ、トランジスタQ2のバイアスポイントの調整に部分的に寄与している。このため、本明細書では、電流Ief_pwr及び電流Isubのそれぞれを「バイアス電流」と呼ぶことがある。なお、Isub=Isub_b+Isub_cである。
次に、図4から図9を参照しながら、電力増幅回路100の動作について説明する。図4の符号200は、トランジスタQ70のコレクタ・エミッタ間の電圧Vceと可変電源電圧Vcc2との関係を表すグラフを示している。図4の横軸は可変電源電圧Vcc2を示し、図4の縦軸は電圧Vceを示す。図5の符号301は、電流Ief_pwrと可変電源電圧Vcc2との関係を表すグラフを示し、符号302は、比較例に係る電力増幅回路におけるバイアス電流Ief_pwrと可変電源電圧Vcc2との関係を表すグラフを示している。なお、比較例に係る電力増幅回路とは、電力増幅回路100が備える構成のうち調整回路70を備えていない構成である。図5の横軸は可変電源電圧Vcc2を示し、図5の縦軸は電流Ief_pwrを示している。図6の符号401は、電流Icc2と可変電源電圧Vcc2との関係を表すグラフを示し、符号402は、比較例に係る電力増幅回路における電流Icc2と可変電源電圧Vcc2との関係を表すグラフを示している。図6の横軸は可変電源電圧Vcc2を示し、図6の縦軸は電流Icc2を示す。図7の符号500は、電流Isub_cと可変電源電圧Vcc2との関係を表すグラフを示す。図7の横軸は可変電源電圧Vcc2を示し、図7の縦軸は電流Isub_cを示す。図8の符号600は、電流Isub_bと可変電源電圧Vcc2との関係を表すグラフを示している。図8の横軸は可変電源電圧Vcc2を示し、図8の縦軸は電流Isub_bを示す。図9の符号700は、電流Isubと可変電源電圧Vcc2との関係を表すグラフを示している。図9の横軸は可変電源電圧Vcc2を示し、図9の縦軸は電流Isubを示す。なお、図4から図9に示すグラフは、可変電源電圧Vcc2の範囲を0V以上4.5V以下としてシミュレーションした結果を示している。もっとも、トランジスタQ2のコレクタに供給される可変電源電圧Vcc2の範囲は、必ずしもこのシミュレーションの範囲に限られるものではない。例えば、可変電源電圧Vcc2の下限電圧(第1の電圧)が約1.0Vであり、可変電源電圧Vcc2の上限電圧(第2の電圧)が約4.5Vであってよい。また、以下の説明では可変電源電圧Vcc2が用いられているが、本実施形態において可変電源電圧Vcc2と可変電源電圧Vcc1は共通しており、可変電源電圧Vcc2についての言及は可変電源電圧Vcc1にも同様に当てはまるものとする。
トランジスタQ70は、ヘテロ接合バイポーラトランジスタであるため、ベース・コレクタ間のPN接合のオン電圧(約1.1V)と、ベース・エミッタ間のPN接合のオン電圧(約1.3V)とは異なる。このため、可変電源電圧Vcc2が第1の電圧より高く第2の電圧より低い所定の電圧(第3の電圧。例えば、約1.5V)を境に、トランジスタQ70は異なる挙動を示す。具体的に、可変電源電圧Vcc2が第3の電圧より高く第2の電圧より低い範囲では、トランジスタQ70は、エミッタフォロワ回路として動作する。一方、可変電源電圧Vcc2が第1の電圧以上第3の電圧以下の範囲では、トランジスタQ70は、二つのPN接合ダイオードとして動作する。
説明の便宜上、バイアス電流源60から抵抗素子R2を通じてトランジスタQ2のベースに電流が流れる経路を「第1の電流経路」とも呼ぶ。トランジスタQ70のエミッタは、可変抵抗器R73を通じて第1の電流経路L1に接続している。また、バイアス電流源60から可変抵抗器R72、トランジスタQ70のベース・コレクタ間、及び可変抵抗器R71を通じて電源端子90に電流が流れる経路を「第2の電流経路」とも呼ぶ。トランジスタQ60のベースは、可変抵抗器R72を通じて第2の電流経路L2に接続している。トランジスタQ60のエミッタは、第1の電流経路L1を通じてトランジスタQ2のベースに接続している。また、電源端子90から可変抵抗器R71、トランジスタQ70のコレクタ・エミッタ間、可変抵抗器R73、及び抵抗素子R2を通じてトランジスタQ2のベースに電流が流れる経路を「第3の電流経路」と呼ぶ。
トランジスタQ70がエミッタフォロワ回路として動作するときは、バイアス電流源60から第1の電流経路L1を通じてトランジスタQ2のベースに電流Ief_pwrが流れるとともに、電源端子90から第3の電流経路を通じてトランジスタQ2のベースに電流Isubが流れる。このとき、電流Isub_bは、無視できる程に少ないため(図8参照)、電流Isubは、電流Isub_cにほぼ等しい。
一方、トランジスタQ70が二つのPN接合ダイオードとして動作するときは、バイアス電流源60から第2の電流経路L2を通じて電源端子90に電流が流れる。これは、トランジスタQ70のベース・コレクタ間のPN接合のオン電圧がベース・エミッタ間のオン電圧より低いため、トランジスタQ70のベース・コレクタ間に優勢的に電流が流れるためである。このとき、電流Isub_cが流れる方向は、図3に示す方向とは逆向きである。調整回路70は、可変電源電圧Vcc2が低い程、バイアス電流源60から第2の電流経路L2を通じて電源端子90に流れる電流Isub_cを増大させる(図7参照)。バイアス電流源60から第2の電流経路L2を通じて電源端子90に流れる電流Isub_cが増大する程、バイアス電流源60から第1の電流経路L1を通じてトランジスタQ2のベースに流れるバイアス電流Ief_pwrが減少する(図5参照)。
図5に示されるように、調整回路70の作用により、可変電源電圧Vcc2が第1の電圧付近では、電力増幅回路100のIef_pwrが減少している。また、可変電源電圧Vcc2が第2の電圧付近では、電力増幅回路100のバイアス電流Ief_pwrが比較例に係る電力増幅回路のバイアス電流Ief_pwrの値に近づいている。バイアス電流Ief_pwrの減少により、トランジスタQ2のコレクタに流れる電流Icc2も減少する(図6参照)。これにより、可変電源電圧Vcc2が第1の電圧以上第3の電圧以下の範囲にあるときのトランジスタQ2の利得を下げることができる。
以上説明したように、本実施形態に係る電力増幅回路100によれば、可変電源電圧Vcc2が第1の電圧以上第3の電圧以下の範囲にあるときに、トランジスタQ70が二つのPN接合ダイオードとして動作することにより、トランジスタQ2のベースに流れるバイアス電流Ief_pwrを減少させることができる。これにより、トランジスタQ2の利得を下げることができる。特に、トランジスタQ70として用いられるヘテロ接合バイポーラトランジスタにおいては、ベース・コレクタ間のPN接合のオン電圧と、ベース・エミッタ間のPN接合のオン電圧とは異なる。このような特性を利用することにより、トランジスタQ70が二つのPN接合ダイオードとして動作するときに、バイアス電流源60から第2の電流経路L2を通じて電源端子90に電流Isub_cを流すことができる。そして、バイアス電流源60から第2の電流経路L2を通じて電源端子90に流れる電流Isub_cが増大する程、バイアス電流源60から第1の電流経路L1を通じてトランジスタQ2のベースに流れるバイアス電流Ief_pwrを減少させることができる。
また、本実施形態では、可変抵抗器R71〜R73の抵抗値を適切な値とすることにより、バイアス電流Ief_pwrの減少量を調整することができる。具体的には、例えば高効率モードの場合、可変抵抗器R71〜R73のうち少なくともいずれか1つの抵抗値を下げることにより、ゲインディスパージョンのレンジを拡げてもよい。これにより、利得曲線を極力平坦に近付けることができる(図2A参照)。他方、高線形性モードの場合、可変抵抗器R71〜R73のうち少なくともいずれか1つの抵抗値を上げることにより、ゲインディスパージョンのレンジを狭めてもよい。これにより、可変電源電圧Vcc2が下限電圧になるときのトランジスタQ2の利得を、トランジスタQ2の最高出力時に効率が最大になるときの利得と揃えることができる(図2B参照)。このように、本実施形態は、抵抗値が調整可能な3つの可変抵抗器R71〜R73を備えるため、電力増幅回路100のゲインディスパージョンのレンジを様々に調整することができる。
また、本実施形態では、初段のトランジスタQ1に供給される可変電源電圧Vcc1が調整回路70のトランジスタQ70に供給されている。これにより、後段のトランジスタQ2に供給される可変電源電圧Vcc2がトランジスタQ70に供給される構成に比べて、増幅された信号に含まれるノイズの影響を低減することができる。なお、後述するように、可変電源電圧Vcc2がトランジスタQ70に供給される構成を排除する意図ではない。
図10A〜図10Fは、電力増幅回路100において、可変抵抗器R71の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。具体的に、同グラフは、可変電源電圧Vcc2を、それぞれ、1.0V,1.5V,2.0V,2.5V,3.0V,3.5V,4.0V,4.5V,5.0Vとし、可変抵抗器R72,R73の抵抗値をそれぞれ2kΩ,200Ωに固定し、可変抵抗器R71の抵抗値を0Ω、1kΩ,2kΩ,3kΩ,4kΩ,5kΩとした場合におけるシミュレーション結果である。各図の横軸は出力電力Pout(dBm)を示し、縦軸は利得(dB)を示す。
図10A〜図10Fの比較から、可変抵抗器R71の抵抗値に応じてゲインディスパージョンのレンジが調整されていることが分かる。具体的には、可変抵抗器R71の抵抗値が高いほど、ゲインディスパージョンのレンジが狭い。
図11A〜図11Fは、電力増幅回路100において、可変抵抗器R72の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。具体的に、同グラフは、可変電源電圧Vcc2を、それぞれ、1.0V,1.5V,2.0V,2.5V,3.0V,3.5V,4.0V,4.5V,5.0Vとし、可変抵抗器R71,R73の抵抗値をそれぞれ3kΩ,200Ωに固定し、可変抵抗器R72の抵抗値を0Ω、1kΩ,2kΩ,3kΩ,4kΩ,5kΩとした場合におけるシミュレーション結果である。各図の横軸は出力電力Pout(dBm)を示し、縦軸は利得(dB)を示す。
図11A〜図11Fの比較から、可変抵抗器R72においても、可変抵抗器R71と同様に、抵抗値に応じてゲインディスパージョンのレンジが調整されていることが分かる。具体的には、可変抵抗器R72の抵抗値が高いほど、ゲインディスパージョンのレンジが狭い。
図12A〜図12Fは、電力増幅回路100において、可変抵抗器R73の抵抗値を変動させた場合における利得特性のシミュレーション結果を示すグラフである。具体的に、同グラフは、可変電源電圧Vcc2を、それぞれ、1.0V,1.5V,2.0V,2.5V,3.0V,3.5V,4.0V,4.5V,5.0Vとし、可変抵抗器R71,R72の抵抗値をそれぞれ3kΩ,2kΩに固定し、可変抵抗器R73の抵抗値を0Ω、0.1kΩ,0.2kΩ,0.3kΩ,0.4kΩ,0.5kΩとした場合におけるシミュレーション結果である。各図の横軸は出力電力Pout(dBm)を示し、縦軸は利得(dB)を示す。
図12A〜図12Fの比較から、可変抵抗器R73においても、可変抵抗器R71,R72と同様に、抵抗値に応じてゲインディスパージョンのレンジが調整されていることが分かる。具体的には、可変抵抗器R73の抵抗値が高いほど、ゲインディスパージョンのレンジが狭い。なお、可変抵抗器R73は、他の2つの可変抵抗器R71,R72に比べて、抵抗値の変動に対するゲインディスパージョンのレンジの変動の幅が小さく、可変抵抗器R73の感度が低い。
なお、上述の実施形態では、トランジスタQ70のエミッタ、ベース、コレクタに接続される3つの抵抗器の全てが可変抵抗器である例が示されているが、これらの3つの抵抗器は全てが可変抵抗器でなくてもよく、少なくともいずれか一つが可変抵抗器であればよい。
また、上述の実施形態では、バイアス電流源60からトランジスタQ2に供給されるバイアス電流が調整回路70により調整される例が示されているが、これに代えて、又はこれに加えて、バイアス電流源50からトランジスタQ1に供給されるバイアス電流が調整回路70により調整されてもよい。
図13は、本開示の一実施形態の変形例に係る電力増幅回路の構成例を示す図である。なお、本変形例では上述の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については逐次言及しない。
図13に示されるように、本変形例に係る電力増幅回路100Aは、図3に示される電力増幅回路100に比べて、調整回路70のトランジスタQ70に供給される電圧の供給元が異なる。具体的に、電力増幅回路100Aでは、後段のトランジスタQ2に供給される可変電源電圧Vcc2が、電源端子90Aから可変抵抗器R71を通じてトランジスタQ70のコレクタに供給される。すなわち、本変形例における第2の電流経路L2Aは、バイアス電流源60から可変抵抗器R72、トランジスタQ70のベース・コレクタ間、及び可変抵抗器R71を通じて電源端子90Aに接続された経路となる。
このような構成であっても、電力増幅回路100Aは、上述の電力増幅回路100と同様の効果を得ることができる。電力増幅回路100Aでは、例えば初段のトランジスタQ1に供給される電源電圧が固定された電圧であり、後段のトランジスタQ2に供給される電源電圧が可変電源電圧である場合であっても、同効果を得ることができる。トランジスタQ1に供給される固定された電圧とは、RF信号の包絡線に応じて変動しない電圧であり、例えばAPT方式に従う電圧であってもよい。
次に、調整回路70の具体的な構成例について説明する。
図14は、調整回路70の一具体例(調整回路70A)の回路構成を示す図である。調整回路70Aにおいて、可変抵抗器R71〜R73は、それぞれ、抵抗素子とスイッチの組み合わせにより抵抗値が調整される構成である。
具体的に、可変抵抗器R71〜R73は、それぞれ、並列接続された複数(本実施形態においては3本)の分岐経路L10〜L12,L13〜L15,L16〜L18を含む。これらの3本の分岐経路L10〜L12,L13〜L15,L16〜L18は、それぞれ、互いに異なる抵抗値を有するように構成される。
可変抵抗器R71では、分岐経路L10に抵抗素子R10が設けられ、分岐経路L11に、互いに直列接続された抵抗素子R11及びスイッチSW10が設けられ、分岐経路L12にスイッチSW11が設けられる。同様に、可変抵抗器R72では、分岐経路L13に抵抗素子R12が設けられ、分岐経路L14に、互いに直列接続された抵抗素子R13及びスイッチSW12が設けられ、分岐経路L15にスイッチSW13が設けられる。同様に、可変抵抗器R73では、分岐経路L16に抵抗素子R14が設けられ、分岐経路L17に、互いに直列接続された抵抗素子R15及びスイッチSW14が設けられ、分岐経路L18にスイッチSW15が設けられる。
可変抵抗器R71を例に説明すると、スイッチSW10,SW11は、それぞれ、調整回路70Aの外部から供給される制御信号によりオン及びオフが切り替えられる。これにより、分岐経路L11,L12の導通及び非導通が切り替えられるため、電気的に接続される分岐経路の組み合わせが変更され、結果として可変抵抗器R71の合成抵抗値が調整される。なお、スイッチSW10,SW11は、例えば、図3に示されるトランジスタQ1,Q2とともにICチップに形成された電界効果トランジスタ(FET : Field-Effect Transistor)により構成されてもよい。可変抵抗器R72,R73については、可変抵抗器R71と同様の構成とすることができるため、詳細な説明を省略する。
上述のとおり、調整回路70Aでは、例えば電力増幅回路100の動作モード(高効率モード又は高線形性モード)に応じてスイッチSW10〜SW15のオン及びオフを切り替えることにより、可変抵抗器R71〜R73の抵抗値を調整することができる。なお、各可変抵抗器が含む分岐経路の数は3本に限られず、2本であってもよく、4本以上であってもよい。このことは、以下に示す調整回路70B〜70Dにおいても同様である。
可変抵抗器R71〜R73の抵抗値の調整方法は、このようなスイッチの切り替えに限られず、例えば接続部材の有無により各分岐経路の導通及び非導通を切り替える方法であってもよい。この方法を適用した構成例(調整回路70B〜70D)について説明する。
図15は、調整回路70の他の具体例(調整回路70B)の回路構成を示す図である。具体的に、調整回路70Bの可変抵抗器R71〜R73は、調整回路70Aの可変抵抗器R71〜R73に比べて、スイッチSW10〜SW15の代わりに1組の端子T10a,T10b〜T15a,T15bを有する。
本実施形態では、例えば可変抵抗器R71を例に説明すると、電力増幅回路100の動作モードに応じて1組の端子T10a,T10b及び1組の端子T11a,T11bの少なくともいずれか一方を選択し、選択した端子間にボンディングによりボールB10を形成する。可変抵抗器R72,R73においても同様に、1組の端子T12a,12b及び1組の端子T13a,13bの少なくともいずれか一方、並びに、1組の端子T14a,14b及び1組の端子T15a,T15bの少なくともいずれか一方を選択し、選択したパッド間にボールB11,B12を形成する。すなわち、ボールB10〜B12は、1組のパッド間を電気的に接続する接続部材の一具体例である。
図16A及び図16Bは、調整回路70Bの構造を示す断面図である。当該断面図は、調整回路70Bが形成されるICチップが、いわゆるワイヤボンディング実装によりモジュール基板に実装される場合の構成を示している。
調整回路70Bにおける各分岐経路は、半導体基板上に形成された1組のパッド210a,210b(例えば、1組の端子T10a,T10bに対応)と、当該1組のパッド210a,210bに接続された配線220と、一方のパッド210aに接続された抵抗素子230(例えば、抵抗素子R11に対応)と、を含む。パッド210aと210bは、ボールボンディングにより互いに電気的に接続可能な程度に離されている。パッド210aとパッド210bとの間を電気的に接続させる場合、各パッド210a,210bの間にボールボンディングによりボール240(例えば、ボールB10に相当)を形成する(図16A参照)。これにより、パッド210aとパッド210bが電気的に接続され、抵抗素子230の抵抗値を含んだ分岐経路が形成される。他方、パッド210aとパッド210bとの間を遮断する場合、ボールを形成しない(図16B参照)。これにより、抵抗素子230の抵抗値を含まない分岐経路が形成される。
このように、ボールボンディングにより分岐経路の導通及び非導通を切り替えることにより、可変抵抗器R71〜R73の合成抵抗値を調整してもよい。
図17は、調整回路70の他の具体例(調整回路70C)の回路構成を示す図である。調整回路70Cでは、ボールB10〜B12の代わりにワイヤW10〜W12によりパッド間が導通される点において調整回路70Bと異なる。すなわち、調整回路70Cにおいて1組のパッド間は、ワイヤボンディングにより互いに電気的に接続可能な程度に離されている。ワイヤW10〜W12は、1組のパッド間を電気的に接続する接続部材の一具体例である。
このように、ワイヤボンディングにより分岐経路の導通及び非導通を切り替えることにより、可変抵抗器R71〜R73の合成抵抗値を調整してもよい。
図18A及び図18Bは、調整回路の他の具体例(調整回路70D)の構造を示す断面図である。当該断面図は、調整回路70Dが形成されるICチップが、いわゆるフリップチップ実装によりモジュール基板に実装される場合の構成を示している。
具体的に、調整回路70Dは、調整回路70B,70Cに比べて、1組のパッド210a,210bがモジュール基板の主面と対向する向きに実装される。パッド210aとパッド210bとの間を導通させる場合、各パッド210a,210bをそれぞれモジュール基板に接続するバンプ250a,250bを形成する。モジュール基板には、バンプ250aとバンプ250bを電気的に接続する配線260が形成されている。これにより、パッド210aは、バンプ250a、モジュール基板上の配線260、及びバンプ250bを経由してパッド210bと電気的に接続される(図18A参照)。従って、抵抗素子230の抵抗値を含んだ分岐経路が形成される。他方、パッド210aとパッド210bとの間を遮断する場合、各パッド210a,210aにバンプを形成しない(図18B参照)。これにより、抵抗素子230の抵抗値を含まない分岐経路が形成される。すなわち、バンプ250a,250b及び配線260は、1組のパッド間を電気的に接続する接続部材の一具体例である。なお、バンプ250a,250bの構成は特に限定されないが、例えばパッド210a,210bの上にCu層251a,251b及びはんだ層252a,252bが順に形成されたCuピラーバンプであってもよい。
このように、バンプ及び基板上の配線により分岐経路の導通及び非導通を切り替えることにより、可変抵抗器R71〜R73の合成抵抗値を調整してもよい。調整回路70Dでは、調整回路70B,70Cに比べてパッド210aとパッド210bとの距離を離すことができるため、パッドの配置の自由度が上がる。
なお、上述の調整回路70A〜70Dは、可変抵抗器R71〜R73を実現するための一具体例であり、抵抗値が調整可能であればその構成はこれらに限定されない。
以上、本開示の例示的な実施形態について説明した。電力増幅回路100,100Aは、第1の電圧以上第2の電圧以下の可変電源電圧Vcc1,Vcc2に応じた電圧が供給される第1端子及びRF信号が供給される第2端子を有し、RF信号を増幅するトランジスタQ2と、第1の電流経路を通じてトランジスタQ2の第2端子にバイアス電流を供給するバイアス電流源と、電源端子90,90Aから供給される可変電源電圧Vcc1,Vcc2に応じてバイアス電流を調整する調整回路70と、を備える。調整回路70は、少なくともいずれか一つは可変抵抗器により構成される第1乃至第3の抵抗器と、第1の抵抗器を通じて電源端子90に接続される第1端子、第2の抵抗器を通じてバイアス電流源に接続される第2端子、及び第3の抵抗器を通じて第1の電流経路に接続される第3端子を有するトランジスタQ70と、を含み、第1の電圧より高く第2の電圧より低い電圧を第3の電圧とし、バイアス電流源から第2の抵抗器、トランジスタQ70、及び第1の抵抗器を通じて電源端子90に至る経路を第2の電流経路とした場合に、可変電源電圧Vcc1,Vcc2が第1の電圧以上第3の電圧以下のときに、調整回路70は、可変電源電圧が低いほど、第2の電流経路を通じて電源端子90に流れる電流を増大させる。可変抵抗器R71〜R73の抵抗値を適切な値とすることにより、バイアス電流の減少量を調整することができる。従って、電力増幅回路100のゲインディスパージョンのレンジを様々に調整することができる。
また、電力増幅回路100は、可変電源電圧Vcc1が供給される第1端子及び入力信号が供給される第2端子を有し、入力信号を増幅してRF信号を出力するトランジスタQ1を備える。複数段のトランジスタQ1,Q2を備える電力増幅回路において、初段のトランジスタQ1に供給される可変電源電圧Vcc1を調整回路70のトランジスタQ70に供給することにより、後段のトランジスタQ2に供給される可変電源電圧Vcc2を供給する構成に比べて、増幅された信号に含まれるノイズの影響を低減することができる。
また、調整回路70Aにおいて、可変抵抗器R71〜R73は、並列接続された複数の分岐経路を有し、複数の分岐経路の各々は、互いに異なる抵抗値を有し、複数の分岐経路の少なくとも1つの分岐経路上に、分岐経路の導通及び非導通を切り替えるスイッチが設けられる。これにより、可変抵抗器R71〜R73の合成抵抗値を調整することができる。
また、調整回路70B〜70Dにおいて、可変抵抗器R71〜R73は、並列接続された複数の分岐経路を有し、複数の分岐経路の各々は、互いに異なる抵抗値を有し、複数の分岐経路の少なくとも1つの分岐経路上に1組のパッドが設けられ、1組のパッド間を電気的に接続する接続部材の有無により、少なくとも1つの分岐経路の導通及び非導通が切り替えられる。これにより、可変抵抗器R71〜R73の合成抵抗値を調整することができる。
また、調整回路70Cにおいて、接続部材は、1組のパッド間を接続するワイヤW10〜W12を含む。
また、調整回路70Dにおいて、電力増幅回路は、基板に実装されるチップに形成され、接続部材は、1組のパッドをそれぞれ基板に接続するバンプと、当該バンプ間を接続する基板上の配線と、を含む。これにより、調整回路70B,70Cに比べてパッドの配置の自由度が上がる。
また、電力増幅回路100Aは、固定された電源電圧Vcc1が供給される第1端子及び入力信号が供給される第2端子を有し、入力信号を増幅してRF信号を出力するトランジスタQ1をさらに備える。これにより、初段のトランジスタQ1に供給される電源電圧Vcc1が固定された電圧であっても、電力増幅回路100と同様の効果を得ることができる。
以上説明した実施形態は、本開示の理解を容易にするためのものであり、本開示を限定して解釈するためのものではない。本開示は、その趣旨を逸脱することなく、変更又は改良され得るとともに、本開示にはその等価物も含まれる。即ち、実施形態に当業者が適宜設計変更を加えたものも、本開示の特徴を備えている限り、本開示の範囲に包含される。実施形態が備える素子及びその配置などは、例示したものに限定されるわけではなく適宜変更することができる。
10…電力増幅モジュール、20,30…増幅器、40…電源回路、50,60…バイアス電流源、51,61…電源端子、70…調整回路、80〜82…整合回路、90,90A…電源端子、100,100A…電力増幅回路、210a,210b…パッド、220…配線、230…抵抗素子、240…ボール、250a,250b…バンプ、251a,251b…Cu層、252a,252b…はんだ層、260…配線、Q1,Q2,Q50,Q60,Q70…トランジスタ、D51,D52,D61,D62…ダイオード、C50,C60…キャパシタ、R1,R2,R10〜R15,R50,R60…抵抗素子、R71〜R73…可変抵抗器、L10〜L18…分岐経路、SW10〜SW15…スイッチ、T10a,T10b〜T15a,T15b…端子、B10〜B12…ボール、W10〜W12…ワイヤ

Claims (7)

  1. 第1の電圧以上第2の電圧以下の可変電源電圧に応じた電圧が供給される第1端子及びRF信号が供給される第2端子を有し、前記RF信号を増幅する第1トランジスタと、
    第1の電流経路を通じて前記第1トランジスタの前記第2端子にバイアス電流を供給するバイアス電流源と、
    電源端子から供給される前記可変電源電圧に応じて前記バイアス電流を調整する調整回路と、
    を備え、
    前記調整回路は、
    少なくともいずれか一つは可変抵抗器により構成される第1乃至第3の抵抗器と、
    前記第1の抵抗器を通じて前記電源端子に接続される第1端子、前記第2の抵抗器を通じて前記バイアス電流源に接続される第2端子、及び前記第3の抵抗器を通じて前記第1の電流経路に接続される第3端子を有する調整トランジスタと、
    を含み、
    前記第1の電圧より高く前記第2の電圧より低い電圧を第3の電圧とし、前記バイアス電流源から前記第2の抵抗器、前記調整トランジスタ、及び前記第1の抵抗器を通じて前記電源端子に至る経路を第2の電流経路とした場合に、
    前記可変電源電圧が前記第1の電圧以上前記第3の電圧以下のときに、前記調整回路は、前記可変電源電圧が低いほど、前記第2の電流経路を通じて前記電源端子に流れる電流を増大させる、
    電力増幅回路。
  2. 前記電力増幅回路は、前記可変電源電圧が供給される第1端子及び入力信号が供給される第2端子を有し、前記入力信号を増幅して前記RF信号を出力する第2トランジスタをさらに備える、
    請求項1に記載の電力増幅回路。
  3. 前記可変抵抗器は、並列接続された複数の分岐経路を有し、
    前記複数の分岐経路の各々は、互いに異なる抵抗値を有し、
    前記複数の分岐経路の少なくとも1つの分岐経路上に、当該分岐経路の導通及び非導通を切り替えるスイッチが設けられた、
    請求項1又は2に記載の電力増幅回路。
  4. 前記可変抵抗器は、並列接続された複数の分岐経路を有し、
    前記複数の分岐経路の各々は、互いに異なる抵抗値を有し、
    前記複数の分岐経路の少なくとも1つの分岐経路上に、1組のパッドが設けられ、
    前記1組のパッド間を電気的に接続する接続部材の有無により前記少なくとも1つの分岐経路の導通及び非導通が切り替えられる、
    請求項1又は2に記載の電力増幅回路。
  5. 前記接続部材は、前記1組のパッド間を接続するワイヤを含む、
    請求項4に記載の電力増幅回路。
  6. 前記電力増幅回路は、基板に実装されるチップに形成され、
    前記接続部材は、前記1組のパッドをそれぞれ前記基板に接続するバンプと、当該バンプ間を接続する前記基板上の配線と、を含む、
    請求項4に記載の電力増幅回路。
  7. 前記電力増幅回路は、固定された電源電圧が供給される第1端子及び入力信号が供給される第2端子を有し、前記入力信号を増幅して前記RF信号を出力する第2トランジスタをさらに備える、
    請求項1に記載の電力増幅回路。
JP2019113497A 2018-10-12 2019-06-19 電力増幅回路 Pending JP2020065244A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910957533.1A CN111049484B (zh) 2018-10-12 2019-10-09 功率放大电路
US16/599,247 US10892714B2 (en) 2018-10-12 2019-10-11 Power amplifier circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018193611 2018-10-12
JP2018193611 2018-10-12

Publications (1)

Publication Number Publication Date
JP2020065244A true JP2020065244A (ja) 2020-04-23

Family

ID=70387642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019113497A Pending JP2020065244A (ja) 2018-10-12 2019-06-19 電力増幅回路

Country Status (1)

Country Link
JP (1) JP2020065244A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023282206A1 (ja) * 2021-07-07 2023-01-12 株式会社村田製作所 電力増幅回路および通信装置
WO2023190546A1 (ja) * 2022-03-29 2023-10-05 株式会社村田製作所 バイアス回路
WO2023238483A1 (ja) * 2022-06-08 2023-12-14 株式会社村田製作所 増幅回路及び増幅方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023282206A1 (ja) * 2021-07-07 2023-01-12 株式会社村田製作所 電力増幅回路および通信装置
WO2023190546A1 (ja) * 2022-03-29 2023-10-05 株式会社村田製作所 バイアス回路
WO2023238483A1 (ja) * 2022-06-08 2023-12-14 株式会社村田製作所 増幅回路及び増幅方法

Similar Documents

Publication Publication Date Title
TWI687044B (zh) 功率放大電路
US10491168B2 (en) Power amplification circuit
US7439805B1 (en) Enhancement-depletion Darlington device
US10355653B2 (en) Power amplifier circuit
JP2020065244A (ja) 電力増幅回路
JP2020072468A (ja) 電力増幅モジュール
US20210126600A1 (en) Power amplifier module and power amplification method
JP2017098892A (ja) 電力増幅モジュール
WO2021124613A1 (ja) 電力増幅回路
CN110034737B (zh) 功率放大电路
CN111106805B (zh) 功率放大模块
JP2007019784A (ja) 高周波電力増幅器および動作電圧制御回路
US11545944B2 (en) Power amplifier circuit
US20030201827A1 (en) High frequency power amplifier module
CN111049484B (zh) 功率放大电路
CN113994590B (zh) 功率放大装置
US11869399B2 (en) Driving circuit and semiconductor integrated circuit for use in an optical communication device
JP2021106376A (ja) 電力増幅回路
US11296655B2 (en) Power amplifier biasing network providing gain expansion
CN113054916B (zh) 功率放大电路
US11349437B2 (en) Power amplifier circuit and bias control circuit
JP2020127152A (ja) 電流制御回路及び電力増幅回路
JP2002271146A (ja) 高周波電力増幅器、高周波電力出力方法