CN106817093B - 射频功率放大器 - Google Patents
射频功率放大器 Download PDFInfo
- Publication number
- CN106817093B CN106817093B CN201710049852.3A CN201710049852A CN106817093B CN 106817093 B CN106817093 B CN 106817093B CN 201710049852 A CN201710049852 A CN 201710049852A CN 106817093 B CN106817093 B CN 106817093B
- Authority
- CN
- China
- Prior art keywords
- transistor
- resistor
- switch
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 claims abstract description 41
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 7
- 230000001276 controlling effect Effects 0.000 claims description 7
- 230000001105 regulatory effect Effects 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 3
- 238000004891 communication Methods 0.000 abstract description 4
- 238000013461 design Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000010753 BS 2869 Class E Substances 0.000 description 1
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明公开一种射频功率放大器,涉及通信领域。其中射频功率放大器包括功率放大模块和控制模块,功率放大模块中包括功率放大电路和镜像电流生成电路,控制模块与功率放大电路和镜像电流生成电路连接,功率放大电路根据控制模块提供的偏置电压对输入信号RFin进行功率放大以生成输出信号RFout,镜像电流生成电路与功率放大电路连接,用于根据功率放大电路中的工作电流生成相应的镜像电流,控制模块给功率放大电路提供偏置电压,并根据所述镜像电流调整提供给功率放大电路的偏置电压。本发明通过利用功率放大器工作电流的反馈,对提供给功率放大器的偏置电压进行动态调整,从而能够保证晶体管的工作安全,能够使射频功率放大器在设计上更加灵活。
Description
技术领域
本发明涉及通信领域,特别涉及一种射频功率放大器。
背景技术
射频功率放大器是各种无线通信应用中必不可少的关键部件,用于将收发信机输出的已调制射频信号进行功率放大,以满足无线通信所需的射频信号的功率要求。射频功率放大器属于大信号器件,因此要求用于制造射频功率放大器的半导体器件具有高击穿电压、高电流密度等特性。
如图1所示为现有技术中GSM功率放大器的功率控制方案,在GSM射频功率放大器芯片101中,包括了功率放大器管芯102及功率控制器管芯103,其中功率放大器管芯102中设有功率放大器104和105。其中RFin为输入端口,RFout为输出端口,功率控制信号Vramp控制功率控制器管芯103上的电路,通过控制PMOS晶体管P1漏极输出的直流电压大小,亦即功率放大器管芯102的工作电压大小,来控制射频功率放大器输出的功率大小。在这种控制方式中,射频功率放大器管芯所需的所有工作电流都由PMOS晶体管P1提供,因此通常PMOS晶体管P1的总栅宽高达20毫米以上,使得功率控制器管芯的芯片面积较大且成本较高;同时,由于PMOS晶体管P1导通电阻的影响,GSM射频功率放大器的效率也被较大程度地损耗。
如图2所示为一个典型的射频功率放大器电路,晶体管203作为射频功率放大器中的重要有源器件,在实际中通常采用Si或GaAs工艺制造;射频功率放大器的输入信号端口RFin通过输入匹配网络201连接到晶体管203的栅极;晶体管203的栅极还通过偏置电路202连接到射频功率放大器的偏置电压端口Vbias;晶体管203的源极连接到地;晶体管203的漏极通过扼流电感204连接到射频功率放大器的供电电压端口Vcc;供电电压端口Vcc还连接到去耦电容205的一端,去耦电容205的另外一端连接到地;晶体管203的漏极还通过输出匹配网络206连接到射频功率放大器的输出信号端口RFout。射频功率放大器的输入信号电压摆幅较低,经过晶体管203功率放大之后,输出信号的电压摆幅大幅提升。
对于一个典型的Class-A/B/AB射频功率放大器,在供电电压Vcc下工作,晶体管漏极上的电压摆幅通常可以达到2×Vcc。譬如,当射频功率放大器的供电电压Vcc为5V时,晶体管漏极上的电压摆幅将达到10V。如果射频功率放大器工作于Class-E状态,那么晶体管漏极上的电压摆幅将会更高,达到3.5×Vcc以上。由此可见,射频功率放大器中的晶体管上将承受远高于供电电压的摆幅,对晶体管的击穿电压及可靠性提出了很高的要求。选用足够高击穿电压的半导体工艺来制造射频功率放大器,将使得选择余地严重受限,丧失了设计灵活性并将降低集成度。
因此,需要一种GSM射频功率放大器,并具有新颖的功率控制方案,以克服上述缺陷。
发明内容
本发明实施例提供一种射频功率放大器,通过利用功率放大器工作电流的反馈,对提供给功率放大器的偏置电压进行动态调整,从而能够保证晶体管的工作安全,同时能够使得射频功率放大器在设计上更加灵活。
根据本发明的一个方面,提供一种射频功率放大器,包括功率放大模块和控制模块,功率放大模块中包括功率放大电路和镜像电流生成电路,控制模块与功率放大电路和镜像电流生成电路连接,其中:
功率放大电路,用于根据控制模块提供的偏置电压对输入信号RFin进行功率放大,以生成输出信号RFout;
镜像电流生成电路与功率放大电路连接,用于根据功率放大电路中的工作电流生成相应的镜像电流;
控制模块,用于给功率放大电路提供偏置电压,并根据镜像电流调整提供给功率放大电路的偏置电压。
在一个实施例中,功率放大电路为共源共栅功率放大器。
在一个实施例中,偏置电压包括第一偏置电压Vg1和第二偏置电压Vg2;
控制模块具体根据镜像电流调整第二偏置电压Vg2。
在一个实施例中,共源共栅功率放大器包括第一晶体管Q1、第二晶体管Q2,第一电阻R1、第二电阻R2、扼流电感L1,输入匹配网络和输出匹配网络,其中:
第一电阻R1的一端与第一晶体管Q1的栅极连接,第一电阻R1的另一端接收第一偏置电压Vg1,第一晶体管Q1的源极接地,第一晶体管Q1的漏极与第二晶体管Q2的源极连接;第二晶体管Q2的栅极与第二电阻R2的一端连接,第二电阻R2的另一端接收第二偏置电压Vg2,第二晶体管Q2的漏极与扼流电感L1的一端连接,扼流电感L1的另一端接电源;
第一晶体管Q1的栅极还与输入匹配网络连接,以便从输入匹配网络的输入端接收输入信号RFin,第二晶体管Q2的漏极还与输出匹配网络连接,以便通过输出匹配网络的输出端输出信号RFout。
在一个实施例中,镜像电流生成电路包括第三晶体管Q3和第三电阻R3,其中:
第三晶体管Q3的源极接地,第三晶体管Q3的漏极作为镜像电流生成电路的输出端与控制模块的输入端连接,第三晶体管Q3的栅极与第三电阻R3的一端连接,第三电阻R3的另一端与第一电阻R1的另一端连接,连接点接收第一偏置电压Vg1。
在一个实施例中,功率放大模块中包括多个共源共栅功率放大器;
其中对于每个共源共栅功率放大器,在第一电阻R1另一端与接收第一偏置电压Vg1的连接点之间设有开关,开关的开关状态由控制模块提供的开关控制信号所确定。
在一个实施例中,控制模块包括反馈电流生成电路和偏置电压输出电路,其中:
反馈电流生成电路的输入端与镜像电流生成电路的输出端连接,用于根据镜像电流生成电路生成的镜像电流生成反馈电流;
偏置电压输出电路的输入端与反馈电流生成电路的输出端连接,用于根据反馈电流、系统功率控制电压Vramp和带隙基准电压Vbg输出第二偏置电压Vg2。
在一个实施例中,偏置电压输出电路在系统功率控制电压Vramp与带隙基准电压Vbg的比值大于预定值时输出第二偏置电压Vg2,其中第二偏置电压Vg2随着系统功率控制电压Vramp的增大而增大,第二偏置电压Vg2随着镜像电流的增大而减小。
在一个实施例中,偏置电压输出电路包括第一运算放大器OP1和第四晶体管Q4,其中:
第四晶体管Q4的栅极与第一运算放大器OP1的输出端连接,第四晶体管Q4的源极接电源,第四晶体管Q4的漏极与第九电阻R9的一端连接,以作为输出第二偏置电压Vg2的输出端;第九电阻R9的另一端分别与第一运算放大器OP1的正端、第七电阻R7和第八电阻R8的一端连接,第七电阻R7的另一端接收带隙基准调整电压Vbg;第一运算放大器OP1的负端分别与第五电阻R5、第六电阻R6的一端连接,连接点为偏置电压输出电路的输入端,第五电阻R5的另一端接收系统功率控制电压Vramp,第六电阻R6的另一端和第八电阻R8的另一端接地。
在一个实施例中,偏置电压输出电路还包括第一调整电路和第二调整电路,其中:
第一调整电路,用于将系统功率控制电压Vramp进行调整,并将调整后的控制电压Vramp_提供给第五电阻R5的另一端;
第二调整电路,用于将带隙基准电压Vbg进行调整,并将调整后的基准电压Vbg_提供给第七电阻R7的另一端。
在一个实施例中,第一调整电路包括低通滤波器、第二运算放大器OP2、第十一晶体管Q11和第一分压电路,其中:
低通滤波器的输入端接收系统功率控制电压Vramp,低通滤波器的输出端与第二运算放大器OP2的负端连接,第二运算放大器OP2的正端与第一分压电路的第一输出端连接,第二运算放大器OP2的输出端与第十一晶体管Q11的栅极连接,第十一晶体管Q11的源极接电源,第十一晶体管Q11的漏极与第一分压电路的输入端连接,第一分压电路的第二输出端提供控制电压Vramp_。
在一个实施例中,第一分压电路包括第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4,其中:
第十电阻R10的一端与第一开关SW1的输入端连接,连接点为第一分压电路的输入端;第十电阻R10的另一端与第十一电阻R11的一端、第二开关SW2的输入端连接,连接点为第一分压电路的第一输出端,第十一电阻R11的另一端与第十二电阻R12的一端、第三开关SW3的输入端连接,第十二电阻R12的另一端与第十三电阻R13的一端、第四开关SW4的输入端连接,第十三电阻R13的另一端接地,第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4的输出端连接,连接点为第一分压电路的第二输出端;
第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4的开关状态由控制模块提供的开关控制信号所确定。
在一个实施例中,第二调整电路包括第三运算放大器OP3、第十二晶体管Q12和第二分压电路,其中:
第三运算放大器OP3的负端接收带隙基准电压Vbg,第三运算放大器OP3的正端与第二分压电路的第一输出端连接,第三运算放大器OP3的输出端与第十二晶体管Q12的栅极连接,第十二晶体管Q12的源极接电源,第十二晶体管Q12的漏极与第二分压电路的输入端连接,第二分压电路的第二输出端提供调整后的基准电压Vbg_。
在一个实施例中,第二分压电路包括第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第五开关SW5、第六开关SW6、第七开关SW7和第八开关SW8,其中:
第十四电阻R14的一端与第五开关SW5的输入端连接,连接点为第二分压电路的输入端;第十四电阻R14的另一端与第十五电阻R15的一端、第六开关SW6的输入端连接,连接点为第二分压电路的第一输出端,第十五电阻R15的另一端与第十六电阻R16的一端、第七开关SW7的输入端连接,第十六电阻R16的另一端与第十七电阻R17的一端、第八开关SW8的输入端连接,第十七电阻R17的另一端接地,第五开关SW5、第六开关SW6、第七开关SW7和第八开关SW8的输出端连接,连接点为第二分压电路的第二输出端;
第五开关SW5、第六开关SW6、第七开关SW7和第八开关SW8的开关状态由控制模块提供的开关控制信号所确定。
在一个实施例中,反馈电流生成电路包括镜像电流源电路、第四电阻R4、第七晶体管Q7、第八晶体管Q8、第九晶体管Q9和第十晶体管Q10,其中:
镜像电流源电路的输入端为反馈电流生成电路的输入端,镜像电流源电路的输出端与第四电阻R4的一端、第七晶体管Q7的栅极和第九晶体管Q9的栅极连接,第四电阻R4的另一端与第七晶体管Q7的漏极、第八晶体管Q8的栅极和第十晶体管Q10的栅极连接,第七晶体管Q7的源极与第八晶体管Q8的漏极连接,第九晶体管Q9的源极与第十晶体管Q10的漏极连接,第八晶体管Q8的源极和第十晶体管Q10的源极接地,第九晶体管Q9的漏极作为反馈电流生成电路的输出端与偏置电压输出电路的输入端连接。
在一个实施例中,镜像电流源电路包括第五晶体管Q5、第六晶体管Q6、第十三晶体管Q13和第十四晶体管Q14、第九开关SW9、第十开关SW10和第十一开关SW11,其中:
第五晶体管Q5的栅极分别与第五晶体管Q5的漏极、第六晶体管Q6的栅极、第十三晶体管Q13的栅极和第十四晶体管Q14的栅极连接,连接点为镜像电流源电路的输入端,第五晶体管Q5的源极、第六晶体管Q6的源极、第十三晶体管Q13的源极和第十四晶体管Q14的源极接电源,第六晶体管Q6的漏极与第九开关SW9的输入端连接,第十三晶体管Q13的漏极与第十开关SW10的输入端连接,第十四晶体管Q14的漏极与第十一开关SW11的输入端连接,第九开关SW9的输出端、第十开关SW10的输出端和第十一开关SW11的输出端连接,连接点为镜像电流源电路的输出端。
在一个实施例中,功率放大模块采用GaAs pHEMT工艺制造,控制模块采用CMOS工艺或SOI工艺制造;功率放大模块和控制模块中的管芯通过系统级封装SIP封装于同一芯片中。
通过以下参照附图对本发明的示例性实施例的详细描述,本发明的其它特征及其优点将会变得清楚。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中GSM功率放大器的功率控制方案示意图。
图2为现有技术中射频功率放大器电路示意图。
图3为本发明射频功率放大器一个实施例的示意图。
图4为本发明共源共栅功率放大器一个实施例的示意图。
图5为图4所示功率放大器的Pout-Vg2曲线示意图。
图6为本发明射频功率放大器另一实施例的示意图。
图7为本发明射频功率放大器又一实施例的示意图。
图8为本发明控制模块一个实施例的示意图。
图9为本发明反馈电流生成电路一个实施例的示意图。
图10为本发明偏置电压输出电路一个实施例的示意图。
图11为本发明偏置电压输出电路另一实施例的示意图。
图12为本发明系统功率控制电压调整电路一个实施例的示意图。
图13为本发明带隙基准电压调整电路一个实施例的示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的,决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时,应当明白,为了便于描述,附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论,但在适当情况下,所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中,任何具体值应被解释为仅仅是示例性的,而不是作为限制。因此,示例性实施例的其它示例可以具有不同的值。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。
图3为本发明射频功率放大器一个实施例的示意图。如图3所示,射频功率放大器可包括功率放大模块31和控制模块32,功率放大模块31中包括功率放大电路311和镜像电流生成电路312,控制模块32与功率放大电路311和镜像电流生成电路312连接,功率放大电路311和镜像电流生成电路312连接。其中:
功率放大电路311用于根据控制模块提供的偏置电压对输入信号RFin进行功率放大,以生成输出信号RFout。
可选地,功率放大电路311可为共源共栅功率放大器。由于共源共栅结构相比单晶体管共源结构具有更高的功率增益和更高的反向隔离度,还具有更高的击穿电压,因此允许射频功率放大器有更高的工作电压。
镜像电流生成电路312用于根据功率放大电路中的工作电流生成相应的镜像电流。
控制模块32用于给功率放大电路311提供偏置电压,并根据镜像电流调整提供给功率放大电路的偏置电压。
可选地,功率放大模块31采用GaAs pHEMT工艺制造,控制模块32采用CMOS工艺或SOI工艺制造。功率放大模块31和控制模块32中的管芯通过系统级封装SIP封装于同一芯片中。
其中,基于GaAs材料的pHEMT工艺,可使射频功率放大器具有较高的击穿电压和载流子迁移速率。通过SIP封装,可进一步提高射频功率放大器的集成度。
基于本发明上述实施例提供的射频功率放大器,通过利用功率放大器工作电流的反馈,对提供给功率放大器的偏置电压进行动态调整,从而能够保证晶体管的工作安全,同时能够使得射频功率放大器在设计上更加灵活。
在一个实施例中,若选取功率放大电路为共源共栅功率放大器,则控制模块32提供的偏置电压包括第一偏置电压Vg1和第二偏置电压Vg2,控制模块32具体根据镜像电流调整第二偏置电压Vg2。
图4为本发明所采用的共源共栅功率放大器示意图。其中共源共栅功率放大器包括第一晶体管Q1、第二晶体管Q2,第一电阻R1、第二电阻R2、扼流电感L1,输入匹配网络和输出匹配网络,其中:
第一电阻R1的一端与第一晶体管Q1的栅极连接,第一电阻R1的另一端接收第一偏置电压Vg1,第一晶体管Q1的源极接地,第一晶体管Q1的漏极与第二晶体管Q2的源极连接;第二晶体管Q2的栅极与第二电阻R2的一端连接,第二电阻R2的另一端接收第二偏置电压Vg2,第二晶体管Q2的漏极与扼流电感L1的一端连接,扼流电感L1的另一端接电源。此外,C1为扼流电感L1的去偶电容,C2为第二晶体管Q2栅极偏置的去耦电容。
第一晶体管Q1的栅极还与输入匹配网络401连接,以便从输入匹配网络的输入端接收输入信号RFin,第二晶体管Q2的漏极还与输出匹配网络402连接,以便通过输出匹配网络的输出端输出信号RFout。
如图5所示,对于采用图4所示结构的射频功率放大器,其输出功率Pout与共栅极晶体管Q2的栅极偏置电压Vg2呈单调上升关系,并具有30dB以上的动态范围。因此,在上述射频功率放大器中,可以通过控制共栅极的栅极偏置电压Vg2的方式来控制射频功率放大器的输出功率。
需要说明的是,图4所示为单级射频功率放大器,在实际应用中可以根据对功率及增益的具体需求采用相同的拓扑结构设计多级功率放大器,并且多级功率放大器也保持相似的Pout-Vg2特性。由于这是本领域技术人员所了解的,因此这里不展开描述。
图6为本发明射频功率放大器另一实施例的示意图。如图6所示,Q1和Q2组成了共源共栅结构的功率放大器,其中,第一电阻R1的一端与第一晶体管Q1的栅极连接,第一电阻R1的另一端接收第一偏置电压Vg1,第一晶体管Q1的源极接地,第一晶体管Q1的漏极与第二晶体管Q2的源极连接;第二晶体管Q2的栅极与第二电阻R2的一端连接,第二电阻R2的另一端接收第二偏置电压Vg2,第二晶体管Q2的漏极与扼流电感L1的一端连接,扼流电感L1的另一端接电源。第一晶体管Q1的栅极还与输入匹配网络连接,以便从输入匹配网络的输入端接收输入信号RFin,第二晶体管Q2的漏极还与输出匹配网络连接,以便通过输出匹配网络的输出端输出信号RFout。其中C3为所述扼流电感L1的去耦电容,电容C1,C2分别为共栅级晶体管Q2的去耦电容。
镜像电流生成电路包括第三晶体管Q3和第三电阻R3,其中:
第三晶体管Q3的源极接地,第三晶体管Q3的漏极作为镜像电流生成电路的输出端与控制模块的输入端连接,第三晶体管Q3的栅极与第三电阻R3的一端连接,第三电阻R3的另一端与共源共栅功率放大器中的第一电阻R1的一端连接,连接点接收第一偏置电压Vg1。
在图6中,由于晶体管Q1和Q3的栅极相连,使得晶体管Q1与Q3呈现镜像电流关系。也就是说,若当前晶体管Q1的工作电流为I1,则在晶体管Q3上会出现镜像电流I2。控制模块提供Vg1,Vg2电压,并根据反馈的镜像电流I2对Vg2进行调整,从而实现功率控制的目的,同时,通过闭环功率控制,使控制系统更稳定。
可选地,在功率放大模块中可包括多个共源共栅功率放大器。其中对于每个共源共栅功率放大器,在栅极偏置电阻的一端与接收第一偏置电压Vg1的连接点之间的线路上设有开关,开关的开关状态由控制模块提供的开关控制信号所确定。
作为示例,如图7所示,在功率放大模块中包括了两个共源共栅功率放大器,晶体管Q1和Q2组成了共源共栅晶体管结构,晶体管Q21和Q22也组成了共源共栅晶体管结构。
在图7中,晶体管Q1和Q2组成的共源共栅晶体管结构与图6所示的晶体管Q1和Q2组成的共源共栅晶体管结构相同,例如可作为GSM低频段射频功率放大器的功率放大器件。而Q21和Q22组成的共源共栅结构的功率放大器可作为GSM高频段射频功率放大器的功率放大器件。
具体地,在Q21和Q22组成的共源共栅结构的功率放大器中,电阻R21的一端与晶体管Q21的栅极连接,电阻R21的另一端接收第一偏置电压Vg1,晶体管Q21的源极接地,晶体管Q21的漏极与晶体管Q22的源极连接;晶体管Q22的栅极与电阻R2的一端连接,电阻R2的另一端接收第二偏置电压Vg2,晶体管Q22的漏极与扼流电感L2的一端连接,扼流电感L2的另一端接电源。晶体管Q21的栅极还与输入匹配网络连接,以便从输入匹配网络的输入端接收输入信号RFin_HB,第二晶体管Q2的漏极还与输出匹配网络连接,以便通过输出匹配网络的输出端输出信号RFout_HB。其中C3为扼流电感L2的去耦电容。
同时,在电阻R1与接收第一偏置电压Vg1的连接点之间的线路上设有开关SW21,在电阻R21与接收第一偏置电压Vg1的连接点之间的线路上设有开关SW22。通过控制开关SW21和SW22的开关状态,可使得晶体管Q3与晶体管Q1或与晶体管Q21呈现镜像电流关系。从而可通过一套射频功率控制电路针对不同的射频功率放大电路进行控制。
图8为本发明控制模块一个实施例的示意图。如图8所示,控制模块包括反馈电流生成电路801和偏置电压输出电路802。其中:
反馈电流生成电路801的输入端与镜像电流生成电路的输出端(如图7中晶体管Q3的漏极)连接,用于根据镜像电流生成电路生成的镜像电流生成反馈电流。
偏置电压输出电路802的输入端与反馈电流生成电路801的输出端连接,用于根据反馈电流、系统功率控制电压Vramp和带隙基准电压Vbg输出第二偏置电压Vg2。
其中,偏置电压输出电路802在系统功率控制电压Vramp与带隙基准电压Vbg的比值大于预定值时输出第二偏置电压Vg2,其中第二偏置电压Vg2随着系统功率控制电压Vramp的增大而增大,第二偏置电压Vg2随着镜像电流的增大而减小。
图9为本发明反馈电流生成电路一个实施例的示意图。如图9所示,反馈电流生成电路包括镜像电流源电路901、第四电阻R4、第七晶体管Q7、第八晶体管Q8、第九晶体管Q9和第十晶体管Q10,其中:
镜像电流源电路901的输入端为反馈电流生成电路的输入端,镜像电流源电路901的输出端与第四电阻R4的一端、第七晶体管Q7的栅极和第九晶体管Q9的栅极连接,第四电阻R4的另一端与第七晶体管Q7的漏极、第八晶体管Q8的栅极和第十晶体管Q10的栅极连接,第七晶体管Q7的源极与第八晶体管Q8的漏极连接,第九晶体管Q9的源极与第十晶体管Q10的漏极连接,第八晶体管Q8的源极和第十晶体管Q10的源极接地,第九晶体管Q9的漏极作为反馈电流生成电路的输出端与偏置电压输出电路的输入端连接。
其中,镜像电流源电路901具体包括第五晶体管Q5、第六晶体管Q6、第十三晶体管Q13和第十四晶体管Q14、第九开关SW9、第十开关SW10和第十一开关SW11,其中:
第五晶体管Q5的栅极分别与第五晶体管Q5的漏极、第六晶体管Q6的栅极、第十三晶体管Q13的栅极和第十四晶体管Q14的栅极连接,连接点为镜像电流源电路的输入端,第五晶体管Q5的源极、第六晶体管Q6的源极、第十三晶体管Q13的源极和第十四晶体管Q14的源极接电源,第六晶体管Q6的漏极与第九开关SW9的输入端连接,第十三晶体管Q13的漏极与第十开关SW10的输入端连接,第十四晶体管Q14的漏极与第十一开关SW11的输入端连接,第九开关SW9的输出端、第十开关SW10的输出端和第十一开关SW11的输出端连接,连接点为镜像电流源电路的输出端。
需要说明的是,作为示例,这里仅给出了三个开关。本领域技术人员可以了解的是,可根据需要对相应的晶体管及开关数目进行调整。
图10为本发明偏置电压输出电路一个实施例的示意图。如图10所示,偏置电压输出电路包括第一运算放大器OP1和第四晶体管Q4,其中:
第四晶体管Q4的栅极与第一运算放大器OP1的输出端连接,第四晶体管Q4的源极接电源,第四晶体管Q4的漏极与第九电阻R9的一端连接,以作为输出第二偏置电压Vg2的输出端;第九电阻R9的另一端分别与第一运算放大器OP1的正端、第七电阻R7和第八电阻R8的一端连接,第七电阻R7的另一端接收带隙基准调整电压Vbg;第一运算放大器OP1的负端分别与第五电阻R5、第六电阻R6的一端连接,连接点为偏置电压输出电路的输入端,第五电阻R5的另一端接收系统功率控制电压Vramp,第六电阻R6的另一端和第八电阻R8的另一端接地。
结合图6、图9和图10所示实施例,通过分析电路中各重要节点的电压及电流所满足的关系,可以得到偏置电压Vg2的表达式为:
其中,涉及的参数N1、N2、N3分别为:
因此,可调整适当的电阻比例及Vbg的大小,对运算放大器OP1的开启电压进行调整,例如,可通过调整相应的电阻比例及Vbg值,将开启电压控制在0.2V左右。
通过上述公式还可以发现,对于一个稳定的电路系统,当电阻及晶体管的尺寸确定时,Vg2的电压会由Vramp及电流I1的大小决定,由公式可以看出,电流I1与Vg2呈现负系数关系,因此当电流过大时,可以适当降低Vg2的电压,使得系统更稳定,比例系数由相应的晶体管比例N1,N2,N3决定(其中N2的大小可以通过开关来控制)。
同时,还可通过该公式发现,Vg2与Vramp是线性关系,因此通过调整Vramp可对该线性关系的斜率进行调整。同时通过调节开关SW9、SW10和SW11,可调整该线性关系的截距。
通过调整Vramp和Vbg,可实现灵活、精确的GSM功率控制。
图11为本发明偏置电压输出电路另一实施例的示意图。与图10所示实施例相比,在图11所示实施例中,偏置电压输出电路还包括第一调整电路和第二调整电路(未示出)。其中:
第一调整电路将系统功率控制电压Vramp进行调整,并将调整后的控制电压Vramp_提供给第五电阻R5。
第二调整电路将带隙基准电压Vbg进行调整,并将调整后的基准电压Vbg_提供给第七电阻R7。
在实际电路中,在电路开启的初期,输出功率随温度的变化偏差较大,为了避免这一现象的发生,可以将带有温度系数的电压连入Vbg_。具体来说,控制模块可以通过其温度测试电路、电压测试电路测试得到芯片的温度以及电源电压,相应地调整其产生的参考电压Vbg的电压值,从而相应地对功率控制曲线的开启电压进行调整,达到温度补偿和电源电压补偿的目的。
如图12所示,第一调整电路可包括低通滤波器1201、第二运算放大器OP2、第十一晶体管Q11和第一分压电路1202,其中:
低通滤波器1201的输入端接收系统功率控制电压Vramp,低通滤波器1202的输出端与第二运算放大器OP2的负端连接,第二运算放大器OP2的正端与第一分压电路1202的第一输出端连接,第二运算放大器OP2的输出端与第十一晶体管Q11的栅极连接,第十一晶体管Q11的源极接电源,第十一晶体管Q11的漏极与第一分压电路的输入端连接,第一分压电路1202的第二输出端提供控制电压Vramp_。
其中,如图12所示,低通滤波器1201可包括电阻R21和电容C21,电阻21的一端作为低通滤波器1201的输入端接收Vramp,电阻21的另一端和电容C21的一端连接,连接点为低通滤波器1201的输出端,电容C21的另一端接地。
可选地,第一分压电路1202可包括第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4,其中:
第十电阻R10的一端与第一开关SW1的输入端连接,连接点为第一分压电路的输入端;第十电阻R10的另一端与第十一电阻R11的一端、第二开关SW2的输入端连接,连接点为第一分压电路的第一输出端,第十一电阻R11的另一端与第十二电阻R12的一端、第三开关SW3的输入端连接,第十二电阻R12的另一端与第十三电阻R13的一端、第四开关SW4的输入端连接,第十三电阻R13的另一端接地,第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4的输出端连接,连接点为第一分压电路的第二输出端。
第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4的开关状态由控制模块提供的开关控制信号所确定。
作为示例,这里仅给出了四个开关,本领域技术人员可以了解的是,可根据需要对相应的电阻和开关进行相应调整。
如图13所示,第一调整电路可包括第三运算放大器OP3、第十二晶体管Q12和第二分压电路1301,其中:
第三运算放大器OP3的负端接收带隙基准电压Vbg,第三运算放大器OP3的正端与第二分压电路1301的第一输出端连接,第三运算放大器OP3的输出端与第十二晶体管Q12的栅极连接,第十二晶体管Q12的源极接电源,第十二晶体管Q12的漏极与第二分压电路1301的输入端连接,第二分压电路1301的第二输出端提供调整后的基准电压Vbg_。
可选地,第二分压电路包括第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第五开关SW5、第六开关SW6、第七开关SW7和第八开关SW8,其中:
第十四电阻R14的一端与第五开关SW5的输入端连接,连接点为第二分压电路的输入端;第十四电阻R14的另一端与第十五电阻R15的一端、第六开关SW6的输入端连接,连接点为第二分压电路的第一输出端,第十五电阻R15的另一端与第十六电阻R16的一端、第七开关SW7的输入端连接,第十六电阻R16的另一端与第十七电阻R17的一端、第八开关SW8的输入端连接,第十七电阻R17的另一端接地,第五开关SW5、第六开关SW6、第七开关SW7和第八开关SW8的输出端连接,连接点为第二分压电路的第二输出端;
第五开关SW5、第六开关SW6、第七开关SW7和第八开关SW8的开关状态由控制模块提供的开关控制信号所确定。
作为示例,这里仅给出了四个开关,本领域技术人员可以了解的是,可根据需要对相应的电阻和开关进行相应调整。
此外,根据本申请的上述实施例,本领域技术人员可以了解到,射频功率放大器可采用多级功率放大电路结构,而并非仅适用于单级功率放大。
同时,射频功率放大器的射频放大器件由GaAs pHEMT工艺实现,但也可采用CMOS工艺、SOI工艺、MOSFET等工艺的实现。同时,考虑到CMOS工艺或SOI工艺相对于GaAs pHEMT工艺来说晶体管具有较低的击穿电压,可以采用更多层级的晶体管堆叠在所述共源共栅晶体管结构之上,以达到CMOS或SOI晶体管器件的安全工作范围。
此外,在本发明的上述实施例中,功率放大器采用了单端输入、单端输出的结构;在实际应用中,还可以基于本发明所述的功率放大器结构扩展到采用差分结构、90度功率合成等多端输入、多端输出的结构,由于这是本领域技术人员所了解的,因此这里不展开描述。
本发明的描述是为了示例和描述起见而给出的,而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理和实际应用,并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。
Claims (15)
1.一种射频功率放大器,其特征在于,包括功率放大模块和控制模块,功率放大模块中包括功率放大电路和镜像电流生成电路,控制模块与功率放大电路和镜像电流生成电路连接,其中:
功率放大电路,用于根据控制模块提供的第一偏置电压Vg1和第二偏置电压Vg2对输入信号RFin进行功率放大,以生成输出信号Rfout;
镜像电流生成电路与功率放大电路连接,用于根据功率放大电路中的工作电流生成相应的镜像电流;
控制模块,用于给功率放大电路提供偏置电压,并根据所述镜像电流调整提供给功率放大电路的第二偏置电压Vg2;
其中,控制模块包括反馈电流生成电路和偏置电压输出电路,反馈电流生成电路的输入端与镜像电流生成电路的输出端连接,用于根据镜像电流生成电路生成的镜像电流生成反馈电流,偏置电压输出电路的输入端与反馈电流生成电路的输出端连接,用于根据反馈电流、系统功率控制电压Vramp和带隙基准电压Vbg输出第二偏置电压Vg2。
2.根据权利要求1所述的射频功率放大器,其特征在于,
所述功率放大电路为共源共栅功率放大器。
3.根据权利要求2所述的射频功率放大器,其特征在于,共源共栅功率放大器包括第一晶体管Q1、第二晶体管Q2,第一电阻R1、第二电阻R2、扼流电感L1,输入匹配网络和输出匹配网络,其中:
第一电阻R1的一端与第一晶体管Q1的栅极连接,第一电阻R1的另一端接收第一偏置电压Vg1,第一晶体管Q1的源极接地,第一晶体管Q1的漏极与第二晶体管Q2的源极连接;第二晶体管Q2的栅极与第二电阻R2的一端连接,第二电阻R2的另一端接收第二偏置电压Vg2,第二晶体管Q2的漏极与扼流电感L1的一端连接,扼流电感L1的另一端接电源;
第一晶体管Q1的栅极还与输入匹配网络连接,以便从输入匹配网络的输入端接收输入信号RFin,第二晶体管Q2的漏极还与输出匹配网络连接,以便通过输出匹配网络的输出端输出信号RFout。
4.根据权利要求3所述的射频功率放大器,其特征在于,镜像电流生成电路包括第三晶体管Q3和第三电阻R3,其中:
第三晶体管Q3的源极接地,第三晶体管Q3的漏极作为镜像电流生成电路的输出端与控制模块的输入端连接,第三晶体管Q3的栅极与第三电阻R3的一端连接,第三电阻R3的另一端与第一电阻R1的另一端连接,连接点接收第一偏置电压Vg1。
5.根据权利要求4所述的射频功率放大器,其特征在于,
功率放大模块中包括多个所述共源共栅功率放大器;
其中对于每个所述共源共栅功率放大器,在第一电阻R1另一端与接收第一偏置电压Vg1的连接点之间设有开关,所述开关的开关状态由控制模块提供的开关控制信号所确定。
6.根据权利要求2-5中任一项所述的射频功率放大器,其特征在于,
偏置电压输出电路在系统功率控制电压Vramp与带隙基准电压Vbg的比值大于预定值时输出第二偏置电压Vg2,其中第二偏置电压Vg2随着系统功率控制电压Vramp的增大而增大,第二偏置电压Vg2随着镜像电流的增大而减小。
7.根据权利要求6所述的射频功率放大器,其特征在于,偏置电压输出电路包括第一运算放大器OP1和第四晶体管Q4,其中:
第四晶体管Q4的栅极与第一运算放大器OP1的输出端连接,第四晶体管Q4的源极接电源,第四晶体管Q4的漏极与第九电阻R9的一端连接,以作为输出第二偏置电压Vg2的输出端;第九电阻R9的另一端分别与第一运算放大器OP1的正端、第七电阻R7和第八电阻R8的一端连接,第七电阻R7的另一端接收带隙基准调整电压Vbg;第一运算放大器OP1的负端分别与第五电阻R5、第六电阻R6的一端连接,连接点为偏置电压输出电路的输入端,第五电阻R5的另一端接收系统功率控制电压Vramp,第六电阻R6的另一端和第八电阻R8的另一端接地。
8.根据权利要求7所述的射频功率放大器,其特征在于,偏置电压输出电路还包括第一调整电路和第二调整电路,其中:
第一调整电路,用于将系统功率控制电压Vramp进行调整,并将调整后的控制电压Vramp_提供给所述第五电阻R5的另一端;
第二调整电路,用于将带隙基准电压Vbg进行调整,并将调整后的基准电压Vbg_提供给所述第七电阻R7的另一端。
9.根据权利要求8所述的射频功率放大器,其特征在于,第一调整电路包括低通滤波器、第二运算放大器OP2、第十一晶体管Q11和第一分压电路,其中:
低通滤波器的输入端接收系统功率控制电压Vramp,低通滤波器的输出端与第二运算放大器OP2的负端连接,第二运算放大器OP2的正端与第一分压电路的第一输出端连接,第二运算放大器OP2的输出端与第十一晶体管Q11的栅极连接,第十一晶体管Q11的源极接电源,第十一晶体管Q11的漏极与第一分压电路的输入端连接,第一分压电路的第二输出端提供控制电压Vramp_。
10.根据权利要求9所述的射频功率放大器,其特征在于,第一分压电路包括第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4,其中:
第十电阻R10的一端与第一开关SW1的输入端连接,连接点为第一分压电路的输入端;第十电阻R10的另一端与第十一电阻R11的一端、第二开关SW2的输入端连接,连接点为第一分压电路的第一输出端,第十一电阻R11的另一端与第十二电阻R12的一端、第三开关SW3的输入端连接,第十二电阻R12的另一端与第十三电阻R13的一端、第四开关SW4的输入端连接,第十三电阻R13的另一端接地,第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4的输出端连接,连接点为第一分压电路的第二输出端;
第一开关SW1、第二开关SW2、第三开关SW3和第四开关SW4的开关状态由控制模块提供的开关控制信号所确定。
11.根据权利要求8所述的射频功率放大器,其特征在于,第二调整电路包括第三运算放大器OP3、第十二晶体管Q12和第二分压电路,其中:
第三运算放大器OP3的负端接收带隙基准电压Vbg,第三运算放大器OP3的正端与第二分压电路的第一输出端连接,第三运算放大器OP3的输出端与第十二晶体管Q12的栅极连接,第十二晶体管Q12的源极接电源,第十二晶体管Q12的漏极与第二分压电路的输入端连接,第二分压电路的第二输出端提供调整后的基准电压Vbg_。
12.根据权利要求11所述的射频功率放大器,其特征在于,第二分压电路包括第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第五开关SW5、第六开关SW6、第七开关SW7和第八开关SW8,其中:
第十四电阻R14的一端与第五开关SW5的输入端连接,连接点为第二分压电路的输入端;第十四电阻R14的另一端与第十五电阻R15的一端、第六开关SW6的输入端连接,连接点为第二分压电路的第一输出端,第十五电阻R15的另一端与第十六电阻R16的一端、第七开关SW7的输入端连接,第十六电阻R16的另一端与第十七电阻R17的一端、第八开关SW8的输入端连接,第十七电阻R17的另一端接地,第五开关SW5、第六开关SW6、第七开关SW7和第八开关SW8的输出端连接,连接点为第二分压电路的第二输出端;
第五开关SW5、第六开关SW6、第七开关SW7和第八开关SW8的开关状态由控制模块提供的开关控制信号所确定。
13.根据权利要求2-5中任一项所述的射频功率放大器,其特征在于,反馈电流生成电路包括镜像电流源电路、第四电阻R4、第七晶体管Q7、第八晶体管Q8、第九晶体管Q9和第十晶体管Q10,其中:
镜像电流源电路的输入端为反馈电流生成电路的输入端,镜像电流源电路的输出端与第四电阻R4的一端、第七晶体管Q7的栅极和第九晶体管Q9的栅极连接,第四电阻R4的另一端与第七晶体管Q7的漏极、第八晶体管Q8的栅极和第十晶体管Q10的栅极连接,第七晶体管Q7的源极与第八晶体管Q8的漏极连接,第九晶体管Q9的源极与第十晶体管Q10的漏极连接,第八晶体管Q8的源极和第十晶体管Q10的源极接地,第九晶体管Q9的漏极作为反馈电流生成电路的输出端与偏置电压输出电路的输入端连接。
14.根据权利要求13所述的射频功率放大器,其特征在于,镜像电流源电路包括第五晶体管Q5、第六晶体管Q6、第十三晶体管Q13和第十四晶体管Q14、第九开关SW9、第十开关SW10和第十一开关SW11,其中:
第五晶体管Q5的栅极分别与第五晶体管Q5的漏极、第六晶体管Q6的栅极、第十三晶体管Q13的栅极和第十四晶体管Q14的栅极连接,连接点为镜像电流源电路的输入端,第五晶体管Q5的源极、第六晶体管Q6的源极、第十三晶体管Q13的源极和第十四晶体管Q14的源极接电源,第六晶体管Q6的漏极与第九开关SW9的输入端连接,第十三晶体管Q13的漏极与第十开关SW10的输入端连接,第十四晶体管Q14的漏极与第十一开关SW11的输入端连接,第九开关SW9的输出端、第十开关SW10的输出端和第十一开关SW11的输出端连接,连接点为镜像电流源电路的输出端。
15.根据权利要求2-5中任一项所述的射频功率放大器,其特征在于,功率放大模块采用GaAs pHEMT工艺制造,控制模块采用CMOS工艺或SOI工艺制造;功率放大模块和控制模块中的管芯通过系统级封装SIP封装于同一芯片中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710049852.3A CN106817093B (zh) | 2017-01-23 | 2017-01-23 | 射频功率放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710049852.3A CN106817093B (zh) | 2017-01-23 | 2017-01-23 | 射频功率放大器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106817093A CN106817093A (zh) | 2017-06-09 |
CN106817093B true CN106817093B (zh) | 2020-07-07 |
Family
ID=59112154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710049852.3A Active CN106817093B (zh) | 2017-01-23 | 2017-01-23 | 射频功率放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106817093B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107154785B (zh) * | 2017-06-29 | 2023-12-01 | 广州慧智微电子股份有限公司 | 一种控制电路、功率放大电路及方法 |
CN108462476B (zh) * | 2018-02-08 | 2022-04-12 | 芯原微电子(上海)股份有限公司 | 一种功率放大器及其功率控制方法 |
CN109068241B (zh) * | 2018-08-27 | 2024-05-03 | 上海艾为电子技术股份有限公司 | 一种数字音频功放系统 |
CN110391589B (zh) * | 2019-07-10 | 2020-10-27 | 光梓信息科技(上海)有限公司 | 一种电流驱动电路及电流控制方法 |
CN110752829B (zh) * | 2019-09-23 | 2023-03-24 | 航天科工微电子系统研究院有限公司 | 应用于5G WiFi通信低噪声放大器的偏置电路、放大器电路 |
CN111030605B (zh) * | 2019-12-19 | 2023-08-29 | 广州慧智微电子股份有限公司 | 一种射频功率放大器的增益压缩补偿电路 |
CN113994590B (zh) * | 2020-04-30 | 2022-10-14 | 新唐科技日本株式会社 | 功率放大装置 |
CN111416604A (zh) * | 2020-05-07 | 2020-07-14 | 深圳青铜剑技术有限公司 | 功率半导体器件开通和关断电压产生电路 |
CN112367055B (zh) * | 2020-10-10 | 2024-06-28 | 广州慧智微电子股份有限公司 | 一种过压保护电路、装置及设备 |
CN113037222B (zh) * | 2021-02-26 | 2023-09-15 | 广州慧智微电子股份有限公司 | 一种偏置电路及放大器 |
CN113381702B (zh) * | 2021-06-16 | 2023-12-05 | 锐迪科创微电子(北京)有限公司 | 低噪声放大器、射频接收机及射频终端 |
CN113346846B (zh) * | 2021-06-18 | 2023-03-24 | 中国电子科技集团公司第二十四研究所 | 基于硅基bjt工艺的射频差分放大器及其增益温度稳定性的提升方法 |
CN113452331A (zh) * | 2021-07-08 | 2021-09-28 | 北京昂瑞微电子技术股份有限公司 | 可控动态偏置功率放大器 |
CN113411054B (zh) * | 2021-08-19 | 2021-11-19 | 深圳飞骧科技股份有限公司 | 射频放大器及其输出1dB压缩点动态调整电路 |
CN113411055B (zh) * | 2021-08-19 | 2021-12-28 | 深圳飞骧科技股份有限公司 | 偏置电流控制装置、射频放大器、电子设备及芯片 |
CN113589876B (zh) * | 2021-08-23 | 2023-12-15 | 深圳昂瑞微电子技术有限公司 | 功率控制电路 |
CN114531121B (zh) * | 2022-04-24 | 2022-08-16 | 成都嘉纳海威科技有限责任公司 | 一种对温度不敏感的线性功率放大器 |
CN114944819B (zh) * | 2022-05-16 | 2023-02-10 | 广东工业大学 | 一种用于射频功率放大器的偏置电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1961477A (zh) * | 2004-04-08 | 2007-05-09 | 硅锗半导体(美国)公司 | 射频放大器的自动电流减少偏置技术 |
CN101656514A (zh) * | 2009-09-07 | 2010-02-24 | 东南大学 | 一种基于匹配共享增益可控的并联型射频功率放大器 |
CN104716905A (zh) * | 2015-04-01 | 2015-06-17 | 宜确半导体(苏州)有限公司 | 一种效率提高的共源共栅射频功率放大器 |
CN104779920A (zh) * | 2015-05-08 | 2015-07-15 | 宜确半导体(苏州)有限公司 | 基于闭环功率控制的共源共栅射频功率放大器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7459970B2 (en) * | 2006-01-11 | 2008-12-02 | Sirf Technology, Inc. | Method and apparatus for optimizing power dissipation in a low noise amplifier |
-
2017
- 2017-01-23 CN CN201710049852.3A patent/CN106817093B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1961477A (zh) * | 2004-04-08 | 2007-05-09 | 硅锗半导体(美国)公司 | 射频放大器的自动电流减少偏置技术 |
CN101656514A (zh) * | 2009-09-07 | 2010-02-24 | 东南大学 | 一种基于匹配共享增益可控的并联型射频功率放大器 |
CN104716905A (zh) * | 2015-04-01 | 2015-06-17 | 宜确半导体(苏州)有限公司 | 一种效率提高的共源共栅射频功率放大器 |
CN104779920A (zh) * | 2015-05-08 | 2015-07-15 | 宜确半导体(苏州)有限公司 | 基于闭环功率控制的共源共栅射频功率放大器 |
Also Published As
Publication number | Publication date |
---|---|
CN106817093A (zh) | 2017-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106817093B (zh) | 射频功率放大器 | |
CN101222209B (zh) | 可编程增益放大器的动态补偿方法与相关装置 | |
CN107786173B (zh) | 功率放大电路 | |
US20170353162A1 (en) | Power amplification circuit | |
CN108141182B (zh) | 具有共源共栅级和dc偏置调节器的多级放大器 | |
US11038469B2 (en) | Power amplification module | |
CN108141184B (zh) | 线性功率放大器 | |
US20120139636A1 (en) | Power Amplifier System with a Current Bias Signal Path | |
JP2005526412A (ja) | 能動バイアス回路 | |
US20180254745A1 (en) | Stacked Power Amplifier Power Control | |
CN105897201B (zh) | 一种gsm射频功率放大器 | |
JP3556577B2 (ja) | インピーダンス変換回路 | |
CN106992757A (zh) | 一种射频功率放大器电路 | |
JP2021005818A (ja) | 電力増幅回路 | |
CN111541428A (zh) | 高频放大电路及半导体装置 | |
WO2014083876A1 (ja) | 電力増幅回路及び電力増幅モジュール | |
US11114982B2 (en) | Power amplifier circuit | |
CN210183292U (zh) | 带内置负反馈的跟随器电路结构 | |
JP5694035B2 (ja) | 電力増幅器および通信装置 | |
US20140285266A1 (en) | Amplification device and transmitter | |
Van de Plassche | A wide-band operational amplifier with a new output stage and a simple frequency compensation | |
WO2022249955A1 (ja) | 送信回路 | |
US20090027112A1 (en) | Controllable precision transconductance | |
TWI775374B (zh) | 閉迴路開關控制系統、用於將開關之阻抗調節至參考阻抗之控制單元、以及用於控制開關之阻抗之方法 | |
WO2021235140A1 (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |