CN106992757A - 一种射频功率放大器电路 - Google Patents

一种射频功率放大器电路 Download PDF

Info

Publication number
CN106992757A
CN106992757A CN201710224888.0A CN201710224888A CN106992757A CN 106992757 A CN106992757 A CN 106992757A CN 201710224888 A CN201710224888 A CN 201710224888A CN 106992757 A CN106992757 A CN 106992757A
Authority
CN
China
Prior art keywords
transistor
power amplifier
circuit
power
power control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710224888.0A
Other languages
English (en)
Inventor
贲志红
黄清华
刘海玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ideal Semiconductor (suzhou) Co Ltd
Original Assignee
Ideal Semiconductor (suzhou) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ideal Semiconductor (suzhou) Co Ltd filed Critical Ideal Semiconductor (suzhou) Co Ltd
Priority to CN201710224888.0A priority Critical patent/CN106992757A/zh
Publication of CN106992757A publication Critical patent/CN106992757A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请提供一种射频功率放大器电路,包括:射频功率放大电路,用于将输入射频功率放大电路的信号功率放大并输出;功率控制曲线斜率调整电路,用于调整射频功率放大电路的功率控制曲线的斜率;功率控制曲线截距调整电路,用于调整射频功率放大电路的功率控制曲线的截距;功率控制曲线斜率调整电路的输出端与功率控制曲线截距调整电路的输入端相连,功率控制曲线截距调整电路的输出端与射频功率放大电路的输入端相连。仅通过对功率控制器的寄存器进行写入操作,即可实现对射频功率放大器灵活、精确的功率控制,功率控制器管芯的芯片面积较小,从而降低了射频功率放大器电路的整体成本。

Description

一种射频功率放大器电路
技术领域
本发明涉及半导体制作领域,特别涉及一种射频功率放大器电路。
背景技术
射频功率放大器是各种无线通信应用中必不可少的关键部件,用于将收发信机输出的已调制射频信号进行功率放大,以满足无线通信所需的射频信号的功率要求。射频功率放大器属于大信号器件,因此要求用于制造射频功率放大器的半导体器件具有高击穿电压、高电流密度等特性。
如图1所示现有技术提供的一种射频功率放大器电路,包括输入匹配网络101、偏置电路102、晶体管103、扼流电感104、去耦电容105和输出匹配网络106,连接关系如图1所示,其中,射频功率放大器的输入信号端口RFin通过输入匹配网络101连接到晶体管103的栅极,晶体管103的漏极还通过输出匹配网络106连接到射频功率放大器的输出信号端口RFout。射频功率放大器的输入信号电压摆幅较低,经过晶体管103功率放大之后,输出信号的电压摆幅大幅提升。例如,如图1中所示,对于一个典型的Class-A/B/AB射频功率放大器,在供电电压VCC下工作,晶体管漏极上的电压摆幅通常可以达到2×VCC。如果射频功率放大器工作于Class-E状态,那么晶体管漏极上的电压摆幅将会更高,达到3.5×VCC以上。由此可见,射频功率放大器中的晶体管上将承受远高于供电电压的摆幅,对晶体管的击穿电压及可靠性提出了很高的要求。选用足够高击穿电压的半导体工艺来制造射频功率放大器,将使得选择余地严重受限,丧失了设计灵活性并将降低集成度。
为了使得较小击穿电压半导体工艺也可以用于制造射频功率放大器,业界通常通过将射频功率放大器电路设计为共源共栅结构来提高器件的击穿电压,以保证晶体管工作于安全区域。现有技术中还包括通过增加功率放大器管芯和功率控制器管芯的方式实现功率控制,从而保证晶体管工作于安全区域的射频功率放大器电路,但是现有技术中的射频功率放大器电路的功率控制还存在性能差、成本高的不足。
因此,如何提供一种具有功率控制且性能高、低成本的射频功率放大器电路成为亟需解决的问题。
发明内容
有鉴于此,本发明提供一种射频功率放大器电路,以解决现有技术中射频功率放大器电路的功率控制存在的性能差、成本高的问题。
为实现上述目的,本发明提供如下技术方案:
一种射频功率放大器电路,包括:
射频功率放大电路,用于将输入所述射频功率放大电路的信号功率放大并输出;
功率控制曲线斜率调整电路,用于调整所述射频功率放大电路的功率控制曲线的斜率;
功率控制曲线截距调整电路,用于调整所述射频功率放大电路的功率控制曲线的截距;
所述功率控制曲线斜率调整电路的输出端与所述功率控制曲线截距调整电路的输入端相连,所述功率控制曲线截距调整电路的输出端与所述射频功率放大电路的输入端相连。
优选地,所述功率控制曲线斜率调整电路包括:第一电阻、第二电阻,第一电容、第一运算放大器和第一晶体管,以及第一开关和至少一个第一重复单元;
其中,所述第一电阻的一端用于接收功率控制信号;
所述第一电阻的另一端连接所述第一电容的一端以及所述第一运算放大器的负输入端,所述第一电容的另一端接地;
所述第一运算放大器的输出端连接所述第一晶体管的栅极;
所述第一晶体管的第一端用于接收电源电压;
所述第一晶体管的第二端连接所述第一开关的一端和所述第二电阻的一端;
所述第一开关和所述第二电阻相连的一端连接所述第一运算放大器的正输入端;
所述第二电阻的另一端作为所述功率控制曲线斜率调整电路的输出端;
所述第一重复单元包括第三电阻和第二开关,所述第二开关的一端连接所述第三电阻的一端作为所述第一重复单元的第一端,所述第三电阻的另一端作为所述第一重复单元的第二端,所述第二开关的另一端作为所述第一重复单元的第三端,第一重复单元的第三端连接所述功率控制曲线斜率调整电路的输出端;
至少一个所述第一重复单元位于所述第一晶体管和所述第一运算放大器的正输入端之间;和/或至少一个所述第一重复单元位于所述第二电阻和地之间。
优选地,所述功率控制曲线斜率调整电路包括三个所述第一重复单元;
第一个所述第一重复单元位于所述第一晶体管和所述第一运算放大器的正输入端之间,且所述第一重复单元的第一端连接所述第一晶体管的第二端,所述第一重复单元的第二端连接所述第一运算放大器的正输入端;
第二个所述第一重复单元的第一端和第三个所述第一重复单元的第二端连接,且第二个所述第一重复单元的第一端连接所述第二电阻的另一端,第三个所述第一重复单元的第二端接地。
优选地,所述功率控制曲线截距调整电路包括:电流源或第四电阻,第二运算放大器、第三运算放大器,第二晶体管、第三晶体管,第五电阻、第六电阻,以及至少一个第二重复单元;
其中,所述第二运算放大器的正输入端用于连接参考电压;
所述第二运算放大器的负输入端连接所述第六电阻的一端,所述第六电阻的另一端接地;
所述第二运算放大器的输出端连接所述第三晶体管的栅极;
所述第三晶体管的第一端连接所述第二晶体管的第二端;
所述第三晶体管的第二端连接所述第二运算放大器的负输入端,以及所述第五电阻的一端;
所述第五电阻的另一端接地;
所述第二晶体管的第一端用于接收所述电源电压;
所述第二晶体管的第二端连接所述第二晶体管的栅极;
所述第二重复单元包括第四晶体管和第三开关,所述第四晶体管的第一端作为所述第二重复单元的第一端,用于接收所述电源电压;所述第四晶体管的第二端连接所述第三开关的一端,所述第三开关的另一端作为所述第二重复单元的第二端,连接至所述第三运算放大器的负输入端,以及所述第六电阻的一端;所述第四晶体管的栅极,作为所述第二重复单元的第三端,连接所述第二晶体管的栅极;
所述第六电阻的另一端连接所述电流源或所述第四电阻的一端;
所述电流源或所述第四电阻的另一端接地;
所述第三运算放大器的正输入端为所述功率控制曲线截距调整电路的输入端;
所述第三运算放大器的输出端作为所述功率控制曲线截距调整电路的输出端。
优选地,所述功率控制曲线截距调整电路包括三个所述第二重复单元;
三个所述第二重复单元的第一端均用于接收所述电源电压;
三个所述第二重复单元的第二端均连接所述第三运算放大器的负输入端;
三个所述第二重复单元的第三端均连接所述第二晶体管的栅极。
优选地,所述射频功率放大电路包括:第五晶体管和射频功率放大器;
所述第五晶体管的第一端用于接收所述电源电压;
所述第五晶体管的第二端连接所述电流源或所述第四电阻的一端;
所述第五晶体管的栅极连接所述功率控制曲线截距调整电路的输出端;
所述射频功率放大器包括:共源共栅射频放大电路、第一偏置电路和第二偏置电路;
所述共源共栅射频放大电路包括共栅晶体管和共源晶体管;
所述共栅晶体管的栅极通过所述第二偏置电路连接至所述第五晶体管的栅极,并作为所述射频功率放大电路的输入端。
优选地,所述第一晶体管、所述第二晶体管、所述第四晶体管均为P型MOS管;所述第三晶体管、所述第五晶体管均为N型MOS管。
优选地,所述射频功率放大器为单频共源共栅射频功率放大器。
优选地,所述射频功率放大器为双频共源共栅射频功率放大器。
优选地,所述射频功率放大器电路为采用CMOS工艺、SOI工艺或GaAs pHEMT工艺制作而成的射频功率放大器电路。
经由上述的技术方案可知,本发明提供的射频功率放大器电路包括功率控制曲线斜率调整电路和功率控制曲线截距调整电路,分别用于调整所述射频功率放大电路的功率控制曲线的斜率和截距,仅通过对功率控制器的寄存器进行写入操作,即可实现对射频功率放大器灵活、精确的功率控制,功率控制器管芯的芯片面积较小,从而降低了射频功率放大器电路的整体成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有技术提供的一种射频功率放大器电路;
图2为现有技术提供的一种共源共栅结构的射频功率放大器电路;
图3为现有技术提供的一种采用共源共栅结构的GSM/DCS四频功率放大器电路;
图4为现有技术提供的一种GSM射频功率放大器的Pout-Vramp曲线图;
图5为现有技术提供的一种GSM射频功率放大器电路;
图6为本发明实施例一提供的射频功率放大器电路示意图;
图7为图6所示GSM射频功率放大器的Pout-Vdum曲线图;
图8为本发明实施例二提供的单频射频功率放大器电路示意图;
图9为本发明实施例三提供的单频射频功率放大器电路示意图;
图10为本发明实施例四提供的一种GSM双频射频功率放大器电路示意图;
图11为本发明实施例五提供的一种GSM双频射频功率放大器电路示意图。
具体实施方式
正如背景技术所述,为了使得较小击穿电压半导体工艺也可以用于制造射频功率放大器,业界通常通过将射频功率放大器电路设计为共源共栅结构来提高器件的击穿电压,以保证晶体管工作于安全区域。
具体地,如图2所示,图2为现有技术提供的一种共源共栅结构的射频功率放大器电路;晶体管203和晶体管204为射频功率放大器中实现功率放大的有源器件,在实际中通常采用Si或GaAs工艺制造;射频功率放大器的输入信号端口RFin通过输入匹配网络201连接到晶体管203的栅极;晶体管203的栅极还通过偏置电路202连接到射频功率放大器的偏置电压端口Vbias1;晶体管203的源极连接到地;晶体管203的漏极连接到晶体管204的源极;晶体管204的栅极通过偏置电路205连接到射频功率放大器的偏置电压端口Vbias2;晶体管204的栅极还连接到去耦电容206的一端,去耦电容206的另外一端连接到地;晶体管204的漏极通过扼流电感207连接到射频功率放大器的供电电压端口VCC;供电电压端口VCC还连接到去耦电容208的一端,去耦电容208的另外一端连接到地;晶体管204的漏极还通过输出匹配网络209连接到射频功率放大器的输出信号端口RFout。射频功率放大器的输入信号电压摆幅较低,经过晶体管203及晶体管204功率放大之后,输出信号的电压摆幅大幅提升。在共源共栅结构射频功率放大器中,晶体管203为共源极,晶体管204为共栅极;这样的共源共栅结构相比单晶体管共源结构具有更高的功率增益和更高的反向隔离度;更为重要的是,共源共栅结构比单晶体管共源结构具有更高的击穿电压,允许射频功率放大器有更高的工作电压。
如图2所示,工作于Class-A/AB/B状态的共源共栅结构射频功率放大器,晶体管204漏极的射频电压摆幅为2×VCC,晶体管203漏极的射频电压摆幅则不超过VCC。因此,晶体管203及晶体管204各自漏极与源极之间的电压摆幅都不超过2×VCC,保证了晶体管工作于安全区域。
目前3G和4G移动通信在全世界范围内已经获得越来越多的部署和应用,但是作为部署最广泛和应用最成熟的移动通信标准,2G GSM依然是所有移动终端都需要支持的通信模式。2G GSM通信模式中的上行通信包括4个频段,分别是:GSM850:824-849MHz;GSM900:880-915MHz;DCS1800:1710-1785MHz;PCS1900:1850-1910MHz;通常所有移动终端的功率放大器都需要支持2G GSM通信模式的这4个频段。本领域专业人员易于理解的,由于GSM850频段与GSM900频段相邻,统称为GSM低频段或GSM频段;且DCS1800频段与DCS1900频段相邻,统称为GSM高频段或DCS频段;通常可以采用两个射频功率放大器分别覆盖GSM频段和DCS频段,即一个射频功率放大器覆盖GSM频段824-915MHz,另外一个射频功率放大器覆盖DCS频段1710-1910MHz。并且,两个支持不同频段的射频功率放大器的核心电路可以制造在同一个管芯上,封装在同一个芯片当中,这对于本领域专业人员来说是易于理解的。
如图3所示为一个采用共源共栅结构的GSM/DCS四频功率放大器。由GSM输入匹配网络301、第一偏置电路302、第二偏置电路305、第一晶体管303、第二晶体管304、第一去耦电容307、第一扼流电感308、第二去耦电容309、GSM输出匹配网络310组成GSM频段射频功率放大器电路;由DCS输入匹配网络311、第三偏置电路312、第四偏置电路315、第三晶体管313、第四晶体管314、第三去耦电容317、第二扼流电感318、第四去耦电容319、DCS输出匹配网络320组成DCS频段射频功率放大器电路;功率控制单元306接受来自外部的至少一个控制信号Ctrl,并根据所述至少一个控制信号Ctrl控制第一偏置电路302、第二偏置电路305、第三偏置电路312、第四偏置电路315的输出电压,从而控制了第一晶体管303、第二晶体管304、第三晶体管313、第四晶体管314的工作状态,从而控制了GSM频段功率放大器和DCS频段功率放大器的工作状态。
在GSM蜂窝通信系统中,为提高频谱利用率和减少功率损耗,以及在保持通信链路通话质量的前提下尽可能地控制移动终端和基站的发射功率,从而达到减少链路间相互干扰的目的,需要对移动终端上GSM/DCS射频功率放大器进行功率控制。
在GSM蜂窝通信系统中,可调的输出功率控制信号必须遵循一个叫做“脉冲模板”(Burst Mask)的规范;脉冲模板定义了上升时间、下降时间、持续时间以及可调功率控制信号所对应的功率等级。GSM信号包含8个相等的时隙(time slots),每个时隙内GSM/DCS射频功率放大器的输出功率大小必须遵循脉冲模板的规范。移动终端上的GSM基带控制芯片通过其内部集成的DAC(Digital-to-Analog Converter,数模转换器)产生一个功率可调的信号,通常叫做Vramp,作为GSM/DCS射频功率放大器的功率控制输入信号;Vramp信号的上升时间和下降时间的形状都必须遵循脉冲模板的规范。GSM/DCS射频功率放大器芯片根据Vramp信号的电压幅度大小来决定其输出的射频功率的大小。
如图4所示为一个典型的GSM射频功率放大器输出功率(Pout)与功率控制信号(Vramp)电压的对应曲线,通常Vramp信号的电压范围为0.1V~2.2V,对应的输出功率Pout为0dBm~35dBm。
如图5所示为现有技术中GSM功率放大器的功率控制方案,在GSM射频功率放大器芯片501中,包括了功率放大器管芯502及功率控制器管芯503。功率控制信号Vramp控制功率控制器管芯503上的电路,通过控制PMOS晶体管P1漏极输出的直流电压大小,亦即功率放大器管芯502的工作电压大小,来控制射频功率放大器输出的功率大小。
但在这种控制方式中,射频功率放大器管芯所需的所有工作电流都由PMOS晶体管P1提供,因此,通常PMOS晶体管P1的总栅宽高达20毫米以上,使得功率控制器管芯的芯片面积较大且成本较高;同时,由于PMOS晶体管P1导通电阻的影响,GSM射频功率放大器的效率也被较大程度地损耗。
这是因为,对于功率放大器有信号放大时,电流会达到1.5A以上,甚至2A。现有技术中,由于电压是由LDO输出,需要LDO提供电压的同时,还需要提供大电流,对于LDO结构,电流由PMOS管提供。因此,需要大的PMOS管来提供大电流,同时还需要保证PMOS管的电压降不能太大,所以需要大面积的PMOS管,来实现上面的功能。这就造成了现有技术中射频功率放大器电路的功率控制存在的性能差、成本高的问题。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
如图6所示,为本发明提供的一种射频功率放大器电路,包括:射频功率放大电路603,用于将输入射频功率放大电路的信号功率放大并输出;功率控制曲线斜率调整电路601,用于调整射频功率放大电路的功率控制曲线的斜率;功率控制曲线截距调整电路602,用于调整射频功率放大电路的功率控制曲线的截距;功率控制曲线斜率调整电路601的输出端与功率控制曲线截距调整电路602的输入端相连,功率控制曲线截距调整电路602的输出端与射频功率放大电路603的输入端相连。
需要说明的是,本实施例中对功率控制曲线斜率调整电路601和功率控制曲线截距调整电路602的具体结构不做限定.
可选的,如图6所示,功率控制曲线斜率调整电路601包括:第一电阻R1、第二电阻R3,第一电容C1、第一运算放大器OP1和第一晶体管Q1,以及第一开关SW2和至少一个第一重复单元Rep1;其中,第一电阻R1的一端用于接收功率控制信号Vramp;第一电阻R1的另一端连接第一电容C1的一端以及第一运算放大器OP1的负输入端,第一电容C1的另一端接地;第一运算放大器OP1的输出端连接第一晶体管Q1的栅极;第一晶体管Q1的第一端用于接收电源电压VCC;第一晶体管Q1的第二端连接第一开关SW2的一端和第二电阻R3的一端;第一开关SW2和第二电阻R3相连的一端连接第一运算放大器OP1的正输入端;第二电阻R3的另一端作为功率控制曲线斜率调整电路601的输出端;第一重复单元Rep1包括第三电阻Rn和第二开关SWn,第二开关SWn的一端连接第三电阻Rn的一端作为第一重复单元Rep1的第一端,第三电阻Rn的另一端作为第一重复单元Rep1的第二端,第二开关SWn的另一端作为第一重复单元Rep1的第三端,第一重复单元Rep1的第三端连接功率控制曲线斜率调整电路601的输出端;至少一个第一重复单元Rep1位于第一晶体Q1管和第一运算放大器OP1的正输入端之间;和/或至少一个第一重复单元Rep1位于第二电阻R3和地之间。
如图6中的两个虚线框所示,第一重复单元Rep1可以只位于第一晶体Q1管和第一运算放大器OP1的正输入端之间,也可以只位于第二电阻R3和地之间,还可以在两个位置均设置有第一重复单元Rep1,而且需要说明的是,本实施例中不限定第一重复单元Rep1的个数,可以根据实际需求进行增加设置,第一重复单元Rep1与第一开关SW2的一端、第二电阻R3组成可调电阻分压网络,通过多个开关的不同工作状态组合调整电阻分压,从而实现Vramp信号的可调线性系数,进而实现功率控制曲线斜率调整。本实施例中,多个开关的工作状态组合可以由功率控制器芯片中的寄存器状态控制。
可选的,如图6所示,功率控制曲线截距调整电路602包括:电流源I1或第四电阻R12(图6中未示出,可参见图9和图11中所示),第二运算放大器OP2、第三运算放大器OP3,第二晶体管Q2、第三晶体管Q6,第五电阻R6、第六电阻R7,以及至少一个第二重复单元Rep2;其中,第二运算放大器OP2的正输入端用于连接参考电压Vbg;第二运算放大器OP2的负输入端连接第五电阻R6的一端,第五电阻R6的另一端接地;第二运算放大器OP2的输出端连接第三晶体管Q6的栅极;第三晶体管Q6的第一端连接第二晶体管Q2的第二端;第三晶体管Q6的第二端连接第二运算放大器OP2的负输入端,以及第五电阻R6的一端;第二晶体管Q2的第一端用于接收电源电压;第二晶体管Q2的第二端连接第二晶体管Q2的栅极;第二重复单元Rep2包括第四晶体管Qm和第三开关SWm,第四晶体管Qm的第一端作为第二重复单元Rep2的第一端,用于接收电源电压VCC;第四晶体管Qm的第二端连接第三开关SWm的一端,第三开关SWm的另一端作为第二重复单元Rep2的第二端,连接至第三运算放大器OP3的负输入端,以及第六电阻R7的一端;第四晶体管Qm的栅极,作为第二重复单元Rep2的第三端,连接第二晶体管Q2的栅极;第六电阻R7的另一端连接电流源I1或第四电阻R12的一端;电流源I1或第四电阻R12的另一端接地;第三运算放大器OP3的正输入端为功率控制曲线截距调整电路602的输入端;第三运算放大器OP3的输出端作为功率控制曲线截距调整电路602的输出端。
同样的,本实施例中不限定第二重复单元Rep2的个数,可以根据实际需求进行增加设置,第二重复单元Rep2与第二晶体管Q2组成比例可调镜像电流源电路,比例可调镜像电流源电路的电流比例可以通过多个可切换开关的不同工作状态组合调整,从而实现功率控制曲线截距的调整。本实施例中,多个开关的工作状态组合可以由功率控制器芯片中的寄存器状态控制。
本实施例中不限定第一重复单元和第二重复单元的个数,第一重复单元和第二重复单元的个数越多,则开关数量越多,覆盖的可调节电压范围或者精度可以更大,但是,同时会消耗更多的面积,因此,第一重复单元和第二重复单元的个数可以依据实际工作情况进行选择。
可选的,如图6所示,本实施例中射频功率放大电路603包括:第五晶体管Q7和射频功率放大器6031;第五晶体管Q7的第一端用于接收电源电压VCC;第五晶体管Q7的第二端连接电流源I1或第四电阻R12(可参见图9和图11中所示)的一端;第五晶体管Q7的栅极连接功率控制曲线截距调整电路602的输出端,也即第三运算放大器OP3的输出端。
需要说明的是,本实施例中不限定射频功率放大器6031的具体结构,为了使得较小击穿电压半导体工艺也可以用于制造射频功率放大器,且保证晶体管工作于安全区域,可选的,本实施例中射频功率放大器6031中的晶体管结构为共源共栅结构,射频功率放大器6031至少包括:共源共栅射频放大电路、第一偏置电路和第二偏置电路;其中,共源共栅射频放大电路包括共栅极晶体管(可以参见图6中的晶体管Q9)和共源极晶体管(可以参见图6中的晶体管Q8);共栅极晶体管Q9的栅极通过第二偏置电路(参见图6中由电容C2和电容C3以及电阻R8组成的电路)连接至第五晶体管Q7的栅极,并作为射频功率放大电路603的输入端。
请继续参见图6,所述射频功率放大器6031为GSM射频功率放大器,其中,晶体管Q8、晶体管Q9组成了共源共栅晶体管结构,是射频功率放大器的功率放大器件;射频输入端口RFin通过输入匹配电路604连接到晶体管Q8的栅极,晶体管Q9的漏极通过输出匹配电路605连接到射频输出端口RFout;电感L1为扼流电感,电容C4为扼流电感L1的去耦电容;VCC为所述射频功率放大器的电源电压;Vg1为共源极晶体管Q8的栅极偏置电压,通过电阻R10连接到共源极晶体管Q8的栅极;电阻R8及电容C3分别为共栅极晶体管Q9的栅极偏置电阻及去耦电容。其中,电阻R10为第一偏置电路,电阻R8及电容C3为第二偏置电路。需要说明的是,本发明对第一偏置电路和第二偏置电路的具体结构不做限定,本领域技术人员可以依据实际需求,对射频功率放大器6031进行相应的改进。所述射频功率放大器为单频共源共栅射频功率放大器。也可以为双频共源共栅射频功率放大器,具体内容,请参考本申请中的其他实施例部分。
本发明实施例中第一晶体管Q1、第二晶体管Q2、第四晶体管Qm均为P型MOS管;第三晶体管Q6、第五晶体管Q7均为N型MOS管。本实施例中优选地,晶体管Q7器件尺寸远小于晶体管Q8、晶体管Q9器件尺寸,譬如在典型的GSM低频段射频功率放大器应用中,晶体管Q8、晶体管Q9器件尺寸为25mm总栅宽,而晶体管Q7器件尺寸为100μm总栅宽。电流源I1的大小为0.5mA到2mA均可。
本发明实施例不限定所述射频功率放大器电路的具体制作工艺,优选地,可采用CMOS工艺、SOI工艺或GaAs pHEMT工艺制作而成。作为本发明的优选实施方案,射频功率放大电路603由GaAs pHEMT工艺制造,功率控制曲线斜率调整电路601及功率控制曲线截距调整电路602由CMOS工艺或者SOI工艺制造;并且所述3部分电路的不同管芯通过系统级封装(SIP,System Integration Package)的形式封装于一个芯片中。
请继续参见图6,本实施例中将功率控制曲线斜率调整电路601用于接收功率控制信号的节点标记为Vramp;第一运算放大器OP1的负输入端的电压标记为电压V1,第一运算放大器OP1的正输入端的电压标记为电压V2;第二运算放大器OP2的负输入端的电压标记为电压V4,第二运算放大器OP2的正输入端的电压标记为电压V3;第三运算放大器OP3的负输入端的电压标记为电压V6,第三运算放大器OP3的正输入端的电压标记为电压V5;第六电阻R7和电流源I1相接的节点的电压标记为Vdum;第三运算放大器OP3的输出端,也即射频功率放大电路603的输入端为Vg2;射频功率放大器6031的偏置电压标记为Vg1。
根据如图6所示的射频功率放大电路603的工作原理,电路中各个重要节点的电压满足如下关系:
Vdum=Vg2-Vgs…………………………(1);
V6=V5……………………………………(3);
V5=K×V2………………………………(4);
V2=V1……………………………………(5);
V1=Vramp…………………………………(6);
其中系数N为功率控制曲线截距调整电路602中镜像电流源的电流比例系数,系数K为功率控制曲线斜率调整电路601中可调电阻分压网络的分压系数;Vgs为第五晶体管Q7的栅极-源极压降;这是易于理解的。由以上关系,可以得出:
从上述公式,可以看到Vdum与Vramp是线性关系,该线性关系的斜率K由功率控制曲线斜率调整电路601中可调电阻分压网络的开关SW2、SWn的工作状态组合决定;该线性关系的截距D由功率控制曲线截距调整电路602的开关SWm的工作状态组合决定;并且最终都可以通过对功率控制器中相应寄存器进行写入操作来控制。从而,通过对功率控制器中相应寄存器进行写入操作,可以非常容易地调节所述GSM射频功率放大器的功率控制曲线的斜率及截距;实现灵活、精确的GSM功率控制。如图7所示,输出功率Pout(dBm)与Vdum信号成正比例线性关系,并且有30dB的动态范围。因此,满足输出功率随Vramp的增加而增大的需求。
另外需要说明的是,功率控制曲线截距调整电路602中具有功率控制芯片上产生的参考电压信号Vbg,通过对参考电压信号Vbg的自动调整,可以达到对射频功率放大器的温度补偿,保证射频功率放大器在不同的工作温度下保持稳定,同时,该电路结构的输出功率不随电源电压波动。其核心思想是,功率控制器电路可以通过其温度测试电路、得到芯片的温度,相应地调整其产生的参考电压Vbg的电压值,从而相应地对功率控制曲线进行自动调整,达到温度补偿的目的。同时,该电路还实现了输出功率不随电源电压VCC变化而变化,由于当Vramp是定值时,且电路本身结构固定,Vdum是定值,再由于恒定电流源I1电流恒定,则Vg2恒定,所以主功率管的增益恒定,此时,输出功率是与电源电压VCC无关的量。根据上述说明以及得出的功率控制曲线公式,对于本领域专业人员来说这是易于理解和显而易见的。
综上所述,本实施例中提供的射频功率放大器电路包括:功率控制曲线斜率调整电路和功率控制曲线截距调整电路,分别用于调整所述射频功率放大电路的功率控制曲线的斜率和截距,仅通过对功率控制器的寄存器进行写入操作,即可实现对射频功率放大器灵活、精确的功率控制,功率控制器管芯的芯片面积较小,从而降低了射频功率放大器电路的整体成本。
实施例二
请参见图8,图8为本发明实施例提供的一种具体的射频功率放大器电路。
本发明实施例提供的射频功率放大器电路,在实施例一基础上,限定功率控制曲线斜率调整电路801包括三个第一重复单元Rep1;第一个第一重复单元Rep1位于第一晶体管Q1和第一运算放大器OP1的正输入端之间,且第一重复单元Rep1的第一端连接第一晶体管Q1的第二端,第一重复单元Rep1的第二端连接第一运算放大器OP1的正输入端;第二个第一重复单元Rep1的第一端和第三个第一重复单元Rep1的第二端连接,且第二个第一重复单元Rep1的第一端连接第二电阻的另一端,第三个第一重复单元Rep1的第二端接地。
如图8中所示,三个第一重复单元Rep1分别为:
第一个第一重复单元:电阻R2和开关SW1;
第二个第一重复单元:电阻R4和开关SW3;
第三个第一重复单元:电阻R5和开关SW4。
本发明实施例中限定功率控制曲线截距调整电路802包括三个第二重复单元Rep2;三个第二重复单元Rep2的第一端均用于接收电源电压VCC;三个第二重复单元Rep2的第二端均连接第三运算放大器OP3的负输入端;三个第二重复单元Rep2的第三端均连接第二晶体管Q2的栅极。
如图8中所示,三个第二重复单元Rep2分别为:
第一个第二重复单元:晶体管Q3和开关SW5;
第二个第二重复单元:晶体管Q4和开关SW6;
第三个第二重复单元:晶体管Q5和开关SW7;
本发明实施例中限定射频功率放大电路803包括:第五晶体管Q7和单频共源共栅射频功率放大器。
单频共源共栅射频功率放大器8031包括:第二电容C2、第三电容C3、第四电容C4、扼流电感L1、第八电阻R8、第十电阻R10,输入匹配电路804、输出匹配电路805;共栅极晶体管Q9和共源极晶体管Q8。
其中,共源极晶体管Q8和共栅极晶体管Q9组成了共源共栅晶体管结构,是射频功率放大器的功率放大器件;射频输入端口RFin通过输入匹配电路804连接到共源极晶体管Q8的栅极,共栅极晶体管Q9的漏极通过输出匹配电路805连接到射频输出端口RFout;第四电容C4为扼流电感L1的去耦电容;VCC为所述射频功率放大器的电源电压;Vg1为共源极晶体管Q8的栅极偏置电压,通过第十电阻R10连接到共源极晶体管Q8的栅极;电阻R8及第三电容C3分别为共栅极晶体管Q9的栅极偏置电阻及去耦电容。第五晶体管Q7的源极与电流源I1相连。
本实施例中射频功率放大电路803中各个重要节点的电压满足实施例一中的关系式(1)-关系式(7)。此处不做详细赘述,具体分析过程,可参见实施例一。
本实施例中各个节点上的电压标记相同与实施例一中节点上的电压标记相同,Vdum与Vramp是线性关系,该线性关系的斜率K由功率控制曲线斜率调整电路601中可调电阻分压网络的开关SW1、SW2、SW3、SW4的工作状态组合决定;该线性关系的截距D由功率控制曲线截距调整电路602的开关SW5、SW6、SW7的工作状态组合决定;并且最终都可以通过对功率控制器中相应寄存器进行写入操作来控制。从而,通过对功率控制器中相应寄存器进行写入操作,可以非常容易地调节所述GSM射频功率放大器的功率控制曲线的斜率及截距;实现灵活、精确的GSM功率控制。
综上所述,本实施例中提供的射频功率放大器电路包括:功率控制曲线斜率调整电路和功率控制曲线截距调整电路,分别用于调整所述射频功率放大电路的功率控制曲线的斜率和截距,仅通过对功率控制器的寄存器进行写入操作,即可实现对射频功率放大器灵活、精确的功率控制,功率控制器管芯的芯片面积较小,从而降低了射频功率放大器电路的整体成本。
实施例三
请参见图9,图9为本发明实施例提供的另一种单频射频功率放大器电路,其中,功率控制曲线斜率调整电路901、射频功率放大电路903与实施例二中的功率控制曲线斜率调整电路、射频功率放大电路的结构相同,此部分可以参见实施例二,本发明实施例中对此不做详细赘述。
与实施例二不同的是,本实施例中第六电阻R7与地之间接的是第四电阻R12。
本实施例中射频功率放大电路903中各个重要节点的电压满足实施例一中的关系式(1)-关系式(7)。此处不做详细赘述,具体分析过程,可参见实施例一。
综上所述,本实施例中提供的射频功率放大器电路包括:功率控制曲线斜率调整电路和功率控制曲线截距调整电路,分别用于调整所述射频功率放大电路的功率控制曲线的斜率和截距,仅通过对功率控制器的寄存器进行写入操作,即可实现对射频功率放大器灵活、精确的功率控制,功率控制器管芯的芯片面积较小,从而降低了射频功率放大器电路的整体成本。
实施例四
如前所述,GSM通信包括高频段及低频段两个不同频段,并且通常在一颗芯片中同时支持两个频段的射频功率放大。根据本发明所提出的技术方案之精神,也可以非常方便地实现GSM双频(高频段与低频段)射频功率放大器及其功率控制。
请参见图10,图10为本发明实施例提供的一种双频射频功率放大器电路,其中,功率控制曲线斜率调整电路1001、功率控制曲线截距调整电路1002与实施例二中的功率控制曲线斜率调整电路、功率控制曲线截距调整电路的结构相同,此部分可以参见实施例二,本发明实施例中对此不做详细赘述。
与实施例二不同的是,本实施例中,射频功率放大电路1003中的射频功率放大器10031为双频共源共栅射频功率放大器,优选为GSM双频共源共栅射频功率放大器。
其具体结构请参见图10,在GSM双频共源共栅射频功率放大器10031中,晶体管Q8、晶体管Q9组成了共源共栅晶体管结构,是GSM高频段射频功率放大器的功率放大器件;射频输入端口RFin_HB通过输入匹配电路1004连接到晶体管Q8的栅极,晶体管Q9的漏极通过输出匹配电路1005连接到射频输出端口RFout_HB;电感L1为扼流电感,电容C4为去耦电容;VCC为所述射频功率放大器的电源电压;Vg1_HB为共源极晶体管Q8的栅极偏置电压,通过电阻R10连接到共源极晶体管Q8的栅极;电阻R8及电容C3分别为共栅极晶体管Q9的栅极偏置电阻及去耦电容。
在GSM双频共源共栅射频功率放大器10031中,共源极晶体管晶体管Q10、共栅极晶体管晶体管Q11组成了共源共栅晶体管结构,是GSM低频段射频功率放大器的功率放大器件;射频输入端口RFin_LB通过输入匹配电路1006连接到晶体管Q10的栅极,晶体管Q11的漏极通过输出匹配电路1007连接到射频输出端口RFout_LB;电感L2为扼流电感;VCC为所述射频功率放大器的电源电压;Vg1_LB为共源极晶体管Q10的栅极偏置电压,通过电阻R11连接到共源极晶体管Q10的栅极。电流源I1连接到晶体管Q7的源级;晶体管Q7器件尺寸远小于晶体管Q8/Q9、晶体管Q10/Q11器件尺寸,譬如在典型的GSM低频段射频功率放大器应用中,晶体管Q10、晶体管Q11器件尺寸为25mm总栅宽,典型的GSM高频段射频功率放大器应用中,晶体管Q8、晶体管Q9器件尺寸为16mm总栅宽,而晶体管Q7器件尺寸为100um总栅宽。如图10所示,晶体管Q7的栅极通过电阻R8连接到晶体管Q9的栅极及晶体管Q11的栅极,电容C2为晶体管Q7栅极的去耦电容,电容C3为晶体管Q9和晶体管Q11的去耦电容。晶体管Q7的漏极连接到所述射频功率放大器的电源电压VCC,晶体管Q7的栅极节点以及其节点电压标记为Vg2,晶体管Q7的源级节点以及其节点电压标记为Vdum。
本实施例中射频功率放大电路1003中各个重要节点的电压满足实施例一中的关系式(1)-关系式(7)。此处不做详细赘述,具体分析过程,可参见实施例一。
综上所述,本实施例中提供的射频功率放大器电路包括:功率控制曲线斜率调整电路和功率控制曲线截距调整电路,分别用于调整所述射频功率放大电路的功率控制曲线的斜率和截距,仅通过对功率控制器的寄存器进行写入操作,即可实现对射频功率放大器灵活、精确的功率控制,功率控制器管芯的芯片面积较小,从而降低了射频功率放大器电路的整体成本。
实施例五
请参见图11,图11为本发明实施例提供的另一种双频射频功率放大器电路,其中,功率控制曲线斜率调整电路1101、射频功率放大电路1103与实施例二中的功率控制曲线斜率调整电路、射频功率放大电路的结构相同,此部分可以参见实施例四,本发明实施例中对此不做详细赘述。
与实施例四不同的是,本实施例中第六电阻R7与地之间接的是第四电阻R12。
本实施例中射频功率放大电路1103中各个重要节点的电压满足实施例一中的关系式(1)-关系式(7)。此处不做详细赘述,具体分析过程,可参见实施例一。
综上所述,本实施例中提供的射频功率放大器电路包括:功率控制曲线斜率调整电路和功率控制曲线截距调整电路,分别用于调整所述射频功率放大电路的功率控制曲线的斜率和截距,仅通过对功率控制器的寄存器进行写入操作,即可实现对射频功率放大器灵活、精确的功率控制,功率控制器管芯的芯片面积较小,从而降低了射频功率放大器电路的整体成本。
对比图10与图8,图11与图9,可以看到,基于本发明所提出的技术方案,GSM双频射频功率放大器的实现中,高频段和低频段可以共享同一套射频功率控制电路,而无需单独为每一个频段的射频功率放大电路设置单独的功率控制电路,简化了系统架构也优化了最终产品成本。
另外,本发明提供的射频功率放大器电路的电源直接由电源供电,不需要LDO供电,省掉了大的PMOS管,即避免了使用芯片面积大、会导致功率放大器效率降低的PMOS管功率控制方案,具有低成本、高性能的优势。
根据本发明所提出的技术方案,在具体实施中,所述可调电阻分压网络的开关的工作状态组合以及镜像电流源比例调整开关的工作状态组合,均可在不同频段下由写入不同的寄存器值来调整,相当于实现了不同频段下功率控制曲线的可编程调整;这对于本领域专业人员来说是易于理解的。
根据本发明所提出的技术方案,所述射频功率放大器电路,同样也适用于双频以上更多频段的射频功率放大器电路的功率控制。所述射频功率放大器电路,同样也适用于多级功率放大器,而非仅适用于单级功率放大器;在实际应用中,根据具体的输出功率及增益的需求,可以采用多级功率放大器结构并在各级电路中应用本发明所提出的技术方案;这是本领域专业人员易于理解的。
同时,尽管作为本发明的优先实施例,所述射频功率放大器电路的射频放大器件由GaAs pHEMT工艺实现,但采用CMOS工艺、SOI工艺、MESFET等工艺的实现,同样也在本发明所保护的范围之内。同时,考虑到CMOS工艺或SOI工艺相对于GaAs pHEMT工艺来说晶体管具有较低的击穿电压,可以采用更多层级的晶体管堆叠在所述共源共栅晶体管结构之上,以达到CMOS或SOI晶体管器件的安全工作范围。
同时需要说明的是,在上述本发明所述技术方案中,功率放大器采用了单端输入、单端输出的结构;在实际应用中,还可以基于本发明所述的功率放大器结构扩展到采用差分结构、90度功率合成等多端输入、多端输出的结构,属于本发明所述技术方案的简单扩展,也在本发明所保护的范围之内,这对于本领域专业技术人员来说是易于理解的。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种射频功率放大器电路,其特征在于,包括:
射频功率放大电路,用于将输入所述射频功率放大电路的信号功率放大并输出;
功率控制曲线斜率调整电路,用于调整所述射频功率放大电路的功率控制曲线的斜率;
功率控制曲线截距调整电路,用于调整所述射频功率放大电路的功率控制曲线的截距;
所述功率控制曲线斜率调整电路的输出端与所述功率控制曲线截距调整电路的输入端相连,所述功率控制曲线截距调整电路的输出端与所述射频功率放大电路的输入端相连。
2.根据权利要求1所述的射频功率放大器电路,其特征在于,所述功率控制曲线斜率调整电路包括:第一电阻、第二电阻,第一电容、第一运算放大器和第一晶体管,以及第一开关和至少一个第一重复单元;
其中,所述第一电阻的一端用于接收功率控制信号;
所述第一电阻的另一端连接所述第一电容的一端以及所述第一运算放大器的负输入端,所述第一电容的另一端接地;
所述第一运算放大器的输出端连接所述第一晶体管的栅极;
所述第一晶体管的第一端用于接收电源电压;
所述第一晶体管的第二端连接所述第一开关的一端和所述第二电阻的一端;
所述第一开关和所述第二电阻相连的一端连接所述第一运算放大器的正输入端;
所述第二电阻的另一端作为所述功率控制曲线斜率调整电路的输出端;
所述第一重复单元包括第三电阻和第二开关,所述第二开关的一端连接所述第三电阻的一端作为所述第一重复单元的第一端,所述第三电阻的另一端作为所述第一重复单元的第二端,所述第二开关的另一端作为所述第一重复单元的第三端,第一重复单元的第三端连接所述功率控制曲线斜率调整电路的输出端;
至少一个所述第一重复单元位于所述第一晶体管和所述第一运算放大器的正输入端之间;和/或至少一个所述第一重复单元位于所述第二电阻和地之间。
3.根据权利要求2所述的射频功率放大器电路,其特征在于,所述功率控制曲线斜率调整电路包括三个所述第一重复单元;
第一个所述第一重复单元位于所述第一晶体管和所述第一运算放大器的正输入端之间,且所述第一重复单元的第一端连接所述第一晶体管的第二端,所述第一重复单元的第二端连接所述第一运算放大器的正输入端;
第二个所述第一重复单元的第一端和第三个所述第一重复单元的第二端连接,且第二个所述第一重复单元的第一端连接所述第二电阻的另一端,第三个所述第一重复单元的第二端接地。
4.根据权利要求2所述的射频功率放大器电路,其特征在于,所述功率控制曲线截距调整电路包括:电流源或第四电阻,第二运算放大器、第三运算放大器,第二晶体管、第三晶体管,第五电阻、第六电阻,以及至少一个第二重复单元;
其中,所述第二运算放大器的正输入端用于连接参考电压;
所述第二运算放大器的负输入端连接所述第六电阻的一端,所述第六电阻的另一端接地;
所述第二运算放大器的输出端连接所述第三晶体管的栅极;
所述第三晶体管的第一端连接所述第二晶体管的第二端;
所述第三晶体管的第二端连接所述第二运算放大器的负输入端,以及所述第五电阻的一端;
所述第五电阻的另一端接地;
所述第二晶体管的第一端用于接收所述电源电压;
所述第二晶体管的第二端连接所述第二晶体管的栅极;
所述第二重复单元包括第四晶体管和第三开关,所述第四晶体管的第一端作为所述第二重复单元的第一端,用于接收所述电源电压;所述第四晶体管的第二端连接所述第三开关的一端,所述第三开关的另一端作为所述第二重复单元的第二端,连接至所述第三运算放大器的负输入端,以及所述第六电阻的一端;所述第四晶体管的栅极,作为所述第二重复单元的第三端,连接所述第二晶体管的栅极;
所述第六电阻的另一端连接所述电流源或所述第四电阻的一端;
所述电流源或所述第四电阻的另一端接地;
所述第三运算放大器的正输入端为所述功率控制曲线截距调整电路的输入端;
所述第三运算放大器的输出端作为所述功率控制曲线截距调整电路的输出端。
5.根据权利要求4所述的射频功率放大器电路,其特征在于,所述功率控制曲线截距调整电路包括三个所述第二重复单元;
三个所述第二重复单元的第一端均用于接收所述电源电压;
三个所述第二重复单元的第二端均连接所述第三运算放大器的负输入端;
三个所述第二重复单元的第三端均连接所述第二晶体管的栅极。
6.根据权利要求4所述的射频功率放大器电路,其特征在于,所述射频功率放大电路包括:第五晶体管和射频功率放大器;
所述第五晶体管的第一端用于接收所述电源电压;
所述第五晶体管的第二端连接所述电流源或所述第四电阻的一端;
所述第五晶体管的栅极连接所述功率控制曲线截距调整电路的输出端;
所述射频功率放大器包括:共源共栅射频放大电路、第一偏置电路和第二偏置电路;
所述共源共栅射频放大电路包括共栅晶体管和共源晶体管;
所述共栅晶体管的栅极通过所述第二偏置电路连接至所述第五晶体管的栅极,并作为所述射频功率放大电路的输入端。
7.根据权利要求6所述的射频功率放大器电路,其特征在于,所述第一晶体管、所述第二晶体管、所述第四晶体管均为P型MOS管;所述第三晶体管、所述第五晶体管均为N型MOS管。
8.根据权利要求6所述的射频功率放大器电路,其特征在于,所述射频功率放大器为单频共源共栅射频功率放大器。
9.根据权利要求6所述的射频功率放大器电路,其特征在于,所述射频功率放大器为双频共源共栅射频功率放大器。
10.根据权利要求1-9任意一项所述的射频功率放大器电路,其特征在于,所述射频功率放大器电路为采用CMOS工艺、SOI工艺或GaAs pHEMT工艺制作而成的射频功率放大器电路。
CN201710224888.0A 2017-04-07 2017-04-07 一种射频功率放大器电路 Pending CN106992757A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710224888.0A CN106992757A (zh) 2017-04-07 2017-04-07 一种射频功率放大器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710224888.0A CN106992757A (zh) 2017-04-07 2017-04-07 一种射频功率放大器电路

Publications (1)

Publication Number Publication Date
CN106992757A true CN106992757A (zh) 2017-07-28

Family

ID=59414848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710224888.0A Pending CN106992757A (zh) 2017-04-07 2017-04-07 一种射频功率放大器电路

Country Status (1)

Country Link
CN (1) CN106992757A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110784181A (zh) * 2019-09-03 2020-02-11 海能达通信股份有限公司 一种提升功率动态范围的方法、功率放大器及发射机
CN110808720A (zh) * 2018-08-06 2020-02-18 锐迪科创微电子(北京)有限公司 一种抗饱和的射频功率放大器
CN110808714A (zh) * 2018-08-06 2020-02-18 锐迪科创微电子(北京)有限公司 一种实现多频段切换和抗饱和的射频功率放大器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658497A (zh) * 2004-02-20 2005-08-24 捷讯研究有限公司 用于改进无线通信系统中的功率放大器效率的方法和装置
CN101361264A (zh) * 2006-06-09 2009-02-04 联发科技股份有限公司 提供用于极性调制和功率放大器线性化的发射机的系统和方法
CN105897201A (zh) * 2016-03-31 2016-08-24 宜确半导体(苏州)有限公司 一种gsm射频功率放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1658497A (zh) * 2004-02-20 2005-08-24 捷讯研究有限公司 用于改进无线通信系统中的功率放大器效率的方法和装置
CN101361264A (zh) * 2006-06-09 2009-02-04 联发科技股份有限公司 提供用于极性调制和功率放大器线性化的发射机的系统和方法
CN105897201A (zh) * 2016-03-31 2016-08-24 宜确半导体(苏州)有限公司 一种gsm射频功率放大器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110808720A (zh) * 2018-08-06 2020-02-18 锐迪科创微电子(北京)有限公司 一种抗饱和的射频功率放大器
CN110808714A (zh) * 2018-08-06 2020-02-18 锐迪科创微电子(北京)有限公司 一种实现多频段切换和抗饱和的射频功率放大器
CN110808714B (zh) * 2018-08-06 2023-07-14 锐迪科创微电子(北京)有限公司 一种实现多频段切换和抗饱和的射频功率放大器
CN110808720B (zh) * 2018-08-06 2023-07-14 锐迪科创微电子(北京)有限公司 一种抗饱和的射频功率放大器
CN110784181A (zh) * 2019-09-03 2020-02-11 海能达通信股份有限公司 一种提升功率动态范围的方法、功率放大器及发射机
CN110784181B (zh) * 2019-09-03 2023-12-12 海能达通信股份有限公司 一种提升功率动态范围的方法、功率放大器及发射机

Similar Documents

Publication Publication Date Title
CN106817093B (zh) 射频功率放大器
US6215355B1 (en) Constant impedance for switchable amplifier with power control
US8314655B2 (en) RF power amplifier and RF power module using the same
US7439805B1 (en) Enhancement-depletion Darlington device
US10715085B2 (en) Reconfigurable low-noise amplifier (LNA)
Manente et al. A 28-GHz stacked power amplifier with 20.7-dBm output p 1dB in 28-nm bulk CMOS
US10931246B2 (en) High-frequency amplifier circuitry and semiconductor device
JP2017098892A (ja) 電力増幅モジュール
WO2017008750A1 (zh) 一种用于gsm/dcs的共源共栅射频功率放大器
CN106992757A (zh) 一种射频功率放大器电路
Kim et al. A dual-mode power amplifier with on-chip switch bias control circuits for LTE handsets
CN117395761B (zh) 电源和偏置可调的射频前端模组及射频芯片
CN105897201B (zh) 一种gsm射频功率放大器
US10256781B2 (en) Complementary metal oxide silicon transceiver having integrated power amplifier
CN116961690B (zh) 双模射频前端模组
KR101590605B1 (ko) 무선 송수신기용 선형 전력증폭기
CN111541428A (zh) 高频放大电路及半导体装置
JP2005020383A (ja) 高周波電力増幅回路および無線通信システム
Reiter et al. A 19.5 dBm power amplifier with highly accurate 8-bit power controlling for automotive radar applications in a 28 nm CMOS technology
Chong et al. Design and performance of a 1.6-2.2 GHz low-noise, high gain dual amplifier in GaAs E-pHEMT
Wu et al. The integrated 2W high voltage/high power 0. 12-/spl mu/m RF CMOS power amplifier
JP2012004777A (ja) 高周波増幅器
JP2021016046A (ja) バイアス回路
Fan et al. Design of a 0.7∼ 1.5 GHz wideband power amplifier in 0.18-μm CMOS process
CN110661494A (zh) 高频放大电路及半导体设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170728

WD01 Invention patent application deemed withdrawn after publication