CN104779920A - 基于闭环功率控制的共源共栅射频功率放大器 - Google Patents

Abstract

本发明公开了一种基于闭环功率控制的共源共栅射频功率放大器，包括至少一个由第一射频晶体管和第二射频晶体管组成的共源共栅晶体管对以及与之对应的由第三射频晶体管和第四射频晶体管组成的虚设共源共栅晶体管对，所述共源共栅晶体管对并联连接，所述第三射频晶体管和第四射频晶体管作为第一射频晶体管和第二射频晶体管的虚设晶体管可以实现功率放大器功率控制的温度补偿和工艺偏差补偿。

Description

基于闭环功率控制的共源共栅射频功率放大器

技术领域

本发明属于射频集成电路技术领域，具体涉及一种具有温度补偿功能和工艺偏差校正功能，可以提高射频功率放大器效率的基于闭环功率控制的共源共栅射频功率放大器及其功率控制方法。

背景技术

射频功率放大器是各种无线通信应用中不可或缺的关键部件，用于将收发信机输出的已调制射频信号进行功率放大，以满足无线通信所需的射频信号的功率要求。由于现代无线通讯对性能的要求，功率放大器需要进行功率控制，同时控制的精度需要达到±1dB。目前功率放大器的功率控制方法主要有以下几种：

1.   基于功率放大器电源电压控制的功率控制：图1所示为一个典型的基于电源电压控制的射频功率放大器电路。射频功率放大器101把输入射频信号进行功率放大并输出到放大器的输出端口RFout。射频功率放大器的供电电压端口连接到一个电源电压控制模块102。由于射频功率放大器的功率增益会随着它的电源电压减小而减小，在许多设计中会采用控制电源电压的方式控制射频功率放大器的功率增益并且最终控制放大器的输出功率。例如在许多GSM/EDGE手机射频功率放大器里，为了实现输出功率控制，一个电源电压控制模块会根据片外的功率控制信号调整射频功率放大器的电源电压。这种功率控制方式的优点是控制方式简便且可以达到很大的功率控制范围 (>30dB)，但这一控制方式需要占用一部分电源电压从而降低了整个功率放大器的效率，而且这种功率控制并不是线性的，在电源电压高时，控制端的影响较小，在电源电压低时，控制端的影响较大。

2.   基于功率放大器偏置电路控制的功率控制：图2所示为一个典型的基于功率放大器偏置电路控制的射频功率放大器电路，其功率控制是通过控制射频功率放大器的偏置电流或电压来完成的。射频功率放大器201的偏置电流会随着外界的控制电压或电流而变化，当射频功率放大器的偏置电流最大时，其输出功率最大，当偏置电流变小时，功率放大器的输出功率最小。这种控制方法的优点是简便高效，但是功率控制的动态范围较小。和基于功率放大器电源电压控制的功率控制一样，这种功率控制方法也不是线性的。

3.   基于衰减器的功率控制：图3所示为一个基于衰减器功率控制的射频功率放大器电路，其功率控制是通过控制功率放大器301输出端级联的衰减器302的衰减量来实现输出功率的变化。这种功率控制方法可实现大动态范围的线性功率控制，结构简单；但是这种功率控制方法会牺牲功率放大系统的效率。

综上所述，上述3种方法虽然可以对功率放大器的功率控制，但是功率放大器功率控制的温度补偿较难实现，功率控制器会降低系统的综合效率。

发明内容

本发明目的是：提供一种基于闭环功率控制的共源共栅射频功率放大器，可以实现功率放大器功率控制的温度补偿和工艺偏差补偿。

本发明的技术方案是：

一种基于闭环功率控制的共源共栅射频功率放大器，包括至少一个由第一射频晶体管和第二射频晶体管组成的共源共栅晶体管对以及与之对应的由第三射频晶体管和第四射频晶体管组成的虚设共源共栅晶体管对，所述共源共栅晶体管对并联连接，所述第三射频晶体管和第四射频晶体管作为第一射频晶体管和第二射频晶体管的虚设晶体管；第一射频晶体管的栅极连接输入信号端，第一射频晶体管的栅极还与第三射频晶体管的栅极连接，第二射频晶体管的栅极与第四射频晶体管的栅极连接，第一射频晶体管的源极与第三射频晶体管的源极接地，第一射频晶体管的漏极连接第二射频晶体管的源极，第三射频晶体管的漏极连接第四射频晶体管的源极；第二射频晶体管的漏极通过扼流电感连接供电电压端，第四射频晶体管的漏极连接供电电压端，第二射频晶体管的漏极还连接输出信号端；第一去耦电容的一端与供电电压端连接，另一端接地；第一射频晶体管的栅极还连接第一偏置电路，第二射频晶体管的栅极还连接第一运算放大器的输出端，并连接第二去耦电容，第二去耦电容的另一端接地；所述第一偏置电路和第一运算放大器的同相输入端分别连接功率控制单元，所述第一运算放大器的反相输入端连接第三射频晶体管的漏极，所述功率控制单元具有至少一个用于调整第一偏置电路和第一运算放大器的输出偏置电压的输入控制信号端。

优选的，所述输入控制信号端连接系统控制器或者连接射频功率放大器输出检测处理电路的输出端。

优选的，所述第一运算放大器由至少两个GaAs pHEMT晶体管和片上电阻构成，所述第一运算放大器的输入和输出分别连接电平转换单元。

优选的，所述电平转换单元由至少四个GaAs pHEMT晶体管构成的二极管以及电阻构成，所述晶体管用于实现电平转换，所述电阻提供电平转换需要的电流。

优选的，所述第一射频晶体管、第二射频晶体管、第三射频晶体管、第四射频晶体管、扼流电感、第一去耦电容和第二去耦电容制作在GaAs E/D pHEMT工艺芯片上，由第一运算放大器、第一偏置电路、功率控制单元组成的功率控制电路制作在CMOS工艺芯片或SOI工艺芯片上，两颗芯片之间通过绑定线连接。

优选的，所述第一运算放大器包括由两个NMOS晶体管构成的输入级作为第一级放大，由两个PMOS晶体管作为负载和电流镜将双端输入转换成为单端信号，由PMOS晶体管和电流源构成的第二级放大，输入和输出端连接分别连接电平转换单元。

优选的，所述电平转换单元包括四个NMOS晶体管和两个电流源，所述晶体管用于实现电平转换，所述电流源提供电平转换所需的电流。

优选的，包括由第一射频晶体管和第二射频晶体管组成的第一共源共栅晶体管对，以及与之对应的由第五射频晶体管和第六射频晶体管组成的第一虚设共源共栅晶体管对，由第三射频晶体管和第四射频晶体管组成的第二共源共栅晶体管对，以及与之对应的由第七射频晶体管和第八射频晶体管组成的第二虚设共源共栅晶体管对，第一共源共栅晶体管对与第二共源共栅晶体管对并联连接，所述第五射频晶体管和第六射频晶体管作为第一射频晶体管和第二射频晶体管的虚设晶体管，所述第七射频晶体管和第八射频晶体管作为第三射频晶体管和第四射频晶体管的虚设晶体管；所述第一射频晶体管和第三射频晶体管的栅极通过隔直电容连接输入信号端，所述第一射频晶体管的栅极连接第一偏置电路，所述第三射频晶体管的栅极连接第二偏置电路，所述第二射频晶体管的栅极连接第一运算放大器的输出端，第四射频晶体管的栅极连接第二运算放大器的输出端，所述第一偏置电路、第二偏置电路、第一运算放大器和第二运算放大器的同相输入端分别连接功率控制单元，所述第一运算放大器的反相输入端连接第五射频晶体管的漏极，所述第二运算放大器的反相输入端连接第七射频晶体管的漏极，所述功率控制单元具有至少一个用于调整第一偏置电路、第二偏置电路、第一运算放大器和第二运算放大器的输出偏置电压的输入控制信号端。

本发明还公开了一种应用于本发明的基于闭环功率控制的共源共栅射频功率放大器的功率控制方法，包括以下步骤：

（1）通过调整运算放大器同相输入端的温度系数来调整射频功率放大器的温度特性，温度调整系数通过射频功率放大器的测试或仿真得到；

（2）测量与运算放大器连接的晶体管的栅极电压和源极电压，计算出晶体管的阈值电压，通过阈值电压调整运算放大器同相输入端电压来工艺偏差补偿；

（3）控制运算放大器反相输入端的电压等于功率控制器的要求电压。

优选的，在低输出功率等级时，输入控制信号端控制偏置电路和运算放大器的输出电压使得共源共栅晶体管对具有较高的偏置电压；在高输出功率等级时，输入控制信号端控制偏置电路和运算放大器使得共源共栅晶体管对具有较低的偏置电压。

本发明的优点是：

1．用一个具有高增益的闭环系统控制虚设晶体管的中间节点的电压等于功率控制器的要求电压。由于虚设共源共栅结构的晶体管和射频功率放大器的共源共栅结构的晶体管的直流状态是匹配的，运算放大器的输出控制信号可以保证共源共栅晶体管的中间节点的直流电压值等于虚设共源共栅晶体管的中间节点电压值。这样的处理极大的增强了控制电压对功率放大器输出功率的稳定控制，减小了工艺和环境变化引起的影响。而且相当于通过控制共源共栅射频功率放大器的共源级晶体管的电源电压来达到功率控制的效果。共栅晶体管是该闭环控制方案中的一环，同时也起到了把外围的电路如匹配网络及负载和共源级晶体管隔离开来的作用。

2.   通过调整运算放大器同相输入端的温度系数来调整射频功率放大器的温度特性，测量与运算放大器连接的晶体管的栅极电压和源极电压，计算出晶体管的阈值电压，通过阈值电压调整运算放大器同相输入端电压来补偿工艺偏差。

附图说明

下面结合附图及实施例对本发明作进一步描述：

图1为现有基于电源电压功率控制的射频功率放大器的电路图；

图2为现有基于偏置电路控制的射频功率放大器的电路图；

图3为现有基于衰减器功率控制的射频功率放大器的电路图；

图4为本发明的基于闭环功率控制的单芯片共源共栅射频功率放大器的电路图；

图5为本发明基于闭环功率控制的单芯片共源共栅射频功率放大器的基于GaAs E/D pHEMT的运算放大器的电路图；

图6为本发明基于闭环功率控制的单芯片共源共栅射频功率放大器的基于GaAs pHEMT的电平转换单元的电路图；

图7为本发明基于闭环功率控制的混合集成共源共栅射频功率放大器的电路图；

图8为本发明基于闭环功率控制的共源共栅射频功率放大器的基于CMOS/SOI工艺的运算放大器的电路图；

图9为本发明基于闭环功率控制的共源共栅射频功率放大器的基于CMOS/SOI工艺的电平转换单元的电路图；

图10为本发明基于闭环功率控制的两个共源共栅射频功率放大器并联的电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

实施例1：

如图4所示，增强型pHEMT晶体管403与增强型pHEMT晶体管404组成了基本的共源共栅结构：晶体管403的栅极通过输入匹配网络401连接到输入信号端口RFin，晶体管403的源极连接到地，晶体管403的漏极连接到晶体管404的源极，晶体管404的漏极通过扼流电感408连接到射频功率放大器的供电电压端口Vcc，晶体管404的漏极还通过输出匹配网络410连接到射频功率放大器的输出信号端口RFout。射频功率放大器的供电电压端口Vcc连接到去耦电容409的一端，去耦电容409的另外一端连接到地。晶体管403的栅极还连接到偏置电路402的输出端；晶体管404的栅极还连接到闭环控制运算放大器405的输出端，并连接去耦电容407的一端，去耦电容407的另外一端连接到地。偏置电路402的输入端Vbias1、闭环控制运算放大器405的输入端Vbias2分别连接到功率控制电路406的两个输出端；功率控制电路406具有至少一个输入控制信号端口Ctrl。在输入控制信号Ctrl的控制下，偏置电路402和闭环控制运算放大器405的输出偏置电压可以被动态调整，从而动态调整晶体管403和晶体管404的偏置状态，进而达到动态调整整个射频功率放大器工作状态的目的。增强型pHEMT晶体管411和增强型pHEMT晶体管412组成虚设共源共栅结构，晶体管411和晶体管412栅极分别与晶体管403和晶体管404的栅极连接，晶体管412的漏极连接Vcc，闭环控制运算放大器405的反相输入端连接晶体管412的源极。

需要说明的是，本方案中功率控制电路406的至少一个输入控制信号Ctrl，既可以来自于系统控制器（如无线通信设备中的中央处理器、射频收发器等），也可以来自于射频功率放大器输出检测处理电路的输出信号。

晶体管411和晶体管412作为晶体管403和晶体管404的虚设晶体管协助完成功率控制。功率控制方法的主要思想是用一个具有高增益的闭环系统控制虚设晶体管的中间节点 NODE A的电压等于功率控制器的要求电压。由于晶体管411，晶体管412和射频功率放大器的晶体管403，晶体管404的直流状态是匹配的，运算放大器405的输出控制信号可以保证晶体管403和晶体管404的中间节点的直流电压值等于NODE A的电压值。这样的处理极大的增强了控制电压对功率放大器输出功率的稳定控制，减小了工艺和环境变化引起的影响。从另一个角度来看，这相当于通过控制共源共栅射频功率放大器的共源级晶体管403的电源电压来达到功率控制的效果。共栅晶体管404是该闭环控制方案中的一环，同时也起到了把外围的电路如匹配网络410及负载和共源级晶体管403隔离开来的作用。

为了进一步减小该功率控制方法对工艺和环境(如温度)的不稳定性，本发明提出了减小工艺和环境（温度）影响的校正方法。射频功率放大器的温度特性可以通过调整控制信号Vbias2的温度系数来完成，而对工艺的校准可以通过测量晶体管412的栅极(NODE B)电压和源极(NODE A)电压从而计算出晶体管的阈值电压进而调整Vbias2来达到工艺偏差补偿的效果。

本方案所提出的射频功率放大器为线性功率放大器，为了优化射频功率放大器的线性度，在低输出功率等级时，Ctrl信号可以控制偏置电路402和运算放大器405使得晶体管403和晶体管404具有较高的偏置电压；在高输出功率等级时，Ctrl信号可以控制偏置电路402和运算放大器405使得晶体管403和晶体管404具有较低的偏置电压；从而，无论在低功率等级还是在高功率等级，射频功率放大器都能具有较好的线性度指标。

如图5所示为本发明所提出的基于GaAs E/D pHEMT工艺的运算放大器。由GaAs pHEMT晶体管503、504和片上电阻605、606构成，每一级放大器可以提供20-30dB的增益。如需要高增益，可以通过级联多级放大器来完成。由于GaAs pHEMT工艺中只有N型晶体管，运算放大器的输入输出需要较高的电平。然而在射频功率放大器的功率控制中需要有很低甚至是接近0V的控制电压；所以在该运算放大器的输入和输出分别增加了电平转换单元501、507。

图6给出了一种基于GaAs pHEMT的电平转换单元的具体实现方式，由GaAs pHEMT晶体管601、 602、603和604构成的二极管完成电平转换，电阻605、607提供电平转换需要的电流。如需要完成不同的电平转换，可以用不同数量的二极管构成电平转换器。

图7给出了一种本发明所述的闭环功率控制方法的混合集成实现方式。由GaAs E/D pHEMT晶体管703、704，输入匹配网络701，扼流电感708，电容709及输出匹配网络710构成了射频功率放大器的核心部分；GaAs E/D pHEMT晶体管711、712及电容707构成pHEMT器件703、704的虚设晶体管部分；以上两部分都制作于GaAs E/D pHEMT工艺芯片之上。由运算放大器705、偏置电路702、功率控制单元706组成的功率放大器功率控制电路则制作于CMOS工艺芯片或SOI工艺芯片之上。以上两颗芯片之间的互联，通过绑定线（Bonding Wire）的方式实现。这种混合集成的方式，有效利用了GaAs pHEMT工艺以及CMOS/SOI工艺各自的优点，可以达到较好的成本结构。

图8所示给出了一个CMOS/SOI工艺的运算放大器实现电路图， NMOS晶体管803、804是放大器的输入级，提供第一级放大，PMOS晶体管805、806作为负载和电流镜将双端输入转换成为单端信号。第二级放大由PMOS晶体管808和电流源807构成。电平转换器801、809位输入和输出提供电平转换功能。

图9给出了一种CMOS/SOI工艺的电平转换器的实现原理图，NMOS晶体管901、902、903和904实现电平转换，电流源905和907提供电平转换器所需的电流。

图10给出了一个双偏置射频功率放大器闭环功率控制的实现方式。包括由射频晶体管1014和射频晶体管1015组成了第一共源共栅晶体管对，以及与之对应的由射频晶体管1012和射频晶体管1013组成的第一虚设共源共栅晶体管对，由射频晶体管1011和射频晶体管1010组成的第二共源共栅晶体管对，以及与之对应的由射频晶体管1008和射频晶体管1009组成的第二虚设共源共栅晶体管对，第一共源共栅晶体管对与第二共源共栅晶体管对并联连接，射频晶体管1012和射频晶体管1013作为射频晶体管1014和射频晶体管1015的虚设晶体管，射频晶体管1008和射频晶体管1009作为射频晶体管1011和射频晶体管1010的虚设晶体管；射频晶体管1014和射频晶体管1011的栅极通过隔直电容和输入匹配网络1001连接输入信号端RFin，射频晶体管1014的栅极连接偏置电路1003，射频晶体管1011的栅极连接偏置电路1004，射频晶体管1015的栅极连接运算放大器1005的输出端，射频晶体管1010的栅极连接运算放大器1006的输出端，偏置电路1003、偏置电路1004、运算放大器1005和运算放大器1006的同相输入端分别连接功率控制单元1002，运算放大器1005的反相输入端连接射频晶体管1012的漏极，运算放大器1006的反相输入端连接射频晶体管1008的漏极，功率控制单元1002具有至少一个用于调整偏置电路1003、偏置电路1004、运算放大器1005和运算放大器1006的输出偏置电压的输入控制信号端ctrl。

当然，鉴于上述两个偏置下的射频功率放大器的实现方式，还可以直接扩展到更多偏置下射频功率放大器的闭环功率控制实现。

应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (10)

1. 一种基于闭环功率控制的共源共栅射频功率放大器，其特征在于，包括至少一个由第一射频晶体管和第二射频晶体管组成的共源共栅晶体管对以及与之对应的由第三射频晶体管和第四射频晶体管组成的虚设共源共栅晶体管对，所述共源共栅晶体管对并联连接，所述第三射频晶体管和第四射频晶体管作为第一射频晶体管和第二射频晶体管的虚设晶体管；第一射频晶体管的栅极连接输入信号端，第一射频晶体管的栅极还与第三射频晶体管的栅极连接，第二射频晶体管的栅极与第四射频晶体管的栅极连接，第一射频晶体管的源极与第三射频晶体管的源极接地，第一射频晶体管的漏极连接第二射频晶体管的源极，第三射频晶体管的漏极连接第四射频晶体管的源极；第二射频晶体管的漏极通过扼流电感连接供电电压端，第四射频晶体管的漏极连接供电电压端，第二射频晶体管的漏极还连接输出信号端；第一去耦电容的一端与供电电压端连接，另一端接地；第一射频晶体管的栅极还连接第一偏置电路，第二射频晶体管的栅极还连接第一运算放大器的输出端，并连接第二去耦电容，第二去耦电容的另一端接地；所述第一偏置电路和第一运算放大器的同相输入端分别连接功率控制单元，所述第一运算放大器的反相输入端连接第三射频晶体管的漏极，所述功率控制单元具有至少一个用于调整第一偏置电路和第一运算放大器的输出偏置电压的输入控制信号端。

2.根据权利要求1所述的基于闭环功率控制的共源共栅射频功率放大器，其特征在于，所述输入控制信号端连接系统控制器或者连接射频功率放大器输出检测处理电路的输出端。

3.根据权利要求1所述的基于闭环功率控制的共源共栅射频功率放大器，其特征在于，所述第一运算放大器由至少两个GaAs pHEMT晶体管和片上电阻构成，所述第一运算放大器的输入和输出分别连接电平转换单元。

4.根据权利要求3所述的基于闭环功率控制的共源共栅射频功率放大器，其特征在于，所述电平转换单元由至少四个GaAs pHEMT晶体管构成的二极管以及电阻构成，所述晶体管用于实现电平转换，所述电阻提供电平转换需要的电流。

5.根据权利要求1所述的基于闭环功率控制的共源共栅射频功率放大器，其特征在于，所述第一射频晶体管、第二射频晶体管、第三射频晶体管、第四射频晶体管、扼流电感、第一去耦电容和第二去耦电容制作在GaAs E/D pHEMT工艺芯片上，由第一运算放大器、第一偏置电路、功率控制单元组成的功率控制电路制作在CMOS工艺芯片或SOI工艺芯片上，两颗芯片之间通过绑定线连接。

6.根据权利要求5所述的基于闭环功率控制的共源共栅射频功率放大器，其特征在于，所述第一运算放大器包括由两个NMOS晶体管构成的输入级作为第一级放大，由两个PMOS晶体管作为负载和电流镜将双端输入转换成为单端信号，由PMOS晶体管和电流源构成的第二级放大，输入和输出端连接分别连接电平转换单元。

7.根据权利要求6所述的基于闭环功率控制的共源共栅射频功率放大器，其特征在于，所述电平转换单元包括四个NMOS晶体管和两个电流源，所述晶体管用于实现电平转换，所述电流源提供电平转换所需的电流。

8.根据权利要求1所述的基于闭环功率控制的共源共栅射频功率放大器，其特征在于，包括由第一射频晶体管和第二射频晶体管组成的第一共源共栅晶体管对，以及与之对应的由第五射频晶体管和第六射频晶体管组成的第一虚设共源共栅晶体管对，由第三射频晶体管和第四射频晶体管组成的第二共源共栅晶体管对，以及与之对应的由第七射频晶体管和第八射频晶体管组成的第二虚设共源共栅晶体管对，第一共源共栅晶体管对与第二共源共栅晶体管对并联连接，所述第五射频晶体管和第六射频晶体管作为第一射频晶体管和第二射频晶体管的虚设晶体管，所述第七射频晶体管和第八射频晶体管作为第三射频晶体管和第四射频晶体管的虚设晶体管；所述第一射频晶体管和第三射频晶体管的栅极通过隔直电容连接输入信号端，所述第一射频晶体管的栅极连接第一偏置电路，所述第三射频晶体管的栅极连接第二偏置电路，所述第二射频晶体管的栅极连接第一运算放大器的输出端，第四射频晶体管的栅极连接第二运算放大器的输出端，所述第一偏置电路、第二偏置电路、第一运算放大器和第二运算放大器的同相输入端分别连接功率控制单元，所述第一运算放大器的反相输入端连接第五射频晶体管的漏极，所述第二运算放大器的反相输入端连接第七射频晶体管的漏极，所述功率控制单元具有至少一个用于调整第一偏置电路、第二偏置电路、第一运算放大器和第二运算放大器的输出偏置电压的输入控制信号端。

9.一种应用于上述权利要求1-8任一种基于闭环功率控制的共源共栅射频功率放大器的功率控制方法，其特征在于，包括以下步骤：

（1）通过调整运算放大器同相输入端的温度系数来调整射频功率放大器的温度特性，温度调整系数通过射频功率放大器的测试或仿真得到；

（2）测量与运算放大器连接的晶体管的栅极电压和源极电压，计算出晶体管的阈值电压，通过阈值电压调整运算放大器同相输入端电压来工艺偏差补偿；

（3）控制运算放大器反相输入端的电压等于功率控制器的要求电压。

10.根据权利要求9所述的功率控制方法，其特征在于，在低输出功率等级时，输入控制信号端控制偏置电路和运算放大器的输出电压使得共源共栅晶体管对具有较高的偏置电压；在高输出功率等级时，输入控制信号端控制偏置电路和运算放大器使得共源共栅晶体管对具有较低的偏置电压。