CN111293993B - 一种功率控制电路 - Google Patents
一种功率控制电路 Download PDFInfo
- Publication number
- CN111293993B CN111293993B CN202010099884.6A CN202010099884A CN111293993B CN 111293993 B CN111293993 B CN 111293993B CN 202010099884 A CN202010099884 A CN 202010099884A CN 111293993 B CN111293993 B CN 111293993B
- Authority
- CN
- China
- Prior art keywords
- tube
- nmos tube
- source
- electrode
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本申请实施例公开了一种功率控制电路，包括：射频信号通路包括：第一NMOS管栅极作为射频信号输入端，其漏极与第二NMOS管源极相连，其源极与接地端相连；第二NMOS管漏极作为射频信号输出端，并与第一电压源相连；负反馈环路包括：第三NMOS管栅极与差分放大器输出端相连，其源极与接地端相连，其漏极与第四NMOS管源极相连；第四NMOS管栅极与差分放大器反向输入端相连，并与第二电压源相连，其漏极与差分放大器正向输入端相连，并与第一偏置电流源相连；第一NMOS管栅极与差分放大器输出端相连；第二NMOS管栅极与第二电压源相连；第二NMOS管与第四NMOS管工作在饱和区。如此，射频信号通路不经过模拟信号，不影响第一NMOS管性能，同时提高输出功率的控制精度。
Description
技术领域
本申请涉及电子技术领域，尤其涉及一种功率控制电路。
背景技术
射频功率放大器，也可简称功放。当功放处于饱和状态时，则需功率控制电路来控制功放的输出功率。所谓功率控制一般有两种方式，分别是电流控制和电压控制。其中，电流控制的方法是通过控制功放中放大管的栅极偏置电压进而控制其偏置电流。如图1为现有的功率控制电路的第一组结构示意图。如图1所示，MN3管的漏极与电流源IB相连，MN3管的漏极与栅极短接；MN1管的漏极与MN2管的源极相连，MN1管的栅极作为射频信号的输入端；MN3管的栅极与MN1管的栅极相连，且中间串联一电阻R1，MN3管的源极与MN1管的源极均与接地端相连；MN2管的栅极与电压源VG相连，且中间串联一电阻R2，MN2管的漏极与电压源VCC相连，且中间串联一电感L，同时作为射频信号的输出端。基于上述电路连接方式导致客观存在沟道调制效应，使得经过MN3的偏置电流IB镜像到MN1时会引入较大的偏差，进而使饱和功率偏差较大。
如图2为现有的功率控制电路的第二组成结构示意图。如图2所示，即在图1的基础上添加了一个差分放大器，具体地，差分放大器的正向输入端与MN3管的漏极相连，差分放大器的反向输入端与MN1管的漏极相连，差分放大器的输出端与MN3管的栅极相连，且与电阻R1的一端相连。其他部分连接方式与如图1中描述相同。其中，MN1管、MN3管和差分放大器构成一反馈环路。通过引入一个差分运放，使MN1和MN3管的漏端电压相等，从而消除了沟道长度调制效应的影响，提高了电流控制精度。但是由于射频功率放大管MN1在反馈环路中，使得一部分射频信号通路会走过模拟信号，模拟信号会对射频信号产生干扰，降低了射频功率放大器的性能。
发明内容
使用功率控制电路提高射频功率放大器的输出功率的同时，存在沟道长度调制效应的影响和降低射频放大器性能的问题，为解决上述问题，本申请实施例提供一种功率控制电路。
本申请的技术方案是这样实现的：
本申请实施例提供一种功率控制电路，所述电路包括：射频信号通路和负反馈环路；
所述射频信号通路包括：第一NMOS管和第二NMOS管；
所述第一NMOS管的栅极作为所述射频信号的输入端，所述第一NMOS管的漏极与所述第二NMOS管的源极相连，所述第一NMOS管的源极与接地端相连；所述第二NMOS管的漏极作为所述射频信号的输出端，同时与第一电压源相连；
所述负反馈环路包括：第三NMOS管、第四NMOS管和差分放大器；
所述第三NMOS管的栅极与所述差分放大器的输出端相连，所述第三NMOS管的源极与所述接地端相连，所述第三NMOS管的漏极与所述第四NMOS管的源极相连；所述第四NMOS管的栅极与所述差分放大器的反向输入端相连，同时与第二电压源相连，所述第四NMOS管的漏极与所述差分放大器的正向输入端相连，同时与第一偏置电流源相连；
所述第一NMOS管的栅极与所述差分放大器的输出端相连；所述第二NMOS管的栅极与所述第二电压源相连；
所述第二NMOS管与所述第四NMOS管工作在饱和区，实现对所述第一NMOS管实现了功率控制。
上述方案中，所述第三NMOS管与所述第一NMOS管的宽长比的比值和所述第四NMOS管与所述第二NMOS管的宽长比的比值相等。
上述方案中，所述功率控制电路还包括：第一电阻；所述第一NMOS管的栅极通过所述第一电阻与所述差分放大器的输出端相连。
上述方案中，所述功率控制电路还包括：第二电阻；所述第二NMOS管的栅极通过所述第二电阻与所述第二电压源相连。
上述方案中，所述功率控制电路还包括：电感；所述第二NMOS管的漏极通过所述电感与所述第一电压源相连。
上述方案中，当所述第四NMOS管的漏极电压等于栅极电压，则所述第四NMOS管工作在饱和区。
上述方案中，所述负反馈环路包括：第五NMOS管；所述第四NMOS管的栅极通过所述第五NMOS管与所述差分放大器的反向输入端相连；所述第五NMOS管的栅极和漏极短接；所述第五NMOS管的源极与第二偏置电流源的第一端相连；所述第二偏置电流源的第二端与所述接地端相连。
上述方案中，所述第五NMOS管的阈值电压与所述第四NMOS管的阈值电压相等；所述第五NMOS管工作在弱反型区。
上述方案中，当所述第四NMOS管的漏极电压等于栅极电压减去阈值电压，则所述第四NMOS管工作在饱和区。
上述方案中，所述第四NMOS管的栅极与所述第五NMOS管的漏极相连；所述第五NMOS管的源极与所述差分放大器的反向输入端相连。
本申请公开了一种功率控制电路，所述功率控制电路包括：射频信号通路和负反馈环路；射频信号通路包括：第一NMOS管栅极作为射频信号输入端，其漏极与第二NMOS管源极相连，其源极与接地端相连；第二NMOS管漏极作为射频信号输出端，并与第一电压源相连；负反馈环路包括：第三NMOS管栅极与差分放大器输出端相连，其源极与接地端相连，其漏极与第四NMOS管源极相连；第四NMOS管栅极与差分放大器反向输入端相连，并与第二电压源相连，其漏极与差分放大器正向输入端相连，并与第一偏置电流源相连；第一NMOS管栅极与差分放大器输出端相连；第二NMOS管栅极与第二电压源相连；第二NMOS管与第四NMOS管工作在饱和区。如此，射频信号通路不经过模拟信号，不影响第一NMOS管性能，同时提高输出功率的控制精度。
附图说明
图1为现有的功率控制电路的第一组成结构示意图；
图2为现有的功率控制电路的第二组成结构示意图；
图3为本申请实施例中功率控制电路的第一组成结构示意图；
图4为本申请实施例中功率控制电路的第二组成结构示意图；
图5为本申请实施例中功率控制电路的第一应用电路示意图；
图6为本申请实施例中功率控制电路的第三组成结构示意图；
图7为本申请实施例中功率控制电路的第二应用电路示意图。
具体实施方式
为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。
当射频功率放大器处于饱和状态时，需要功率控制电路来控制射频功率放大器的输出功率。功率控制一般有两种方式，分别是电流控制和电压控制。其中电流控制的方法是通过控制功率放大器中放大管的栅极偏置电压进而控制其偏置电流。
基于现有的功率控制电路中存在沟道长度调制效应的影响和降低射频放大器性能的问题，本申请实施例提供了一种功率控制电路，图3为本申请实施例中一种功率控制电路的电路结构图，解决了上述存在的两个问题。如图3所示，该电路具体包括：射频信号通路和负反馈环路；
所述射频信号通路包括：第一NMOS管31和第二NMOS管32；
所述第一NMOS管31的栅极作为所述射频信号的输入端，所述第一NMOS管31的漏极与所述第二NMOS管32的源极相连，所述第一NMOS管的源极与接地端33相连；所述第二NMOS管32的漏极作为所述射频信号的输出端，同时与第一电压源34相连；
所述负反馈环路包括：第三NMOS管35、第四NMOS管36和差分放大器37；
所述第三NMOS管35的栅极与所述差分放大器37的输出端相连，所述第三NMOS管35的源极与所述接地端33相连，所述第三NMOS管35的漏极与所述第四NMOS管36的源极相连；所述第四NMOS管36的栅极与所述差分放大器37的反向输入端相连，同时与第二电压源38相连，所述第四NMOS管36的漏极与所述差分放大器37的正向输入端相连，同时与第一偏置电流源39相连；
所述第一NMOS管31的栅极与所述第三NMOS管35的栅极相连；所述第二NMOS管32的栅极与所述第二电压源38相连；
所述第二NMOS管32与所述第四NMOS管36工作在饱和区，实现对所述第一NMOS管31的功率控制。
在一些实施例中，所述第三NMOS管35与所述第一NMOS管31的宽长比的比值和所述第四NMOS管36与所述第二NMOS管32的宽长比的比值相等。
具体地，为了使经过第三NMOS管35的第一偏置电流镜像到第一NMOS管31时不存在较大偏差，那么，第三NMOS管35的漏极电压需要与第一NMOS管31的漏端电压相等。所以，基于上述目的，在图1现有的功率控制电路中增添第四NMOS管36，并且，第三NMOS管35与第一NMOS管31的宽长比的比值和第四NMOS管36与第二NMOS管32的宽长比的比值相等。
在一些实施例中，所述功率控制电路还包括：第一电阻；所述第一NMOS管31的栅极通过所述第一电阻与所述差分放大器37的输出端相连。
具体地，第一电阻的第一端与差分放大器37的输出端相连，第一电阻的第二端与第一NMOS管31的栅极相连。
在一些实施例中，所述功率控制电路还包括：第二电阻；所述第二NMOS管32的栅极通过所述第二电阻与所述第二电压源38相连。
具体地，第二电阻的第一端与第二电压源38相连，同时也与差分放大器37的反向输入端相连，第二电阻的第二端与第二NMOS管32的栅极相连。
在一些实施例中，所述功率控制电路还包括：电感；所述第二NMOS管32的漏极通过所述电感与所述第一电压源34相连。
具体地，电感的第一端与第二NMOS管32的漏极相连，电感的第二端与第一电压源34相连。
在一些实施例中，当所述第四NMOS管36的漏极电压等于栅极电压，则所述第四NMOS管36工作在饱和区。
具体地，第四NMOS管36的栅极与差分放大器37的反向输入端相连，第四NMOS管36的漏极与差分放大器37的正向输入端相连，则第四NMOS管36的栅极电压与漏极电压相等。进一步地，第四NMOS管36的栅源电压与第四NMOS管36的漏源电压相等，基于第四NMOS管36工作在饱和区的条件是：栅源电压减去阈值电压小于漏源电压，所以，第四NMOS管36工作在饱和区。
进一步地，已知第二NMOS管32工作在饱和区，又第四NMOS管36也工作在饱和区；第二NMOS管32的栅极和第四NMOS管36的栅极均与第二电压源38相连；第三NMOS管35与第一NMOS管31的宽长比的比值和第四NMOS管36与第二NMOS管32的宽长比的比值相等；基于上述三个条件，得出第二NMOS管32的源极电压和第四NMOS管36的源极电压相等。
第四NMOS管36的源极与第三NMOS管35的漏极相连，第一NMOS管31的漏极与第二NMOS管32的源极相连，则第四NMOS管36的源极电压与第三NMOS管35的漏极电压相等，第二NMOS管32的源极电压与第一NMOS管31的漏极电压相等。进而，第三NMOS管35的漏极电压与第一NMOS管31的漏极电压相等，则经过第三NMOS管35的第一偏置电流源39镜像到第一NMOS管31时不存在较大偏差，从而提高经过第一NMOS管31的偏置电流的控制精度。
针对图3功率控制电路的第一组成结构示意图，本申请给出了一种具体的电路图，如图4所示，图4为本申请实施例中功率控制电路的第二组成结构示意图。
其中，第一NMOS管31相当于MN1管，第二NMOS管32相当于MN2管，第三NMOS管35相当于MN3管，第四NMOS管36相当于MN4管，第一偏置电流源39相当于偏置电流源IB，第一电阻相当于R1，第二电阻相当于R2，第二电压源38相当于VG，第一电压源34相当于电压源VCC。
具体地，所述射频信号通路包括：MN1管和MN2管；MN1管的栅极作为射频信号的输入端，MN1管的漏极与MN2管的源极相连，MN1管的源极与接地端相连；MN2管的漏极作为射频信号的输出端，同时与电压源VCC相连；所述负反馈环路包括：MN3管、MN4管和差分放大器；MN3管的栅极与差分放大器的输出端相连，MN3管的源极与接地端相连，MN3管的漏极与MN4管的源极相连；MN4管的栅极与差分放大器的反向输入端相连，同时与电压源VG相连，MN4管的漏极与差分放大器的正向输入端相连，同时与偏置电流源IB相连；MN1管的栅极与MN3管的栅极相连；MN2管的栅极与电压源VG相连；MN2管与MN4管工作在饱和区，实现对MN1管的功率控制。
上述技术方案中，射频信号通路不经过模拟信号，即模拟信号不会对射频信号产生干扰，也不会降低射频功率放大器的性能。
其中，MN3管与MN1管的宽长比的比值和MN4管与MN2管的宽长比的比值相等。
电阻R1的第一端与差分放大器的输出端相连，电阻R1的第二端与MN1管的栅极相连。
电阻R2的第一端与电压源VG相连，同时也与差分放大器的反向输入端相连，电阻R2的第二端与MN2管的栅极相连。
电感L的一端与MN2管的漏极相连，电感L的另一端与电压源VCC相连。
MN4管的栅极与差分放大器的反向输入端相连，MN4管的漏极与差分放大器的正向输入端相连，则MN4管的栅极电压与漏极电压相等。进一步地，MN4管的栅源电压与MN4管的漏源电压相等，基于MN4管工作在饱和区的条件是：栅源电压减去阈值电压小于漏源电压，所以，MN4管工作在饱和区。
进一步地，已知MN2管工作在饱和区，又MN4管也工作在饱和区；MN2管的栅极和MN4管的栅极均与电压源VG相连；MN3管与MN1管的宽长比的比值和MN4管与MN2管的宽长比的比值相等；基于上述三个条件，得出MN2管的源极电压和MN4管的源极电压相等。
MN4管的源极与MN3管的漏极相连，MN1管的漏极与MN2管的源极相连，则MN4管的源极电压与MN3管的漏极电压相等，MN2管的源极电压与MN1管的漏极电压相等。进而，MN3管的漏极电压与MN1管的漏极电压相等，则经过MN3管的偏置电流源IB1镜像到MN1管时不存在较大偏差，从而提高经过MN1管的偏置电流的控制精度。
本申请公开了一种功率控制电路，所述功率控制电路包括：射频信号通路和负反馈环路；射频信号通路包括：第一NMOS管栅极作为射频信号输入端，其漏极与第二NMOS管源极相连，其源极与接地端相连；第二NMOS管漏极作为射频信号输出端，并与第一电压源相连；负反馈环路包括：第三NMOS管栅极与差分放大器输出端相连，其源极与接地端相连，其漏极与第四NMOS管源极相连；第四NMOS管栅极与差分放大器反向输入端相连，并与第二电压源相连，其漏极与差分放大器正向输入端相连，并与第一偏置电流源相连；第一NMOS管栅极与差分放大器输出端相连；第二NMOS管栅极与第二电压源相连；第二NMOS管与第四NMOS管工作在饱和区。如此，射频信号通路不经过模拟信号，不影响第一NMOS管性能，同时提高输出功率的控制精度。
图5为本申请实施例中功率控制电路的第一应用电路示意图。如图5所示，左侧虚线框中的差分放大器电路为图4中功率控制电路中差分放大器的具体电路图。
其中，差分放大器电路包括：偏置电流源IB3、MN8管、MN7管、MN6管、MP1管和MP2管；MN8管的漏极与栅极短接，且漏极端与偏置电流IB3相连；MN7管的漏极与MP1管的漏极相连；MN6管的漏极与MP2管的漏极相连；MN8管、MN7管、MN6管的源极均与接地端相连，MN8管的栅极与MN7管的栅极相连，MN7管的栅极与MN6管的栅极相连；MP1管的漏极与栅极短接，MP1管的栅极与MP2管的栅极相连。其中，MN7管与MN6管的宽长比的比值和MP1管与MP2管的宽长比的比值相等。进而，能够得出MP1管的栅源电压等于MP2管的栅源电压。
功率控制电路其余部分包括：偏置电流源IB1、电压源VG、电压源VCC、MN4管、MN3管、MN2管、MN1管、电阻R1、电阻R2、电感L、射频信号输入端RFIN和射频信号输出端RFOUT；其中，MN4管的栅极与电压源VG相连，MN4管的漏极与偏置电流源IB1相连，MN4管的源极与MN3管的漏极相连；MN3管的源极与接地端相连；MN1管的栅极与射频信号输入端RFIN相连，MN1管的源极与接地端相连，MN1管的漏极与MN2管的源极相连；MN2管的漏极与射频信号输出端RFOUT相连，射频信号输出端RFOUT与电感L的一端相连，电感L的另一端与电压源VCC相连；MN2管的栅极通过电阻R2与MN4管的栅极相连；MN1管的栅极通过电阻R1与MN3管的栅极相连。
MP2管的源极与MN4管的漏极相连，MP1管的源极与电压源VG相连，MN3管的栅极均与MN6管和MP2管的栅极相连。运放放大器电路的MP2管、功率放大器电路的MN3管和MN4管构成负反馈回路。
基于MP1管的栅源电压等于MP2管的栅源电压，且MP1管的栅极与MP2管的栅极相连，所以，MP2管的栅极电压等于电压源VG减去MP1管的栅源电压，即MP2管的源极电压等于VG，也就是MN4管的漏极电压等于VG，MN4管工作在饱和区。
又MN2管也工作在饱和区，且MN4管的栅极和MN2管的栅极均与电压源VG相连，则MN2管的源极电压等于MN4管的源极电压；基于MN4管的源极与MN3管的漏极相连，MN1管的漏极与MN2管的源极相连，则MN3管的漏极电压与MN1管的漏极电压相等，经过MN3管偏置电流源IB1镜像到MN1管时不存在较大偏差，从而提高MN1管偏置电流的控制精度。
针对图3功率控制电路的第一组成结构示意图，本申请给出了另一种具体的电路图，如图6为本申请实施例中功率控制电路的第三组成结构示意图。即在图3的基础上添加了MN5管、偏置电流源IB2。具体地，图6的电路连接方式描述如下：
所述电路包括：射频信号通路和负反馈环路；
所述射频信号通路包括：MN1管、MN2管和电压源VCC；
所述第一NMOS管的栅极作为所述射频信号的输入端，所述第一NMOS管的漏极与所述第二NMOS管的源极相连，所述第一NMOS管的源极与接地端相连；所述第二NMOS管的漏极作为所述射频信号的输出端，同时与所述第一电压源相连；
所述负反馈环路包括：第三NMOS管、第四NMOS管、第五NMOS管、差分放大器；
所述第三NMOS管的栅极与所述差分放大器的输出端相连，所述第三NMOS管的源极与所述接地端相连，所述第三NMOS管的漏极与所述第四NMOS管的源极相连；所述第四NMOS管的栅极通过所述第五NMOS管与所述差分放大器的反向输入端相连，所述第四NMOS管的漏极与所述差分放大器的正向输入端相连，同时与第一电流源相连；所述第四NMOS管的栅极与所述第五NMOS管的漏极相连；所述第五NMOS管的源极与所述差分放大器的反向输入端相连；所述第五NMOS管的栅极与漏极短接，所述第五NMOS管的源极与第二电流源的第一端相连；所述第二电流源的第二端与所述接地端相连；
所述第一NMOS管的栅极与所述第三NMOS管的栅极相连；所述第二NMOS管的栅极与所述第二电压源相连；
所述第二NMOS管与所述第四NMOS管工作在饱和区，实现对所述第一NMOS管的功率控制。
具体地，所述电路包括：射频信号通路和负反馈环路；所述射频信号通路包括：MN1管、MN2管和电压源VCC；MN1管的栅极作为射频信号的输入端，MN1管的漏极与MN2管的源极相连，MN1管的源极与接地端相连；MN2管的漏极作为射频信号的输出端，同时与电压源VCC相连；所述负反馈环路包括：MN3管、MN4管、MN5管、差分放大器；MN3管的栅极与差分放大器的输出端相连，MN3管的源极与接地端相连，MN3管的漏极与MN4管的源极相连；MN4管的栅极通过MN5管与差分放大器的反向输入端相连，即MN4管的栅极与MN5管的漏极相连；MN5管的源极与差分放大器的反向输入端相连；MN4管的漏极与差分放大器的正向输入端相连，同时与偏置电流源IB1相连；MN5管的栅极与漏极短接，MN5管的源极与偏置电流源IB2的一端相连；偏置电流源IB2的另一端与接地端相连；MN1管的栅极与MN3管的栅极相连；MN2管的栅极与电压源VG相连；MN2管与MN4管工作在饱和区，实现对MN1管的功率控制。
上述技术方案中，射频信号通路不经过模拟信号，即模拟信号不会对射频信号产生干扰，也不会降低射频功率放大器的性能。
在一些实施例中，所述第三NMOS管与所述第一NMOS管的宽长比的比值和所述第四NMOS管与所述第二NMOS管的宽长比的比值相等。
在一些实施例中，所述功率控制电路还包括：第一电阻；所述第一NMOS管的栅极通过所述第一电阻与所述差分放大器的输出端相连。
具体地，所述电阻R1的一端与差分放大器的输出端相连，电阻R1的另一端与MN1管的栅极相连。
在一些实施例中，所述功率控制电路还包括：第二电阻；所述第二NMOS管的栅极通过所述第二电阻与所述第二电压源相连。
具体地，电阻R2的一端与电压源VG相连，同时也与差分放大器的反向输入端相连，电阻R2的另一端与MN2管的栅极相连。
在一些实施例中，所述功率控制电路还包括：电感；所述第二NMOS管的漏极通过所述电感与所述第一电压源相连。
具体地，所述电感L的一端与MN2管的漏极相连，所述电感L的另一端与电压源VCC相连。
在一些实施例中，所述第五NMOS管的阈值电压与所述第四NMOS管的阈值电压相等；所述第五NMOS管工作在弱反型区。
具体地，MN5管工作在弱反型区，则MN5管的栅源电压等于阈值电压；其中，NMOS管工作在弱反型区的条件是栅源电压等于阈值电压；基于MN5管的栅极与MN4管的栅极相连，且MN4管的栅极与电压源VG相连，所以，MN5管的源极电压等于电压源VG减去MN5管的阈值电压。
基于MN4管的漏极与差分放大器的正向输入端相连，MN5管的源极与差分放大器的反向输入端相连，则MN4管的漏极电压等于MN5管的源极电压，进一步地，MN4管的漏源电压等于MN4管的栅源电压减去阈值电压，MN4管工作在饱和区。
进一步地，已知MN2管工作在饱和区，又MN4管也工作在饱和区，且MN2管的栅极和MN4管的栅极均与电压源VG相连；基于上述两个条件，得出MN2管的源极电压和MN4管的源极电压相等。
MN4管的源极与MN3管的漏极相连，MN1管的漏极与MN2管的源极相连，则MN4管的源极电压与MN3管的漏极电压相等，MN2管的源极电压与MN1管的漏极电压相等。进而，MN3管的漏极电压与MN1管的漏极电压相等，则经过MN3管的偏置电流源IB1镜像到MN1管时不存在较大偏差，从而提高经过MN1管的偏置电流的控制精度。
本申请公开了一种功率控制电路，所述功率控制电路包括：射频信号通路和负反馈环路；射频信号通路包括：第一NMOS管栅极作为射频信号输入端，其漏极与第二NMOS管源极相连，其源极与接地端相连；第二NMOS管漏极作为射频信号输出端，并与第一电压源相连；负反馈环路包括：第三NMOS管栅极与差分放大器输出端相连，其源极与接地端相连，其漏极与第四NMOS管源极相连；第四NMOS管栅极与差分放大器反向输入端相连，并与第二电压源相连，其漏极与差分放大器正向输入端相连，并与第一偏置电流源相连；第一NMOS管栅极与差分放大器输出端相连；第二NMOS管栅极与第二电压源相连；第二NMOS管与第四NMOS管工作在饱和区。如此，射频信号通路不经过模拟信号，不影响第一NMOS管性能，同时提高输出功率的控制精度。
图7为本申请实施例中功率控制电路的第二应用电路示意图。如图7所示，左侧虚线框中的差分放大器电路为图6中功率控制电路中差分放大器的具体电路图。其中，将MN5管的源极接到MP1管的源极，从而可以节省图6中偏置电流源IB2。
其中，差分放大器电路包括：偏置电流源IB3、MN8管、MN7管、MN6管、MN5管、MP1管和MP2管；MN8管的漏极与栅极短接，且漏极端与偏置电流IB3相连；MN7管的漏极与MP1管的漏极相连；MN6管的漏极与MP2管的漏极相连；MN8管、MN7管、MN6管的源极均与接地端相连，MN8管的栅极与MN7管的栅极相连，MN7管的栅极与MN6管的栅极相连；MN5管的栅极与漏极短接，MN5管的源极与MP1管的源极相连；MP1管的漏极与栅极短接，MP1管的栅极与MP2管的栅极相连。其中，MN7管与MN6管的宽长比的比值和MP1管与MP2管的宽长比的比值相等，进而，能够得出MP1管的栅源电压等于MP2管的栅源电压；MN5管工作在弱反型区，则MN5管的栅源电压等于阈值电压。
功率控制电路其余部分包括：偏置电流源IB1、电压源VG、电压源VCC、MN4管、MN3管、MN2管、MN1管、电阻R1、电阻R2、电感L、射频信号输入端RFIN和射频信号输出端RFOUT；其中，MN4管的栅极与电压源VG相连，MN4管的漏极与偏置电流源IB1相连，MN4管的源极与MN3管的漏极相连；MN3管的源极与接地端相连；MN1管的栅极与射频信号输入端RFIN相连，MN1管的源极与接地端相连，MN1管的漏极与MN2管的源极相连；MN2管的漏极与射频信号输出端RFOUT相连，射频信号输出端RFOUT与电感L的一端相连，电感L的另一端与电压源VCC相连；MN2管的栅极通过电阻R2与MN4管的栅极相连；MN1管的栅极通过电阻R1与MN3管的栅极相连。
MP2管的源极与MN4管的漏极相连，MN5管的源极与电压源VG相连，MN3管的栅极均与MN6管和MP2管的栅极相连。
基于MP1管的栅源电压等于MP2管的栅源电压，MP1管的栅极与MP2管的栅极相连，MP1管的源极与MP5管的源极相连，MP2管的源极与MN4管的漏极相连，及MN5管的阈值电压与MN4管的阈值电压相等，则MN4管的漏极电压等于VG减去阈值电压，即MN4管工作在饱和区。
又MN2管也工作在饱和区，且MN4管的栅极和MN2管的栅极均与电压源VG相连，则MN2管的源极电压等于MN4管的源极电压；基于MN4管的源极与MN3管的漏极相连，MN1管的漏极与MN2管的源极相连，则MN3管的漏极电压与MN1管的漏极电压相等，经过MN3管偏置电流源IB1镜像到MN1管时不存在较大偏差，从而提高MN1管偏置电流的控制精度。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种功率控制电路，其特征在于，所述功率控制电路包括：射频信号通路和负反馈环路；
所述射频信号通路包括：第一NMOS管和第二NMOS管；
所述第一NMOS管的栅极作为所述射频信号的输入端，所述第一NMOS管的漏极与所述第二NMOS管的源极相连，所述第一NMOS管的源极与接地端相连；所述第二NMOS管的漏极作为所述射频信号的输出端，同时与第一电压源相连；
所述负反馈环路包括：第三NMOS管、第四NMOS管和差分放大器；
所述第三NMOS管的栅极与所述差分放大器的输出端相连，所述第三NMOS管的源极与所述接地端相连，所述第三NMOS管的漏极与所述第四NMOS管的源极相连；所述第四NMOS管的栅极与所述差分放大器的反向输入端相连，同时与第二电压源相连，所述第四NMOS管的漏极与所述差分放大器的正向输入端相连，同时与第一偏置电流源相连；
所述第一NMOS管的栅极与所述差分放大器的输出端相连；所述第二NMOS管的栅极与所述第二电压源相连；
所述第二NMOS管与所述第四NMOS管工作在饱和区，实现对所述第一NMOS管的功率控制。
2.根据权利要求1所述的功率控制电路，其特征在于，
所述第三NMOS管与所述第一NMOS管的宽长比的比值和所述第四NMOS管与所述第二NMOS管的宽长比的比值相等。
3.根据权利要求1所述的功率控制电路，其特征在于，
所述功率控制电路还包括：第一电阻；
所述第一NMOS管的栅极通过所述第一电阻与所述差分放大器的输出端相连。
4.根据权利要求3所述的功率控制电路，其特征在于，
所述功率控制电路还包括：第二电阻；
所述第二NMOS管的栅极通过所述第二电阻与所述第二电压源相连。
5.根据权利要求4所述的功率控制电路，其特征在于，
所述功率控制电路还包括：电感；
所述第二NMOS管的漏极通过所述电感与所述第一电压源相连。
6.根据权利要求1所述的功率控制电路，其特征在于，
当所述第四NMOS管的漏极电压等于栅极电压，则所述第四NMOS管工作在饱和区。
7.根据权利要求1-5任一项所述的功率控制电路，其特征在于，
所述负反馈环路包括：第五NMOS管；
所述第四NMOS管的栅极通过所述第五NMOS管与所述差分放大器的反向输入端相连；
所述第四NMOS管的栅极与所述第五NMOS管的漏极相连；所述第五NMOS管的源极与所述差分放大器的反向输入端相连；所述第五NMOS管的栅极和漏极短接；
所述第五NMOS管的源极与第二偏置电流源的第一端相连；所述第二偏置电流源的第二端与所述接地端相连。
8.根据权利要求7所述的功率控制电路，其特征在于，
所述第五NMOS管的阈值电压与所述第四NMOS管的阈值电压相等；
所述第五NMOS管工作在弱反型区。
9.根据权利要求7所述的功率控制电路，其特征在于，
当所述第四NMOS管的漏极电压等于栅极电压减去阈值电压，则所述第四NMOS管工作在饱和区。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010099884.6A CN111293993B (zh) | 2020-02-18 | 2020-02-18 | 一种功率控制电路 |
| PCT/CN2020/118564 WO2021164257A1 (zh) | 2020-02-18 | 2020-09-28 | 一种功率控制电路 |
| US17/139,928 US11881820B2 (en) | 2020-02-18 | 2020-12-31 | Power control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010099884.6A CN111293993B (zh) | 2020-02-18 | 2020-02-18 | 一种功率控制电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111293993A CN111293993A (zh) | 2020-06-16 |
| CN111293993B true CN111293993B (zh) | 2021-05-25 |
Family
ID=71024480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010099884.6A Active CN111293993B (zh) | 2020-02-18 | 2020-02-18 | 一种功率控制电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111293993B (zh) |
| WO (1) | WO2021164257A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111293993B (zh) * | 2020-02-18 | 2021-05-25 | 广州慧智微电子有限公司 | 一种功率控制电路 |
| CN112367055A (zh) * | 2020-10-10 | 2021-02-12 | 广州慧智微电子有限公司 | 一种过压保护电路、装置及设备 |
| CN113437944B (zh) * | 2021-08-26 | 2021-11-26 | 广州慧智微电子有限公司 | 一种功率放大器及控制方法 |
| CN114337619B (zh) * | 2022-01-12 | 2023-04-28 | 电子科技大学 | 一种消除误翻转的反流比较器 |
| CN116073656B (zh) * | 2023-02-17 | 2024-04-09 | 无锡麟聚半导体科技有限公司 | 一种电流调节电路及芯片 |
| CN117097310B (zh) * | 2023-10-11 | 2024-03-15 | 芯睿微电子(昆山)有限公司 | 具有下电快速稳定电路的器件及下电快速稳定电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617886A (zh) * | 2014-11-20 | 2015-05-13 | 北京芯麒电子技术有限公司 | 一种用于改善功率放大器开关谱的功率控制方法及其电路 |
| CN104779920A (zh) * | 2015-05-08 | 2015-07-15 | 宜确半导体（苏州）有限公司 | 基于闭环功率控制的共源共栅射频功率放大器 |
| CN106788286A (zh) * | 2016-11-17 | 2017-05-31 | 锐迪科微电子（上海）有限公司 | 一种饱和功率放大器基于基极的功率控制电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1855379B1 (en) * | 2006-05-12 | 2011-02-09 | STMicroelectronics Srl | Output power control of an RF amplifier |
| KR101004851B1 (ko) * | 2008-12-23 | 2010-12-28 | 삼성전기주식회사 | 출력 제어 기능을 갖는 전력증폭기 시스템 |
| CN111293993B (zh) * | 2020-02-18 | 2021-05-25 | 广州慧智微电子有限公司 | 一种功率控制电路 |
-
2020
- 2020-02-18 CN CN202010099884.6A patent/CN111293993B/zh active Active
- 2020-09-28 WO PCT/CN2020/118564 patent/WO2021164257A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617886A (zh) * | 2014-11-20 | 2015-05-13 | 北京芯麒电子技术有限公司 | 一种用于改善功率放大器开关谱的功率控制方法及其电路 |
| CN104779920A (zh) * | 2015-05-08 | 2015-07-15 | 宜确半导体（苏州）有限公司 | 基于闭环功率控制的共源共栅射频功率放大器 |
| CN106788286A (zh) * | 2016-11-17 | 2017-05-31 | 锐迪科微电子（上海）有限公司 | 一种饱和功率放大器基于基极的功率控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021164257A1 (zh) | 2021-08-26 |
| CN111293993A (zh) | 2020-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111293993B (zh) | 一种功率控制电路 | |
| US8410854B2 (en) | Semiconductor integrated circuit device | |
| CN108599728B (zh) | 一种具有限流和钳位功能的误差放大器 | |
| US8878612B2 (en) | Accurate bias tracking for process variation and supply modulation | |
| CN103780212B (zh) | 一种运算放大器、电平转换电路以及可编程增益放大器 | |
| EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
| CN110729995B (zh) | 一种电平转换电路及电平转换方法 | |
| CN110166009B (zh) | 一种输入耐压保护架构 | |
| CN105141265A (zh) | 一种增益提升的运算跨导放大器 | |
| CN106549639B (zh) | 一种增益自适应误差放大器 | |
| CN103825557A (zh) | 一种低功耗高线性度跨导放大器 | |
| CN114710124A (zh) | 基于低纹波电荷泵的轨到轨输入输出运算跨导放大器 | |
| CN113839542B (zh) | 一种片内电流采样的峰值电流控制电路 | |
| CN113131886B (zh) | 一种运算放大器 | |
| CN111181503A (zh) | 射频信号处理电路 | |
| CN115580241B (zh) | 一种功率放大器及其偏置电路 | |
| CN114337552B (zh) | 自适应压摆率增强的运算放大电路 | |
| CN110224700A (zh) | 一种高速互补类型双电源运算放大器 | |
| CN116232242A (zh) | Ab类输出级的偏置电路以及ab类放大器、芯片和电子设备 | |
| CN107404291B (zh) | 偏置电路和低噪声放大器 | |
| CN111721986B (zh) | 一种宽输入共模电压范围电流检测放大器电路 | |
| CN116760371B (zh) | 用于轨到轨输入运算放大器的偏置电路 | |
| CN113271073B (zh) | 一种可重构运算跨导放大器 | |
| KR101596565B1 (ko) | 셀프-캐스코드 구조를 이용한 ２단 연산 증폭기 회로 | |
| US11652457B2 (en) | Circuit employing MOSFETs and corresponding method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 510663 unit c3-802, innovation building, 182 science Avenue, Science City, Guangzhou high tech Industrial Development Zone, Guangdong Province Patentee after: Guangzhou Huizhi Microelectronics Co.,Ltd. Address before: 510663 unit c3-802, innovation building, 182 science Avenue, Science City, Guangzhou high tech Industrial Development Zone, Guangdong Province Patentee before: SMARTER MICROELECTRONICS (GUANG ZHOU) Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |