CN114337552B - 自适应压摆率增强的运算放大电路 - Google Patents

Abstract

本发明涉及一种自适应压摆率增强的运算放大电路。其包括输入级放大电路，上升沿压摆率增强模块进入上升沿压摆率增强状态时，上升沿压摆率增强模块检测相对应的差分输入电流，并产生一上升沿压摆补偿电流，上升沿压摆率增强模块将所产生的上升沿压摆补偿电流加载到输入级放大电路的输出端；下降沿压摆率增强模块进入下降沿压摆率增强状态时，下降沿压摆率增强模块检测相对应的差分输入电流，并产生一下降沿压摆补偿电流，下降沿压摆率增强模块将所产生的下降沿压摆补偿电流加载到输入级放大电路的输出端。本发明能自适应压摆率增强，提高压摆率增强的稳定性与可靠性，功耗小，安全可靠。

Description

自适应压摆率增强的运算放大电路

技术领域

本发明涉及一种运算放大电路，尤其是一种自适应压摆率增强的运算放大电路。

背景技术

运算放大器是模拟电路中的基本模块，常常用来作为中间驱动，如驱动显示电路、驱动ADC(Analog-to-Digital Converter)等。显示电路中的等效电容较大，ADC的电容阵列等效电容也较大；因此，运算放大器对容性负载的驱动能力，直接影响到显示电路的帧率和ADC的转换精度与工作频率。目前，ADC主要使用电容阵列定标和量化点位，这种电容阵列的电容值一般有上百皮法，普通的运算放大器难以实现有效驱动。

为了快速的驱动容性负载，运算放大器需要有足够大的压摆率。提高运算放大器的压摆率需要较高的功耗，因此，主流的解决方法是在运算放大器基础上增加一个压摆率增强模块，使用辅助放大器检测差分输入电压的差值，当差值的绝对值大于阈值时，则产生一路电流对容性负载充放电，以此实现压摆率的增强。由于运算放大器存在因失配产生的输入失调电压，当差分输入为零，其输出电压不为零，因此，这种压摆率增强的方式会导致较大误差的存在，且不适用于运算放大器接成高放大倍数的负反馈形式。

综上，如何有效实现对运算放大器压摆率增强是目前急需解决的一个技术难题。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种自适应压摆率增强的运算放大电路，其能自适应压摆率增强，提高压摆率增强的稳定性与可靠性，功耗小，安全可靠。

按照本发明提供的技术方案，所述自适应压摆率增强的运算放大电路，包括输入级放大电路，还包括用于增强压摆率的压摆率增强电路，所述压摆率增强电路包括上升沿压摆率增强模块和/或下降沿压摆率增强模块，上升沿压摆率增强模块、下降沿压摆率增强模块与输入级放大电路适配电连接；

输入级放大电路接收加载的差分输入电压，并根据所接收的差分输入电压得到一相应的差分输入电流；上升沿压摆率增强模块、下降沿压摆率增强模块同时检测差分输入电流，根据所检测的差分输入电流，下降沿压摆率增强模块进入下降沿压摆率增强状态或上升沿压摆率增强模块进入上升沿压摆率增强状态；

当上升沿压摆率增强模块进入上升沿压摆率增强状态时，上升沿压摆率增强模块根据所检测的差分输入电流产生一适配的上升沿压摆补偿电流，上升沿压摆率增强模块将所产生的上升沿压摆补偿电流加载到输入级放大电路的输出端，以利用上升沿压摆补偿电流能加快对与输入级放大电路输出端连接的容性负载充放电；

当下降沿压摆率增强模块进入下降沿压摆率增强状态时，下降沿压摆率增强模块检测根据所检测的差分输入电流产生一适配下降沿压摆补偿电流，下降沿压摆率增强模块将所产生的下降沿压摆补偿电流加载到输入级放大电路的输出端，以利用下降沿压摆补偿电流能加快对与输入级放大电路输出端连接的容性负载充放电。

所述输入级放大电路包括差分输入连接部以及与所述差分输入连接部适配连接的折叠式共源共栅电路，上升沿压摆率增强模块以及下降沿压摆率增强模块与折叠式共源共栅电路适配连接；

所述差分输入连接部包括PMOS管M1以及PMOS管M2，其中，利用PMOS管M1的栅极端形成差分输入端INP，利用PMOS管M2的栅极端形成差分输入端INN，PMOS管M1的源极端、PMOS管M2的源极端与PMOS管M11的漏极端连接，PMOS管M11的栅极端接偏置电压VBIAS1，PMOS管M11的源极端与折叠式共源共栅电路、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；PMOS管M1的漏极端以及PMOS管M2的漏极端与折叠式共源共栅电路适配连接。

所述折叠式共源共栅电路包括PMOS管M3以及PMOS管M4，其中，PMOS管M3的栅极端与PMOS管M4的栅极端、PMOS管M5的漏极端、NMOS管M7的漏极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；

PMOS管M3的源极端、PMOS管M4的源极端与PMOS管M11的源极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；PMOS管M3的漏极端与PMOS管M5的源极端连接，NMOS管M7的源极端与PMOS管M2的漏极端以及NMOS管M9的漏极端连接；

PMOS管M4的漏极端与PMOS管M6的源极端连接，PMOS管M6的栅极端以及PMOS管M5的栅极端均接偏置电压VBIAS2；PMOS管M6的漏极端与NMOS管M8的漏极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；

NMOS管M8的源极端与NMOS管M10的漏极端以及PMOS管M1的漏极端连接，NMOS管M8的栅极端以及NMOS管M7的栅极端均接偏置电压VBIAS3；NMOS管M8的漏极端与PMOS管M6的漏极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接后能形成输入级放大电路的输入级放大电路输出端VOUT；

NMOS管M9的源极端、NMOS管M10的源极端与上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接，NMOS管M9的栅极端以及NMOS管M10的栅极端接偏置电压VBIAS4。

所述上升沿压摆率增强模块包括PMOS管M22、PMOS管M23、PMOS管M24、PMOS管M25、NMOS管M26、NMOS管M27、NMOS管M28以及NMOS管M29；

PMOS管M22的栅极端与POMS管M3的栅极端、PMOS管M4的栅极端、PMOS管M5的漏极端以及PMOS管M7的漏极端连接，PMOS管M22的源极端与PMOS管M23的源极端、PMOS管M11的源极端、PMOS管M3的源极端以及PMOS管M4的源极端连接；PMOS管M22的漏极端与PMOS管M24的源极端连接，PMOS管M24的漏极端与NMOS管M26的漏极端连接，NMOS管M26的源极端与NMOS管M28的漏极端、NMOS管M29的栅极端、NMOS管M29的漏极端以及NMOS管M27的源极端连接，NMOS管M28的源极端与NMOS管M29的源极端、NMOS管M9的源极端以及NMOS管M10的源极端连接，NMOS管M28的栅极端接收偏置电压VBIAS4；

PMOS管M23的的漏极端与PMOS管M25的源基地连接，PMOS管M25的漏极端与NMOS管M27的漏极端连接，PMOS管M25的栅极端以及PMOS管M24的栅极端均接偏置电压VBIAS2，NMOS管M26的栅极端以及NMOS管M27的栅极端均接偏置电压VBIAS3；PMOS管M23的漏极端还通过上升沿限流保护传输电路与输入级放大电路输出端VOUT连接，以通过上升沿限流保护传输电路将上升沿压摆补偿电流加载到所述输入级放大电路输出端VOUT。

所述上升沿限流保护传输电路包括PMOS管M30以及PMOS管M31，其中，PMOS管M30的源极端与PMOS管M22的源极端、PMOS管M23的源极端、PMOS管M11的源极端、PMOS管M3的源极端以及PMOS管M4的源极端连接，PMOS管M30的漏极端与PMOS管M31的源极端连接，PMOS管M30的栅极端与PMOS管M23的栅极端以及PMOS管M23的漏极端以及PMOS管M25的源极端连接；

PMOS管M31的漏极端与输入级放大电路输出端VOUT连接，PMOS管M31的栅极端接偏置电压VBIAS2。

所述下降沿压摆率增强模块包括PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18以及NMOS管M19；

PMOS管M12的栅极端与POMS管M3的栅极端、PMOS管M4的栅极端、PMOS管M5的漏极端以及PMOS管M7的漏极端连接，PMOS管M12的源极端与PMOS管M13的源极端、PMOS管M11的源极端、PMOS管M3的源极端以及PMOS管M4的源极端连接；PMOS管M12的漏极端与PMOS管M14的源极端、PMOS管M13的栅极端、PMOS管M13的漏极端以及PMOS管M15的源极端连接，PMOS管M14的漏极端与NMOS管M16的漏极端连接，NMOS管M16的源极端与NMOS管M18的漏极端连接，PMOS管M15的漏极端与NMOS管M17的漏极端连接，NMOS管M17的源极端与NMOS管M19的漏极端、NMOS管M19的栅极端连接，且NMOS管M17的源极端还通过下降沿限流保护传输电路与输入级放大电路输出端VOUT连接；

PMOS管M14的栅极端以及PMOS管M15的栅极端均接偏置电压VBIAS2，NMOS管M16的栅极端以及NMOS管M17的栅极端均接偏置电压VBIAS3，NMOS管M18的栅极端与NMOS管M18的源极端、NMOS管M19的源极端、NMOS管M9的源极端以及NMOS管M10的源极端连接。

所述下降沿限流保护传输电路包括NMOS管M20以及NMOS管M21，其中，NMOS管M21的漏电极与输入级放大电路输出端VOUT连接，NMOS管M21的源极端与NMOS管M20的漏极端连接，NMOS管M20的栅极端与NMOS管M19的栅极端、NMOS管M19的漏极端以及NMOS管M17的源极端连接，NMOS管M20的源极端与NMOS管M9的源极端、NMOS管M10的源极端、NMOS管M19的源极端、NMOS管M18的源极端以及NMOS管M18的栅极端连接。

还包括与所述输入级放大电路适配连接的输出级电路以及用于对输入级放大电路、输出级电路进行嵌套式密勒补偿的密勒补偿电路。

所述密勒补偿电路包括与输入级放大电路输出端连接的补偿电阻Rc，所述补偿电阻Rc通过补偿电容Cc与输出级电路的输出端连接。

还包括偏置电压产生电路，通过偏置电压产生电路提供输入级放大电路以及压摆率增强电路所需的偏置电压，所述偏置电压产生电路包括基准电压电路以及基准电压电路连接的偏置连接电路，通过偏置连接电路与输入级放大电路以及压摆率增强电路适配连接。

本发明的优点：压摆率增强电路与输入级放大电路连接，当上升沿压摆率增强模块进入上升沿压摆率增强状态时，则利用上升沿压摆率增强模块能产生上升沿压摆补偿电流，通过将所产生上升沿压摆补偿电流加载到输入级放大电路的输出端，以能加快与输入级放大电路输出端所连接容性负载的充放电；同理，当下降沿压摆率增强模块进入下降沿压摆率增强状态时，则利用下降沿压摆率增强模块能产生下降沿压摆补偿电流，通过将所产生下降沿压摆补偿电流加载到输入级放大电路的输出端，以能加快与输入级放大电路输出端所连接容性负载的充放电；即上升沿压摆率增强模块以及下降沿压摆率增强模块通过检测与差分输入电压相应的差分输入电流，从而能有效检测差分输入电压相应的压摆状态，能自适应输入级放大电路的差分输入电压，降低对输入级放大电路内相应输入对管的尺寸要求，降低成本，提高适应范围与可靠性。

附图说明

图1为本发明的结构框图。

图2为本发明输入级放大电路与压摆率增强电路连接配合的电路原理图。

图3为本发明密勒补偿电路与输入级放大电路以及输出级电路配合的电路原理图。

附图标记说明：1-输入级放大电路、2-输出级电路、3-密勒补偿电路、4-压摆率增强电路、5-偏置连接电路以及6-基准电压电路。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图1所示：为了能自适应压摆率增强，提高压摆率增强的稳定性与可靠性，本发明包括输入级放大电路1，还包括用于增强压摆率的压摆率增强电路4，所述压摆率增强电路4包括上升沿压摆率增强模块和/或下降沿压摆率增强模块，上升沿压摆率增强模块、下降沿压摆率增强模块与输入级放大电路1适配电连接；

输入级放大电路1接收加载的差分输入电压，并根据所接收的差分输入电压得到一相应的差分输入电流；上升沿压摆率增强模块、下降沿压摆率增强模块同时检测差分输入电流，根据所检测的差分输入电流，下降沿压摆率增强模块进入下降沿压摆率增强状态或上升沿压摆率增强模块进入上升沿压摆率增强状态；

当上升沿压摆率增强模块进入上升沿压摆率增强状态时，上升沿压摆率增强模块根据所检测的差分输入电流产生一适配的上升沿压摆补偿电流，上升沿压摆率增强模块将所产生的上升沿压摆补偿电流加载到输入级放大电路1的输出端，以利用上升沿压摆补偿电流能加快对与输入级放大电路1输出端连接的容性负载充放电；

当下降沿压摆率增强模块进入下降沿压摆率增强状态时，下降沿压摆率增强模块检测根据所检测的差分输入电流产生一适配下降沿压摆补偿电流，下降沿压摆率增强模块将所产生的下降沿压摆补偿电流加载到输入级放大电路1的输出端，以利用下降沿压摆补偿电流能加快对与输入级放大电路1输出端连接的容性负载充放电。

具体地，输入级放大电路1可以采用现有常用的形式，输入级放大电路1具体为采用差分输入的形式，即通过输入级放大电路1能接收差分输入电压，输入级放大电路1能对所接收差分输入电压进行放大，利用输入级差分放大电路1实现对差分输入电压放大的具体情况与现有相一致，具体为本技术领域人员所熟知，此处不再赘述。

通过压摆率增强电路4能实现压摆率增强，压摆率增强电路4具体可包括上升沿压摆率增强模块或下降沿压摆率增强模块，当然，为了能适应输入级放大电路1所有的工作情况，压摆率增强电路4内一般同时包括上升沿压摆率增强模块以及下降沿压摆率增强模块。根据输入级放大电路1差分输入电压的不同，即在输入级放大电路1输出信号的上升速度被压摆率限制时，通过上升沿压摆率增强模块能进行上升沿压摆率增强，或者，在输入级放大电路1输出信号的下降速度被压摆率限制时，通过下降沿压摆率增强模块进行下降沿压摆率增强，具体压摆率增强的情况与输入级放大电路1所接收的差分输入电压相关，具体为本技术领域人员所熟知，此处不再赘述。

本发明实施例中，根据加载到输入级放大电路1的差分输入电压，并根据所接收的差分输入电压得到一相应的差分输入电流，所述差分输入电流即为用于对与输入级放大电路1输出端连接容性负载的充电基准电流或放电基准电流。具体实施时，上升沿压摆率增强模块、下降沿压摆率增强模块同时检测差分输入电流，根据所检测的差分输入电流，下降沿压摆率增强模块进入下降沿压摆率增强状态或上升沿压摆率增强模块进入上升沿压摆率增强状态。

具体实施时，当上升沿压摆率增强模块进入上升沿压摆率增强状态时，上升沿压摆率增强模块根据所检测的差分输入电流产生一适配的上升沿压摆补偿电流，上升沿压摆率增强模块将所产生的上升沿压摆补偿电流加载到输入级放大电路1的输出端，以利用上升沿压摆补偿电流能加快对与输入级放大电路1输出端连接的容性负载充放电；具体地，通过上升沿压摆补偿电流加快对容性负载的充电状态或放电状态，即将差分输入电流以及上升沿压摆补偿电流同时加载容性负载上，对容性负载的充电状态或放电状态具体与容性负载与输入级放大电路1连接形式相关，具体为本技术领域人员所熟知，此处不再赘述。由压摆率的计算确定可知，在容性负载确定的情况下，通过提高容性负载的充放电电流，即能提高输入级放大电路1在差分输入电压处于上升沿状态时的压摆率。

同理，当下降沿压摆率增强模块进入下降沿压摆率增强状态时，下降沿压摆率增强模块检测根据所检测的差分输入电流产生一适配下降沿压摆补偿电流，下降沿压摆率增强模块将所产生的下降沿压摆补偿电流加载到输入级放大电路1的输出端，以利用下降沿压摆补偿电流能加快对与输入级放大电路1输出端连接的容性负载充放电。通过产生下降沿压摆率补偿电流实现下降沿压摆率增强的具体方式以及过程，可以参考上述说明，为本技术领域人员所熟知，此处不再赘述。

现有压摆率增强通过差分输入电压的差值来检测压摆状态时，当应用场景的差分输入压差比较小时，存在无法检测到压摆状态情况，且由于输入级放大电路1的输入失调电压存在，需要接收差分输入电压的输入对管的面积较大才能准确的检测压摆状态。因此，与现有压摆率增强通过差分输入电压的差值来检测压摆状态相比，本发明上升沿压摆率增强模块以及下降沿压摆率增强模块通过检测与差分输入电压相应的差分输入电流，从而能有效检测差分输入电压相应的压摆状态，能适应输入级放大电路1的情况，降低对输入级放大电路1内相应输入对管的尺寸要求，降低成本，提高适应范围与可靠性。

如图2所示，所述输入级放大电路1包括差分输入连接部以及与所述差分输入连接部适配连接的折叠式共源共栅电路，上升沿压摆率增强模块以及下降沿压摆率增强模块与折叠式共源共栅电路适配连接；

所述差分输入连接部包括PMOS管M1以及PMOS管M2，其中，利用PMOS管M1的栅极端形成差分输入端INP，利用PMOS管M2的栅极端形成差分输入端INN，PMOS管M1的源极端、PMOS管M2的源极端与PMOS管M11的漏极端连接，PMOS管M11的栅极端接偏置电压VBIAS1，PMOS管M11的源极端与折叠式共源共栅电路、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；PMOS管M1的漏极端以及PMOS管M2的漏极端与折叠式共源共栅电路适配连接。

本发明实施例中，输入级放大电路1采用差分输入连接部以及折叠式共源共栅电路的配合形式时，可以提高运算放大增益的同时，还能获得较大的输出摆幅。通过PMOS管M1以及PMOS管M2能形成输入对管，通过与PMOS管M1栅极端连接的差分输入端INP以及通过与PMOS管M2栅极端连接的差分输入端INN能接收差分输入电压，一般地，当差分输入端INP的电压大于差分输入端INN的电压时，则处于上升沿状态；当差分输入端INP的电压小于差分输入端INN的电压时，则处于下降沿状态。

进一步地，所述折叠式共源共栅电路包括PMOS管M3以及PMOS管M4，其中，PMOS管M3的栅极端与PMOS管M4的栅极端、PMOS管M5的漏极端、NMOS管M7的漏极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；

PMOS管M3的源极端、PMOS管M4的源极端与PMOS管M11的源极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；PMOS管M3的漏极端与PMOS管M5的源极端连接，NMOS管M7的源极端与PMOS管M2的漏极端以及NMOS管M9的漏极端连接；

PMOS管M4的漏极端与PMOS管M6的源极端连接，PMOS管M6的栅极端以及PMOS管M5的栅极端均接偏置电压VBIAS2；PMOS管M6的漏极端与NMOS管M8的漏极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；

NMOS管M8的源极端与NMOS管M10的漏极端以及PMOS管M1的漏极端连接，NMOS管M8的栅极端以及NMOS管M7的栅极端均接偏置电压VBIAS3；NMOS管M8的漏极端与PMOS管M6的漏极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接后能形成输入级放大电路1的输入级放大电路输出端VOUT；

NMOS管M9的源极端、NMOS管M10的源极端与上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接，NMOS管M9的栅极端以及NMOS管M10的栅极端接偏置电压VBIAS4。

具体地，输入级放大电路输出端VOUT为输入级放大电路1的输出端。折叠式共源共栅电路与差分输入连接部配合形成输入级放大电路1，并实现差分输入的放大的过程与现有相一致，为本技术领域人员所熟知，此处不再赘述。

进一步地，所述上升沿压摆率增强模块包括PMOS管M22、PMOS管M23、PMOS管M24、PMOS管M25、NMOS管M26、NMOS管M27、NMOS管M28以及NMOS管M29；

PMOS管M22的栅极端与POMS管M3的栅极端、PMOS管M4的栅极端、PMOS管M5的漏极端以及PMOS管M7的漏极端连接，PMOS管M22的源极端与PMOS管M23的源极端、PMOS管M11的源极端、PMOS管M3的源极端以及PMOS管M4的源极端连接；PMOS管M22的漏极端与PMOS管M24的源极端连接，PMOS管M24的漏极端与NMOS管M26的漏极端连接，NMOS管M26的源极端与NMOS管M28的漏极端、NMOS管M29的栅极端、NMOS管M29的漏极端以及NMOS管M27的源极端连接，NMOS管M28的源极端与NMOS管M29的源极端、NMOS管M9的源极端以及NMOS管M10的源极端连接，NMOS管M28的栅极端接收偏置电压VBIAS4；

PMOS管M23的的漏极端与PMOS管M25的源基地连接，PMOS管M25的漏极端与NMOS管M27的漏极端连接，PMOS管M25的栅极端以及PMOS管M24的栅极端均接偏置电压VBIAS2，NMOS管M26的栅极端以及NMOS管M27的栅极端均接偏置电压VBIAS3；PMOS管M23的漏极端还通过上升沿限流保护传输电路与输入级放大电路输出端VOUT连接，以通过上升沿限流保护传输电路将上升沿压摆补偿电流加载到所述输入级放大电路输出端VOUT。

具体实施时，所述上升沿限流保护传输电路包括PMOS管M30以及PMOS管M31，其中，PMOS管M30的源极端与PMOS管M22的源极端、PMOS管M23的源极端、PMOS管M11的源极端、PMOS管M3的源极端以及PMOS管M4的源极端连接，PMOS管M30的漏极端与PMOS管M31的源极端连接，PMOS管M30的栅极端与PMOS管M23的栅极端以及PMOS管M23的漏极端以及PMOS管M25的源极端连接；

PMOS管M31的漏极端与输入级放大电路输出端VOUT连接，PMOS管M31的栅极端接偏置电压VBIAS2。

本发明实施例中，PMOS管M22与NMOS管M28构成一电流比较器，其中，由于PMOS管M22的栅极端与PMOS管M3、PMOS管M4、PMOS管M5以及NMOS管M7适配连接，因此，PMOS管M22能获取流过PMOS管M3、PMOS管M5以及NMOS管M7所在支路的电流，而通过NMOS管M28镜像流过NMOS管M9的电流，以作为上升沿压摆增强参考基准电流。

为了实现迟滞控制，根据上升沿压摆增强参考基准电流，使整个上升沿压摆率增强模块处于“非压摆”状态时，PMOS管M22镜像出的电流小于NMOS管M28镜像出的参考电流。在“非压摆”状态，PMOS管M22工作在饱和区，NMOS管M28工作在线性区，此时，NMOS管M29处于关断状态，NMOS管M29无电流流过，上升沿压摆率增强模块不会输出上升沿压摆补偿电流。在“压摆”状态，PMOS管M22镜像出的电流大于NMOS管M18镜像出的电流，NMOS管M18进入饱和区，多余的电流将流过NMOS管M29，并通过PMOS管M23和PMOS管M30构成的电流镜镜像放大输出，根据差分输入电压的具体情况，所镜像输出的上升沿压摆补偿电流也会随之调整，即可自适应地产生一上升沿压摆补偿电流，PMOS管M31为PMOS管M30电流源提供限流保护，限制过大的电流流过PMOS管M30。

进一步地，所述下降沿压摆率增强模块包括PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18以及NMOS管M19；

PMOS管M12的栅极端与POMS管M3的栅极端、PMOS管M4的栅极端、PMOS管M5的漏极端以及PMOS管M7的漏极端连接，PMOS管M12的源极端与PMOS管M13的源极端、PMOS管M11的源极端、PMOS管M3的源极端以及PMOS管M4的源极端连接；PMOS管M12的漏极端与PMOS管M14的源极端、PMOS管M13的栅极端、PMOS管M13的漏极端以及PMOS管M15的源极端连接，PMOS管M14的漏极端与NMOS管M16的漏极端连接，NMOS管M16的源极端与NMOS管M18的漏极端连接，PMOS管M15的漏极端与NMOS管M17的漏极端连接，NMOS管M17的源极端与NMOS管M19的漏极端、NMOS管M19的栅极端连接，且NMOS管M17的源极端还通过下降沿限流保护传输电路与输入级放大电路输出端VOUT连接；

PMOS管M14的栅极端以及PMOS管M15的栅极端均接偏置电压VBIAS2，NMOS管M16的栅极端以及NMOS管M17的栅极端均接偏置电压VBIAS3，NMOS管M18的栅极端与NMOS管M18的源极端、NMOS管M19的源极端、NMOS管M9的源极端以及NMOS管M10的源极端连接。

具体实施时，所述下降沿限流保护传输电路包括NMOS管M20以及NMOS管M21，其中，NMOS管M21的漏电极与输入级放大电路输出端VOUT连接，NMOS管M21的源极端与NMOS管M20的漏极端连接，NMOS管M20的栅极端与NMOS管M19的栅极端、NMOS管M19的漏极端以及NMOS管M17的源极端连接，NMOS管M20的源极端与NMOS管M9的源极端、NMOS管M10的源极端、NMOS管M19的源极端、NMOS管M18的源极端以及NMOS管M18的栅极端连接。

本发明实施例中，PMOS管M12与NMOS管M18构成一个电流比较器，其中，PMOS管M12镜像出一路差分输入电流，通过NMOS管M18镜像流过NMOS管M9的电流，以作为下降沿压摆增强参考基准电流。

为了实现迟滞控制，PMOS管M12镜像出的电流大于NMOS管M18镜像出的电流。当差分输入信号较小时，PMOS管M12工作在线性区，NMOS管M18工作在饱和区，PMOS管M13的栅极为高电平，PMOS管M13此时不导通，从而下降沿压摆率增强模块处于不工作状态，即为“非压摆”状态，此时，不会向输入级放电电路1加载一下降沿压摆补偿电流。当与差分输入电压相应的差分输入电流较大，输入级运算放大电路1进入压摆工作状态，PMOS管M12镜像出的电流小于NMOS管M18镜像出的电流，NMOS管M18进入线性区，通过PMOS管M13能产生一下降沿压摆补偿电流，PMOS管M15为PMOS管M13电流源提供限流保护，限制过大的电流流过PMOS管M13。所述下降沿压摆补偿电流由NMOS管M19和NMOS管M20组成的电流镜放大后对输入级放大电路输出端VOUT。

具体实施时，当压摆率增强电路4同时包括上升沿压摆率增强模块以及下降沿增强模块时，上升沿压摆率增强模块以及下降沿压摆率增强模块同时检测差分输入电流。

由上述说明可知，PMOS管M12、PMOS管M22的电流与流过PMOS管M3的电流相关。整个输入级放大电路1的静态工作电流为I2，差分输入电流的最大值为I1，因此，PMOS管M3的电流I3范围为[I2-I1，I2+I1]，流过NMOS管M9的静态工作电流为I9。输入级放大电路1的静态工作电流，具体是指差分输入端INP、差分输入端INN所接收的电压相同时的电流值，具体与现有相一致，此处不再赘述。

根据PMOS管M22的特性参数以及NMOS管M28的特性参数可知，工作时，流过PMOS管M22的电流I22为a*I3，流过NMOS管M28的电流I28为b*I9，即为上升沿压摆增强参考基准电流；同理，根据PMOS管M12的特性参数以及NMOS管M18的特性参数可知，流过PMOS管M12的电流I12为c*I3，流过NMOS管M18的电流I18为d*I9，即为下降沿压摆增强参考基准电流；其中，a、b、c、d分别与PMOS管M22、NMOS管M28、PMOS管M12、NMOS管M18相应导电沟道的宽长比相关，具体为本技术领域人员所熟知，此处不再赘述。

当差分输入电流位于c*(I2-I1)与d*I9之间时，处于下降沿压摆率状态，此时，下降沿压摆率增强模块处于工作状态；当差分输入电流处于b*I9与a*(I2+I1)时，则处于上升沿压摆率增强状态，此时，上升沿压摆率增强模块处于工作状态；而差分输入电流位于d*I9与b*I9之间时，此时，上升沿压摆率增强模块以及下降沿压摆率增强模块均处于非工作状态，即为“非压摆”状态。

因此，具体实施时，可以通过具体通过配置PMOS管M22、NMOS管M28、PMOS管M12、NMOS管M18的具体特性参数，能确定整个输入级放大电路1进入下降沿压摆率增强状态或上升沿压摆率增强状态形式，具体只要满足上述具体情况均可，此处不再一一列举。

进一步地，还包括与所述输入级放大电路1适配连接的输出级电路2以及用于对输入级放大电路1、输出级电路2进行嵌套式密勒补偿的密勒补偿电路3。

本发明实施例中，输出级电路2可以采用现有常用的形式，具体可以根据需要选择，一般地，输出级电路2可以采用共源极结构，以提高整个运算放大电路的输出摆幅。通过密勒补偿电路3能实现嵌套式密勒补偿，以能提高整个运算放大电路具有良好的闭环稳定性。

如图3所示，为密勒补偿电路3与输入级放大电路1以及输出级电路2配合的具体形式，其中，所述密勒补偿电路3包括与输入级放大电路1输出端连接的补偿电阻Rc，所述补偿电阻Rc通过补偿电容Cc与输出级电路2的输出端连接。

如图1所示，还包括偏置电压产生电路，通过偏置电压产生电路提供输入级放大电路1以及压摆率增强电路4所需的偏置电压，所述偏置电压产生电路包括基准电压电路6以及基准电压电路6连接的偏置连接电路5，通过偏置连接电路5与输入级放大电路1以及压摆率增强电路4适配连接。

本发明实施例中，基准电压电路6可以采用现有常用的形式，利用基准电压电路6能产生所需的偏置电压，通过偏置连接电路5能将基准电压电路6产生的偏置电压加载到输入级放大电路1以及压摆率增强电路4内，即上述偏置电压VIBAS1、偏置电压VIBAS2、偏置电压VIBAS3以及偏置电压VIBAS4均为由基准电压电路6以及偏置连接电路5提供。基准电压电路6以及偏置连接电路5具体可以采用现有常用的形式，具体电路形式可以根据需要选择，为本技术领域人员所熟知，此处不再赘述。

Claims (10)

1.一种自适应压摆率增强的运算放大电路，包括输入级放大电路(1)，其特征是：还包括用于增强压摆率的压摆率增强电路(4)，所述压摆率增强电路(4)包括上升沿压摆率增强模块和/或下降沿压摆率增强模块，上升沿压摆率增强模块、下降沿压摆率增强模块与输入级放大电路(1)适配电连接；

输入级放大电路(1)接收加载的差分输入电压，并根据所接收的差分输入电压得到一相应的差分输入电流；上升沿压摆率增强模块、下降沿压摆率增强模块同时检测差分输入电流，根据所检测的差分输入电流，下降沿压摆率增强模块进入下降沿压摆率增强状态或上升沿压摆率增强模块进入上升沿压摆率增强状态；

当上升沿压摆率增强模块进入上升沿压摆率增强状态时，上升沿压摆率增强模块根据所检测的差分输入电流产生一适配的上升沿压摆补偿电流，上升沿压摆率增强模块将所产生的上升沿压摆补偿电流加载到输入级放大电路(1)的输出端，以利用上升沿压摆补偿电流能加快对与输入级放大电路(1)输出端连接的容性负载充放电；

当下降沿压摆率增强模块进入下降沿压摆率增强状态时，下降沿压摆率增强模块检测根据所检测的差分输入电流产生一适配下降沿压摆补偿电流，下降沿压摆率增强模块将所产生的下降沿压摆补偿电流加载到输入级放大电路(1)的输出端，以利用下降沿压摆补偿电流能加快对与输入级放大电路(1)输出端连接的容性负载充放电。

2.根据权利要求1所述的自适应压摆率增强的运算放大电路，其特征是：所述输入级放大电路(1)包括差分输入连接部以及与所述差分输入连接部适配连接的折叠式共源共栅电路，上升沿压摆率增强模块以及下降沿压摆率增强模块与折叠式共源共栅电路适配连接；

所述差分输入连接部包括PMOS管M1以及PMOS管M2，其中，利用PMOS管M1的栅极端形成差分输入端INP，利用PMOS管M2的栅极端形成差分输入端INN，PMOS管M1的源极端、PMOS管M2的源极端与PMOS管M11的漏极端连接，PMOS管M11的栅极端接偏置电压VBIAS1，PMOS管M11的源极端与折叠式共源共栅电路、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；PMOS管M1的漏极端以及PMOS管M2的漏极端与折叠式共源共栅电路适配连接。

3.根据权利要求2所述的自适应压摆率增强的运算放大电路，其特征是：所述折叠式共源共栅电路包括PMOS管M3以及PMOS管M4，其中，PMOS管M3的栅极端与PMOS管M4的栅极端、PMOS管M5的漏极端、NMOS管M7的漏极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；

PMOS管M3的源极端、PMOS管M4的源极端与PMOS管M11的源极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；PMOS管M3的漏极端与PMOS管M5的源极端连接，NMOS管M7的源极端与PMOS管M2的漏极端以及NMOS管M9的漏极端连接；

PMOS管M4的漏极端与PMOS管M6的源极端连接，PMOS管M6的栅极端以及PMOS管M5的栅极端均接偏置电压VBIAS2；PMOS管M6的漏极端与NMOS管M8的漏极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接；

NMOS管M8的源极端与NMOS管M10的漏极端以及PMOS管M1的漏极端连接，NMOS管M8的栅极端以及NMOS管M7的栅极端均接偏置电压VBIAS3；NMOS管M8的漏极端与PMOS管M6的漏极端、上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接后能形成输入级放大电路(1)的输入级放大电路输出端VOUT；

NMOS管M9的源极端、NMOS管M10的源极端与上升沿压摆率增强模块以及下降沿压摆率增强模块适配连接，NMOS管M9的栅极端以及NMOS管M10的栅极端接偏置电压VBIAS4。

4.根据权利要求3所述的自适应压摆率增强的运算放大电路，其特征是：所述上升沿压摆率增强模块包括PMOS管M22、PMOS管M23、PMOS管M24、PMOS管M25、NMOS管M26、NMOS管M27、NMOS管M28以及NMOS管M29；

PMOS管M22的栅极端与POMS管M3的栅极端、PMOS管M4的栅极端、PMOS管M5的漏极端以及PMOS管M7的漏极端连接，PMOS管M22的源极端与PMOS管M23的源极端、PMOS管M11的源极端、PMOS管M3的源极端以及PMOS管M4的源极端连接；PMOS管M22的漏极端与PMOS管M24的源极端连接，PMOS管M24的漏极端与NMOS管M26的漏极端连接，NMOS管M26的源极端与NMOS管M28的漏极端、NMOS管M29的栅极端、NMOS管M29的漏极端以及NMOS管M27的源极端连接，NMOS管M28的源极端与NMOS管M29的源极端、NMOS管M9的源极端以及NMOS管M10的源极端连接，NMOS管M28的栅极端接收偏置电压VBIAS4；

PMOS管M23的的漏极端与PMOS管M25的源基地连接，PMOS管M25的漏极端与NMOS管M27的漏极端连接，PMOS管M25的栅极端以及PMOS管M24的栅极端均接偏置电压VBIAS2，NMOS管M26的栅极端以及NMOS管M27的栅极端均接偏置电压VBIAS3；PMOS管M23的漏极端还通过上升沿限流保护传输电路与输入级放大电路输出端VOUT连接，以通过上升沿限流保护传输电路将上升沿压摆补偿电流加载到所述输入级放大电路输出端VOUT。

5.根据权利要求4所述的自适应压摆率增强的运算放大电路，其特征是：所述上升沿限流保护传输电路包括PMOS管M30以及PMOS管M31，其中，PMOS管M30的源极端与PMOS管M22的源极端、PMOS管M23的源极端、PMOS管M11的源极端、PMOS管M3的源极端以及PMOS管M4的源极端连接，PMOS管M30的漏极端与PMOS管M31的源极端连接，PMOS管M30的栅极端与PMOS管M23的栅极端以及PMOS管M23的漏极端以及PMOS管M25的源极端连接；

PMOS管M31的漏极端与输入级放大电路输出端VOUT连接，PMOS管M31的栅极端接偏置电压VBIAS2。

6.根据权利要求3所述的自适应压摆率增强的运算放大电路，其特征是：所述下降沿压摆率增强模块包括PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18以及NMOS管M19；

PMOS管M12的栅极端与POMS管M3的栅极端、PMOS管M4的栅极端、PMOS管M5的漏极端以及PMOS管M7的漏极端连接，PMOS管M12的源极端与PMOS管M13的源极端、PMOS管M11的源极端、PMOS管M3的源极端以及PMOS管M4的源极端连接；PMOS管M12的漏极端与PMOS管M14的源极端、PMOS管M13的栅极端、PMOS管M13的漏极端以及PMOS管M15的源极端连接，PMOS管M14的漏极端与NMOS管M16的漏极端连接，NMOS管M16的源极端与NMOS管M18的漏极端连接，PMOS管M15的漏极端与NMOS管M17的漏极端连接，NMOS管M17的源极端与NMOS管M19的漏极端、NMOS管M19的栅极端连接，且NMOS管M17的源极端还通过下降沿限流保护传输电路与输入级放大电路输出端VOUT连接；

PMOS管M14的栅极端以及PMOS管M15的栅极端均接偏置电压VBIAS2，NMOS管M16的栅极端以及NMOS管M17的栅极端均接偏置电压VBIAS3，NMOS管M18的栅极端与NMOS管M18的源极端、NMOS管M19的源极端、NMOS管M9的源极端以及NMOS管M10的源极端连接。

7.根据权利要求6所述的自适应压摆率增强的运算放大电路，其特征是：所述下降沿限流保护传输电路包括NMOS管M20以及NMOS管M21，其中，NMOS管M21的漏电极与输入级放大电路输出端VOUT连接，NMOS管M21的源极端与NMOS管M20的漏极端连接，NMOS管M20的栅极端与NMOS管M19的栅极端、NMOS管M19的漏极端以及NMOS管M17的源极端连接，NMOS管M20的源极端与NMOS管M9的源极端、NMOS管M10的源极端、NMOS管M19的源极端、NMOS管M18的源极端以及NMOS管M18的栅极端连接。

8.根据权利要求1至7任一项所述的自适应压摆率增强的运算放大电路，其特征是：还包括与所述输入级放大电路(1)适配连接的输出级电路(2)以及用于对输入级放大电路(1)、输出级电路(2)进行嵌套式密勒补偿的密勒补偿电路(3)。

9.根据权利要求8所述的自适应压摆率增强的运算放大电路，其特征是：所述密勒补偿电路(3)包括与输入级放大电路(1)输出端连接的补偿电阻Rc，所述补偿电阻Rc通过补偿电容Cc与输出级电路(2)的输出端连接。

10.根据权利要求1至7任一项所述的自适应压摆率增强的运算放大电路，其特征是：还包括偏置电压产生电路，通过偏置电压产生电路提供输入级放大电路(1)以及压摆率增强电路(4)所需的偏置电压，所述偏置电压产生电路包括基准电压电路(6)以及基准电压电路(6)连接的偏置连接电路(5)，通过偏置连接电路(5)与输入级放大电路(1)以及压摆率增强电路(4)适配连接。