KR20210143013A - 전력 증폭기 바이어스 전류 생성 및 제한 장치 - Google Patents

전력 증폭기 바이어스 전류 생성 및 제한 장치 Download PDF

Info

Publication number
KR20210143013A
KR20210143013A KR1020200059887A KR20200059887A KR20210143013A KR 20210143013 A KR20210143013 A KR 20210143013A KR 1020200059887 A KR1020200059887 A KR 1020200059887A KR 20200059887 A KR20200059887 A KR 20200059887A KR 20210143013 A KR20210143013 A KR 20210143013A
Authority
KR
South Korea
Prior art keywords
bias
current
transistor
power amplifier
bias current
Prior art date
Application number
KR1020200059887A
Other languages
English (en)
Inventor
하종옥
이이
이광두
김정훈
장영웅
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200059887A priority Critical patent/KR20210143013A/ko
Priority to US17/005,369 priority patent/US11431298B2/en
Priority to CN202011237008.1A priority patent/CN113691222A/zh
Publication of KR20210143013A publication Critical patent/KR20210143013A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치는, 전력 증폭기의 바이어스(bias)에 사용되는 바이어스 전류를 생성하고 바이어스 전류의 증가를 임계적으로 제한하는 바이어스 전류 회로; 및 바이어스 전류 회로로 기준 전압 또는 기준 전류를 제공하는 밴드 갭 레퍼런스 회로; 를 포함하고, 바이어스 전류 회로는 기준 전압 또는 기준 전류에 기반한 바이어스 전류를 생성하는 제1 바이어스 트랜지스터가 트라이오드(triode) 영역에서 포화 영역으로 전환됨에 따라 바이어스 전류의 증가를 임계적으로 제한하도록 구성될 수 있다.

Description

전력 증폭기 바이어스 전류 생성 및 제한 장치{Apparatus for generating and limiting bias current of power amplifier}
본 발명은 전력 증폭기 바이어스 전류 생성 및 제한 장치에 관한 것이다.
최근의 기술 트렌드는 4차 산업혁명시대를 위해 5G 기술의 발전으로 이어지고 있다. 5G 통신은 기존의 4G 통신에 비해서 전송 속도를 1Gbps 에서 20Gbps 로, 전송지연 시간을 10msec 에서 1msec 로 향상을 하여 이용자 체감 전송 속도를 기존 10Mbps 에서 100Mbps 로 10배 정도 향상을 시키고 있다. 또한 최대 31dBm까지 송출 할 수 있는 HPUE(High Power User Equipment) 성능까지 요구가 되면서 기존 통신 범위가 비약적으로 늘어나게 되었으나. 이러한 요구 조건들은 무선 부품 개발의 난이도를 어렵게 만들고 있다.
일본 공개특허공보 특개2019-161640호
본 발명은 전력 증폭기 바이어스 전류 생성 및 제한 장치를 제공한다.
본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치는, 전력 증폭기의 바이어스(bias)에 사용되는 바이어스 전류를 생성하고 상기 바이어스 전류의 증가를 임계적으로 제한하는 바이어스 전류 회로; 및 상기 바이어스 전류 회로로 기준 전압 또는 기준 전류를 제공하는 밴드 갭 레퍼런스 회로; 를 포함하고, 상기 바이어스 전류 회로는 상기 기준 전압 또는 기준 전류에 기반한 상기 바이어스 전류를 생성하는 제1 바이어스 트랜지스터가 트라이오드(triode) 영역에서 포화 영역으로 전환됨에 따라 상기 바이어스 전류의 증가를 임계적으로 제한하도록 구성될 수 있다.
본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치는, 전력 증폭기의 바이어스(bias)에 사용되는 바이어스 전류를 생성하고 상기 바이어스 전류의 증가를 임계적으로 제한하는 바이어스 전류 회로; 및 상기 바이어스 전류 회로로 온도에 종속적인 온도 전압 또는 온도 전류를 제공하는 온도 종속 회로; 를 포함하고, 상기 바이어스 전류 회로는 상기 온도 전압 또는 온도 전류에 기반한 상기 바이어스 전류를 생성하는 제1 바이어스 트랜지스터가 트라이오드(triode) 영역에서 포화 영역으로 전환됨에 따라 상기 바이어스 전류의 증가를 임계적으로 제한하도록 구성될 수 있다.
본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치는, 전력 증폭기의 온도 상승에 따른 안정성 및 안전성 위험을 효율적으로 낮출 수 있다.
또한, 본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치는 바이어스 전류의 생성을 위한 구조와 제한을 위한 구조가 통합된 구조를 가질 수 있으며, 구조의 통합에 따라 더욱 간소화된 구조를 가질 수 있으므로, 전력 증폭기의 온도 상승에 신속하고 안정적으로 대처할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치와 전력 증폭기를 나타낸 도면이다.
도 2는 본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치의 바이어스 전류 회로를 나타낸 도면이다.
도 3a는 전력 증폭기의 입력 전류 증가에 따른 제1 바이어스 트랜지스터의 전류를 나타낸 그래프이다.
도 3b는 전력 증폭기의 입력 전류 증가에 따른 전력 증폭기의 증폭 트랜지스터의 콜렉터 전류를 나타낸 그래프이다.
도 3c는 전력 증폭기의 입력 전류 증가에 따른 제1 바이어스 트랜지스터의 드레인 전압을 나타낸 그래프이다.
도 4는 본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치의 온도 전압/전류에 기반한 바이어스 전류 제공을 나타낸 도면이다.
도 5 및 도 6은 본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치의 기준 전압/전류에 기반한 바이어스 전류와 온도 전압/전류에 기반한 바이어스 전류의 선택적 제공을 나타낸 도면이다.
도 7은 온도 종속 회로가 생성하는 온도 전압을 나타낸 그래프이다.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭한다.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 실시 예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치와 전력 증폭기를 나타낸 도면이다.
도 1을 참조하면, 전력 증폭기(200a)는 증폭 트랜지스터(T4)를 포함할 수 있으며, RF 입력 캐패시터(C2), RF 출력 캐패시터(C3) 및 RF 출력 인덕터(L1)을 더 포함할 수 있다.
증폭 트랜지스터(T4)는 RF 입력단(RF IN)으로부터 RF(Radio Frequency) 신호를 입력받을 수 있으며, RF 신호를 증폭할 수 있으며, 증폭한 RF 신호를 RF 출력단(RF OUT)으로 전달할 수 있다. 증폭 트랜지스터(T4)는 RF 입력 캐패시터(C2), RF 출력 캐패시터(C3) 및 RF 출력 인덕터(L1)의 임피던스에 대응되는 기본(fundamental) 주파수에서 높은 이득(gain)을 가지도록 설계될 수 있으며, RF 신호 중 기본 주파수에 대응되는 성분을 집중적으로 증폭시킬 수 있다.
예를 들어, 전력 증폭기(200a)는 화합물반도체 기반의 구조를 가질 수 있으며, 증폭 트랜지스터(T4)는 HEMT(High Electron Mobility Transistor)로 구현될 수 있으며, 증폭 트랜지스터(T4)의 베이스 단자의 베이스 전류에 기반하여 동작할 수 있다. 설계에 따라, 증폭 트랜지스터(T4)는 CMOS 기반의 전계 효과 트랜지스터(FET)로 구현될 수도 있으며, 게이트 단자의 게이트 전압에 기반하여 동작할 수 있다.
증폭 트랜지스터(T4)는 베이스 전류(또는 게이트 전압)가 최적 베이스 전류(또는 최적 게이트 전압)에 가까울수록 더욱 높은 전력 효율로 동작하거나 더욱 높은 선형성 특성(예: P1dB, IMD2, IP3 등)을 가질 수 있다. 전력 증폭기(200a)의 바이어스(bias)는 증폭 트랜지스터(T4)가 최적 베이스 전류(또는 최적 게이트 전압)에 가까운 베이스 전류(또는 게이트 전압)에 기반한 동작을 하여 RF 신호를 효율적으로 증폭시킬 수 있는 상태를 의미한다.
도 1을 참조하면, 전력 증폭기(200a)는 베이스 트랜지스터(T3)를 더 포함할 수 있으며, 제1 베이스 저항(R21), 제2 베이스 저항(R22), 제3 베이스 저항(R23), 베이스 캐패시터(C1) 및 복수의 저항 트랜지스터(T1, T2)를 더 포함할 수 있다.
베이스 트랜지스터(T3)는 베이스 단자를 통해 시드(seed) 전류(IDAC)를 입력 받고 콜렉터 단자를 통해 바이어스 전류(ILim)를 입력 받을 수 있으며, 에미터 단자를 통해 증폭 트랜지스터(T4)의 베이스 전류를 출력할 수 있다.
시드 전류(IDAC)는 증폭 트랜지스터(T4)의 베이스 전류의 변동에 대응하여 변동할 수 있으며, 전력원(VBAT)에서부터 베이스 트랜지스터(T3)까지 흐를 수 있다.
바이어스 전류(ILim)는 시드 전류(IDAC)의 변동에 대응하여 변동할 수 있으며, 시드 전류(IDAC)보다 훨씬 더 클 수 있으므로, 증폭 트랜지스터(T4)의 베이스 전류와 유사한 크기일 수 있다. 따라서, 바이어스 전류(ILim)는 증폭 트랜지스터(T4)의 베이스 전류의 크기에 가장 큰 영향을 줄 수 있으며, 전력 증폭기(200a)의 총 전력 소모에도 가장 큰 영향을 줄 수 있다.
증폭 트랜지스터(T4)의 알파(alpha) 값 또는 베타(beta) 값이 온도에 따라 달라질 수 있으므로, 증폭 트랜지스터(T4)의 베이스 전류는 전력 증폭기(200a)의 온도에 따라 변동할 수 있다. 즉, 증폭 트랜지스터(T4)의 총 전류가 일정하다고 가정하면, 증폭 트랜지스터(T4)의 베이스 전류는 증폭 트랜지스터(T4)의 알파 값 또는 베타 값이 달라짐에 따라 달라질 수 있다.
전력 증폭기(200a)는 비교적 전력소모가 큰 회로이므로, 전력 증폭기(200a)의 큰 전력소모에 따라 발생하는 많은 열은 증폭 트랜지스터(T4)의 베이스 전류 변동을 유발할 수 있으며, 전력 증폭기(200a)의 더 큰 전력소모를 유발할 수 있다. 따라서, 전력 증폭기(200a)의 온도 상승은 전력 증폭기(200a)의 전력소모를 크게 높일 수 있으며, 전력 증폭기(200a)의 안정성 및 안전성 위험을 높일 수 있다.
본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치(100a)는, 바이어스 전류(ILim)의 증가를 임계적으로 제한할 수 있으므로, 전력 증폭기(200a)의 온도 상승에 따른 안정성 및 안전성 위험을 효율적으로 낮출 수 있다.
또한, 본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치(100a)는 바이어스 전류(ILim)를 생성하면서도 바이어스 전류(ILim)의 증가를 제한할 수 있으므로, 바이어스 전류(ILim)의 생성을 위한 구조와 제한을 위한 구조가 통합된 구조를 가질 수 있으며, 구조의 통합에 따라 더욱 간소화된 구조를 가질 수 있으며, 전력 증폭기(200a)의 온도 상승에 신속하고 안정적으로 대처할 수 있다.
본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치(100a)는, 바이어스 전류 회로(110a) 및 밴드 갭 레퍼런스 회로(120)를 포함할 수 있다.
도 1을 참조하면, 바이어스 전류 회로(110a)는 전력 증폭기(200a)의 바이어스(bias)에 사용되는 바이어스 전류(ILim)를 생성하고 바이어스 전류(ILim)의 증가를 임계적으로 제한할 수 있다.
밴드 갭 레퍼런스 회로(120)는 바이어스 전류 회로(110a)로 기준 전압(VBGR) 또는 기준 전류(IBGR)를 제공할 수 있다. 밴드 갭 레퍼런스 회로(120)는 온도가 상승할수록 전압이 낮아지는 특성을 가진 회로의 전압과 온도가 상승할수록 전압이 높아지는 특성을 가진 회로의 전압의 통합에 기반하여 기준 전압(VBGR) 또는 기준 전류(IBGR)를 생성할 수 있다. 따라서, 기준 전압(VBGR) 또는 기준 전류(IBGR)는 온도의 변화에 실질적으로 독립적인 특성을 가질 수 있다.
예를 들어, 밴드 갭 레퍼런스 회로(120)는 제1 BGR 트랜지스터(M1), 제2 BGR 트랜지스터(M2), 제3 BGR 트랜지스터(M3), 제1 BGR 저항(R11), 제2 BGR 저항(R12), 제3 BGR 저항(R13), 제1 BGR 다이오드(D1) 및 제2 BGR 다이오드(D2)를 포함할 수 있으며, 이들 중 일부분은 제1 전압(VB1, VB2)을 생성 및 피드백(feedback)하고, 다른 일부분은 제2 전압(VA1, VA2)을 생성 및 피드백할 수 있다. 제1 전압(VB1)과 제1 전압(VB2)은 서로 동일할 수 있으며, 제2 전압(VA1)과 제2 전압(VA2)은 서로 동일할 수 있다.
밴드 갭 레퍼런스 회로(120)의 연산 증폭기(OP1)는 제1 전압(VB1, VB2)과 제2 전압(VA1, VA2)에 기반하여 기준 전압(VBGR) 또는 기준 전류(IBGR)를 생성할 수 있다. 제1 전압(VB1, VB2)과 제2 전압(VA1, VA2)이 각각 연산 증폭기(OP1)의 음 입력 단자 및 양 입력 단자에 입력되므로, 연산 증폭기(OP1)는 제1 전압(VB1, VB2)과 제2 전압(VA1, VA2) 각각의 온도 변화에 따른 변화를 상쇄시키도록 제1 전압(VB1, VB2)과 제2 전압(VA1, VA2)을 입력 받을 수 있으며, 온도의 변화에 실질적으로 독립적인 기준 전압(VBGR) 또는 기준 전류(IBGR)를 생성할 수 있다.
기준 전압(VBGR)은 기준 저항(RREF)에 기준 전류(IBGR)가 흐름에 따라 기준 저항(RREF)에 걸리는 전압에 대응될 수 있다.
기준 전압(VBGR) 또는 기준 전류(IBGR)는 바이어스 전류 회로(110a)의 제1 바이어스 트랜지스터(111)의 게이트 단자(또는 베이스 단자)에 입력될 수 있다. 이에 따라, 바이어스 전류 회로(110a)의 제1 바이어스 트랜지스터(111)의 게이트 단자(또는 베이스 단자)의 전압 또는 전류는 온도가 변하더라도 일정해질 수 있다.
바이어스 전류 회로(110a)는 기준 전압(VBGR) 또는 기준 전류(IBGR)에 기반한 바이어스 전류(ILim)를 생성하는 제1 바이어스 트랜지스터(111)가 트라이오드(triode) 영역에서 포화 영역으로 전환됨에 따라 바이어스 전류(ILim)의 증가를 임계적으로 제한하도록 구성될 수 있다.
제1 바이어스 트랜지스터(111)의 드레인 단자와 소스 단자 사이의 드레인-소스 전압의 절대값이 제1 바이어스 트랜지스터(111)의 게이트 단자와 소스 단자 사이의 게이트-소스 전압의 절대값과 문턱 전압의 절대값 간의 차이 전압보다 작을 경우, 제1 바이어스 트랜지스터(111)는 트라이오드(triode) 영역에서 동작할 수 있다.
제1 바이어스 트랜지스터(111)의 드레인-소스 전압의 절대값이 게이트-소스 전압의 절대값과 문턱 전압의 절대값 간의 차이 전압보다 클 경우, 제1 바이어스 트랜지스터(111)는 포화 영역에서 동작할 수 있다.
제1 바이어스 트랜지스터(111)의 게이트-소스 전압이 일정한 상태이므로, 제1 바이어스 트랜지스터(111)의 드레인-소스 전류의 절대값은 제1 바이어스 트랜지스터(111)의 드레인-소스 전압의 절대값이 클수록 커질 수 있다.
따라서, 바이어스 전류(ILim)가 상대적으로 작을 경우, 제1 바이어스 트랜지스터(111)의 드레인-소스 전류의 절대값은 상대적으로 작을 수 있고, 드레인-소스 전압의 절대값은 상대적으로 작을 수 있다. 따라서, 제1 바이어스 트랜지스터(111)는 바이어스 전류(ILim)가 작을수록 트라이오드 영역에서 동작할 가능성이 높아질 수 있다.
제1 바이어스 트랜지스터(111)는 바이어스 전류(ILim)가 클수록 포화 영역에서 동작할 가능성이 높아질 수 있다. 제1 바이어스 트랜지스터(111)의 드레인-소스 전압이 포화 영역에 대응될 경우, 제1 바이어스 트랜지스터(111)의 드레인-소스 전압의 절대값의 증가에 따른 드레인-소스 전류의 절대값의 변화율은 트라이오드 영역에 대응되는 경우의 변화율보다 임계적으로 낮아질 수 있다. 따라서, 제1 바이어스 트랜지스터(111)는 포화 영역에서 동작할 때부터 임계적으로 바이어스 전류(ILim)의 증가를 억제할 수 있다. 이에 따라, 본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치(100a)는 전력 증폭기(200a)의 온도 상승에 따른 안정성 및 안전성 위험을 효율적으로 낮출 수 있다.
제1 바이어스 트랜지스터(111)는 전력원(VBAT)에서부터 흐르는 바이어스 전류(ILim)의 생성 동작과, 바이어스 전류(ILim)가 너무 크지 않도록 제한하는 동작을 함께 수행할 수 있다. 이에 따라, 본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치(100a)는 바이어스 전류(ILim)의 생성 구조와 제한 구조의 통합에 따라 더욱 간소화된 구조를 가질 수 있으며, 간소화된 구조에 기반하여 전력 증폭기(200a)의 온도 상승에 신속하고 안정적으로 대처할 수 있다.
한편, 도 1은 제1 바이어스 트랜지스터(111)가 PMOS형인 구조를 개시하나, NMOS형 트랜지스터도 트라이오드 영역과 포화 영역 사이의 임계점을 가지므로, 제1 바이어스 트랜지스터(111)는 설계에 따라 NMOS형으로 구현될 수도 있다.
도 2는 본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치의 바이어스 전류 회로를 나타낸 도면이다.
도 2를 참조하면, 바이어스 전류 회로(110b)는 제1 바이어스 트랜지스터(111), 제2 바이어스 트랜지스터(112a, 112b, 112c, 112d, 112e), 제3 바이어스 트랜지스터(113)을 포함할 수 있다.
제2 바이어스 트랜지스터(112a, 112b, 112c, 112d, 112e)는 기준 전압(VBGR)에 기반한 전류 또는 기준 전류를 제1 바이어스 트랜지스터(111)로 미러링(mirroring)할 수 있다.
예를 들어, 제1 및 제2 바이어스 트랜지스터(111, 112a)는 제2 바이어스 트랜지스터(112a)의 드레인 전압과 게이트 전압과 제1 바이어스 트랜지스터(111)의 게이트 전압이 공유 전압(VG)이 되도록 구성될 수 있다. 제1 바이어스 트랜지스터(111)는 드레인 단자를 통해 바이어스 전류(ILim)를 전력 증폭기로 제공할 수 있다.
이에 따라, 제1 바이어스 트랜지스터(111)의 바이어스 전류(ILim)와 제2 바이어스 트랜지스터(112a)의 전류는 서로 유사한 온도 특성을 가질 수 있다.
제2 바이어스 트랜지스터(112a)의 드레인 전압과 게이트 전압이 서로 공유되므로, 제2 바이어스 트랜지스터(112a)는 항상 포화 영역에서 동작할 수 있다. 따라서, 제1 바이어스 트랜지스터(111)가 트라이오드 영역에서 동작할 경우, 제1 바이어스 트랜지스터(111)의 바이어스 전류(ILim)와 제2 바이어스 트랜지스터(112a)의 전류는 서로 달라질 수 있다.
즉, 바이어스 전류 회로(110b)는 변칙적인 전류 미러(mirror) 회로 구조를 가질 수 있다.
제3 바이어스 트랜지스터(113)는 제1 바이어스 트랜지스터(111)와 전력 증폭기의 사이에 전기적으로 연결되고, 소스 단자가 제1 바이어스 트랜지스터(111)의 드레인 단자에 전기적으로 연결되고 드레인 단자가 전력 증폭기에 전기적으로 연결되도록 구성될 수 있다.
이에 따라, 제1 및 제3 바이어스 트랜지스터(111, 113)는 바이어스 전류(ILim)의 증가를 함께 제한할 수 있으므로, 바이어스 전류 회로(110b)의 전류 제한 동작은 더욱 안정적일 수 있다.
예를 들어, 제3 바이어스 트랜지스터(113)의 바디(body) 단자는 제1 바이어스 트랜지스터(111)의 바디 단자에 전기적으로 연결될 수 있다. 이에 따라, 제1 및 제3 바이어스 트랜지스터(111, 113)의 연계성은 더욱 강화될 수 있으므로, 바이어스 전류 회로(110b)의 전류 제한 동작은 더욱 안정적일 수 있다.
예를 들어, 제3 바이어스 트랜지스터(113)의 게이트 단자는 접지(GND)에 전기적으로 연결될 수 있다. 이에 따라, 제1 및 제3 바이어스 트랜지스터(111, 113)의 동작 특성은 서로 더 유사해질 수 있으므로, 이어스 전류 회로(110b)의 전류 제한 동작은 더욱 안정적일 수 있다.
도 3a는 전력 증폭기의 입력 전류 증가에 따른 제1 바이어스 트랜지스터의 전류를 나타낸 그래프이다.
도 3a를 참조하면, 제1 바이어스 트랜지스터의 바이어스 전류는 시드 전류(IDAC)가 증가할수록 더 커질 수 있다.
제1 바이어스 트랜지스터의 바이어스 전류가 임계 전류(ICR1)보다 작을 경우, 제1 바이어스 트랜지스터는 트라이오드(Triode) 영역에서 동작할 수 있으며, 바이어스 전류의 변화율은 상대적으로 클 수 있다.
제1 바이어스 트랜지스터의 바이어스 전류가 임계 전류(ICR1)보다 클 경우, 제1 바이어스 트랜지스터는 포화(Saturation) 영역에서 동작할 수 있으며, 바이어스 전류의 변화율은 크게 감소할 수 있다.
도 3b는 전력 증폭기의 입력 전류 증가에 따른 전력 증폭기의 증폭 트랜지스터의 콜렉터 전류를 나타낸 그래프이다.
도 3b를 참조하면, 증폭 트랜지스터의 콜렉터 전류는 시드 전류(IDAC)가 증가할수록 더 커질 수 있다.
증폭 트랜지스터의 콜렉터 전류가 임계 전류(ICR2)보다 작을 경우, 제1 바이어스 트랜지스터는 트라이오드(Triode) 영역에서 동작할 수 있으며, 증폭 트랜지스터의 콜렉터 전류의 변화율은 상대적으로 클 수 있다.
증폭 트랜지스터의 콜렉터 전류가 임계 전류(ICR2)보다 클 경우, 제1 바이어스 트랜지스터는 포화(Saturation) 영역에서 동작할 수 있으며, 증폭 트랜지스터의 콜렉터 전류의 변화율은 크게 감소할 수 있다.
도 3c는 전력 증폭기의 입력 전류 증가에 따른 제1 바이어스 트랜지스터의 드레인 전압을 나타낸 그래프이다.
도 3a를 참조하면, 제1 바이어스 트랜지스터의 드레인 전압은 시드 전류(IDAC)가 증가할수록 낮아질 수 있다.
제1 바이어스 트랜지스터의 드레인 전압이 임계 전압(VCR)보다 높을 경우, 제1 바이어스 트랜지스터는 트라이오드(Triode) 영역에서 동작할 수 있으며, 드레인 전압의 변화율은 상대적으로 클 수 있다.
제1 바이어스 트랜지스터의 드레인 전압이 임계 전압(VCR)보다 낮을 경우, 제1 바이어스 트랜지스터는 포화(Saturation) 영역에서 동작할 수 있으며, 드레인 전압의 변화율은 크게 감소할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치의 온도 전압/전류에 기반한 바이어스 전류 제공을 나타낸 도면이다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치(100b)는, 바이어스 전류 회로(110c) 및 온도 종속 회로(130a)를 포함할 수 있다.
바이어스 전류 회로(110c)는 전력 증폭기(200b)의 바이어스(bias)에 사용되는 바이어스 전류를 생성하고 바이어스 전류의 증가를 임계적으로 제한할 수 있다.
온도 종속 회로(130a)는 바이어스 전류 회로(110c)로 온도에 종속적인 온도 전압 또는 온도 전류를 제공할 수 있다.
예를 들어, 온도 종속 회로(130a)는 온도 센서(131), 밴드 갭 레퍼런스 회로(132), 비교기(133) 및 전압-전류 변환기(134) 중 적어도 하나를 포함할 수 있으며, 비교기(133)는 제1, 제2, 제3 및 제4 비교 저항(R31, R32, R33, R34) 및 제2 연산 증폭기(OP2)를 포함할 수 있으며, 전압-전류 변환기(134)는 변환 트랜지스터(M5), 변환 저항(R35) 및 제3 연산 증폭기(OP3) 중 적어도 하나를 포함할 수 있다.
온도 종속 회로(130a)의 온도 전압 또는 온도 전류는 밴드 갭 레퍼런스 회로(132)의 기준 전압 또는 기준 전류보다 온도 변화에 더 민감할 수 있다.
바이어스 전류 회로(110c)는 온도 전압 또는 온도 전류에 기반한 바이어스 전류를 생성하는 제1 바이어스 트랜지스터(111)가 트라이오드(triode) 영역에서 포화 영역으로 전환됨에 따라 바이어스 전류의 증가를 임계적으로 제한하도록 구성될 수 있다.
제1 바이어스 트랜지스터(111)의 게이트-소스 전압이 낮을수록, 제1 바이어스 트랜지스터(111)의 드레인-소스 전압이 게이트-소스 전압과 문턱 전압 간의 차이 전압보다 더 높이지기 시작하는 임계점은 낮아질 수 있으며, 바이어스 전류의 전반적인 크기는 작아질 수 있다.
온도 종속 회로(130a)는 온도가 상승할수록 제1 바이어스 트랜지스터(111)의 게이트-소스 전압이 낮아지도록 온도 전압 또는 온도 전류를 생성할 수 있다.
이에 따라, 도 3b에 도시된 증폭 트랜지스터의 콜렉터 전류가 임계 전류(ICR2)보다 클 경우에도 콜렉터 전류가 약간 변동하는 현상은 억제될 수 있다.
한편, 도 4를 참조하면, 바이어스 전류 회로(110c)는 바이어스 저항(114) 및/또는 필터 회로(115)를 더 포함할 수 있다.
바이어스 저항(114)은 제1 바이어스 트랜지스터(111)의 드레인 단자와 전력 증폭기(200b)의 사이에 전기적으로 연결될 수 있다.
제1 바이어스 트랜지스터(111)의 드레인-소스 전압은 바이어스 저항(114)의 저항값에 기반하여 결정될 수 있다.
필터 회로(115)는 제1 바이어스 트랜지스터(111)의 드레인 단자와 전력 증폭기(200b)의 사이에 전기적으로 연결될 수 있으며, 온도 전압 또는 온도 전류의 온도에 따른 변동과, 전력 증폭기(200b)의 증폭 트랜지스터(T4)의 베이스 전류의 온도에 따른 변동에 기인한 잡음을 제거할 수 있다. 예를 들어, 필터 회로(115)는 바이어스 저항(114)과 접지 사이에 연결된 캐패시터를 포함함으로써 LC 필터 구조를 가질 수 있다.
도 5 및 도 6은 본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치의 기준 전압/전류에 기반한 바이어스 전류와 온도 전압/전류에 기반한 바이어스 전류의 선택적 제공을 나타낸 도면이다.
도 5를 참조하면, 본 발명의 일 실시 예에 따른 전력 증폭기 바이어스 전류 생성 및 제한 장치(100c)의 바이어스 전류 회로는, 도 1에 도시된 바이어스 전류 회로(110a) 및 온도 종속 회로(130b)를 포함할 수 있다.
도 6을 참조하면, 온도 종속 회로(130b)는 온도 센서(136), 기준 전압/전류 생성 회로(137) 및 제어 회로(138)를 포함할 수 있다.
온도 센서(136)는 온도에 종속적인 온도 전압 또는 온도 전류를 생성할 수 있다. 예를 들어, 온도 센서(136)는 제1 및 제2 저항(136-1, 136-2)을 포함할 수 있으며, 밴드 갭 레퍼런스 회로의 전압(ZTAT1)과 온도 센서의 전압(PTAT)에 기반하여 온도 전압 또는 온도 전류를 생성할 수 있다.
기준 전압/전류 생성 회로(137)는 기준 전압 또는 기준 전류를 생성할 수 있다. 예를 들어, 기준 전압/전류 생성 회로(137)는 기준 저항(137-1) 및 스위치(137-2)를 포함할 수 있으며, 밴드 갭 레퍼런스 회로의 전압(ZTAT2)에 기반하여 기준 전압 또는 기준 전류를 생성할 수 있다.
제어 회로(138)는 온도 전압 또는 온도 전류와 기준 전압 또는 기준 전류를 서로 비교하고 비교 결과에 기반하여 제1 및 제2 모드 중 하나를 선택하여 동작하고, 제1 모드로 동작할 때 제1 바이어스 트랜지스터가 기준 전압 또는 기준 전류에 기반한 바이어스 전류를 생성하고 제2 모드로 동작할 때 제1 바이어스 트랜지스터가 온도 전압 또는 온도 전류에 기반한 바이어스 전류를 생성하도록 동작할 수 있다.
예를 들어, 제어 회로(138)는 비교기(138-1)를 통해 온도 전압 또는 온도 전류와 기준 전압 또는 기준 전류를 서로 비교할 수 있으며, 제어기(138-2)를 통해 제1 및 제2 모드 중 하나를 선택하여 동작할 수 있다.
제어 회로(138)는 제1 모드로 동작할 경우에 제1 스위치(138-5)를 온(on) 상태로 제어하고 제2 스위치(138-6)를 오프(off) 상태로 제어할 수 있다. 이에 따라, 기준 전압 또는 기준 전류는 제1 버퍼(138-3)를 통과하여 출력단(VOUT)으로 전달될 수 있다.
제어 회로(138)는 제2 모드로 동작할 경우에 제1 스위치(138-5)를 오프 상태로 제어하고 제2 스위치(138-6)를 온 상태로 제어할 수 있다. 이에 따라, 온도 전압 또는 온도 전류는 제2 버퍼(138-4)를 통과하여 출력단(VOUT)으로 전달될 수 있다.
도 7은 온도 종속 회로가 생성하는 온도 전압을 나타낸 그래프이다.
도 7을 참조하면, 온도 전압(V2-1, V2-2, V2-3, V2-4, V2-5, V2-6, V2-7)의 온도 변화에 따른 변화율은 다양하게 구현될 수 있다.
도 3b의 증폭 트랜지스터의 콜렉터 전류가 임계 전류(ICR2)보다 클 경우의 상기 콜렉터 전류의 변화율은 도 7의 온도 전압(V2-1, V2-2, V2-3, V2-4, V2-5, V2-6, V2-7)의 다양한 변화율에 따라 달라질 수 있다. 온도 전압(V2-1, V2-2, V2-3, V2-4, V2-5, V2-6, V2-7) 중 콜렉터 전류의 변화율이 가장 작은 하나의 온도 전압은 선택될 수 있으며, 온도 전압의 선택은 도 6의 스위치(137-2)에 대한 상태 제어로 구현될 수 있다.
이상에서는 본 발명을 실시 예로써 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.
100a, 100b: 전력 증폭기 바이어스 전류 생성 및 제한 장치
110a, 110b: 바이어스(bias) 전류 회로
111: 제1 바이어스 트랜지스터(transistor)
112a, 112b: 제2 바이어스 트랜지스터
113: 제3 바이어스 트랜지스터
114: 바이어스 저항
115: 필터(filter) 회로
120: 밴드 갭 레퍼런스(band gap reference) 회로
130a, 130b: 온도 종속 회로
200a, 200b: 전력 증폭기
ILim: 바이어스 전류

Claims (16)

  1. 전력 증폭기의 바이어스(bias)에 사용되는 바이어스 전류를 생성하고 상기 바이어스 전류의 증가를 임계적으로 제한하는 바이어스 전류 회로; 및
    상기 바이어스 전류 회로로 기준 전압 또는 기준 전류를 제공하는 밴드 갭 레퍼런스 회로; 를 포함하고,
    상기 바이어스 전류 회로는 상기 기준 전압 또는 기준 전류에 기반한 상기 바이어스 전류를 생성하는 제1 바이어스 트랜지스터가 트라이오드(triode) 영역에서 포화 영역으로 전환됨에 따라 상기 바이어스 전류의 증가를 임계적으로 제한하도록 구성된 전력 증폭기 바이어스 전류 생성 및 제한 장치.
  2. 제1항에 있어서, 상기 바이어스 전류 회로는,
    상기 제1 바이어스 트랜지스터; 및
    상기 기준 전압에 기반한 전류 또는 상기 기준 전류를 상기 제1 바이어스 트랜지스터로 미러링(mirroring)하는 제2 바이어스 트랜지스터; 를 포함하는 전력 증폭기 바이어스 전류 생성 및 제한 장치.
  3. 제2항에 있어서,
    상기 제1 및 제2 바이어스 트랜지스터는 상기 제2 바이어스 트랜지스터의 드레인 전압과 게이트 전압과 상기 제1 바이어스 트랜지스터의 게이트 전압이 공유되도록 구성되고,
    상기 제1 바이어스 트랜지스터는 드레인 단자를 통해 상기 바이어스 전류를 상기 전력 증폭기로 제공하는 전력 증폭기 바이어스 전류 생성 및 제한 장치.
  4. 제1항에 있어서, 상기 바이어스 전류 회로는,
    상기 제1 바이어스 트랜지스터; 및
    상기 제1 바이어스 트랜지스터와 상기 전력 증폭기의 사이에 전기적으로 연결되고, 소스 단자가 상기 제1 바이어스 트랜지스터의 드레인 단자에 전기적으로 연결되고 드레인 단자가 상기 전력 증폭기에 전기적으로 연결되도록 구성된 제3 바이어스 트랜지스터; 를 포함하는 전력 증폭기 바이어스 전류 생성 및 제한 장치.
  5. 제4항에 있어서,
    상기 제3 바이어스 트랜지스터의 게이트 단자는 접지에 전기적으로 연결되는 전력 증폭기 바이어스 전류 생성 및 제한 장치.
  6. 제4항에 있어서,
    상기 제3 바이어스 트랜지스터의 바디 단자는 상기 제1 바이어스 트랜지스터의 바디 단자에 전기적으로 연결되는 전력 증폭기 바이어스 전류 생성 및 제한 장치.
  7. 제1항에 있어서, 상기 바이어스 전류 회로는,
    상기 제1 바이어스 트랜지스터; 및
    상기 제1 바이어스 트랜지스터의 드레인 단자와 상기 전력 증폭기의 사이에 전기적으로 연결된 바이어스 저항; 을 포함하는 전력 증폭기 바이어스 전류 생성 및 제한 장치.
  8. 제1항에 있어서,
    상기 바이어스 전류 회로는, 온도에 종속적인 온도 전압 또는 온도 전류를 생성하고, 상기 온도 전압 또는 온도 전류와 상기 기준 전압 또는 기준 전류를 서로 비교하고 비교 결과에 기반하여 제1 및 제2 모드 중 하나를 선택하여 동작하고, 상기 제1 모드로 동작할 때 상기 제1 바이어스 트랜지스터가 상기 기준 전압 또는 기준 전류에 기반한 상기 바이어스 전류를 생성하고 상기 제2 모드로 동작할 때 상기 제1 바이어스 트랜지스터가 상기 온도 전압 또는 온도 전류에 기반한 바이어스 전류를 생성하도록 구성된 전력 증폭기 바이어스 전류 생성 및 제한 장치.
  9. 전력 증폭기의 바이어스(bias)에 사용되는 바이어스 전류를 생성하고 상기 바이어스 전류의 증가를 임계적으로 제한하는 바이어스 전류 회로; 및
    상기 바이어스 전류 회로로 온도에 종속적인 온도 전압 또는 온도 전류를 제공하는 온도 종속 회로; 를 포함하고,
    상기 바이어스 전류 회로는 상기 온도 전압 또는 온도 전류에 기반한 상기 바이어스 전류를 생성하는 제1 바이어스 트랜지스터가 트라이오드(triode) 영역에서 포화 영역으로 전환됨에 따라 상기 바이어스 전류의 증가를 임계적으로 제한하도록 구성된 전력 증폭기 바이어스 전류 생성 및 제한 장치.
  10. 제9항에 있어서,
    상기 온도 종속 회로는 온도가 상승할수록 상기 제1 바이어스 트랜지스터의 게이트 단자와 소스 단자 간의 전압 차이가 작도록 상기 온도 전압 또는 온도 전류를 상기 바이어스 전류 회로로 제공하는 전력 증폭기 바이어스 전류 생성 및 제한 장치.
  11. 제9항에 있어서, 상기 바이어스 전류 회로는,
    상기 제1 바이어스 트랜지스터; 및
    상기 온도 전압에 기반한 전류 또는 상기 온도 전류를 상기 제1 바이어스 트랜지스터로 미러링(mirroring)하는 제2 바이어스 트랜지스터; 를 포함하는 전력 증폭기 바이어스 전류 생성 및 제한 장치.
  12. 제11항에 있어서,
    상기 제1 및 제2 바이어스 트랜지스터는 상기 제2 바이어스 트랜지스터의 드레인 전압과 게이트 전압과 상기 제1 바이어스 트랜지스터의 게이트 전압이 공유되도록 구성되고,
    상기 제1 바이어스 트랜지스터는 드레인 단자를 통해 상기 바이어스 전류를 상기 전력 증폭기로 제공하는 전력 증폭기 바이어스 전류 생성 및 제한 장치.
  13. 제9항에 있어서, 상기 바이어스 전류 회로는,
    상기 제1 바이어스 트랜지스터; 및
    상기 제1 바이어스 트랜지스터와 상기 전력 증폭기의 사이에 전기적으로 연결되고, 소스 단자가 상기 제1 바이어스 트랜지스터의 드레인 단자에 전기적으로 연결되고 드레인 단자가 상기 전력 증폭기에 전기적으로 연결되도록 구성된 제3 바이어스 트랜지스터; 를 포함하는 전력 증폭기 바이어스 전류 생성 및 제한 장치.
  14. 제13항에 있어서,
    상기 제3 바이어스 트랜지스터의 게이트 단자는 접지에 전기적으로 연결되고,
    상기 제3 바이어스 트랜지스터의 바디 단자는 상기 제1 바이어스 트랜지스터의 바디 단자에 전기적으로 연결되는 전력 증폭기 바이어스 전류 생성 및 제한 장치.
  15. 제9항에 있어서, 상기 바이어스 전류 회로는,
    상기 제1 바이어스 트랜지스터; 및
    상기 제1 바이어스 트랜지스터의 드레인 단자와 상기 전력 증폭기의 사이에 전기적으로 연결된 바이어스 저항; 을 포함하는 전력 증폭기 바이어스 전류 생성 및 제한 장치.
  16. 제9항에 있어서, 상기 바이어스 전류 회로는,
    상기 제1 바이어스 트랜지스터; 및
    상기 제1 바이어스 트랜지스터의 드레인 단자와 상기 전력 증폭기의 사이에 전기적으로 연결된 필터 회로; 를 포함하는 전력 증폭기 바이어스 전류 생성 및 제한 장치.
KR1020200059887A 2020-05-19 2020-05-19 전력 증폭기 바이어스 전류 생성 및 제한 장치 KR20210143013A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200059887A KR20210143013A (ko) 2020-05-19 2020-05-19 전력 증폭기 바이어스 전류 생성 및 제한 장치
US17/005,369 US11431298B2 (en) 2020-05-19 2020-08-28 Power amplifier with bias current generating and bias current limiting apparatus
CN202011237008.1A CN113691222A (zh) 2020-05-19 2020-11-09 产生和限制功率放大器的偏置电流的装置和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200059887A KR20210143013A (ko) 2020-05-19 2020-05-19 전력 증폭기 바이어스 전류 생성 및 제한 장치

Publications (1)

Publication Number Publication Date
KR20210143013A true KR20210143013A (ko) 2021-11-26

Family

ID=78576192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200059887A KR20210143013A (ko) 2020-05-19 2020-05-19 전력 증폭기 바이어스 전류 생성 및 제한 장치

Country Status (3)

Country Link
US (1) US11431298B2 (ko)
KR (1) KR20210143013A (ko)
CN (1) CN113691222A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161640A (ja) 2018-03-09 2019-09-19 株式会社村田製作所 電力増幅モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5374452B2 (ja) * 2010-07-09 2013-12-25 パナソニック株式会社 パススルー付き増幅器
JP5821876B2 (ja) 2013-03-05 2015-11-24 株式会社村田製作所 電力増幅モジュール
US9698853B2 (en) 2013-07-31 2017-07-04 Skyworks Solutions, Inc. Power amplifier open loop current clamp
US10715093B2 (en) 2018-03-09 2020-07-14 Murata Manufacturing Co., Ltd. Power amplifier module
TWI699963B (zh) * 2019-04-23 2020-07-21 立積電子股份有限公司 功率放大器及其溫度補償方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019161640A (ja) 2018-03-09 2019-09-19 株式会社村田製作所 電力増幅モジュール

Also Published As

Publication number Publication date
CN113691222A (zh) 2021-11-23
US20210367562A1 (en) 2021-11-25
US11431298B2 (en) 2022-08-30

Similar Documents

Publication Publication Date Title
KR100399861B1 (ko) 정전류 발생 회로, 정전압 발생 회로, 정전압 정전류 발생회로 및 증폭 회로
US7492137B2 (en) Series regulator and differential amplifier circuit thereof
US9618951B2 (en) Voltage regulator
JP2010079653A (ja) 定電圧電源回路
JP2019192987A (ja) 電力増幅器の制御回路
US10747251B2 (en) Voltage regulator
US20030122622A1 (en) Low power variable gain amplifier
US8558590B2 (en) Reference voltage generator circuit and image processing apparatus
US10361669B2 (en) Output circuit
US11402863B2 (en) Reference voltage circuit
US6982590B2 (en) Bias current generating circuit, laser diode driving circuit, and optical communication transmitter
US20140104001A1 (en) Amplifier circuit
JP2006191482A (ja) ドライバ回路
KR100809716B1 (ko) 레지스터를 추가하여 트리밍을 수행하는 밴드갭 기준 회로
US6218884B1 (en) Cancellation of Ron resistance for switching transistor in LVDS driver output
KR20210143013A (ko) 전력 증폭기 바이어스 전류 생성 및 제한 장치
JP4552569B2 (ja) 定電圧電源回路
US9099975B2 (en) Current divider based voltage controlled gain amplifier
CN110611489B (zh) 偏压电路
JP3907640B2 (ja) 過電流防止回路
US10873305B2 (en) Voltage follower circuit
KR102658159B1 (ko) 과열 보호 회로 및 이것을 구비한 반도체 장치
JP2004362250A (ja) 安定化電源回路
JP5841555B2 (ja) 受光回路
US20230070816A1 (en) Amplifier circuit