KR100399861B1 - 정전류 발생 회로, 정전압 발생 회로, 정전압 정전류 발생회로 및 증폭 회로 - Google Patents

정전류 발생 회로, 정전압 발생 회로, 정전압 정전류 발생회로 및 증폭 회로 Download PDF

Info

Publication number
KR100399861B1
KR100399861B1 KR10-2001-0047896A KR20010047896A KR100399861B1 KR 100399861 B1 KR100399861 B1 KR 100399861B1 KR 20010047896 A KR20010047896 A KR 20010047896A KR 100399861 B1 KR100399861 B1 KR 100399861B1
Authority
KR
South Korea
Prior art keywords
field effect
resistor
effect transistor
voltage
current
Prior art date
Application number
KR10-2001-0047896A
Other languages
English (en)
Other versions
KR20020013739A (ko
Inventor
와다아쯔시
다니구니유끼
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20020013739A publication Critical patent/KR20020013739A/ko
Application granted granted Critical
Publication of KR100399861B1 publication Critical patent/KR100399861B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

정전류 발생 회로의 n 채널 MOS 전계 효과 트랜지스터에 전류가 흐르고, 전류와 같거나 상수배의 전류가 저항에 흐른다. 트랜지스터는 포화 영역에서 동작하도록 바이어스가 설정된다. 트랜지스터의 게이트·소스간 전압에 의해 저항의 양단에 걸리는 전압이 일의적으로 정해진다. 트랜지스터의 임계치 전압과 저항의 양단에 걸리는 전압의 차가 0.1V 내지 0.4V의 범위 내에 설정됨으로써, 저항에 흐르는 전류가 온도 변화에 의존하지 않고 일정하게 된다.

Description

정전류 발생 회로, 정전압 발생 회로, 정전압 정전류 발생 회로 및 증폭 회로{CONSTANT CURRENT GENERATION CIRCUIT, CONSTANT VOLTAGE GENERATION CIRCUIT, CONSTANT VOLTAGE/CONSTANT CURRENT GENERATION CIRCUIT, AND AMPLIFICATION CIRCUIT}
본 발명은 일정 전류를 발생하는 정전류 발생 회로, 일정 전압을 발생하는 정전압 발생 회로, 일정 전압 및 일정 전류를 발생하는 정전압 정전류 발생 회로 및 이를 이용한 증폭 회로에 대한 것이다.
여러가지 아날로그 회로에 일정한 기준 전류를 발생하는 기준 전류 발생 회로나, 일정한 기준 전압을 발생하는 기준 전압 발생 회로가 이용되고 있다. 예를들면, CD(컴팩트 디스크) 드라이브의 APC 회로(오토 레이저 파워 컨트롤 회로)나 A/D 변환기(아날로그/디지털 변환기)에 있어서는 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의존하지 않는 일정한 기준 전압을 발생하는 정전압 발생 회로가 필요하다.
한편, 연산 증폭기의 주파수 특성은 바이어스 전류에 크게 의존한다. 바이어스 전류가 일정하면, 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 대한 의존도를 작게 할 수 있고, 고성능 아날로그 회로를 실현할 수 있다. 이러한 관점에서, 일정한 바이어스 전류를 공급하기 위해 정전류 발생 회로가 중요하게 된다.
그런데, 최근 상기 APC 회로, A/D 변환기, 연산 증폭기 등의 아날로그 회로를 CM0S(상보적 금속 산화물 반도체) 프로세스를 이용하여 1칩화하는 것이 행해져 왔다. 이 경우, CM0S 회로에서 정전압 발생 회로나 정전류 발생 회로를 설계할 필요가 있다.
CM0S 회로를 이용한 정전류 발생 회로에 의해 발생되는 전류는 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의해 변동한다. 이 경우의 변동량은 매우 크다.
도 8은 종래의 정전류 발생 회로의 일례를 나타내는 회로도이다.
도 8의 정전류 발생 회로는 p 채널 MOS 전계 효과 트랜지스터(81, 82, 87), n 채널 MOS 전계 효과 트랜지스터(83, 84, 85, 86) 및 저항(88)에 의해 구성된다.
트랜지스터(81)의 소스는 전원 전압을 받는 전원 단자에 접속되고, 드레인은노드 N81에 접속되고, 게이트는 노드 N82에 접속되어 있다. 트랜지스터(82)의 소스는 전원 단자에 접속되고, 드레인 및 게이트는 노드 N82에 접속되어 있다. 트랜지스터(83)의 드레인은 노드 N81에 접속되고, 소스는 노드 N83에 접속되고, 게이트는 노드 N84에 접속되어 있다. 트랜지스터(84)의 드레인은 노드 N82에 접속되고, 소스는 노드 N84에 접속되고, 게이트는 노드 N81에 접속되어 있다.
트랜지스터(85)의 드레인은 노드 N83에 접속되고, 소스는 접지 단자에 접속되고, 게이트에는 반전 스탠바이 신호 STB가 제공된다. 트랜지스터(86)의 드레인은 저항(88)을 통해 노드 N84에 접속되고, 소스는 접지 단자에 접속되고, 게이트에는 반전 스탠바이 신호 STB가 제공된다. 트랜지스터(87)의 소스는 전원 단자에 접속되고, 게이트는 노드 N82에 접속되고, 드레인으로부터 전류 IC가 공급된다.
트랜지스터(81, 82)는 전류 미러 회로를 구성하고, 트랜지스터(81)에 흐르는 전류와 같거나 비례 관계에 있는 전류가 트랜지스터(82)에 흐른다.
도 8의 정전류 발생 회로에서, 반전 스탠바이 신호 STB가 하이 레벨이 되면, 트랜지스터(85, 86)가 온한다. 그에 따라, 전원 단자로부터 트랜지스터(82, 84), 저항(88) 및 트랜지스터(86)를 통해 접지 단자에 전류 It가 흐른다.
또한, 전류 It와 같거나 이와 비례 관계에 있는 전류 Ir이 전원 단자로부터 트랜지스터(81, 83, 85)를 통해 접지 단자에 흐른다. 이 경우, 트랜지스터(83)의 게이트·소스간 전압에 의해 저항(88)의 양단에 걸리는 전압이 일의적으로 정해진다. 그에 따라, 전원 전압과 무관하게 저항(88)의 양단에 일정 전압이 걸린다. 따라서, 저항(88)에 흐르는 전류 Ir은 전원 전압의 변동에 의존하지 않는다.
이 경우, 다음 수학식에 의해 저항(88)에 흐르는 전류 Ir이 결정된다.
여기서, Va는 저항(88)의 양단에 인가된 전압, 즉 트랜지스터(83)의 게이트·소스간 전압, Vt는 트랜지스터(83)의 임계치 전압, R은 저항(88)의 저항치이다. 또한, β는 다음 수학식으로 나타낸다.
상술한 수학식 2에 있어서, W는 트랜지스터(83)의 게이트 폭, L은 트랜지스터(83)의 게이트 길이, Cox는 트랜지스터(83)의 단위 산화막 용량, μ는 전자 또는 양공의 이동도이다.
종래는 트랜지스터(83)의 게이트·소스간 전압이 임계치 전압 Vt와 거의 같아지도록 바이어스 전압이 설정되어 있었다.
상기한 바와 같이 도 8의 정전류 발생 회로에서는 전류 IC가 전원 전압의 변동에 의존하지 않고 일정하게 된다. 그러나, 프로세스 상의 변동에 의해 상기 수학식 2에 있어서의 β, Vt 및 R이 변동하고, 온도 변화에 의해서도 전류 Ir 및 전압 Va가 변동한다. 그에 따라, 온도 변화 및 프로세스 상의 변동에 의존하지 않는 일 정 전류를 얻을 수 없다.
또한, CMOS 회로를 이용하여 정전압을 발생하는 정전압 발생 회로를 구성하는 경우, 정전류 발생 회로에 의해 발생된 정전류를 저항 부하를 이용하여 정전압으로 변환하는 것이 일반적으로 행해진다. 도 8의 정전류 발생 회로를 이용하여 정전압 발생 회로를 구성하는 경우, 전류 IC를 저항을 이용하여 전압으로 변환한다. 이 경우에도, 전류 IC가 온도 변화 및 프로세스 상의 변동에 의해 변동하기 때문에, 온도 변화 및 프로세스 상의 변동에 의존하지 않는 일정 전압을 얻을 수 없다.
본 발명의 목적은 전계 효과 트랜지스터에 의해 구성되고, 전원 전압의 변동 및 온도 변화에 의존하지 않고 일정 전류를 발생할 수 있는 정전류 발생 회로를 제공하는 것이다.
본 발명의 다른 목적은 전계 효과 트랜지스터에 의해 구성되고, 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의존하지 않고 일정 전류를 발생할 수 있는 정전류 발생 회로를 제공하는 것이다.
본 발명의 또 다른 목적은 전계 효과 트랜지스터에 의해 구성되고, 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의존하지 않고 일정 전압을 발생할 수 있는 정전압 발생 회로를 제공하는 것이다.
본 발명의 또 다른 목적은 전계 효과 트랜지스터에 의해 구성되고, 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의존하지 않고 일정 전류 및 일정 전압을 발생할 수 있는 정전압 정전류 발생 회로 및 이를 이용한 증폭 회로를 제공하는 것이다.
본 발명의 일 국면에 따른 정전류 발생 회로는 임계치 전압 Vt를 갖는 제1전계 효과 트랜지스터와, 제1 저항을 구비하고, 제1 전계 효과 트랜지스터 및 제1 저항은 제1 전계 효과 트랜지스터가 포화 영역에서 동작함과 함께, 제1 전계 효과 트랜지스터의 게이트·소스간 전압에 의해 제1 저항의 양단에 걸리는 전압이 일의적으로 정해지며, 제1 전계 효과 트랜지스터에 흐르는 전류 및 제1 저항에 흐르는 전류가 같거나 비례 관계에 있도록 접속되고, 제1 전계 효과 트랜지스터의 게이트·소스간 전압이 (Vt+0.1)V 이상 (Vt+0.4)V 이하의 범위 내에 설정된다.
이러한 정전류 발생 회로에서는 제1 전계 효과 트랜지스터가 포화 영역에서 동작함과 함께, 제1 전계 효과 트랜지스터의 게이트·소스간 전압에 의해 제1 저항의 양단에 걸리는 전압이 일의적으로 정해지기 때문에, 제1 저항의 양단에 걸리는 전압이 전원 전압의 변동에 의존하지 않는다. 또, 제1 전계 효과 트랜지스터의 게이트·소스간 전압이 (Vt+0.1)V 이상 (V+0.4)V 이하의 범위 내에 설정됨으로써, 제1 저항의 양단에 걸리는 전압이 온도 변화에 의존하지 않는다. 따라서, 전원 전압의 변동 및 온도 변화에 의존하지 않고 일정 전류를 발생할 수 있다.
정전류 발생 회로는 제1 전계 효과 트랜지스터 및 제1 저항에 상호 같거나 비례 관계에 있는 전류를 흘리는 제1 전류 미러 회로를 더 구비하여도 좋다.
이 경우, 제1 전류 미러 회로에 의해 제1 전계 효과 트랜지스터 및 제1 저항에 상호 같거나 비례 관계에 있는 전류가 흐른다.
정전류 발생 회로는 제2 전계 효과 트랜지스터를 더 구비하고, 제1 전류 미러 회로는 제3 및 제4 전계 효과 트랜지스터를 포함하고, 제1 전계 효과 트랜지스터의 게이트가 저항의 일단에 전기적으로 접속되고, 제1 전계 효과 트랜지스터의소스가 저항의 타단에 전기적으로 접속되고, 제1 전계 효과 트랜지스터의 드레인이 제3 전계 효과 트랜지스터의 드레인에 전기적으로 접속되며, 제2 전계 효과 트랜지스터의 게이트가 제1 전계 효과 트랜지스터의 드레인에 전기적으로 접속되고, 제2 전계 효과 트랜지스터의 소스가 저항의 일단에 전기적으로 접속되고, 제2 전계 효과 트랜지스터의 드레인이 제4 전계 효과 트랜지스터의 드레인에 전기적으로 접속되며, 제3 전계 효과 트랜지스터의 소스가 소정의 전위에 전기적으로 접속되고, 제3 전계 효과 트랜지스터의 게이트가 제4 전계 효과 트랜지스터의 게이트 및 드레인에 전기적으로 접속되고, 제4 전계 효과 트랜지스터의 소스가 소정의 전위에 전기적으로 접속되어도 좋다.
이 경우, 제3 전계 효과 트랜지스터 및 제1 전계 효과 트랜지스터에 전류가 흐르면, 제4 전계 효과 트랜지스터, 제2 전계 효과 트랜지스터 및 제1 저항에 제1 전계 효과 트랜지스터에 흐르는 전류와 같거나 비례 관계에 있는 전류가 흐른다. 특히, 제1 전계 효과 트랜지스터가 포화 영역에서 동작함과 함께, 제1 전계 효과 트랜지스터의 게이트와 소스 사이에 제1 저항이 전기적으로 접속되어 있기 때문에, 제1 전계 효과 트랜지스터의 게이트·소스간 전압에 의해 제1 저항의 양단에 걸리는 전압이 일의적으로 정해진다.
제1, 제2, 제3 및 제4 전계 효과 트랜지스터는 금속 산화물 반도체 전계 효과 트랜지스터이어도 좋다.
정전류 발생 회로는 제1 전계 효과 트랜지스터의 드레인을 소정의 전위로 유지하는 전위 유지 수단을 더 구비하여도 좋다. 이 경우, 제1 전계 효과 트랜지스터의 드레인이 바람직하지 않는 전위로 안정하는 것이 방지된다.
제1 저항의 저항치가 적어도 제조 시에 조정 가능하여도 좋다. 그에 따라, 제1 전계 효과 트랜지스터의 특성이 변동된 경우, 제1 저항의 저항치를 조정함으로써, 제1 전계 효과 트랜지스터의 게이트·소스간 전압을 (Vt+0.1)V 이상 (Vt+ 0.4)V 이하의 범위 내에 설정할 수 있다.
이 경우, 메이커가 저항치를 조정할 수 있음과 함께, 그 정전류 발생 회로를 갖는 제품을 구입한 사용자도 저항치를 조정할 수 있다.
제1 저항은 다결정 실리콘으로 구성되어도 좋다. 그에 따라, 제1 저항의 온도 계수를 작게 할 수 있으며, 온도 변화에 의존하지 않는 일정한 전류를 얻을 수 있다. 또, 제1 저항은 2층 다결정 실리콘으로 구성되어도 좋다. 그에 따라, 온도 계수를 더욱 작게 할 수 있다.
제1 온도일 때에 제1 저항의 양단에 걸리는 전압과 제1 온도일 때와 다른 제2 온도일 때에 제1 저항에 걸리는 전압이 같아지도록 제1 전계 효과 트랜지스터의 게이트 길이 및 게이트 폭이 설정되어도 좋다.
이에 따라, 제1 온도일 때와 제2 온도일 때에 제1 저항에 걸리는 전압이 온도 변화에 의존하지 않고 일정하게 된다. 그 결과, 전원 전압에 의존하지 않는 일정 전류를 얻을 수 있다.
제1 저항은 복수의 저항 및 스위치를 이용하여 구성되고, 복수의 저항을 스위치에 의해 전환함으로써 프로그래머블 기능을 갖어도 좋다.
본 발명의 다른 국면에 따른 정전압 발생 회로는 정전류 발생 회로와, 정전류 발생 회로에 의해 발생되는 전류를 전압으로 변환하는 전류 전압 변환 회로를 구비하고, 정전류 발생 회로는 임계치 전압 Vt를 갖는 제1 전계 효과 트랜지스터와, 제1 저항을 구비하고, 제1 전계 효과 트랜지스터 및 제1 저항은, 제1 전계 효과 트랜지스터가 포화 영역에서 동작함과 함께 제1 전계 효과 트랜지스터의 게이트·소스간 전압에 의해 제1 저항의 양단에 걸리는 전압이 일의적으로 정해지며, 제1 전계 효과 트랜지스터에 흐르는 전류 및 제1 저항에 흐르는 전류가 같거나 비례 관계에 있도록 접속되고, 제1 전계 효과 트랜지스터의 게이트·소스간 전압이 (Vt+ 0.1)V 이상 (Vt+0.4)V 이하의 범위 내에 설정되고, 전류 전압 변환 회로는 정전류 발생 회로의 제1 저항과 동일한 재료에 의해 구성되는 제2 저항과, 정전류 발생 회로의 제1 저항에 흐르는 전류와 같거나 비례 관계에 있는 전류를 제2 저항에 흘리는 제2 전류 미러 회로를 포함하는 것이다.
그 정전압 발생 회로에서는 정전류 발생 회로의 제1 저항에 흐르는 전류와 같거나 비례 관계에 있는 전류가 제2 전류 미러 회로에 의해 제2 저항에 흐른다. 그에 따라, 전류가 전압으로 변환된다. 이 경우, 정전류 발생 회로의 제1 저항에 흐르는 전류가 전원 전압의 변동 및 온도 변화에 의존하지 않고 일정하게 되기 때문에, 제2 저항의 양단에 전원 전압의 변동 및 온도 변화에 의존하지 않고 일정한 전압이 발생한다.
또한, 제2 저항이 제1 저항과 동일한 재료에 의해 구성되기 때문에 프로세스 상에서 제1 저항의 저항치가 변동된 경우에는 제2 저항의 저항치도 마찬가지로 변동된다. 그에 따라, 제1 저항의 저항치의 변동에 의해 정전류 발생 회로의 제1 저항에 흐르는 전류가 변동하는 경우에 전류 전압 변환 회로의 제2 저항의 양단에 발생하는 전압의 변동을 제2 저항의 저항치의 변동에 의해 상쇄할 수 있다. 따라서, 프로세스 상의 변동에 의존하지 않고 일정한 전압을 발생할 수 있다.
제2 저항의 저항치가 적어도 제조 시에 조정 가능하여도 좋다. 그에 따라, 출력 전압이 변동된 경우에 제2 저항의 저항치를 조정함으로써, 제2 저항의 양단에 발생하는 전압을 원하는 전압으로 설정할 수 있다.
이 경우, 메이커가 저항치를 조정할 수 있음과 함께, 그 정전류 발생 회로를 갖는 제품을 구입한 사용자도 저항치를 조정할 수 있다.
정전류 발생 회로는 제1 전계 효과 트랜지스터 및 제1 저항에 상호 같거나 비례 관계에 있는 전류를 흘리는 제1 전류 미러 회로를 더 구비하여도 좋다.
이 경우, 제1 전류 미러 회로에 의해 제1 전계 효과 트랜지스터 및 제1 저항에 상호 같거나 비례 관계에 있는 전류가 흐른다.
정전류 발생 회로는 제2 전계 효과 트랜지스터를 더 구비하고, 제1 전류 미러 회로는 제3 및 제4 전계 효과 트랜지스터를 포함하고, 제1 전계 효과 트랜지스터의 게이트가 저항의 일단에 전기적으로 접속되고, 제1 전계 효과 트랜지스터의 소스가 저항의 타단에 전기적으로 접속되고, 제1 전계 효과 트랜지스터의 드레인이 제3 전계 효과 트랜지스터의 드레인에 전기적으로 접속되며, 제2 전계 효과 트랜지스터의 게이트가 제1 전계 효과 트랜지스터의 드레인에 전기적으로 접속되고, 제2 전계 효과 트랜지스터의 소스가 저항의 일단에 전기적으로 접속되고, 제2 전계 효과 트랜지스터의 드레인이 제4 전계 효과 트랜지스터의 드레인에 전기적으로 접속되며, 제3 전계 효과 트랜지스터의 소스가 소정의 전위에 전기적으로 접속되고, 제3 전계 효과 트랜지스터의 게이트가 제4 전계 효과 트랜지스터의 게이트 및 드레인에 전기적으로 접속되고, 제4 전계 효과 트랜지스터의 소스가 소정의 전위에 전기적으로 접속되어도 좋다.
이 경우, 제3 전계 효과 트랜지스터 및 제1 전계 효과 트랜지스터에 전류가 흐르면, 제4 전계 효과 트랜지스터, 제2 전계 효과 트랜지스터 및 제1 저항에 제1 전계 효과 트랜지스터에 흐르는 전류와 같거나 비례 관계에 있는 전류가 흐른다. 특히, 제1 전계 효과 트랜지스터가 포화 영역에서 동작함과 함께, 제1 전계 효과 트랜지스터의 게이트와 소스 사이에 제1 저항이 전기적으로 접속되어 있기 때문에, 제1 전계 효과 트랜지스터의 게이트·소스간 전압에 의해 제1 저항의 양단에 걸리는 전압이 일의적으로 정해진다.
제1, 제2, 제3 및 제4 전계 효과 트랜지스터는 금속 산화물 반도체 전계 효과 트랜지스터이어도 좋다.
정전류 발생 회로는 제1 전계 효과 트랜지스터의 드레인을 소정의 전위로 유지하는 전위 유지 수단을 더 구비하여도 좋다. 이 경우, 제1 전계 효과 트랜지스터의 드레인이 바람직하지 않는 전위로 안정하는 것이 방지된다.
제1 저항의 저항치가 적어도 제조 시에 조정 가능하여도 좋다. 그에 따라, 제1 전계 효과 트랜지스터의 특성이 변동된 경우, 제1 저항의 저항치를 조정함으로써, 제1 전계 효과 트랜지스터의 게이트·소스간 전압을 (Vt+0.1)V 이상 (Vt+ 0.4)V 이하의 범위 내에 설정할 수 있다.
이 경우, 메이커가 저항치를 조정할 수 있음과 함께, 그 정전류 발생 회로를 갖는 제품을 구입한 사용자도 저항치를 조정할 수 있다.
제1 저항은 다결정 실리콘으로 구성되어도 좋다. 그에 따라, 제1 저항의 온도 계수를 작게 할 수 있으며, 온도 변화에 의존하지 않는 일정한 전류를 얻을 수 있다. 또, 제1 저항은 2층 다결정 실리콘으로 구성되어도 좋다. 그에 따라, 온도 계수를 더욱 작게 할 수 있다.
제1 온도일 때에 제1 저항의 양단에 걸리는 전압과 제1 온도일 때와 다른 제2 온도일 때에 제1 저항에 걸리는 전압이 같아지도록 제1 전계 효과 트랜지스터의 게이트 길이 및 게이트 폭이 설정되어도 좋다.
이에 따라, 제1 온도일 때와 제2 온도일 때에 제1 저항에 걸리는 전압이 온도 변화에 의존하지 않고 일정하게 된다. 그 결과, 전원 전압에 의존하지 않는 일정 전류를 얻을 수 있다.
제2 저항은 복수의 저항 및 스위치를 이용하여 구성되고, 복수의 저항을 스위치에 의해 전환함으로써 프로그래머블 기능을 갖어도 좋다.
제1 저항은 복수의 저항 및 스위치를 이용하여 구성되고, 복수의 저항을 스위치에 의해 전환함으로써 프로그래머블 기능을 갖어도 좋다.
본 발명의 또 다른 국면에 따른 정전압 정전류 발생 회로는 정전압 발생 회로를 구비하고, 정전압 발생 회로는 정전류 발생 회로와, 정전류 발생 회로에 의해 발생되는 전류를 전압으로 변환하는 전류 전압 변환 회로를 구비하고, 정전류 발생 회로는 임계치 전압 Vt를 갖는 제1 전계 효과 트랜지스터와, 제1 저항을 구비하고,제1 전계 효과 트랜지스터 및 제1 저항은, 제1 전계 효과 트랜지스터가 포화 영역에서 동작함과 함께 제1 전계 효과 트랜지스터의 게이트·소스간 전압에 의해 제1 저항의 양단에 걸리는 전압이 일의적으로 정해지며, 제1 전계 효과 트랜지스터에 흐르는 전류 및 제1 저항에 흐르는 전류가 같거나 비례 관계에 있도록 접속되고, 제1 전계 효과 트랜지스터의 게이트·소스간 전압이 (Vt+0.1)V 이상 (Vt+0.4)V 이하의 범위 내에 설정되며, 전류 전압 변환 회로는 정전류 발생 회로의 제1 저항과 동일한 재료에 의해 구성되는 제2 저항과, 정전류 발생 회로의 제1 저항에 흐르는 전류와 같거나 비례 관계에 있는 전류를 제2 저항에 흘리는 제2 전류 미러 회로를 포함하며, 정전압 정전류 발생 회로는 정전압 발생 회로의 정전류 발생 회로의 제1 저항에 흐르는 전류와 같거나 비례 관계에 있는 전류를 발생하는 제3 전류 미러 회로를 더 구비한다.
그 정전압 정전류 발생 회로에서는 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의존하지 않고 일정한 전압 및 일정한 전류를 소 면적에서 발생할 수 있다.
본 발명의 또 다른 국면에 따른 증폭 회로는 복수의 연산 증폭기와, 복수의 연산 증폭기 중 적어도 하나의 연산 증폭기의 입력 단자에 기준 전압으로서 일정한 전압을 인가함과 함께, 바이어스 전류로서 일정한 전류를 공급하는 정전압 정전류 발생 회로를 구비하고, 정전압 정전류 발생 회로는 정전압 발생 회로를 구비하고, 정전압 발생 회로는 정전류 발생 회로와, 정전류 발생 회로에 의해 발생되는 전류를 전압으로 변환하는 전류 전압 변환 회로를 구비하고, 정전류 발생 회로는 임계치 전압 Vt를 갖는 제1 전계 효과 트랜지스터와, 제1 저항을 구비하고, 제1 전계 효과 트랜지스터 및 제1 저항은, 제1 전계 효과 트랜지스터가 포화 영역에서 동작함과 함께 제1 전계 효과 트랜지스터의 게이트·소스간 전압에 의해 제1 저항의 양단에 걸리는 전압이 일의적으로 정해지며, 제1 전계 효과 트랜지스터에 흐르는 전류 및 제1 저항에 흐르는 전류가 같거나 비례 관계에 있도록 접속되고, 제1 전계 효과 트랜지스터의 게이트·소스간 전압이 (Vt+0.1)V 이상 (Vt+0.4)V 이하의 범위 내에 설정되며, 전류 전압 변환 회로는 정전류 발생 회로의 제1 저항과 동일한 재료에 의해 구성되는 제2 저항과, 정전류 발생 회로의 제1 저항에 흐르는 전류와 같거나 비례 관계에 있는 전류를 제2 저항에 흘리는 제2 전류 미러 회로를 포함하며, 정전압 정전류 발생 회로는 정전압 발생 회로의 정전류 발생 회로의 제1 저항에 흐르는 전류와 같거나 비례 관계에 있는 전류를 발생하는 제3 전류 미러 회로를 더 구비한 것이다.
본 발명에 따른 증폭 회로에서는 복수의 연산 증폭기 중 적어도 하나의 연산 증폭기의 입력 단자에 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의존하지 않고 기준 전압으로서 일정한 전압을 인가함과 함께, 바이어스 전류로서 일정한 전류를 공급할 수 있다. 따라서, 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의존하지 않는 증폭 회로가 실현된다.
도 1은 본 발명의 제1 실시예에 있어서의 정전압 발생 회로의 구성을 나타내는 회로도.
도 2는 본 발명의 제2 실시예에 있어서의 정전압 발생 회로의 구성을 나타내는 회로도.
도 3은 본 발명의 제3 실시예에 있어서의 정전압 정전류 발생 회로의 구성을 나타내는 회로도.
도 4는 본 발명의 제4 실시예에 있어서의 정전압 정전류 발생 회로의 구성을 나타내는 회로도.
도 5는 정전압 발생 회로에서 온도 보상을 행하지 않는 경우의 트랜지스터의 전류-전압 특성 및 저항의 전류-전압 특성을 나타내는 도면.
도 6은 정전압 발생 회로에서 온도 보상을 행한 경우의 트랜지스터의 전류-전압 특성 및 저항의 전류-전압 특성을 나타내는 도면.
도 7은 도 3 또는 도 4의 정전압 정전류 발생 회로를 이용한 APC 회로의 구성을 나타내는 회로도.
도 8은 종래의 정전류 발생 회로의 일례를 나타내는 회로도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 정전류 발생 회로
11, 12, 17, 21, 31, 41, 51, 52 : p 채널 MOS 전계 효과 트랜지스터
13, 14, 15, 16, 22, 23, 24, 32, 42, 53, 54, 55 : n 채널 MOS 전계 효과 트랜지스터
18, 33 : 저항
20 : 파워 업 회로
30 : 전류 전압 변환 회로
40 : 전류 복사 회로
50 : 연산 증폭기
도 1은 본 발명의 제1 실시예에 있어서의 정전압 발생 회로의 구성을 나타내는 회로도이다.
도 1의 정전압 발생 회로는 정전류 발생 회로(10), 파워 업 회로(20) 및 전류 전압 변환 회로(30)를 구비한다.
정전류 발생 회로(10)는 p 채널 MOS 전계 효과 트랜지스터(11, 12, 17), n 채널 MOS 전계 효과 트랜지스터(13, 14, 15, 16) 및 저항(18)에 의해 구성된다.
트랜지스터(11)의 소스는 소정의 전원 전압을 받는 전원 단자에 접속되고, 드레인은 노드 N11에 접속되고, 게이트는 노드 N12에 접속되어 있다. 트랜지스터 (12)의 소스는 전원 단자에 접속되고, 드레인 및 게이트는 노드 N12에 접속되어 있다. 트랜지스터(11, 12)는 전류 미러 회로를 구성한다.
트랜지스터(13)의 드레인은 노드 N11에 접속되고, 소스는 노드 N13에 접속되고, 게이트는 노드 N14에 접속되어 있다. 트랜지스터(14)의 드레인은 노드 N12에 접속되고, 소스는 노드 N14에 접속되고, 게이트는 노드 N11에 접속되어 있다.
트랜지스터(15)의 드레인은 노드 N13에 접속되고, 소스는 접지 단자에 접속되고, 게이트에는 반전 스탠바이 신호 STB가 제공된다. 트랜지스터(16)의 드레인은 저항(18)을 통해 노드 N14에 접속되고, 소스는 접지 단자에 접속되고, 게이트에는 반전 스탠바이 신호 STB가 제공된다.
트랜지스터(17)의 소스는 전원 단자에 접속되고, 드레인은 노드 N12에 접속되고, 게이트에는 반전 스탠바이 신호 STB가 제공된다.
파워 업 회로(20)는 p 채널 MOS 전계 효과 트랜지스터(21) 및 n 채널 MOS 전계 효과 트랜지스터(22, 23, 24)를 포함한다. 트랜지스터(21)의 소스는 전원 단자에 접속되고, 드레인 및 게이트는 노드 N21에 접속되어 있다. 트랜지스터(22)의드레인 및 게이트는 노드 N21에 접속되고, 소스는 노드 N22에 접속되어 있다. 트랜지스터(23)의 드레인은 노드 N22에 접속되고, 소스는 접지 단자에 접속되고, 게이트에는 반전 스탠바이 신호 STB가 제공된다. 트랜지스터(24)의 소스는 전원 단자에 접속되고, 드레인은 노드 N11에 접속되고, 게이트는 노드 N21에 접속되어 있다.
전류 전압 변환 회로(30)는 p 채널 MOS 전계 효과 트랜지스터(31), n 채널 MOS 전계 효과 트랜지스터(32) 및 저항(33)을 포함한다. 트랜지스터(31)의 소스는 전원 단자에 접속되고, 드레인은 노드 N31에 접속되고, 게이트는 노드 N12에 접속되어 있다. 트랜지스터(12) 및 트랜지스터(31)가 전류 미러 회로를 구성한다.
트랜지스터(32)의 드레인은 저항(33)을 통해 노드 N31에 접속되고, 소스는 접지 단자에 접속되고, 게이트에는 반전 스탠바이 신호 STB가 제공된다.
저항(18, 33)으로서는 온도 계수가 작은 2층 폴리 Si(다결정 실리콘)으로 이루어진 저항을 이용한다. 그에 따라, 저항(18, 33)의 저항치가 온도 변화에 상관없이 일정하게 된다.
반전 스탠바이 신호 STB가 하이 레벨이 되면, 파워 업 회로(20)의 트랜지스터(23)가 온한다. 그에 따라, 전원 단자로부터 트랜지스터(21, 22 23)를 통해 접지 단자에 전류가 흐른다. 그에 따라, 정전류 발생 회로(10)의 노드 N11 전위가 접지 전위로 안정하는 것이 방지된다. 트랜지스터(24)에 흐르는 전류는 실질상 무시할 수 있을 정도로 작고, 정전류 발생 회로(10)의 동작에 거의 영향을 주지 않는다.
또한, 정전류 발생 회로(10)의 트랜지스터(15, 16, 17)가 온한다. 이에 따라, 전원 단자로부터 트랜지스터(11, 13, 15)를 통해 접지 단자에 전류 It가 흐른다. 이 때, 파워 업 회로(20)의 트랜지스터(24)에 흐르는 전류는 작기 때문에, 정전류 발생 회로(10)에 흐르는 전류 It에 거의 영향을 주지 않는다.
이 때, 전류 It와 같거나 상수배의 전류 Ir이 전원 단자로부터 트랜지스터 (12, 14), 저항(18) 및 트랜지스터(16)를 통해 접지 단자에 흐른다. 여기서는 전류 It와 동등한 전류 Ir이 전원 단자로부터 트랜지스터(12, 14), 저항(18) 및 트랜지스터(16)를 통해 접지 단자에 흐르는 것으로 한다. 이 경우, 트랜지스터(13)는 포화 영역에서 동작하도록 바이어스가 설정된다. 그 때문에, 트랜지스터(13)의 게이트·소스간 전압에 의해 저항(18)의 양단에 걸리는 전압 Va가 일의적으로 정해진다. 따라서, 전원 전압과 무관하게 저항(18)의 양단에 일정 전압이 걸리고, 저항 (18)에 흐르는 전류 Ir이 일정하게 된다.
전류 전압 변환 회로(30)에 있어서는 트랜지스터(32)가 온한다. 그에 따라, 정전류 발생 회로(10)의 저항(18)에 흐르는 전류 Ir과 같거나 상수배의 전류가 전원 단자로부터 트랜지스터(31), 저항(33) 및 트랜지스터(32)를 통해 접지 단자에 흐른다. 여기서는 저항(18)에 흐르는 전류 Ir과 동등한 전류가 전원 단자로부터 트랜지스터(31), 저항(33) 및 트랜지스터(32)를 통해 접지 단자에 흐르는 것으로 한다. 이 때, 저항(33)에 흐르는 전류가 일정하게 되기 때문에, 노드 N31로부터 일정한 전압 VR이 출력된다.
프로세스 상의 변동에 의해 정전류 발생 회로(10)의 저항(18)의 저항치 R1및 전류 전압 변환 회로(30)의 저항(33)의 저항치 R2가 변동되는 경우에는 저항 (18)의 저항치 R1 및 저항(33)의 저항치 R2가 동일한 방향으로 어긋난다. 예를 들면, 프로세스 상의 변동에 의해 저항(18)의 저항치 R1 및 저항(33)의 저항치 R2가 함께 10% 커지면, 저항(18)에 흐르는 전류 Ir이 10% 작아진다. 그에 따라, 노드 N31의 전압 VR은 다음 수학식과 같다.
상기 수학식으로부터 전류 전압 변환 회로(30)로부터 출력되는 전압 VR은 프로세스 상의 변동에 거의 의존하지 않고 일정하게 된다. 이와 같이 저항(18)의 저항치 R1의 어긋남이 저항(33)의 저항치 R2의 어긋남에 의해 상쇄된다.
또한, 도 1의 정전압 발생 회로에서는 다음에 설명한 바와 같이 온도 보상이 행해진다. 도 5는 온도 보상을 행하지 않은 경우의 트랜지스터(13)의 전류-전압 특성 및 저항(18)의 전류-전압 특성을 나타내는 도면이다. 도 6은 온도 보상을 행한 경우의 트랜지스터(13)의 전류-전압 특성 및 저항(18)의 전류-전압 특성을 나타내는 도면이다.
도 5 및 도 6의 횡축은 트랜지스터(13)의 게이트·소스간 전압 및 저항(18)의 양단의 전압이고, 종축은 트랜지스터(13)에 흐르는 전류 It 및 저항(18)에 흐르는 전류 Ir이다. 도 5 및 도 6에 있어서, 일점쇄선은 실온 27℃에서의 트랜지스터 (13)의 전류-전압 특성을 나타내고, 파선은 80℃에서의 트랜지스터(13)의 전류-전압 특성을 나타낸다. 또한, 실선은 저항(18)의 전류-전압 특성을 나타낸다.
트랜지스터(13)에 흐르는 전류 It와 저항(18)에 흐르는 전류 Ir이 동등하게 될 때의 노드 N14의 전압 Va는 전원 전압에 의존하지 않는다. 그러나, 도 5에 도시한 바와 같이 온도 보상을 행하지 않은 경우에는 트랜지스터(13)에 흐르는 전류 It와 저항(18)에 흐르는 전류 Ir이 동등하게 될 때의 노드 N14의 전압 Va는 실온 27℃과 80℃로 다르고, 즉 온도에 의해 변동한다.
이에 대하여, 도 6에 도시한 바와 같이 이하에 설명하는 온도 보상을 행한 경우, 트랜지스터(13)에 흐르는 전류 It와 저항(18)에 흐르는 전류 Ir이 동등하게 될 때의 노드 N14의 전압 Va는 온도에 의존하지 않고 일정하게 된다.
여기서, 온도 보상은 트랜지스터(13)의 게이트 길이 L 및 게이트 폭 W를 조정하고, 트랜지스터(13)의 전류-전압 특성을 변화시킴에 따라 행한다. 다음에 설명한 바와 같이 트랜지스터(13)의 임계치 전압 Vt와 노드 N14의 전압 Va[트랜지스터(13)의 게이트·소스간 전압 Vgs]의 차가 0.1V 내지 0.4V의 범위 내에 있으면, 도 6에 도시한 특성을 얻을 수 있다.
MOS 전계 효과 트랜지스터의 포화 영역에서의 소스·드레인 전류 I는 다음 수학식으로 표시된다.
상기 수학식 4에 있어서, Vgs는 트랜지스터의 게이트·소스간 전압, Vt는 트랜지스터의 임계치 전압이다. 또한, β은 다음 수학식으로 표시된다.
상기 수학식 5에 있어서, W는 트랜지스터의 게이트 폭, L은 트랜지스터의 게이트 길이, Cox는 단위 산화막 용량, μ은 전자 또는 양공의 이동도이다.
또한, 트랜지스터의 임계치 전압 Vt의 온도 특성은 다음 수학식으로 근사된다.
상기 수학식 6에 있어서, Vt(T)는 임의의 온도 T에서의 임계치 전압, Vt (Tnom)는 실온 Tnom에서의 임계치 전압, ΔVt(T)는 실온 Tnom에서부터 온도 T로의 온도 변화에 따른 임계치 전압의 변동량이다. 또, -0.22는 상수이고, 일반적인 MOS 전계 효과 트랜지스터가 전형적인 값이다. 또한, 이동도 μ의 온도 특성은 다음 수학식으로 근사된다.
상기 수학식 7에 있어서, μ(T)는 온도 T에서의 이동도, μ(Tnom)는 실온에서의 이동도이다. 또, -1.5는 상수이고, 일반적인 MOS 전계 효과 트랜지스터가 전형적인 값이다.
온도 변화에 따른 MOS 전계 효과 트랜지스터의 포화 영역에서의 소스·드레인 전류 I의 변동량은 상기 수학식 4로부터 다음 수학식과 같다.
상기 수학식 8에 있어서, I(T)는 온도 T에서의 트랜지스터의 소스·드레인 전류, I(Tnom)는 실온 Tnom에서의 트랜지스터의 소스·드레인 전류, ΔI(T)는 실온 Tnom에서부터 온도 T로의 온도 변화에 따른 트랜지스터의 소스·드레인 전류의 변동량이다. 여기서, β(T)는 다음 수학식으로 나타낸다.
상기 수학식 9에 있어서, β(T)는 온도 T에서의 β의 값, β(Tnom)은 실온 Tnom에서의 β의 값, Δβ(T)은 실온 Tnom에서부터 온도 T로의 온도 변화에 따른 β의 값의 변동량이다.
Tnom=300K(=27℃), T=353K(=80℃)로 하면, 상기 수학식 7로부터 이동도 μ(T)는 다음 수학식과 같다.
따라서, 상기 수학식 5, 9, 10으로부터 다음 수학식과 같다.
또한, 상기 수학식 6에 의해 ΔVt(353)가 구해진다.
따라서, 상기 수학식 12로부터 상기 수학식 8에 있어서, ΔI(T)= 0이 되는 조건은 다음 수학식과 같다.
마진을 고려하여 Vgs-Vt(Tnom)=0.1∼0.4[V]로 한다. 즉, 트랜지스터(13)의 게이트·소스간 전압을 (Vt+0.1)[V] 내지 (Vt+0.4)[V]의 범위 내에 설정함으로써, 트랜지스터(13)에 흐르는 소스·드레인 전류 It를 온도 변화에 의존하지 않고 일정하게 할 수 있다.
이와 같이 도 1의 정전압 발생 회로에서는 염가인 CM0S 회로에 의해 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의존하지 않고 일정한 전압 VR을 발생할 수 있다.
도 2는 본 발명의 제2 실시예에 있어서의 정전압 발생 회로의 구성을 나타내는 회로도이다.
도 2의 정전압 발생 회로가 도 1의 정전압 발생 회로와 다른 것은 정전류 발생 회로(10)의 저항(18) 대신에 프로그래머블 기능을 갖는 저항(18a)이 설치되어있다는 점과 전류 전압 변환 회로(30)의 저항(33) 대신에 프로그래머블 기능을 갖는 저항(33a)이 설치되어 있다는 점이다. 여기서, 프로그래머블 기능은 적어도 제조 시에 저항(18a, 33a)의 저항치를 조정할 수 있는 것을 의미한다.
저항(18a, 33a)의 프로그래머블 기능은 제조 시의 메탈 마스크 공정으로 메탈 마스크를 변경함으로써 실현할 수 있다. 또한, 저항(18a, 33a)을 복수의 저항 및 퓨즈를 이용하여 구성하고, 레이저 등을 이용하여 퓨즈를 절단함으로써 저항의 접속을 변경함으로써 저항(18a, 33a)의 프로그래머블 기능을 실현할 수도 있다. 또한, 저항(18a, 33a)을 복수의 저항 및 스위치를 이용하여 구성하고, 복수의 저항을 스위치로 전환함으로써 저항(18a, 33a)의 프로그래머블 기능을 실현할 수도 있다. 저항(18a, 33a)의 프로그래머블 기능은 이들 방법에 한정되지 않고, 그 밖의 방법을 이용하여 실현하여도 좋다.
도 2의 정전압 발생 회로에서는 n 채널 MOS 전계 효과 트랜지스터(13)의 특성의 변동에 의해 도 6의 온도 보상이 어긋난 경우에 프로그래머블 기능을 갖는 저항(18a)의 저항치 R1 및 저항(33a)의 저항치 R2를 조정함으로써 온도 보상의 어긋남을 보정할 수 있다. 따라서, 도 2의 정전압 발생 회로에서는 트랜지스터(13)의 특성이 변동된 경우라도, 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의존하지 않고 일정한 전압 VR을 발생할 수 있다.
도 3은 본 발명의 제3 실시예에 있어서의 정전압 정전류 발생 회로의 구성을 나타내는 회로도이다. 도 3의 정전압 정전류 발생 회로는 도 1의 정전류 발생 회로(10)를 정전압 발생 회로 및 연산 증폭기의 정전류원으로서 공유화한 예이다.
도 3에 있어서, 전류 복사 회로(40)는 p 채널 MOS 전계 효과 트랜지스터(41) 및 n 채널 MOS 전계 효과 트랜지스터(42)를 포함한다. 트랜지스터(41)의 소스는 전원 단자에 접속되고, 드레인은 노드 N41에 접속되고, 게이트는 정전류 발생 회로 (10)의 노드 N12에 접속되어 있다. 트랜지스터(42)의 소스는 접지 단자에 접속되고, 드레인 및 게이트는 노드 N41에 접속되어 있다. 트랜지스터(12) 및 트랜지스터(41)가 전류 미러 회로를 구성한다.
연산 증폭기(50)는 p 채널 MOS 전계 효과 트랜지스터(51, 52) 및 n 채널 MOS 전계 효과 트랜지스터(53, 54, 55)를 포함한다. 트랜지스터(51)의 소스는 전원 단자에 접속되고, 드레인 및 게이트는 노드 N51에 접속되어 있다. 트랜지스터(52)의 소스는 전원 단자에 접속되고, 드레인은 노드 N52에 접속되고, 게이트는 노드 N51에 접속되어 있다. 트랜지스터(53)의 드레인은 노드 N51에 접속되고, 소스는 노드 N53에 접속되고, 게이트에는 입력 신호 I1이 제공된다. 트랜지스터(54)의 드레인은 노드 N52에 접속되고, 소스는 노드 N53에 접속되고, 게이트에는 입력 신호 I2가 제공된다. 트랜지스터(55)의 드레인은 노드 N53에 접속되고, 소스는 접지 단자에 접속되고, 게이트는 노드 N41에 접속되어 있다.
반전 스탠바이 신호 STB가 하이 레벨이 되면, 정전류 발생 회로(10)의 저항 (18)에 흐르는 전류 Ir과 동등한 전류 또는 상수배의 전류가 전류 복사 회로(40)의 전원 단자로부터 트랜지스터(41, 42)를 통해 접지 단자에 흐른다. 여기서는 전류 복사 회로(40)의 트랜지스터(41, 42)에 정전류 발생 회로(10)의 저항(18)에 흐르는 전류 Ir과 동등한 전류가 흐르는 것으로 한다.
또한, 전류 복사 회로(40)의 트랜지스터(41, 42)에 흐르는 전류와 동등한 전류 또는 상수배의 전류가 연산 증폭기(50)의 트랜지스터(55)에 흐른다. 여기서는 트랜지스터(41, 42)에 흐르는 전류와 동등한 전류가 트랜지스터(55)에 흐르는 것으로 한다. 이 경우, 트랜지스터(55)에 흐르는 전류는 일정하게 되므로, 트랜지스터 (55)는 일정한 바이어스 전류를 공급하는 정전류원으로서 기능한다.
연산 증폭기(50)의 트랜지스터(53, 54)의 게이트에 주어지는 입력 신호 I1, I2가 차동 증폭되고, 노드 N51, N52로부터 증폭된 출력 전압이 출력된다.
한편, 전류 전압 변환 회로(30)로부터는 일정한 전압 VR이 출력된다. 전류 전압 변환 회로(30)로부터 출력되는 전압 VR은 기준 전압으로서 이용할 수 있다.
도 3의 정전압 정전류 발생 회로에서는 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의존하지 않고 일정한 기준 전압을 발생할 수 있는 기준 전압 발생 회로 및 일정한 바이어스 전류를 연산 증폭기(50)에 공급하는 바이어스 전류 발생 회로를 작은 면적에서 실현할 수 있다.
도 4는 본 발명의 제4 실시예에 있어서의 정전압 정전류 발생 회로의 구성을 나타내는 회로도이다. 도 4의 정전압 정전류 발생 회로는 도 2의 정전류 발생 회로(10)를 정전압 발생 회로 및 연산 증폭기의 정전류원으로서 공유화한 예이다.
도 4의 정전압 정전류 발생 회로가 도 3의 정전압 정전류 발생 회로와 다른 것은 정전류 발생 회로(10)의 저항(18) 대신에 프로그래머블 기능을 갖는 저항 (18a)이 이용되고, 전류 전압 변환 회로(30)의 저항(33) 대신에 프로그래머블 기능을 갖는 저항(33a)이 이용되고 있다는 점이다. 도 4의 정전압 정전류 발생 회로의다른 부분의 구성은 도 3의 정전압 정전류 발생 회로의 구성과 동일하다.
도 4의 정전압 정전류 발생 회로에서는 n 채널 MOS 전계 효과 트랜지스터 (13)의 특성의 변동에 의해 도 6의 온도 보상이 어긋난 경우에 프로그래머블 기능을 갖는 저항(18a)의 저항치 R1 및 저항(33)의 저항치 R2를 조정함으로써 온도 보상의 어긋남을 보정할 수 있다. 따라서, 도 4의 정전압 정전류 발생 회로에서는 트랜지스터(13)의 특성이 변동된 경우라도, 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의존하지 않고 일정한 기준 전압을 발생할 수 있는 기준 전압 발생 회로 및 일정한 바이어스 전류를 연산 증폭기(50)에 공급하는 바이어스 전류 발생 회로를 소 면적에서 실현할 수 있다.
또, 도 3 및 도 4의 연산 증폭기(50)의 구성은 일례이고, 여러가지의 구성의 연산 증폭기를 이용할 수 있다.
도 7은 도 3 또는 도 4의 정전압 정전류 발생 회로를 이용한 APC 회로(오토 레이저 파워 컨트롤 회로)의 구성을 나타내는 회로도이다. 도 7의 APC 회로는 연산 증폭 회로(110, 120), 전압 팔로워(130, 140), 스위치 SW, 저항 R15, 정전압 정전류 발생 회로(100) 및 AND 회로(101)를 포함한다. 정전압 정전류 발생 회로 (100)는 도 3 또는 도 4에 도시한 구성을 갖는다.
연산 증폭 회로(110)는 연산 증폭기 OP1, 가변 저항 R11 및 저항 R12를 포함한다. 연산 증폭 회로(120)는 연산 증폭기 OP2 및 저항 R13, R14를 포함한다. 전압 팔로워(130)는 연산 증폭기 OP3을 포함한다. 전압 팔로워(140)는 연산 증폭기 OP4를 포함한다.
정전압 정전류 발생 회로(100) 및 AND 회로(101)의 한쪽의 입력 단자에는 반전 스탠바이 신호 STB가 제공된다. AND 회로(101)의 다른 쪽의 입력 단자에는 레이저 점등 신호 LD가 제공된다. 반전 스탠바이 신호 STB가 하이 레벨이 되고, 또한 레이저 점등 신호 LD가 하이 레벨로 되어 있을 때, AND 회로(101)의 출력 신호가 하이 레벨이 되어 스위치 SW가 온한다.
정전압 정전류 발생 회로(100)는 연산 증폭기 OP1, OP2, OP3, OP4에 바이어스 전류 BI로서 정전류를 공급한다. 또한, 정전압 정전류 발생 회로(100)는 전압 팔로워(140)의 연산 증폭기 OP4의 비반전 입력 단자에 기준 전압 Vref로서 정전압을 제공한다.
전압 팔로워(140)는 임피던스 변환을 행하여, 일정한 기준 전압 REF를 출력한다.
연산 증폭 회로(110)의 연산 증폭기 OP1의 비반전 입력 단자에는 레이저 다이오드로부터 출사되는 레이저광을 모니터하기 위한 모니터용 포토다이오드의 출력 전압 LDS가 제공된다. 연산 증폭 회로(110)는 포토다이오드의 출력 전압 LDS를 가변 저항 R11 및 저항 R12의 저항치에 의해 정해지는 이득으로 증폭하고, 증폭된 모니터용 전압 LDS0을 출력한다.
연산 증폭 회로(120)는 모니터용 전압 LDS0과 기준 전압 REF와의 차분을 증폭하고, 증폭된 차분 전압 APC을 출력한다. 전압 팔로워(130)는 임피던스 변환을 행하여, 차분 전압 APC을 스위치 SW 및 저항 R15를 통해 레이저 다이오드 구동 전압 LDD로서 출력한다. 레이저 다이오드 구동 전압 LDD는 레이저 다이오드에 제공된다.
이 APC 회로는 모니터용 전압 LDS가 낮게 되면, 레이저 다이오드 구동 전압 LDD가 낮아져서 레이저 다이오드를 구동하기 위한 구동 전류가 커지도록 제어하고, 모니터용 전압 LDS가 높아지면, 레이저 다이오드 구동 전압 LDD가 높아져서 레이저 다이오드를 구동하기 위한 구동 전류가 작아지도록 제어를 행한다. 그에 따라, 레이저 다이오드로부터 출사되는 레이저광의 빛 출력이 일정하게 제어된다.
도 7의 APC 회로에서는 도 3 또는 도 4의 정전압 정전류 발생 회로가 이용되고 있기 때문에 연산 증폭기 OP4에 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의존하지 않는 일정한 기준 전압 Vref를 인가할 수 있음과 함께, 연산 증폭기 OP1, OP2, OP3, OP4에 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의존하지 않는 일정한 바이어스 전류를 공급할 수 있다.
따라서, 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의존하지 않고, 레이저 다이오드로부터 출사되는 레이저광의 빛 출력을 일정하게 제어할 수 있다.
본 발명에 따른 정전류 발생 회로에 따르면, 전계 효과 트랜지스터에 의해 구성되고, 전원 전압의 변동, 온도 변화 및 프로세스 상의 변동에 의존하지 않고 일정 전류 및 일정 전압을 발생할 수 있게 된다.

Claims (22)

  1. 정전류 발생 회로에 있어서,
    임계치 전압 Vt를 갖는 제1 전계 효과 트랜지스터, 및
    제1 저항을 구비하고,
    상기 제1 전계 효과 트랜지스터 및 상기 제1 저항은,
    상기 제1 전계 효과 트랜지스터가 포화 영역에서 동작함과 함께 상기 제1 전계 효과 트랜지스터의 게이트·소스간 전압에 의해 상기 제1 저항의 양단에 걸리는 전압이 일의적으로 정해지며, 상기 제1 전계 효과 트랜지스터에 흐르는 전류 및 상기 제1 저항에 흐르는 전류가 같거나 비례 관계에 있도록 접속되고,
    상기 제1 전계 효과 트랜지스터의 게이트·소스간 전압이 (Vt+0.1)V 이상 (Vt+0.4)V 이하의 범위 내에 설정되는 정전류 발생 회로.
  2. 제1항에 있어서,
    상기 제1 전계 효과 트랜지스터 및 상기 제1 저항에 상호 같거나 비례 관계에 있는 전류를 흘리는 제1 전류 미러 회로를 더 구비하는 정전류 발생 회로.
  3. 제1항에 있어서,
    제2 전계 효과 트랜지스터를 더 구비하고,
    상기 제1 전류 미러 회로는 제3 및 제4 전계 효과 트랜지스터를 포함하고,
    상기 제1 전계 효과 트랜지스터의 게이트가 상기 저항의 일단에 전기적으로 접속되고, 상기 제1 전계 효과 트랜지스터의 소스가 상기 저항의 타단에 전기적으로 접속되며, 상기 제1 전계 효과 트랜지스터의 드레인이 상기 제3 전계 효과 트랜지스터의 드레인에 전기적으로 접속되고,
    상기 제2 전계 효과 트랜지스터의 게이트가 상기 제1 전계 효과 트랜지스터의 드레인에 전기적으로 접속되고, 상기 제2 전계 효과 트랜지스터의 소스가 상기 저항의 상기 일단에 전기적으로 접속되며, 상기 제2 전계 효과 트랜지스터의 드레인이 상기 제4 전계 효과 트랜지스터의 드레인에 전기적으로 접속되고,
    상기 제3 전계 효과 트랜지스터의 소스가 소정의 전위에 전기적으로 접속되고, 상기 제3 전계 효과 트랜지스터의 게이트가 상기 제4 전계 효과 트랜지스터의 게이트 및 드레인에 전기적으로 접속되며, 상기 제4 전계 효과 트랜지스터의 소스가 상기 소정의 전위에 전기적으로 접속되는 정전류 발생 회로.
  4. 제3항에 있어서,
    상기 제1, 제2, 제3 및 제4 전계 효과 트랜지스터는 금속 산화물 반도체 전계 효과 트랜지스터인 정전류 발생 회로.
  5. 제3항에 있어서,
    상기 제1 전계 효과 트랜지스터의 드레인을 소정의 전위로 유지하는 전위 유지 수단을 더 구비하는 정전류 발생 회로.
  6. 제1항에 있어서,
    상기 제1 저항의 저항치를 적어도 제조시에 조정할 수 있는 정전류 발생 회로.
  7. 제1항에 있어서,
    상기 제1 저항은 다결정 실리콘으로 구성되는 정전류 발생 회로.
  8. 제1항에 있어서,
    제1 온도일 때에 상기 제1 저항의 양단에 걸리는 전압과 상기 제1 온도일 때와 다른 제2 온도일 때에 상기 제1 저항에 걸리는 전압이 같아지도록 상기 제1 전계 효과 트랜지스터의 게이트 길이 및 게이트 폭이 설정되는 정전류 발생 회로.
  9. 제1항에 있어서,
    상기 제1 저항은 복수의 저항 및 스위치를 이용하여 구성되고, 상기 복수의 저항을 상기 스위치에 의해 전환함으로써 프로그래머블 기능을 갖는 정전류 발생 회로.
  10. 정전압 발생 회로에 있어서,
    정전류 발생 회로, 및
    상기 정전류 발생 회로에 흐르는 전류를 전압으로 변환하는 전류 전압 변환 회로를 구비하며,
    상기 정전류 발생 회로는,
    임계치 전압 Vt를 갖는 제1 전계 효과 트랜지스터, 및
    제1 저항을 구비하고,
    상기 제1 전계 효과 트랜지스터 및 상기 제1 저항은,
    상기 제1 전계 효과 트랜지스터가 포화 영역에서 동작함과 함께 상기 제1 전계 효과 트랜지스터의 게이트·소스간 전압에 의해 상기 제1 저항의 양단에 걸리는 전압이 일의적으로 정해지며, 상기 제1 전계 효과 트랜지스터에 흐르는 전류 및 상기 제1 저항에 흐르는 전류가 같거나 비례 관계에 있도록 접속되고,
    상기 제1 전계 효과 트랜지스터의 게이트·소스간 전압이 (Vt+0.1)V 이상 (Vt+0.4)V 이하의 범위 내에 설정되며,
    상기 전류 전압 변환 회로는,
    상기 정전류 발생 회로의 상기 제1 저항과 동일한 재료에 의해 구성되는 제2 저항, 및
    상기 정전류 발생 회로의 상기 제1 저항에 흐르는 전류와 같거나 비례 관계에 있는 전류를 상기 제2 저항에 흘리는 제2 전류 미러 회로
    를 포함하는 정전압 발생 회로.
  11. 제10항에 있어서,
    상기 제2 저항의 저항치를 적어도 제조시에 조정할 수 있는 정전압 발생 회로.
  12. 제10항에 있어서,
    상기 정전류 발생 회로는 상기 제1 전계 효과 트랜지스터 및 상기 제1 저항에 상호 같거나 비례 관계에 있는 전류를 흘리는 제1 전류 미러 회로를 더 구비하는 정전압 발생 회로.
  13. 제10항에 있어서,
    상기 정전류 발생 회로는 제2 전계 효과 트랜지스터를 더 구비하고,
    상기 제1 전류 미러 회로는 제3 및 제4 전계 효과 트랜지스터를 포함하고,
    상기 제1 전계 효과 트랜지스터의 게이트가 상기 저항의 일단에 전기적으로 접속되고, 상기 제1 전계 효과 트랜지스터의 소스가 상기 저항의 타단에 전기적으로 접속되며, 상기 제1 전계 효과 트랜지스터의 드레인이 상기 제3 전계 효과 트랜지스터의 드레인에 전기적으로 접속되고,
    상기 제2 전계 효과 트랜지스터의 게이트가 상기 제1 전계 효과 트랜지스터의 드레인에 전기적으로 접속되고, 상기 제2 전계 효과 트랜지스터의 소스가 상기 저항의 상기 일단에 전기적으로 접속되며, 상기 제2 전계 효과 트랜지스터의 드레인이 상기 제4 전계 효과 트랜지스터의 드레인에 전기적으로 접속되고,
    상기 제3 전계 효과 트랜지스터의 소스가 소정의 전위에 전기적으로 접속되고, 상기 제3 전계 효과 트랜지스터의 게이트가 상기 제4 전계 효과 트랜지스터의 게이트 및 드레인에 전기적으로 접속되며, 상기 제4 전계 효과 트랜지스터의 소스가 상기 소정의 전위에 전기적으로 접속되는 정전압 발생 회로.
  14. 제13항에 있어서,
    상기 제1, 제2, 제3 및 제4 전계 효과 트랜지스터는 금속 산화물 반도체 전계 효과 트랜지스터인 정전압 발생 회로.
  15. 제10항에 있어서,
    상기 정전류 발생 회로는 상기 제1 전계 효과 트랜지스터의 드레인을 소정의 전위로 유지하는 전위 유지 수단을 더 구비하는 정전압 발생 회로.
  16. 제10항에 있어서,
    상기 제1 저항의 저항치를 적어도 제조시에 조정할 수 있는 정전압 발생 회로.
  17. 제10항에 있어서,
    상기 제1 저항은 다결정 실리콘으로 구성되는 정전압 발생 회로.
  18. 제10항에 있어서,
    제1 온도일 때에 상기 제1 저항의 양단에 걸리는 전압과 상기 제1 온도일 때와 다른 제2 온도일 때에 상기 제1 저항에 걸리는 전압이 같아지도록 상기 제1 전계 효과 트랜지스터의 게이트 길이 및 게이트 폭이 설정되는 정전압 발생 회로.
  19. 제10항에 있어서,
    상기 제2 저항은 복수의 저항 및 스위치를 이용하여 구성되고, 상기 복수의 저항을 상기 스위치에 의해 전환함으로써 프로그래머블 기능을 갖는 정전압 발생 회로.
  20. 제10항에 있어서,
    상기 제1 저항은 복수의 저항 및 스위치를 이용하여 구성되고, 상기 복수의 저항을 상기 스위치에 의해 전환함으로써 프로그래머블 기능을 갖는 정전압 발생 회로.
  21. 정전압 전류 발생 회로에 있어서,
    정전압 발생 회로를 구비하고,
    상기 정전압 발생 회로는,
    정전류 발생 회로, 및
    상기 정전류 발생 회로에 흐르는 전류를 전압으로 변환하는 전류 전압 변환 회로를 포함하며,
    상기 정전류 발생 회로는,
    임계치 전압 Vt를 갖는 제1 전계 효과 트랜지스터, 및
    제1 저항을 구비하고,
    상기 제1 전계 효과 트랜지스터 및 상기 제1 저항은,
    상기 제1 전계 효과 트랜지스터가 포화 영역에서 동작함과 함께 상기 제1 전계 효과 트랜지스터의 게이트·소스간 전압에 의해 상기 제1 저항의 양단에 걸리는 전압이 일의적으로 정해지며, 상기 제1 전계 효과 트랜지스터에 흐르는 전류 및 상기 제1 저항에 흐르는 전류가 같거나 비례 관계에 있도록 접속되고,
    상기 제1 전계 효과 트랜지스터의 게이트·소스간 전압이 (Vt+0.1)V 이상 (Vt+0.4)V 이하의 범위 내에 설정되며,
    상기 전류 전압 변환 회로는,
    상기 정전류 발생 회로의 상기 제1 저항과 동일한 재료에 의해 구성되는 제2 저항, 및
    상기 정전류 발생 회로의 상기 제1 저항에 흐르는 전류와 같거나 비례 관계에 있는 전류를 상기 제2 저항에 흘리는 제2 전류 미러 회로를 포함하며,
    상기 정전압 전류 발생 회로는,
    상기 정전압 발생 회로의 상기 정전류 발생 회로의 상기 제1 저항에 흐르는 전류와 같거나 비례 관계에 있는 전류를 발생하는 제3 전류 미러 회로
    를 더 구비하는 정전압 전류 발생 회로.
  22. 증폭 회로에 있어서,
    복수의 연산 증폭기, 및
    상기 복수의 연산 증폭기 중 적어도 하나의 연산 증폭기의 입력 단자에 기준 전압으로서 일정한 전압을 인가함과 함께, 바이어스 전류로서 일정한 전류를 공급하는 정전압 정전류 발생 회로를 구비하고,
    상기 정전압 정전류 발생 회로는,
    정전압 발생 회로를 구비하고,
    상기 정전압 발생 회로는,
    정전류 발생 회로, 및
    상기 정전류 발생 회로에 흐르는 전류를 전압으로 변환하는 전류 전압 변환 회로를 구비하며,
    상기 정전류 발생 회로는,
    임계치 전압 Vt를 갖는 제1 전계 효과 트랜지스터, 및
    제1 저항을 구비하고,
    상기 제1 전계 효과 트랜지스터 및 상기 제1 저항은,
    상기 제1 전계 효과 트랜지스터가 포화 영역에서 동작함과 함께, 상기 제1 전계 효과 트랜지스터의 게이트·소스간 전압에 의해 상기 제1 저항의 양단에 걸리는 전압이 일의적으로 정해지고, 상기 제1 전계 효과 트랜지스터에 흐르는 전류 및 상기 제1 저항에 흐르는 전류가 같거나 비례 관계에 있도록 접속되고,
    상기 제1 전계 효과 트랜지스터의 게이트·소스간 전압이 (Vt+0.1)V 이상(Vt+0.4)V 이하의 범위 내에 설정되며,
    상기 전류 전압 변환 회로는,
    상기 정전류 발생 회로의 상기 제1 저항과 동일한 재료에 의해 구성되는 제2 저항, 및
    상기 정전류 발생 회로의 상기 제1 저항에 흐르는 전류와 같거나 비례 관계에 있는 전류를 상기 제2 저항에 흘리는 제2 전류 미러 회로를 포함하며,
    상기 정전압 정전류 발생 회로는,
    상기 정전압 발생 회로의 상기 정전류 발생 회로의 상기 제1 저항에 흐르는 전류와 같거나 비례 관계에 있는 전류를 발생하는 제3 전류 미러 회로
    를 더 구비하는 증폭 회로.
KR10-2001-0047896A 2000-08-10 2001-08-09 정전류 발생 회로, 정전압 발생 회로, 정전압 정전류 발생회로 및 증폭 회로 KR100399861B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00243473 2000-08-10
JP2000243473 2000-08-10

Publications (2)

Publication Number Publication Date
KR20020013739A KR20020013739A (ko) 2002-02-21
KR100399861B1 true KR100399861B1 (ko) 2003-09-29

Family

ID=18734319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0047896A KR100399861B1 (ko) 2000-08-10 2001-08-09 정전류 발생 회로, 정전압 발생 회로, 정전압 정전류 발생회로 및 증폭 회로

Country Status (2)

Country Link
US (1) US6496057B2 (ko)
KR (1) KR100399861B1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683489B1 (en) * 2001-09-27 2004-01-27 Applied Micro Circuits Corporation Methods and apparatus for generating a supply-independent and temperature-stable bias current
US6737909B2 (en) * 2001-11-26 2004-05-18 Intel Corporation Integrated circuit current reference
US7180322B1 (en) 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
JP4034126B2 (ja) * 2002-06-07 2008-01-16 Ｎｅｃエレクトロニクス株式会社 リファレンス電圧回路
US6664847B1 (en) * 2002-10-10 2003-12-16 Texas Instruments Incorporated CTAT generator using parasitic PNP device in deep sub-micron CMOS process
JP3998559B2 (ja) * 2002-10-21 2007-10-31 ローム株式会社 電流源回路
US6788134B2 (en) * 2002-12-20 2004-09-07 Freescale Semiconductor, Inc. Low voltage current sources/current mirrors
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7953990B2 (en) 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
JP3811141B2 (ja) * 2003-06-06 2006-08-16 東光株式会社 出力可変型定電流源回路
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7015744B1 (en) * 2004-01-05 2006-03-21 National Semiconductor Corporation Self-regulating low current watchdog current source
JP4385811B2 (ja) * 2004-03-24 2009-12-16 株式会社デンソー 定電流回路
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
US7265529B2 (en) * 2004-08-19 2007-09-04 Micron Technologgy, Inc. Zero power start-up circuit
US7109782B2 (en) * 2004-10-05 2006-09-19 Freescale Semiconductor, Inc. Well bias voltage generator
US7385437B2 (en) * 2005-02-11 2008-06-10 International Business Machines Corporation Digitally tunable high-current current reference with high PSRR
JP4854393B2 (ja) * 2006-06-21 2012-01-18 三星電子株式会社 電圧発生回路
US7504878B2 (en) * 2006-07-03 2009-03-17 Mediatek Inc. Device having temperature compensation for providing constant current through utilizing compensating unit with positive temperature coefficient
US7583107B2 (en) * 2006-09-27 2009-09-01 Atmel Corporation Sense amplifier circuit for low voltage applications
JP5237549B2 (ja) * 2006-12-27 2013-07-17 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 定電流回路
JP2009217809A (ja) * 2008-02-12 2009-09-24 Seiko Epson Corp 基準電圧生成回路、集積回路装置および信号処理装置
US8669808B2 (en) * 2009-09-14 2014-03-11 Mediatek Inc. Bias circuit and phase-locked loop circuit using the same
JP5490549B2 (ja) * 2010-01-22 2014-05-14 ローム株式会社 半導体集積回路およびそれを用いた差動増幅器およびバッファアンプ
WO2012091777A2 (en) * 2010-10-04 2012-07-05 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Complementary biasing circuits and related methods
JP6048289B2 (ja) * 2013-04-11 2016-12-21 富士通株式会社 バイアス回路
JP6956619B2 (ja) * 2017-12-14 2021-11-02 エイブリック株式会社 電流生成回路
US11609591B2 (en) * 2021-02-10 2023-03-21 Hycon Technology Corp. Reference circuit with temperature compensation
CN115113676B (zh) * 2021-03-18 2024-03-01 纮康科技股份有限公司 具有温度补偿功能的参考电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179842B1 (ko) * 1995-09-27 1999-04-01 문정환 전류원회로
JP2830847B2 (ja) * 1996-06-21 1998-12-02 日本電気株式会社 半導体集積回路
US6346848B1 (en) * 2000-06-29 2002-02-12 International Business Machines Corporation Apparatus and method for generating current linearly dependent on temperature

Also Published As

Publication number Publication date
US6496057B2 (en) 2002-12-17
KR20020013739A (ko) 2002-02-21
US20020036536A1 (en) 2002-03-28

Similar Documents

Publication Publication Date Title
KR100399861B1 (ko) 정전류 발생 회로, 정전압 발생 회로, 정전압 정전류 발생회로 및 증폭 회로
US7187235B2 (en) Class AB rail-to-rail operational amplifier
US6998902B2 (en) Bandgap reference voltage circuit
US6124753A (en) Ultra low voltage cascoded current sources
US9124230B2 (en) dB-linear voltage-to-current converter
US6118266A (en) Low voltage reference with power supply rejection ratio
KR101070031B1 (ko) 기준 전류 발생 회로
US7312651B2 (en) Cascode current mirror circuit operable at high speed
US5959446A (en) High swing current efficient CMOS cascode current mirror
US5469111A (en) Circuit for generating a process variation insensitive reference bias current
US6538513B2 (en) Common mode output current control circuit and method
US6124754A (en) Temperature compensated current and voltage reference circuit
US6965270B1 (en) Regulated cascode amplifier with controlled saturation
US6060940A (en) CMOS output stage for providing stable quiescent current
US7148734B2 (en) Analog level shifter
KR101207251B1 (ko) 밴드 갭 회로
JP3619793B2 (ja) 定電流発生回路、定電圧発生回路、定電圧定電流発生回路および増幅回路
US6556070B2 (en) Current source that has a high output impedance and that can be used with low operating voltages
KR100332508B1 (ko) 안정화전류미러회로
JPH10112614A (ja) バイアス電流供給方法およびその回路
KR100625930B1 (ko) 온도의존성을 줄인 문턱전압 기준 전압원
KR20080003048A (ko) 기준 전압 발생 회로
KR100554441B1 (ko) 캐스코드 전류 미러의 전류 바이어스 회로
KR19990047967A (ko) 바이어스 안정화 회로
US6507242B1 (en) Gain switching scheme for amplifiers with digital automatic gain control

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee