KR100554441B1 - 캐스코드 전류 미러의 전류 바이어스 회로 - Google Patents

캐스코드 전류 미러의 전류 바이어스 회로 Download PDF

Info

Publication number
KR100554441B1
KR100554441B1 KR1020000076616A KR20000076616A KR100554441B1 KR 100554441 B1 KR100554441 B1 KR 100554441B1 KR 1020000076616 A KR1020000076616 A KR 1020000076616A KR 20000076616 A KR20000076616 A KR 20000076616A KR 100554441 B1 KR100554441 B1 KR 100554441B1
Authority
KR
South Korea
Prior art keywords
current
bias circuit
cascode
current mirror
terminal
Prior art date
Application number
KR1020000076616A
Other languages
English (en)
Other versions
KR20020047963A (ko
Inventor
이정봉
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020000076616A priority Critical patent/KR100554441B1/ko
Publication of KR20020047963A publication Critical patent/KR20020047963A/ko
Application granted granted Critical
Publication of KR100554441B1 publication Critical patent/KR100554441B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 캐스코드 전류 미러의 전류 바이어스 회로에 관한 것으로, 캐스코드 전류 미러에서 동일한 전류원이 2개가 필요한 경우, 전류 바이어스 회로의 NMOS트랜지스터를 쌍으로 사용하며, 쌍으로 사용된 NMOS트랜지스터의 소스 단을 저항에 공통으로 연결한다. 그리고, OP앰프의 네가티브 피드백과 밴드갭 레퍼런스를 이용하여 온도와 전원전압의 변화에도 안정된 전류원을 얻을 수 있도록 한다. 또한, 동일한 전류원을 2개 이상 필요로 할 때도 마찬가지로 적용 가능하게 한다.
커런트, 바이어스, OP앰프, 캐스코드, 밴드갭

Description

캐스코드 전류 미러의 전류 바이어스 회로{Current bias circuit for cascode current mirror}
도 1은 종래의 캐스코드 전류 미러의 전류 바이어스 회로,
도 2는 본 발명에 따른 캐스코드 전류 미러의 전류 바이어스 회로,
도 3은 본 발명을 설명하기 위한 그래프,
도 4는 본 발명의 전류원이 2개 이상일 경우를 설명하기 위한 전류 바이어스 회로도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 캐스코드 전류 미러 30 : 전류 바이어스 회로
40 : OP앰프 50 : 밴드갭 레퍼런스 회로
본 발명은 캐스코드 전류 미러의 전류 바이어스 회로에 관한 것으로서, 특히 동일한 전류량을 요구하는 전류원이 2개 이상 필요로 할 때 적용하여 안정된 전류 원을 구현하도록 하는 캐스코드 전류 미러의 전류 바이어스 회로에 관한 것이다.
도 1은 종래의 캐스코드 전류 미러의 전류 바이어스 회로에 대한 구성도이다.
도 1을 보면, 캐스코드 전류 미러(10)는 커런트 미러 구조로 형성된 복수개의 NMOS트랜지스터(MP1∼MP5)를 구비한다. 따라서, MP1, MP3, MP5의 소스 단자를 통해 같은 전류값이 출력된다.
그리고, 전류 바이어스 회로(20)는 각각 그 게이트 단자가 공통 연결된 제 1, 제 2, 제 3NMOS트랜지스터(MN0∼MN2)를 구비한다.
또한, 제 1NMOS트랜지스터(MN0)와 Vdd 사이에는 저항(R)이 연결되어 있고, 제 1NMOS트랜지스터(MN0)의 게이트 단자와 드레인 단자는 공통으로 연결되어 있다.
따라서, 이러한 기존의 바이어스 회로는 저항(R)과 제 1, 제 2, 제 3NMOS트랜지스터(MN0∼MN2)의 다이오드 연결을 이용하여 VB전압을 생성시킨다.
그런데, 이러한 경우 온도 또는 전원전압의 변화에 의해 전류량이 심하게 변동하게 되는 문제점이 있다.
그리고, 제 1NMOS 트랜지스터(MN1) 및 제 2NMOS 트랜지스터(MN2)의 입력 임피던스(R0)는 트랜지스터 1개를 사용함으로 R0=r0로 나타내어지므로, Vds값의 변화에 따라 전류량이 달라질 수도 있는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위하여 창출된 것으로, 전류 바이어스 회 로의 NMOS트랜지스터 쌍의 소스단을 저항과 OP앰프의 네가티브 피드백과 연결시킴으로써 원하는 전류량을 Vref와 저항에 의해 결정할 수 있으며, 온도와 전원전압의 변화에도 안정된 전류원을 구현할 수 있도록 하는 캐스코드 전류 미러의 전류 바이어스 회로를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 캐스코드 전류 미러의 전류 바이어스 회로는, 캐스코드 커런트 미러로부터 출력되는 동일한 출력전류를 각각 인가받는 트랜지스터쌍과, 트랜지스터쌍의 공통 소스 단자와 연결된 저항과, 소정 레벨의 전압을 인가받아 온도 보상된 일정한 기준전압을 발생하는 밴드 갭 레퍼런스 회로와, 밴드 갭 레퍼런스 회로로부터 인가되는 일정한 기준전압을 인가받고, 저항과 연결된 OP앰프를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2는 본 발명에 따른 캐스코드 전류 미러의 전류 바이어스 회로에 대해 나타내고 있으며, 종래와 동일한 구성요소는 동일한 도면부호로 설명한다.
먼저, 본 발명의 캐스코드 전류 미러(10)는 전류 미러 구조로 구성된 복수개의 NMOS트랜지스터(MP1∼MP5)로 구성되며, MP1, MP3, MP5의 소스 단자를 통해 같은 전류값(I2)이 출력된다.
또한, 각 트랜지스터의 사이즈비는 MP1 NMOS트랜지스터가 W/L일 때 나머지 NMOS트랜지스터(MP2∼MP5)는 4*W/L로 형성된다.
여기서, MP1 NMOS트랜지스터에 흐르는 전류, I2=1/2μpCo*(W/L)(VGS1-Vtp)²이고, MP2 및 MP3 NMOS트랜지스터에 흐르는 전류 I2=1/2μpCo*(4*W/L)(VGS3-Vtp)²이다.
이때, 1/2μpCo*(W/L)(VGS1-Vtp)²= 1/2μpCo*(4*W/L)(VGS3-Vtp)²이므로,
VGS-Vtp를 ΔV로 가정할 때,
(ΔV1)²=4(ΔV3)², ΔV1=2ΔV3로 나타낸다.
그러므로, 도 3에 도시된 바와 같이 출력전류(Iout)은 출력전압(Vout)이 0에서 Vdd-2ΔV3까지 변화할 때도 일정한 전류를 유지하게 된다.
다음에, 캐스코드 전류 미러를 바이어스 시키기 위한 전류 바이어스 회로(30)는 NMOS쌍(MN1,MN2)의 게이트 단자에 공통 연결된 OP앰프(40)와, NMOS쌍(MN1,MN2)의 공통 드레인 단자 및 OP앰프의 네가티브 단자와 연결된 외부저항(R) 및 OP앰프(40)의 +단자를 통해 출력신호인 Vref전압을 인가하는 밴드갭 레퍼런스 회로(50)로 구성된다.
즉, NMOS쌍(MN1,MN2)의 공통 게이트는 OP앰프(40)의 출력단과 연결되고, 공통 소스단자는 저항(R)과 함께 OP앰프(40)의 (-)단자에 연결되어 네가티브 피드백을 형성한다.
여기서, 밴드 갭 레퍼런스 회로(50)의 출력 전압 Vref가 OP앰프(40)의 (+)단자에 입력될 경우, 저항(R)에 흐르는 전류 I1은
I1=Vref/R에 의해 전류량이 결정되며, I1=2I2이므로 I2=1/2*Vref/R가 된다.
그러므로, 출력전류 Iout=1/2*Vref/R가 된다.
만약, 도 4에 도시한 바와 같이 NMOS트랜지스터의 쌍이 2개 이상일 경우,
I1=nI2, Vref=nI2가 되고, I2=1/n*Vref/R이 된다.
따라서, 본 발명은 NMOS 트랜지스터쌍의 소스단을 공통으로 저항 R에 연결시킴으로써 제 1NMOS 트랜지스터(MN1)와 제 2NMOS트랜지스터(MN2)에 흐르는 전류량을 동일하게 하였으며, 저항(R)에 흐르는 전류는 Vref와 R값에 의해 결정되도록 한다.
또한, 제 1NMOS 트랜지스터(MN1)와 제 2NMOS트랜지스터(MN2)의 출력 임피던스는 OP앰프(40)의 네가티브 피드백을 이용함으로써 OP앰프(40)의 이득 Av만큼 커지게 된다.
따라서, 본 발명은 밴드 갭 레퍼런스 출력전압 Vref와 저항(R)값에 의해 전류량이 결정되므로 온도와 전원전압의 변화에 대해서도 일정한 전류를 얻을 수 있게 된다.
이상에서 설명한 바와 같이, 본 발명에 의한 캐스코드 전류 미러의 전류 바이어스 회로는, 온도와 전압의 변화에도 안정된 전류원을 구현하도록 하고, OP앰프의 네가티브 피드백을 이용하여 전류 싱크의 출력 임피던스를 크게 증가시켜 안정된 전류원을 구현하도록 하는 효과를 가진다.

Claims (3)

  1. 캐스코드 커런트 미러의 전류 바이어스 회로에 있어서,
    상기 캐스코드 커런트 미러로부터 출력되는 동일한 출력전류를 각각 인가받는 트랜지스터쌍;
    상기 트랜지스터쌍의 공통 소스 단자와 연결된 저항;
    소정 레벨의 전압을 인가받아 온도 보상된 일정한 기준전압을 발생하는 밴드 갭 레퍼런스 회로;
    상기 밴드 갭 레퍼런스 회로로부터 인가되는 일정한 기준전압을 인가받고, 상기 저항 및 상기 트랜지스터쌍의 공통 소스 단자와 연결된 OP앰프
    를 구비함을 특징으로 하는 캐스코드 커런트 미러의 전류 바이어스 회로.
  2. 제 1항에 있어서, 상기 OP앰프는
    그 (+)단자를 통하여 상기 밴드 갭 레퍼런스 회로로부터 기준전압을 인가받고, 그 (-)단자는 상기 트랜지스터쌍의 공통드레인 단자 및 저항과 연결되어 네가티브 피드백을 형성하며, 그 출력단은 상기 트랜지스터쌍의 공통 게이트 단자 및 저항과 연결됨을 특징으로 하는 캐스코드 커런트 미러의 전류 바이어스 회로.
  3. 제 1항에 있어서, 상기 전류 바이어스 회로는
    상기 트랜지스터쌍이 2개 이상일 경우에도 적용 가능함을 특징으로 하는 캐스코드 커런트 미러의 전류 바이어스 회로.
KR1020000076616A 2000-12-14 2000-12-14 캐스코드 전류 미러의 전류 바이어스 회로 KR100554441B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000076616A KR100554441B1 (ko) 2000-12-14 2000-12-14 캐스코드 전류 미러의 전류 바이어스 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000076616A KR100554441B1 (ko) 2000-12-14 2000-12-14 캐스코드 전류 미러의 전류 바이어스 회로

Publications (2)

Publication Number Publication Date
KR20020047963A KR20020047963A (ko) 2002-06-22
KR100554441B1 true KR100554441B1 (ko) 2006-02-22

Family

ID=27681941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000076616A KR100554441B1 (ko) 2000-12-14 2000-12-14 캐스코드 전류 미러의 전류 바이어스 회로

Country Status (1)

Country Link
KR (1) KR100554441B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101438829B1 (ko) 2008-07-25 2014-09-05 엘지이노텍 주식회사 액츄에이터 드라이버

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100629619B1 (ko) * 2005-08-23 2006-10-02 삼성전자주식회사 기준전류 생성회로, 바이어스 전압 생성회로 및 이들을이용한 바이어스 회로
CN111026230B (zh) * 2019-12-16 2021-05-28 成都海光微电子技术有限公司 Ldo装置及存储设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101438829B1 (ko) 2008-07-25 2014-09-05 엘지이노텍 주식회사 액츄에이터 드라이버

Also Published As

Publication number Publication date
KR20020047963A (ko) 2002-06-22

Similar Documents

Publication Publication Date Title
KR101241378B1 (ko) 기준 바이어스 발생 회로
KR100399861B1 (ko) 정전류 발생 회로, 정전압 발생 회로, 정전압 정전류 발생회로 및 증폭 회로
US7005839B2 (en) Reference power supply circuit for semiconductor device
KR101451468B1 (ko) 정전류 회로 및 기준 전압 회로
KR20000022517A (ko) 정밀 밴드갭 기준 회로
JPH0623938B2 (ja) 電流安定器
KR20000028842A (ko) 초저전압 캐스코드 전류미러
US6388507B1 (en) Voltage to current converter with variation-free MOS resistor
JPH11272346A (ja) 電流ソース
JPH01311608A (ja) 電圧電流変換回路
KR101080560B1 (ko) 트랜스컨덕턴스 조정 회로
US6271652B1 (en) Voltage regulator with gain boosting
US6538513B2 (en) Common mode output current control circuit and method
US6727757B1 (en) Biasing circuit for transconductors
JP2000114891A (ja) 電流源回路
US6965270B1 (en) Regulated cascode amplifier with controlled saturation
KR940005510B1 (ko) 기준전류 발생회로
KR100554441B1 (ko) 캐스코드 전류 미러의 전류 바이어스 회로
Pavan Systematic development of CMOS fixed-transconductance bias circuits
KR100307835B1 (ko) 정전압회로
KR100332508B1 (ko) 안정화전류미러회로
KR100380978B1 (ko) 기준전압 발생기
JPH10112614A (ja) バイアス電流供給方法およびその回路
US7095271B2 (en) Bias circuit
KR100462371B1 (ko) 밴드갭기준전압발생장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 15