KR101438829B1 - 액츄에이터 드라이버 - Google Patents

액츄에이터 드라이버 Download PDF

Info

Publication number
KR101438829B1
KR101438829B1 KR1020080072649A KR20080072649A KR101438829B1 KR 101438829 B1 KR101438829 B1 KR 101438829B1 KR 1020080072649 A KR1020080072649 A KR 1020080072649A KR 20080072649 A KR20080072649 A KR 20080072649A KR 101438829 B1 KR101438829 B1 KR 101438829B1
Authority
KR
South Korea
Prior art keywords
amplifier
nmos
impedance
output
implemented
Prior art date
Application number
KR1020080072649A
Other languages
English (en)
Other versions
KR20100011432A (ko
Inventor
박청용
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080072649A priority Critical patent/KR101438829B1/ko
Publication of KR20100011432A publication Critical patent/KR20100011432A/ko
Application granted granted Critical
Publication of KR101438829B1 publication Critical patent/KR101438829B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/234—Indexing scheme relating to amplifiers the input amplifying stage being one or more operational amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 실시 예는 액츄에이터 드라이버에 관한 것으로서, 증폭기에 연결되는 임피던스를 캐스코드 방식으로 연결하여 전압 이득을 향상시키는 특징을 가진다. 본 발명의 실시 예는 제어신호를 입력받아 버퍼링하여 출력하는 OP앰프와, 상기 OP앰프의 출력을 입력받아, 증폭하여 액츄에이터 제어 전류로서 출력하는 증폭기와, 상기 증폭기와 캐스코드 방식으로 연결하는 임피던스로서, 상기 증폭기와의 연결 노드 전압이 상기 OP앰프의 마이너스단에 피드백되도록 연결하는 임피던스를 포함한다.
카메라, 오토 포커스, 증폭기, 캐스코드, MOS, OP앰프, 저항

Description

액츄에이터 드라이버{Actuator driver}
본 발명의 실시 예는 액츄에이터 드라이버에 관한 것이다.
근래 대부분의 휴대폰의 기능 중 자동 초점(AF: Auto Focus) 방식으로 탑재되어 대중 소비자들에게 제공되고 있다. 도 1을 참조하여 자동 초점 기능을 설명하면, 액츄에이터 드라이버(13)의 출력단의 DAC(Digital to Analog Converter)에서 액츄에이터 제어 전류(Isink)의 신호를 받아서 액츄에이터(14:VCM)를 상하 제어하여 최종적으로 렌즈(12)를 구동하게 된다. 이때, 자동 초점 기능을 정확히 수행할 수 있도록 하는 신호는 영상신호처리기(10:ISP)의 AF 알고리즘에 의해 구동하는 원리이다.
일반적인 액츄에이터 드라이버(13)는 MOS 등의 증폭기 제어를 통해 인가전압의 출력전류를 액츄에이터 제어 전류의 신호로서 출력한다. 이때, 증폭기 출력단의 출력저항을 일반적인 열저항(degeneration 저항)으로 사용한다.
그런데, 출력 저항을 일반 저항, 즉, degeneration 저항으로 구현한 상태에서, 전압 이득을 높이기 위하여 출력 저항값을 크게 할 경우, 큰 저항값을 구현하기 위해 저항 면적의 필요로 인해 전체 칩면적 크기도 커지는 문제가 있다.
또한, 일반적인 저항인 degeneration 저항을 사용함으로써 발생되는 공정 및 레이아웃(layout) 상의 부정합 및 저항이 가지고 있는 열 노이즈(thermal noise) 등의 문제가 야기되고, 특히, 정확한 값의 저항을 구현해야 하는 정확성의 문제가 있다.
본 발명의 실시 예는 액츄에이터 드라이버의 전압 이득을 높이기 위해 전체의 출력 저항을 향상시키는 방안이다.
본 발명의 실시 예는 제어신호를 입력받아 버퍼링하여 출력하는 OP앰프와, 상기 OP앰프의 출력을 입력받아, 증폭하여 액츄에이터 제어 전류로서 출력하는 증폭기와, 상기 증폭기와 캐스코드 방식으로 연결하는 임피던스로서, 상기 증폭기와의 연결 노드 전압이 상기 OP앰프의 마이너스단에 피드백되도록 연결하는 임피던스를 포함한다.
A는 OP앰프의 이득(gain)을 나타내며, gm1은 제1NMOS의 전달 컨덕턴스(transconductance)이며, r01은 제1NMOS로 구현된 증폭기의 내부 저항, r02는 제 2NMOS로 구현된 임피던스의 내부저항을 나타낼 때, 상기 액츄에이터 드라이버의 전체 출력 임피던스가 R0 = A * gm1 * r01 * r02를 갖도록 설계됨을 특징으로 한다.
상기 증폭기는 제1NMOS로 구현되며, 상기 OP앰프의 버퍼링 신호를 입력받는 게이트와, 상기 임피던스와 캐스코드 방식으로 연결된 소스와, 액츄에이터 제어 전류의 출력단 및 인가전압과 병렬 연결된 드레인을 포함한다.
상기 제어신호는 상기 OP앰프의 플러스단에 입력되며, 상기 임피던스는 제2NMOS로 구현되며, 상기 제1NMOS의 소스 및 상기 OP앰프의 마이너스단에 병렬 연결되는 드레인과, 선형 영역에서의 동작이 가능하도록 일정한 바이어스 전압이 인가되는 게이트와, 그라운드와 연결되는 소스를 포함한다.
또한, I2C 통신에 의한 데이터를 추출하여 아날로그 변환한 제어신호를 OP앰프의 플러스단에 입력받는다.
본 발명의 실시 예는 액츄에이터 드라이버의 증폭기에 연결되는 임피던스를 캐스코드 방식으로 연결함으로써, 전체 출력 임피던스를 향상시켜 전압 이득을 향상시킬 수 있는 효과가 있다. 또한, 일반 저항과 같이 설계 면적을 크게 차지하지않기 때문에 액츄에이터 드라이버의 소형화에 효율적이다.
이하, 본 발명의 실시 예들의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 하기에서 각 도면의 구성요소들에 참조부호를 부가함에 있어 동일한 구 성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
도 2는 본 발명의 실시 예에 따른 액츄에이터 드라이버의 블록도이다.
OP앰프(20)는 제어신호를 플러스단에 입력받아 버퍼링하여 증폭기(30)로 출력한다. 상기 제어신호는 I2C 신호를 아날로그로 변환한 신호로서 OP앰프의 플러스단에 입력되어 버퍼링되어 증폭기로 출력된다.
상기 OP앰프(20)의 마이너스단에는 증폭기(30)와 임피던스(40)의 연결 노드 전압이 피드백되어 제공되어 OP앰프(20)의 전압 이득을 조절한다.
증폭기(30)는 OP앰프(20)의 출력을 입력받아, 이러한 OP앰프의 출력 제어에 따라 인가전압의 전류의 양을 조절하여 액츄에이터 제어 전류로서 제공한다. 결국, 증폭기(30)는 OP앰프의 출력에 따라 액츄에이터 제어 전류를 증폭 제어한다.
임피던스(40)는 증폭기(30)와 캐스코드 방식으로 연결되도록 하여, 전체의 출력 임피던스가 커지도록 한다. 이러한 캐스코드 방식으로 연결된 증폭기(20)와 임피던스(40)의 연결 노드 전압은 상기 OP앰프(20)의 마이너스단에 피드백 제공되어, 전압 이득에 영향을 미치도록 한다. 전체 출력 임피던스가 커질수록 전압 이득이 커지는데, 이를 위하여 증폭기(30)와 임피던스(40)를 캐스코드 방식으로 연결하는 것이다.
한편, 증폭기(30)가 MOS로 구현될 경우, 캐스코드 방식으로 연결하기 위하여 상기 임피던스(40)는 증폭기와 동일한 MOS로 구현되어 상호 연결된다.
만약, 증폭기(30)와 임피던스(40)가 각각 동일한 NMOS로 구현될 경우, 전체 의 전체 출력 임피던스인 R0는 하기와 같이 커지도록 회로를 설계한다.
R0 = A * gm1 * r01 * r02
상기에서, A는 OP앰프의 이득(gain)을 나타내며, gm1은 제1NMOS의 전달 컨덕턴스(transconductance)이며, r01, r02는 제1NMOS 및 제2NMOS의 각각의 내부저항을 나타낸다.
도 3은 본 발명의 실시 예에 따른 액츄에이터 드라이버장치의 회로도이다.
참고로, 도 3은 증폭기(30)와 임피던스(40)가 각각 동일한 NMOS로 되어 있으며, 캐스코드 방식으로 연결되어 전체 출력 임피던스를 높이고자할 때의 회로도이다. 이하에서, 증폭기(30)는 제1NMOS(31)로 구현하고 임피던스(40)는 제2NMOS(41)로 구현하여 설명한다.
I2C(21) 장치는 I2C 통신을 통해 들어오는 SCL, SDA 신호를 받아, I2C 통신 규약에 따라 SCL의 클럭이 하이(high)일 때 SDA의 데이터를 읽어들여 디지털->아날로그 컨버터로 제공한다.
디지털->아날로그 컨버터(22: DAC)는 이들 디지털 신호를 아날로그 신호로 변환하여 OP앰프의 플러스단에 제공한다.
OP앰프(20)는 플러스단에 입력받는 아날로그 신호를 버퍼링하여 증폭기인 제1NMOS(31: M1)의 제어단자로 출력하는 기능을 수행한다. 제1NMOS(31)의 게이트에 OP앰프(20)의 버퍼링 출력 신호가 제공된다.
제1NMOS(31: M1)는 상기 OP앰프의 버퍼링 신호를 입력받아, 인가전압(Vdd)의 출력을 증폭 제어하여 액츄에이터 제어 전류(Isink)로서 출력한다.
제2NMOS(41: M2)는 상기 제1NMOS와 캐스코드 방식으로 연결된 임피던스로서, 아울러, 상기 제1NMOS(31)와의 연결 노드 전압이 상기 OP앰프의 마이너스단에 연결된다.
인가전압(23)에서 제공되는 전류는 제1NMOS(31) 및 제2NMOS(41)를 거치는 가지(이하, 'MOS 가지')와 액츄에이터 제어 전류(Isink)를 출력하는 가지(이하, '출력 가지')에 제공된다. 따라서, MOS 가지로 흐르는 전류와 출력 가지로 흐르는 전류는 서로 반비례하기 때문에, MOS 가지의 흐르는 전류의 양을 조절하여 출력 가지로 흐르는 액츄에이터 제어 전류를 조절할 수 있다. 즉, OP앰프(20)의 출력에 따라 제1NMOS(31)의 전류 채널폭을 달리 조정함으로써, 결과적으로 출력 가지로 흐르는 액츄에이터 제어 전류를 조절할 수 있다
한편, 본 발명은 제2NMOS와 제1NMOS와의 연결단인 노드 전압이 OP앰프의 마이너스 단자와 연결되어 있는 구조를 가지며, 이러한 마이너스 단자에 제공되는 노드 전압에 따라 OP앰프의 출력단 전압을 달리함으로써, 전압 이득을 달리할 수 있다. 따라서, 전체 출력 임피던스를 크게 할수록 게이트에 제공되는 전압이득이 커지게 된다.
전체 출력 임피던스를 크게 하기 위하여 제1NMOS(31)와 제2NMOS(32)는 캐스 코드(cascode) 방식에 의해 연결되는데, 캐스코드(cascode) 방식은 캐스캐이드(cascade) 방식과 달리 증폭기를 차례로 쌓아가는 방식을 말한다.
예컨대, 캐스캐이드 방식은 제1NMOS의 소스와 제2NMOS의 게이트를 연결하는 방식이고, 캐스코드 방식은 제1NMOS의 소스와 제2NMOS의 드레인을 연결하여 쌓는 방식이다. 캐스코드 방식으로 증폭기를 연결할 때, 출력단자에서 바라보는 전체 출력 임피던스가 커지게 된다.
즉, 증폭기인 제1NMOS(31)의 게이트(G)는, 상기 OP앰프의 버퍼링 신호를 입력받으며, 소스(S)는 임피던스와 캐스코드 방식으로 연결되어 임피던스인 제2NMOS(41)의 드레인(D)에 연결되며, 드레인(D)은 액츄에이터 제어 전류의 출력단(Isink) 및 인가전압(23)과 병렬 연결된다.
임피던스인 제2NMOS(41)의 드레인(D)은 상기 제1NMOS(31)의 소스 및 상기 OP앰프의 마이너스단에 병렬 연결되며, 게이트(G)는 선형 영역에서의 동작이 가능하도록 일정한 바이어스 전압이 인가되며, 소스(S)는 그라운드와 연결된다.
상기와 같이 제1NMOS(31)와 제2NMOS(41)가 캐스코드 방식으로 연결될 경우, 제1NMOS의 소스와 제2NMOS의 드레인의 연결 노드 점이 OP앰프(20)의 마이너스 단자로 전압 피드백이 이루어지며, 따라서 전체 출력 임피던스인 R0는 하기와 같이 커진다.
R0 = A * gm1 * r01 * r02
상기에서, A는 OP앰프의 이득(gain)을 나타내며, gm1은 제1NMOS의 전달 컨덕 턴스(transconductance)이며, r01, r02는 제1NMOS 및 제2NMOS의 각각의 내부저항을 나타낸다.
상기의 전체 출력 임피던스를 보면, 기존의 출력 저항에 MOS로 구현된 임피던스의 내부저항인 r02가 더 곱해져 전체 출력 임피던스가 향상됨을 알 수 있다.
결국, 본 발명은 일반 저항이 아닌 MOS를 사용하여 캐스코드 방식으로 연결하여 전압 피드백시킴으로써, 전체의 출력 임피던스를 늘림으로써, 전압 이득을 향상시킴과 동시에 전체 칩 면적도 줄일 수 있다.
상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 본 발명의 특허 범위는 상기 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위뿐 아니라 균등 범위에도 미침은 자명할 것이다.
도 1은 자동 초점이 이루어지는 카메라의 구성 블록도이다.
도 2는 본 발명의 실시 예에 따른 액츄에이터 드라이버의 블록도이다.
도 3은 본 발명의 실시 예에 따른 액츄에이터 드라이버의 회로도이다.
*도면의 주요 부분에 대한 부호의 설명*
20: OP앰프 30: 증폭기
31: 제1NMOS 40: 임피던스
41: 제2NMOS

Claims (5)

  1. 제어신호를 입력받아 버퍼링하여 출력하는 OP앰프;
    상기 OP앰프의 출력을 입력받아, 증폭하여 액츄에이터 제어 전류로서 출력하는 증폭기;
    상기 증폭기와 캐스코드 방식으로 연결하는 임피던스로서, 상기 증폭기와의 연결 노드 전압이 상기 OP앰프의 마이너스단에 피드백되도록 연결하는 임피던스
    를 포함하는 액츄에이터 드라이버.
  2. 제1항에 있어서, A는 OP앰프의 이득(gain)을 나타내며, gm1은 제1NMOS의 전달 컨덕턴스(transconductance)이며, r01은 제1NMOS로 구현된 증폭기의 내부 저항, r02는 제2NMOS로 구현된 임피던스의 내부저항을 나타낼 때, 상기 액츄에이터 드라이버의 전체 출력 임피던스가 R0 = A * gm1 * r01 * r02를 갖도록 설계되는 액츄에이터 드라이버.
  3. 제2항에 있어서, 상기 증폭기는 제1NMOS로 구현되며,
    상기 OP앰프의 버퍼링 신호를 입력받는 게이트;
    상기 임피던스와 캐스코드 방식으로 연결된 소스;
    액츄에이터 제어 전류의 출력단 및 인가전압과 병렬 연결된 드레인
    을 포함하는 액츄에이터 드라이버.
  4. 제3항에 있어서, 상기 제어신호는 상기 OP앰프의 플러스단에 입력되며, 상기 임피던스는 제2NMOS로 구현되며,
    상기 제1NMOS의 소스 및 상기 OP앰프의 마이너스단에 병렬 연결되는 드레인;
    선형 영역에서의 동작이 가능하도록 일정한 바이어스 전압이 인가되는 게이트;
    그라운드와 연결되는 소스
    를 포함하는 액츄에이터 드라이버.
  5. 제4항에 있어서, I2C 통신에 의한 데이터를 추출하여 아날로그 변환한 제어신호를 OP앰프의 플러스단에 입력받는 액츄에이터 드라이버.
KR1020080072649A 2008-07-25 2008-07-25 액츄에이터 드라이버 KR101438829B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080072649A KR101438829B1 (ko) 2008-07-25 2008-07-25 액츄에이터 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080072649A KR101438829B1 (ko) 2008-07-25 2008-07-25 액츄에이터 드라이버

Publications (2)

Publication Number Publication Date
KR20100011432A KR20100011432A (ko) 2010-02-03
KR101438829B1 true KR101438829B1 (ko) 2014-09-05

Family

ID=42085905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080072649A KR101438829B1 (ko) 2008-07-25 2008-07-25 액츄에이터 드라이버

Country Status (1)

Country Link
KR (1) KR101438829B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027915A (ko) * 1998-10-29 2000-05-15 윤종용 저전압 고이득 오피 앰프 회로
KR20020032170A (ko) * 2000-10-26 2002-05-03 박종섭 출력임피던스를 개선시킨 캐스코드 스테이지 및 그를사용한 캐스코드 증폭기
KR20040048988A (ko) * 2001-10-25 2004-06-10 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 연산 증폭기 및 연산 증폭기 회로
KR100554441B1 (ko) 2000-12-14 2006-02-22 매그나칩 반도체 유한회사 캐스코드 전류 미러의 전류 바이어스 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000027915A (ko) * 1998-10-29 2000-05-15 윤종용 저전압 고이득 오피 앰프 회로
KR20020032170A (ko) * 2000-10-26 2002-05-03 박종섭 출력임피던스를 개선시킨 캐스코드 스테이지 및 그를사용한 캐스코드 증폭기
KR100554441B1 (ko) 2000-12-14 2006-02-22 매그나칩 반도체 유한회사 캐스코드 전류 미러의 전류 바이어스 회로
KR20040048988A (ko) * 2001-10-25 2004-06-10 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 연산 증폭기 및 연산 증폭기 회로

Also Published As

Publication number Publication date
KR20100011432A (ko) 2010-02-03

Similar Documents

Publication Publication Date Title
US6906586B2 (en) Differential amplifier circuit used in solid-state image pickup apparatus, and arrangement that avoids influence of variations of integrated circuits in manufacture and the like
JP5043388B2 (ja) 固体撮像装置および撮像システム
US9225303B1 (en) Method and apparatus for Class AB audio amplifier output stage voltage protection
US20070069821A1 (en) Active balun device
JP2008271159A (ja) 固体撮像装置
US20070001764A1 (en) Signal dependent biasing scheme for an amplifier
JP3541750B2 (ja) 光受信前置増幅器
US8358173B2 (en) CMOS power amplifier
WO2016203525A1 (ja) 半導体装置
JP2006314059A (ja) 半導体装置
US8482321B2 (en) Input circuit and semiconductor integrated circuit including the same
US11362629B2 (en) Transimpedance amplifier circuit
US9609249B2 (en) Solid-state imaging device, imaging apparatus, and electronic apparatus with negative feedback circuit
KR100953243B1 (ko) 차동 단상 변환 회로
EP1435693A1 (en) Amplification circuit
US20060038903A1 (en) Semiconductor device and camera using same
KR101438829B1 (ko) 액츄에이터 드라이버
US7847635B2 (en) Transconductance amplifier
JP2003060934A (ja) 増幅器の駆動制御装置及びこれを備えた信号処理システム
EP1622259A1 (en) Source follower amplifier device and camera using the same
JP3417792B2 (ja) アナログ信号選択回路
US11469716B2 (en) Limiting circuit and electronic device
JP5120248B2 (ja) 増幅回路
JP2008109645A (ja) 差動単相変換回路
JP4571719B2 (ja) 非線形回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 5