KR100462371B1 - 밴드갭기준전압발생장치 - Google Patents
밴드갭기준전압발생장치 Download PDFInfo
- Publication number
- KR100462371B1 KR100462371B1 KR10-1998-0060027A KR19980060027A KR100462371B1 KR 100462371 B1 KR100462371 B1 KR 100462371B1 KR 19980060027 A KR19980060027 A KR 19980060027A KR 100462371 B1 KR100462371 B1 KR 100462371B1
- Authority
- KR
- South Korea
- Prior art keywords
- reference voltage
- diode
- voltage generator
- gap reference
- band
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
본 발명은 Band-gap 기준전압발생장치에 관한 것으로서, 4개의 PMOS트랜지스터와, 두 개의 다이오드와 3개의 저항 및 하나의 연산증폭기를 포함하여 레이아웃면적을 줄이고 1 V이하의 인가전압에서도 동작이 가능하다.
Description
본 발명은 Band-gap 기준전압발생장치에 관한 것으로서, 특히 1Ｖ이하의 공급전압에 동작할 수 있는 Band-gap 기준전압발생장치에 관한 것이다.
온도의 변화에 관계없는 일정한 기준전압을 제공할 수 있는 Band-gap 기준전압발생장치를 구성하기 위해서는 각 소자의 온도계수를 알아야 한다. 즉 dVBE/dt로 나타나는 음의 온도계수와 d△VBE/dt로 나타내는 양의 온도계수를 가지는 각각의 소자 성질을 이용하여 Band-gap 기준전압발생장치를 구성한다.
도 1은 종래의 기준전압발생장치 회로도이다.
상기 종래의 Band-gap 기준전압발생장치(10)는 공급전압(VDD)단과 Vss사이에 제 1 PMOS트랜지스터(MP1), 제 1 NMOS트랜지스터(MN1), 제 2 저항(R2) 및 제 2 다이오드(D2)가 순차적으로 직렬연결되고, 상기 공급전압(VDD)단과 Vss사이에 제 2 PMOS트랜지스터(MP2), 제 2 NMOS트랜지스터(MN2) 및 제 1 다이오드(D1)가 순차적으로 직렬연결되고, 상기 공급전압(VDD)단과 Vss사이에 제 4 PMOS트랜지스터(MP4), 제 3 NMOS트랜지스터(MN3) 및 제 1 저항(R1)이 순차적으로 직렬연결되며, 제 3 PMOS트랜지스터(MP5)와 제 5 PMOS트랜지스터(MP5)의 소오스에는 공급전압(VDD)단에 연결되고 드레인은 공동으로 기준전압(Vref)출력 및 일측이 Vss에 연결된 제 3 저항(R3)의 다른 일측에 연결된다.
상기 제 1, 제 2 및 제 3 PMOS트랜지스터(MP1)(MP2)(MP3)의 게이트는 상기 제 2 PMOS트랜지스터(MP2)의 드레인에 연결된다. 또한 상기 제 4 및 제 5 PMOS트랜지스터(MP4)(MP5)의 게이트는 상기 제 4 PMOS트랜지스터(MP4)의 드레인에 연결된다. 또한 상기 제 1, 제 2 및 제 3 NMOS트랜지스터(MN1)(MN2)(MN3)의 게이트는 상기 제 1 NMOS트랜지스터의 소오스에 연결된다.
상기 제 1 다이오드(D1)와 제 2 다이오드(D2)의 dVBE는 상기 제 1, 제 2, 제 3 PMOS트랜지스터(MP1)(MP2)(MP3) 및 제 2 저항(R2)가 감지하며, 상기 제 1 다이오드(D1)의 VBE 는 상기 제 4, 제 5 PMOS트랜지스터(MP4)(MP5) 및 제 1 저항(R1)가 감지하며, 상기 제 1, 제 2 및 제 3 NMOS트랜지스터(MN1)(MN2)(MN3)는 버퍼역할을 수행한다.
상기 제 2 PMOS트랜지스터(MP2)의 드레인에서 제 2 NMOS트랜지스터(MN2)의 소오스로 흐르는 전류 I1은 상기 제 1 다이오드(D1)와 제 2 다이오드(D2)의 dVBE에 의하여 결정된다.
I1 = (VBE1 - VBE2 )/R2 = △VBE /R2 .................(식 1-1 )
I1은 양의 온도계수를 갖는다.
또한 상기 제 4 PMOS트랜지스터(MP4)의 드레인에서 제 3 NMOS트랜지스터(MN3)의 소오스로 흐르는 전류 I2은 상기 제 1 다이오드(D1)의 VBE1에 의하여 결정된다.
I2 = VBE1/R1 = VBE /R1 .................... (식 1-2)
I2 는 음의 온도계수를 갖는다.
따라서, 상기 식 3-1 과 식 3-2에 의하여 기준전압(Vref)은
Vref = (I1 + I2 ) R3 = (VBE1/R2 + △VBE /R2) R3 ......(식 1-3)
가 된다.
즉 Vref의 온도계수는
dVref/dt = [ 1/R1 dVBE/dt + 1/R2 d△VBE/dt ] R3 .......(식 1-3) 이다.
여기서 제 1 저항(R1) 및 제 3 저항(R3) 값을 조정하여
1/R1 dVBE/dt + 1/R2 d△VBE/dt = 0 ...........(식 1-5)
으로 하면 온도변화에 둔감한 Band-gap 기준전압발생장치를 구성할 수 있다.
또한 상기 장치의 인가전압은
VDD(min) = |VGSP| + |VDEN| + |VBE| ............ (식 2-1)
약 1.1V = 0.3V + 0.2V + 0.6V ............... (식 2-2)
1.1 V 이상의 전압에서 동작한다.
그러나, 상기 종래의 Band-gap 기준전압발생장치는 사용하는 소자의 종류가 PMOS트랜지스터와 NMOS트랜지스터 및 다이오드를 사용하여 구성하므로 인가전압(VDD)값이 높아지는 문제점을 가진다.
따라서, 본 발명의 목적은 상술한 종래 장치의 문제점을 해결하기 위하여 안출된 것으로서, 회로를 구성하는 소자의 종류를 줄여 1 V이하의 인가전압에서도 동작이 가능한 Band-gap 기준전압발생장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 Band-gap 기준전압발생장치는 4개의 PMOS트랜지스터와, 두 개의 다이오드와 3개의 저항 및 하나의 연산증폭기를 포함한다.
이하, 도면을 참고하여 본 발명에 따른 Band-gap 기준전압발생장치를 상세히 설명한다.
도 2는 본 발명에 따른 Band-gap 기준전압발생장치 회로도이다.
본 발명에 따른 Band-gap 기준전압발생장치(100)는 소오스가 인가전압(VCC)단에 연결되는 제 1, 제 2, 제 3 및 제 4 PMOS트랜지스터(MP1)(MP2)(MP3)(MP4)와, 일정전압(VC)가 -단에 인가되고 기준전압(Vref)가 +단에 인가되고 출력은 상기 제 1, 제 2, 제 3 및 제 4 PMOS트랜지스터(MP1)(MP2)(MP3)(MP4)의 게이트로 출력하는 연산증폭기(OP)와, 상기 제 2 PMOS트랜지스터(MP2)의 게이트와 드레인에 공동단에 일측이 연결되고 다른 일측에는 Vss가 연결된 제 2 다이오드(D2)와, 상기 제 2 다이오드(D2)와 병렬로 상기 제 2 PMOS트랜지스터(MP2)의 게이트와 드레인에 공동단과 Vss사이에 순차적으로 직렬연결된 제 3 저항(R3) 및 제 3 다이오드(D3)와, 기준전압(Vref)출력의 출력단인 상기 제 3 및 제 4 PMOS트랜지스터(MP3)(MP4)의 드레인과 일측이 연결되고 다른 일측은 Vss에 연결된 제 3 저항(R3)과, 상기 제 1 PMOS트랜지스터(MP1)의 게이트와 드레인에 공동단과 Vss사이에 병렬로 연결된 제 1 다이오드(D1) 및 제 1 저항(R1)으로 구성된다.
상기 제 1 다이오드(D1)와 제 1 저항(R1)에는 음의 온도계수를 가지는 전류(I1)가 흐르고, 상기 제 2 다이오드(D2)와 제 3 다이오드(D2) 및 제 3 저항(R3)은 양의 온도계수를 가지는 전류(I2)가 흐른다.
또한 상기 제 3, 제 4 PMOS트랜지스터(MP3)(MP4) 및 제 3 저항(R3)에서 상기 양의 온도계수 및 음의 온도계수를 가지는 소자에서 생성된 전류(I1+I2)가 흐른다. 상기 연산증폭기(OP AMP)의 -단에 인가되는 전압(VC)은 (V1+V2)/2을 유지한다.
상기 제 1 PMOS트랜지스터(M1)의 드레인에서 흐르는 전류 I1 은 상기 제 1 다이오드(D1)의 VBE1에 의하여 결정된다.
(식 3-1) I1 ≒ VBE1/R1 = VBE /R1
I1은 음의 온도 계수를 갖는다. 참고로, 전원전압이 1V 이하인 경우, 제 1 다이오드(D1)로 흐르는 전류는 매우 미미하다.
상기 제 2 PMOS트랜지스터(M2)의 드레인에 흐르는 전류 I2은 상기 제 2 다이오드(D2)와 제 3 다이오드(D3)의 dVBE에 의하여 결정된다.
(식 3-2) I2 ≒ (VBE2 - VBE3 )/R2 = △VBE /R2
I2는 양의 온도계수를 갖는다.
따라서, 상기 식 3-1 과 식 3-2에 의하여 기준전압(Vref)은
(식 3-3) Vref = (I1 + I2 )R3 = (VBE1/R2 + △VBE /R2)R3
가 된다.
Vref의 온도계수는
(식 3-4) dVref/dt = [ 1/R1 dVBE/dt + 1/R2 d△VBE/dt ] R3
이다.
여기서 제 1 저항(R1) 및 제 3 저항(R3) 값을 조정하여
(식 3-5) 1/R1 dVBE/dt + 1/R2 d△VBE/dt = 0
으로 하면 온도변화에 둔감한 Band-gap 기준전압발생장치를 구성할 수 있다.
또한 상기 장치의 인가전압은
(식 4-1) VDD(min) = |VGSP| + |VBE|
(식 4-2) 약 0.9V = 0.3V + 0.6V
즉 0.9 V 이상의 전압에서 동작한다.
따라서, 본 발명에 따른 Band-gap 기준전압발생장치는 레이아웃 면적을 줄일 수 있으며 1V 이하의 인가전압(VCC)에서도 동작이 가능한 잇점이 있다.
도 1 은 종래의 Band-gap 기준전압발생장치 회로도,
도 2 는 본 발명에 따른 Band-gap 기준전압발생장치 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 종래의 Band-gap 기준전압발생장치
MP1, MP2, MP3, MP4, MP5 : 제 1 ∼ 제 5 PMOS트랜지스터
MN1, MN2, MN3 : 제 1 ∼ 제 3 NMOS트랜지스터
D1, D2 : 제 1 및 제 2 다이오드
R1, R2, R3 : 제 1 ∼ 제 3 저항
100 : 본 발명에 따른 Band-gap 기준전압발샐장치
M1, M2, M3, M4 : 제 1 ∼ 제 4 PMOS트랜지스터
D1, D2 : 제 1 및 제 2 다이오드
R1, R2, R3 : 제 1 ∼ 제 3 저항
OPAMP : 연산증폭기
Claims (1)
- 온도의 변화에 관계없는 일정한 기준전압을 제공할 수 있는 Band-gap 기준전압발생장치에 있어서,소오스가 인가전압(VCC)단에 연결되는 제 1, 제 2, 제 3 및 제 4 PMOS트랜지스터(MP1)(MP2)(MP3)(MP4)와,일정전압(VC)가 -단에 인가되고 기준전압(Vref)가 +단에 인가되고 출력은 상기 제 1, 제 2, 제 3 및 제 4 PMOS트랜지스터(MP1)(MP2)(MP3)(MP4)의 게이트로 연결되는 연산증폭기(OPAMP)와,상기 제 2 PMOS트랜지스터(MP2)의 게이트와 드레인에 공동단에 일측이 연결되고 다른 일측에는 Vss가 연결된 제 2 다이오드(D2)와,상기 제 2 다이오드(D2)와 병렬로 상기 제 2 PMOS트랜지스터(MP2)의 게이트와 드레인에 공동단과 Vss사이에 순차적으로 직렬연결된 제 3 저항(R3) 및 제 3 다이오드(D3)와,기준전압(Vref)출력의 출력단인 상기 제 3 및 제 4 PMOS트랜지스터(MP3)(MP4)의 드레인과 일측이 연결되고 다른 일측은 Vss에 연결된 제 3 저항(R3)과,상기 제 1 PMOS트랜지스터(MP1)의 게이트와 드레인에 공동단과 Vss사이에 병렬로 연결된 제 1 다이오드(D1) 및 제 1 저항(R1)으로 구성되어 1V이하의 인가전압(VCC)에서도 동작이 가능한 것이 특징인 Band-gap 기준전압발생장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0060027A KR100462371B1 (ko) | 1998-12-29 | 1998-12-29 | 밴드갭기준전압발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0060027A KR100462371B1 (ko) | 1998-12-29 | 1998-12-29 | 밴드갭기준전압발생장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000043624A KR20000043624A (ko) | 2000-07-15 |
| KR100462371B1 true KR100462371B1 (ko) | 2005-04-20 |
Family
ID=19566880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0060027A KR100462371B1 (ko) | 1998-12-29 | 1998-12-29 | 밴드갭기준전압발생장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100462371B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100925326B1 (ko) | 2008-03-31 | 2009-11-04 | 한양대학교 산학협력단 | 직류-직류 변환기 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100790476B1 (ko) | 2006-12-07 | 2008-01-03 | 한국전자통신연구원 | 저전압 밴드갭 기준전압 발생기 |
| KR101241378B1 (ko) | 2008-12-05 | 2013-03-07 | 한국전자통신연구원 | 기준 바이어스 발생 회로 |
-
1998
- 1998-12-29 KR KR10-1998-0060027A patent/KR100462371B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100925326B1 (ko) | 2008-03-31 | 2009-11-04 | 한양대학교 산학협력단 | 직류-직류 변환기 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000043624A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100957228B1 (ko) | 반도체 소자의 밴드갭 기준전압 발생회로 | |
| KR100790476B1 (ko) | 저전압 밴드갭 기준전압 발생기 | |
| US7944271B2 (en) | Temperature and supply independent CMOS current source | |
| WO2009118267A1 (en) | A bias current generator | |
| KR100585141B1 (ko) | 전원 전압 변동에 둔감한 셀프 바이어스된 밴드갭 기준전압 발생 회로 | |
| EP1852766B1 (en) | Reference voltage generating circuit | |
| US20020196007A1 (en) | High-voltage regulator including an external regulating device | |
| US5892388A (en) | Low power bias circuit using FET as a resistor | |
| KR940005510B1 (ko) | 기준전류 발생회로 | |
| KR100462371B1 (ko) | 밴드갭기준전압발생장치 | |
| KR950010284B1 (ko) | 기준전압 발생회로 | |
| TWI783563B (zh) | 參考電流/電壓產生器與電路系統 | |
| KR100588735B1 (ko) | 온도의 변화에 관계없는 기준전압과 기준전류를 공급하는기준전압 및 전류 발생기 | |
| TW202234195A (zh) | 供應電壓偵測電路與使用其的電路系統 | |
| US6538496B1 (en) | Low voltage, high impedance current mirrors | |
| KR0153049B1 (ko) | 정전류회로 | |
| US6081108A (en) | Level shifter/amplifier circuit | |
| KR20030070694A (ko) | 히스테리시스 특성을 가지는 비교기 | |
| KR100554441B1 (ko) | 캐스코드 전류 미러의 전류 바이어스 회로 | |
| KR0143575B1 (ko) | 기준전압 발생 회로 | |
| EP1931032B1 (en) | Bias circuit | |
| KR100671210B1 (ko) | 와이드 스윙을 갖는 캐스코드 전류미러형 스타트-업 회로 | |
| US7233175B2 (en) | Amplitude limiting circuit | |
| KR0121102B1 (ko) | 정전압장치 | |
| KR100255160B1 (ko) | 저 전력 온칩 전압 레퍼런스 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| N231 | Notification of change of applicant | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121121 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |