JP3619793B2 - 定電流発生回路、定電圧発生回路、定電圧定電流発生回路および増幅回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、一定電流を発生する定電流発生回路、一定電圧を発生する定電圧発生回路、一定電圧および一定電流を発生する定電圧定電流発生回路およびそれを用いた増幅回路に関する。
【０００２】
【従来の技術】
種々のアナログ回路に、一定の基準電流を発生する基準電流発生回路や、一定の基準電圧を発生する基準電圧発生回路が用いられている。例えば、ＣＤ（コンパクトディスク）ドライブのＡＰＣ回路（オートレーザパワーコントロール回路）やＡ／Ｄ変換器（アナログ／デジタル変換器）においては、電源電圧の変動、温度変化およびプロセス上のばらつきに依存しない一定の基準電圧を発生する定電圧発生回路が必要である。
【０００３】
一方、演算増幅器の周波数特性はバイアス電流に大きく依存する。バイアス電流が一定であれば、電源電圧の変動、温度変化およびプロセス上のばらつきへの依存度を小さくでき、高性能なアナログ回路を実現することが可能である。このような観点から、一定のバイアス電流を供給するために定電流発生回路が重要となる。
【０００４】
ところで、昨今、上記のＡＰＣ回路、Ａ／Ｄ変換器、演算増幅器等のアナログ回路をＣＭＯＳ（相補的金属酸化物半導体）プロセスを用いてワンチップ化することが行われてきている。この場合、ＣＭＯＳ回路で定電圧発生回路や定電流発生回路を設計する必要がある。
【０００５】
ＣＭＯＳ回路を用いた定電流発生回路により発生される電流は、電源電圧の変動、温度変化およびプロセス上のばらつきにより変動する。この場合の変動量はかなり大きい。
【０００６】
図８は従来の定電流発生回路の一例を示す回路図である。
図８の定電流発生回路は、ｐチャネルＭＯＳ電界効果トランジスタ８１，８２，８７、ｎチャネルＭＯＳ電界効果トランジスタ８３，８４，８５，８６および抵抗８８により構成される。
【０００７】
トランジスタ８１のソースは電源電圧を受ける電源端子に接続され、ドレインはノードＮ８１に接続され、ゲートはノードＮ８２に接続されている。トランジスタ８２のソースは電源端子に接続され、ドレインおよびゲートはノードＮ８２に接続されている。トランジスタ８３のドレインはノードＮ８１に接続され、ソースはノードＮ８３に接続され、ゲートはノードＮ８４に接続されている。トランジスタ８４のドレインはノードＮ８２に接続され、ソースはノードＮ８４に接続され、ゲートはノードＮ８１に接続されている。
【０００８】
トランジスタ８５のドレインはノードＮ８３に接続され、ソースは接地端子に接続され、ゲートには反転スタンバイ信号ＳＴＢが与えられる。トランジスタ８６のドレインは抵抗８８を介してノードＮ８４に接続され、ソースは接地端子に接続され、ゲートには反転スタンバイ信号ＳＴＢが与えられる。トランジスタ８７のソースは電源端子に接続され、ゲートはノードＮ８２に接続され、ドレインから電流ＩＣが供給される。
【０００９】
トランジスタ８１，８２はカレントミラー回路を構成し、トランジスタ８１に流れる電流と等しいかまたは比例関係にある電流がトランジスタ８２に流れる。
【００１０】
図８の定電流発生回路において、反転スタンバイ信号ＳＴＢがハイレベルになると、トランジスタ８５，８６がオンする。それにより、電源端子からトランジスタ８２，８４、抵抗８８およびトランジスタ８６を通して接地端子に電流Ｉｒが流れる。
【００１１】
また、電流Ｉｒと等しいかまたは比例関係にある電流Ｉｔが電源端子からトランジスタ８１，８３，８５を通して接地端子に流れる。この場合、トランジスタ８３のゲート・ソース間電圧により抵抗８８の両端にかかる電圧が一義的に定まる。それにより、電源電圧と無関係に抵抗８８の両端に一定電圧がかかる。したがって、抵抗８８に流れる電流Ｉｒは電源電圧の変動に依存しない。
【００１２】
この場合、次式により抵抗８８に流れる電流Ｉｒが決定される。
Ｉｒ＝Ｖａ／Ｒ＝β・（Ｖａ−Ｖｔ）^２ …（Ａ１）
ここで、Ｖａは抵抗８８の両端にかかる電圧、すなわちトランジスタ８３のゲート・ソース間電圧、Ｖｔはトランジスタ８３のしきい値電圧、Ｒは抵抗８８の抵抗値である。また、βは次式で表される。
【００１３】
β＝（１／２）・（Ｗ／Ｌ）・Ｃｏｘ・μ …（Ａ２）
上式（Ａ２）において、Ｗはトランジスタ８３のゲート幅、Ｌはトランジスタ８３のゲート長、Ｃｏｘはトランジスタ８３の単位酸化膜容量、μは電子または正孔の移動度である。
【００１４】
従来は、トランジスタ８３のゲート・ソース間電圧がしきい値電圧Ｖｔとほぼ等しくなるようにバイアス電圧が設定されていた。
【００１５】
【発明が解決しようとする課題】
上記のように、図８の定電流発生回路においては、電流ＩＣが電源電圧の変動に依存せずに一定となる。しかしながら、プロセス上のばらつきにより上式（Ａ２）におけるβ、ＶｔおよびＲが変動し、温度変化によっても電流Ｉｒおよび電圧Ｖａが変動する。それにより、温度変化およびプロセス上のばらつきに依存しない一定電流を得ることができない。
【００１６】
また、ＣＭＯＳ回路を用いて定電圧を発生する定電圧発生回路を構成する場合、定電流発生回路により発生された定電流を抵抗負荷を用いて定電圧に変換することが一般的に行われる。図８の定電流発生回路を用いて定電圧発生回路を構成する場合、電流ＩＣを抵抗を用いて電圧に変換する。この場合にも、電流ＩＣが温度変化およびプロセス上のばらつきにより変動するため、温度変化およびプロセス上のばらつきに依存しない一定電圧を得ることができない。
【００１７】
本発明の目的は、電界効果トランジスタにより構成され、電源電圧の変動および温度変化に依存することなく一定電流を発生することができる定電流発生回路を提供することである。
【００１８】
本発明の他の目的は、電界効果トランジスタにより構成され、電源電圧の変動、温度変化およびプロセス上のばらつきに依存することなく一定電流を発生することができる定電流発生回路を提供することである。
【００１９】
本発明のさらに他の目的は、電界効果トランジスタにより構成され、電源電圧の変動、温度変化およびプロセス上のばらつきに依存することなく一定電圧を発生することができる定電圧発生回路を提供することである。
【００２０】
本発明のさらに他の目的は、電界効果トランジスタにより構成され、電源電圧の変動、温度変化およびプロセス上のばらつきに依存することなく一定電流および一定電圧を発生することができる定電圧定電流発生回路およびそれを用いた増幅回路を提供することである。
【００２１】
【課題を解決するための手段および発明の効果】
第１の発明に係る定電流発生回路は、しきい値電圧Ｖｔを有する第１の電界効果トランジスタと、第１の抵抗とを備え、第１の電界効果トランジスタが飽和領域で動作するように第１の電界効果トランジスタのバイアスが設定されるとともに第１の電界効果トランジスタのゲート・ソース間電圧により第１の抵抗の両端にかかる電圧が一義的に定まりかつ第１の電界効果トランジスタに流れる電流および第１の抵抗に流れる電流が等しいかまたは比例関係にあるように第１の電界効果トランジスタのソースが第１の抵抗の一端に接続されかつ第１の電界効果トランジスタのゲートが第１の抵抗の他端に接続され、第１の電界効果トランジスタのゲート・ソース間電圧が（Ｖｔ＋０．１）ボルト以上（Ｖｔ＋０．４）ボルト以下の範囲内に設定される。
【００２２】
本発明に係る定電流発生回路においては、第１の電界効果トランジスタが飽和領域で動作するとともに第１の電界効果トランジスタのゲート・ソース間電圧により第１の抵抗の両端にかかる電圧が一義的に定まるため、第１の抵抗の両端にかかる電圧が電源電圧の変動に依存しない。また、第１の電界効果トランジスタのゲート・ソース間電圧が（Ｖｔ＋０．１）ボルト以上（Ｖ＋０．４）ボルト以下の範囲内に設定されることにより、第１の抵抗の両端にかかる電圧が温度変化に依存しない。したがって、電源電圧の変動および温度変化に依存することなく一定電流を発生することができる。
【００２３】
定電流発生回路は、第１の電界効果トランジスタおよび第１の抵抗に互いに等しいかまたは比例関係にある電流を流す第１のカレントミラー回路をさらに備えてもよい。
【００２４】
この場合、第１のカレントミラー回路により第１の電界効果トランジスタおよび第１の抵抗に互いに等しいかまたは比例関係にある電流が流される。
【００２５】
定電流発生回路は、第２の電界効果トランジスタをさらに備え、第１のカレントミラー回路は第３および第４の電界効果トランジスタを含み、第１の電界効果トランジスタのゲートが抵抗の一端に電気的に接続され、第１の電界効果トランジスタのソースが抵抗の他端に電気的に接続され、第１の電界効果トランジスタのドレインが第３の電界効果トランジスタのドレインに電気的に接続され、第２の電界効果トランジスタのゲートが第１の電界効果トランジスタのドレインに電気的に接続され、第２の電界効果トランジスタのソースが抵抗の一端に電気的に接続され、第２の電界効果トランジスタのドレインが第４の電界効果トランジスタのドレインに電気的に接続され、第３の電界効果トランジスタのソースが所定の電位に電気的に接続され、第３の電界効果トランジスタのゲートが第４の電界効果トランジスタのゲートおよびドレインに電気的に接続され、第４の電界効果トランジスタのソースが所定の電位に電気的に接続されてもよい。
【００２６】
この場合、第３の電界効果トランジスタおよび第１の電界効果トランジスタに電流が流れると、第４の電界効果トランジスタ、第２の電界効果トランジスタおよび第１の抵抗に第１の電界効果トランジスタに流れる電流と等しいかまたは比例関係にある電流が流れる。特に、第１の電界効果トランジスタが飽和領域で動作するとともに第１の電界効果トランジスタのゲートとソースとの間に第１の抵抗が電気的に接続されているので、第１の電界効果トランジスタのゲート・ソース間電圧により第１の抵抗の両端にかかる電圧が一義的に定まる。
【００２７】
第１、第２、第３および第４の電界効果トランジスタは金属酸化物半導体電界効果トランジスタであってもよい。
【００２８】
定電流発生回路は、第１の電界効果トランジスタのドレインを所定の電位に保つ電位保持手段をさらに備えてもよい。この場合、第１の電界効果トランジスタのドレインが不所望の電位で安定することが防止される。
【００２９】
第１の抵抗の抵抗値が少なくとも製造時に調整可能であってもよい。それにより、第１の電界効果トランジスタの特性がばらついた場合に、第１の抵抗の抵抗値を調整することにより、第１の電界効果トランジスタのゲート・ソース間電圧を（Ｖｔ＋０．１）ボルト以上（Ｖｔ＋０．４）ボルト以下の範囲内に設定することができる。
【００３０】
この場合、メーカが抵抗値を調整可能であるとともに、その定電流発生回路を有する製品を購入したユーザも抵抗値を調整可能である。
【００３１】
第１の抵抗は多結晶シリコンにより構成されてもよい。それにより、第１の抵抗の温度係数を小さくすることができ、温度変化に依存しない一定の電流を得ることが可能となる。また、第１の抵抗は２層多結晶シリコンにより構成されてもよい。それにより、温度係数をさらに小さくすることができる。
【００３２】
第１の温度時に第１の抵抗の両端にかかる電圧と第１の温度時と異なる第２の温度時に第１の抵抗にかかる電圧とが等しくなるように第１の電界効果トランジスタのゲート長およびゲート幅が設定されてもよい。
【００３３】
これにより、第１の温度時と第２の温度時とで第１の抵抗にかかる電圧が温度変化に依存せずに一定となる。その結果、電源電圧に依存しない一定電流を得ることができる。
【００３４】
第１の抵抗は、複数の抵抗およびスイッチを用いて構成され、複数の抵抗をスイッチにより切り換えることにより、プログラマブル機能を有してもよい。
【００３５】
第２の発明に係る定電圧発生回路は、定電流発生回路と、定電流発生回路により発生される電流を電圧に変換する電流電圧変換回路とを備え、定電流発生回路は、しきい値電圧Ｖｔを有する第１の電界効果トランジスタと、第１の抵抗とを備え、第１の電界効果トランジスタが飽和領域で動作するように第１の電界効果トランジスタのバイアスが設定されるとともに第１の電界効果トランジスタのゲート・ソース間電圧により第１の抵抗の両端にかかる電圧が一義的に定まりかつ第１の電界効果トランジスタに流れる電流および第１の抵抗に流れる電流が等しいかまたは比例関係にあるように第１の電界効果トランジスタのソースが第１の抵抗の一端に接続されかつ第１の電界効果トランジスタのゲートが第１の抵抗の他端に接続され、第１の電界効果トランジスタのゲート・ソース間電圧が（Ｖｔ＋０．１）ボルト以上（Ｖｔ＋０．４）ボルト以下の範囲内に設定され、電流電圧変換回路は、定電流発生回路の第１の抵抗と同じ材料により構成される第２の抵抗と、定電流発生回路の第１の抵抗に流れる電流と等しいかまたは比例関係にある電流を第２の抵抗に流す第２のカレントミラー回路とを含むものである。
【００３６】
本発明に係る定電圧発生回路においては、定電流発生回路の第１の抵抗に流れる電流と等しいかまたは比例関係にある電流が第２のカレントミラー回路により第２の抵抗に流される。それにより、電流が電圧に変換される。この場合、定電流発生回路の第１の抵抗に流れる電流が電源電圧の変動および温度変化に依存することなく一定となるので、第２の抵抗の両端に電源電圧の変動および温度変化に依存することなく一定の電圧が発生する。
【００３７】
また、第２の抵抗が第１の抵抗と同じ材料により構成されるので、プロセス上で第１の抵抗の抵抗値がばらついた場合には、第２の抵抗の抵抗値も同様にばらつく。それにより、第１の抵抗の抵抗値のばらつきにより定電流発生回路の第１の抵抗に流れる電流が変動する場合に、電流電圧変換回路の第２の抵抗の両端に発生する電圧の変動を第２の抵抗の抵抗値のばらつきにより相殺することができる。したがって、プロセス上のばらつきに依存することなく一定の電圧を発生することができる。
【００３８】
第２の抵抗の抵抗値が少なくとも製造時に調整可能であってもよい。それにより、出力電圧がばらついた場合に、第２の抵抗の抵抗値を調整することにより、第２の抵抗の両端に発生する電圧を所望の電圧に設定することができる。
【００３９】
この場合、メーカが抵抗値を調整可能であるとともに、その定電流発生回路を有する製品を購入したユーザも抵抗値を調整可能である。
【００４０】
定電流発生回路は、第１の電界効果トランジスタおよび第１の抵抗に互いに等しいかまたは比例関係にある電流を流す第１のカレントミラー回路をさらに備えてもよい。
【００４１】
この場合、第１のカレントミラー回路により第１の電界効果トランジスタおよび第１の抵抗に互いに等しいかまたは比例関係にある電流が流される。
【００４２】
定電流発生回路は、第２の電界効果トランジスタをさらに備え、第１のカレントミラー回路は第３および第４の電界効果トランジスタを含み、第１の電界効果トランジスタのゲートが抵抗の一端に電気的に接続され、第１の電界効果トランジスタのソースが抵抗の他端に電気的に接続され、第１の電界効果トランジスタのドレインが第３の電界効果トランジスタのドレインに電気的に接続され、第２の電界効果トランジスタのゲートが第１の電界効果トランジスタのドレインに電気的に接続され、第２の電界効果トランジスタのソースが抵抗の一端に電気的に接続され、第２の電界効果トランジスタのドレインが第４の電界効果トランジスタのドレインに電気的に接続され、第３の電界効果トランジスタのソースが所定の電位に電気的に接続され、第３の電界効果トランジスタのゲートが第４の電界効果トランジスタのゲートおよびドレインに電気的に接続され、第４の電界効果トランジスタのソースが所定の電位に電気的に接続されてもよい。
【００４３】
この場合、第３の電界効果トランジスタおよび第１の電界効果トランジスタに電流が流れると、第４の電界効果トランジスタ、第２の電界効果トランジスタおよび第１の抵抗に第１の電界効果トランジスタに流れる電流と等しいかまたは比例関係にある電流が流れる。特に、第１の電界効果トランジスタが飽和領域で動作するとともに第１の電界効果トランジスタのゲートとソースとの間に第１の抵抗が電気的に接続されているので、第１の電界効果トランジスタのゲート・ソース間電圧により第１の抵抗の両端にかかる電圧が一義的に定まる。
【００４４】
第１、第２、第３および第４の電界効果トランジスタは金属酸化物半導体電界効果トランジスタであってもよい。
【００４５】
定電流発生回路は、第１の電界効果トランジスタのドレインを所定の電位に保つ電位保持手段をさらに備えてもよい。この場合、第１の電界効果トランジスタのドレインが不所望の電位で安定することが防止される。
【００４６】
第１の抵抗の抵抗値が少なくとも製造時に調整可能であってもよい。それにより、第１の電界効果トランジスタの特性がばらついた場合に、第１の抵抗の抵抗値を調整することにより、第１の電界効果トランジスタのゲート・ソース間電圧を（Ｖｔ＋０．１）ボルト以上（Ｖｔ＋０．４）ボルト以下の範囲内に設定することができる。
【００４７】
この場合、メーカが抵抗値を調整可能であるとともに、その定電流発生回路を有する製品を購入したユーザも抵抗値を調整可能である。
【００４８】
第１の抵抗は多結晶シリコンにより構成されてもよい。それにより、第１の抵抗の温度係数を小さくすることができ、温度変化に依存しない一定の電流を得ることが可能となる。また、第１の抵抗は２層多結晶シリコンにより構成されてもよい。それにより、温度係数をさらに小さくすることができる。
【００４９】
第１の温度時に第１の抵抗の両端にかかる電圧と第１の温度時と異なる第２の温度時に第１の抵抗にかかる電圧とが等しくなるように第１の電界効果トランジスタのゲート長およびゲート幅が設定されてもよい。
【００５０】
これにより、第１の温度時と第２の温度時とで第１の抵抗にかかる電圧が温度変化に依存せずに一定となる。その結果、電源電圧に依存しない一定電流を得ることができる。
【００５１】
第２の抵抗は、複数の抵抗およびスイッチを用いて構成され、複数の抵抗をスイッチにより切り換えることにより、プログラマブル機能を有してもよい。
【００５２】
第１の抵抗は、複数の抵抗およびスイッチを用いて構成され、複数の抵抗をスイッチにより切り換えることにより、プログラマブル機能を有してもよい。
【００５３】
第３の発明に係る定電圧定電流発生回路は、定電圧発生回路を備え、定電圧発生回路は、定電流発生回路と、定電流発生回路により発生される電流を電圧に変換する電流電圧変換回路とを備え、定電流発生回路は、しきい値電圧Ｖｔを有する第１の電界効果トランジスタと、第１の抵抗とを備え、第１の電界効果トランジスタが飽和領域で動作するように第１の電界効果トランジスタのバイアスが設定されるとともに第１の電界効果トランジスタのゲート・ソース間電圧により第１の抵抗の両端にかかる電圧が一義的に定まりかつ第１の電界効果トランジスタに流れる電流および第１の抵抗に流れる電流が等しいかまたは比例関係にあるように第１の電界効果トランジスタのソースが第１の抵抗の一端に接続されかつ第１の電界効果トランジスタのゲートが第１の抵抗の他端に接続され、第１の電界効果トランジスタのゲート・ソース間電圧が（Ｖｔ＋０．１）ボルト以上（Ｖｔ＋０．４）ボルト以下の範囲内に設定され、電流電圧変換回路は、定電流発生回路の第１の抵抗と同じ材料により構成される第２の抵抗と、定電流発生回路の第１の抵抗に流れる電流と等しいかまたは比例関係にある電流を第２の抵抗に流す第２のカレントミラー回路とを含み、定電圧定電流発生回路は、定電圧発生回路の定電流発生回路の第１の抵抗に流れる電流と等しいかまたは比例関係にある電流を発生する第３のカレントミラー回路をさらに備える。
【００５４】
本発明に係る定電圧定電流発生回路においては、電源電圧の変動、温度変化およびプロセス上のばらつきに依存せずに一定の電圧および一定の電流を小面積で発生することができる。
【００５５】
第４の発明に係る増幅回路は、複数の演算増幅器と、複数の演算増幅器のうち少なくとも１つの演算増幅器の入力端子に基準電圧として一定の電圧を印加するとともにバイアス電流として一定の電流を供給する定電圧定電流発生回路とを備え、定電圧定電流発生回路は、定電圧発生回路を備え、定電圧発生回路は、定電流発生回路と、定電流発生回路により発生される電流を電圧に変換する電流電圧変換回路とを備え、定電流発生回路は、しきい値電圧Ｖｔを有する第１の電界効果トランジスタと、第１の抵抗とを備え、第１の電界効果トランジスタが飽和領域で動作するように第１の電界効果トランジスタのバイアスが設定されるとともに第１の電界効果トランジスタのゲート・ソース間電圧により第１の抵抗の両端にかかる電圧が一義的に定まりかつ第１の電界効果トランジスタに流れる電流および第１の抵抗に流れる電流が等しいかまたは比例関係にあるように第１の電界効果トランジスタのソースが第１の抵抗の一端に接続されかつ第１の電界効果トランジスタのゲートが第１の抵抗の他端に接続され、第１の電界効果トランジスタのゲート・ソース間電圧が（Ｖｔ＋０．１）ボルト以上（Ｖｔ＋０．４）ボルト以下の範囲内に設定され、電流電圧変換回路は、定電流発生回路の第１の抵抗と同じ材料により構成される第２の抵抗と、定電流発生回路の第１の抵抗に流れる電流と等しいかまたは比例関係にある電流を第２の抵抗に流す第２のカレントミラー回路とを含み、定電圧定電流発生回路は、定電圧発生回路の定電流発生回路の第１の抵抗に流れる電流と等しいかまたは比例関係にある電流を発生する第３のカレントミラー回路をさらに備えたものである。
【００５６】
本発明に係る増幅回路においては、複数の演算増幅器のうち少なくとも１つの演算増幅器の入力端子に電源電圧の変動、温度変化およびプロセス上のばらつきに依存せずに基準電圧として一定の電圧を印加するとともにバイアス電流として一定の電流を供給することができる。したがって、電源電圧の変動、温度変化およびプロセス上のばらつきに依存しない増幅回路が実現される。
【００５７】
【発明の実施の形態】
図１は本発明の第１の実施の形態における定電圧発生回路の構成を示す回路図である。
【００５８】
図１の定電圧発生回路は、定電流発生回路１０、パワーアップ回路２０および電流電圧変換回路３０を備える。
【００５９】
定電流発生回路１０は、ｐチャネルＭＯＳ電界効果トランジスタ１１，１２，１７、ｎチャネルＭＯＳ電界効果トランジスタ１３，１４，１５，１６および抵抗１８により構成される。
【００６０】
トランジスタ１１のソースは所定の電源電圧を受ける電源端子に接続され、ドレインはノードＮ１１に接続され、ゲートはノードＮ１２に接続されている。トランジスタ１２のソースは電源端子に接続され、ドレインおよびゲートはノードＮ１２に接続されている。トランジスタ１１，１２はカレントミラー回路を構成する。
【００６１】
トランジスタ１３のドレインはノードＮ１１に接続され、ソースはノードＮ１３に接続され、ゲートはノードＮ１４に接続されている。トランジスタ１４のドレインはノードＮ１２に接続され、ソースはノードＮ１４に接続され、ゲートはノードＮ１１に接続されている。
【００６２】
トランジスタ１５のドレインはノードＮ１３に接続され、ソースは接地端子に接続され、ゲートには反転スタンバイ信号ＳＴＢが与えられる。トランジスタ１６のドレインは抵抗１８を介してノードＮ１４に接続され、ソースは接地端子に接続され、ゲートには反転スタンバイ信号ＳＴＢが与えられる。
【００６３】
トランジスタ１７のソースは電源端子に接続され、ドレインはノードＮ１２に接続され、ゲートには反転スタンバイ信号ＳＴＢが与えられる。
【００６４】
パワーアップ回路２０は、ｐチャネルＭＯＳ電界効果トランジスタ２１およびｎチャネルＭＯＳ電界効果トランジスタ２２，２３，２４を含む。トランジスタ２１のソースは電源端子に接続され、ドレインおよびゲートはノードＮ２１に接続されている。トランジスタ２２のドレインおよびゲートはノードＮ２１に接続され、ソースはノードＮ２２に接続されている。トランジスタ２３のドレインはノードＮ２２に接続され、ソースは接地端子に接続され、ゲートには反転スタンバイ信号ＳＴＢが与えられる。トランジスタ２４のソースは電源端子に接続され、ドレインはノードＮ１１に接続され、ゲートはノードＮ２１に接続されている。
【００６５】
電流電圧変換回路３０は、ｐチャネルＭＯＳ電界効果トランジスタ３１、ｎチャネルＭＯＳ電界効果トランジスタ３２および抵抗３３を含む。トランジスタ３１のソースは電源端子に接続され、ドレインはノードＮ３１に接続され、ゲートはノードＮ１２に接続されている。トランジスタ１２およびトランジスタ３１がカレントミラー回路を構成する。
【００６６】
トランジスタ３２のドレインは抵抗３３を介してノードＮ３１に接続され、ソースは接地端子に接続され、ゲートには反転スタンバイ信号ＳＴＢが与えられる。
【００６７】
抵抗１８，３３としては、温度係数の小さい２層ポリＳｉ（多結晶シリコン）からなる抵抗を用いる。それにより、抵抗１８，３３の抵抗値が温度変化によらず一定となる。
【００６８】
反転スタンバイ信号ＳＴＢがハイレベルになると、パワーアップ回路２０のトランジスタ２３がオンする。それにより、電源端子からトランジスタ２１，２２，２３を通して接地端子に電流が流れる。それにより、定電流発生回路１０のノードＮ１１の電位が接地電位で安定することが防止される。トランジスタ２４に流れる電流は実質上無視できるほど小さく、定電流発生回路１０の動作にほとんど影響を与えない。
【００６９】
また、定電流発生回路１０のトランジスタ１５，１６，１７がオンする。これにより、電源端子からトランジスタ１１，１３，１５を通して接地端子に電流Ｉｔが流れる。このとき、パワーアップ回路２０のトランジスタ２４に流れる電流は小さいため、定電流発生回路１０に流れる電流Ｉｔにほとんど影響を与えない。
【００７０】
このとき、電流Ｉｔと等しいかまたは定数倍の電流Ｉｒが電源端子からトランジスタ１２，１４、抵抗１８およびトランジスタ１６を通して接地端子に流れる。ここでは、電流Ｉｔと等しい電流Ｉｒが電源端子からトランジスタ１２，１４、抵抗１８およびトランジスタ１６を通して接地端子に流れるものとする。この場合、トランジスタ１３は、飽和領域で動作するようにバイアスが設定される。そのため、トランジスタ１３のゲート・ソース間電圧により抵抗１８の両端にかかる電圧Ｖａが一義的に定まる。したがって、電源電圧と無関係に抵抗１８の両端に一定電圧がかかり、抵抗１８に流れる電流Ｉｒが一定となる。
【００７１】
電流電圧変換回路３０においては、トランジスタ３２がオンする。それにより、定電流発生回路１０の抵抗１８に流れる電流Ｉｒと等しいかまたは定数倍の電流が電源端子からトランジスタ３１、抵抗３３およびトランジスタ３２を介して接地端子に流れる。ここでは、抵抗１８に流れる電流Ｉｒと等しい電流が電源端子からトランジスタ３１、抵抗３３およびトランジスタ３２を介して接地端子に流れるものとする。このとき、抵抗３３に流れる電流が一定となるため、ノードＮ３１から一定の電圧ＶＲが出力される。
【００７２】
プロセス上のばらつきにより定電流発生回路１０の抵抗１８の抵抗値Ｒ１および電流電圧変換回路３０の抵抗３３の抵抗値Ｒ２がばらつく場合には、抵抗１８の抵抗値Ｒ１および抵抗３３の抵抗値Ｒ２が同じ方向にずれる。例えば、プロセス上のばらつきにより抵抗１８の抵抗値Ｒ１および抵抗３３の抵抗値Ｒ２がともに１０％大きくなると、抵抗１８に流れる電流Ｉｒが１０％小さくなる。それにより、ノードＮ３１の電圧ＶＲは次式のようになる。
【００７３】
ＶＲ＝Ｒ２（１＋０．１）×Ｉｒ（１−０．１）≒Ｒ２×Ｉｒ
上式から電流電圧変換回路３０から出力される電圧ＶＲはプロセス上のばらつきにほとんど依存せずに一定となる。このように、抵抗１８の抵抗値Ｒ１のずれが抵抗３３の抵抗値Ｒ２のずれにより相殺される。
【００７４】
また、図１の定電圧発生回路では、次に説明するように温度補償が行われる。図５は温度補償を行わない場合のトランジスタ１３の電流−電圧特性および抵抗１８の電流−電圧特性を示す図である。図６は温度補償を行った場合のトランジスタ１３の電流−電圧特性および抵抗１８の電流−電圧特性を示す図である。
【００７５】
図５および図６の横軸はトランジスタ１３のゲート・ソース間電圧および抵抗１８の両端の電圧であり、縦軸はトランジスタ１３に流れる電流Ｉｔおよび抵抗１８に流れる電流Ｉｒである。図５および図６において、一点鎖線は室温２７℃でのトランジスタ１３の電流−電圧特性を示し、破線は８０℃でのトランジスタ１３の電流−電圧特性を示す。また、実線は抵抗１８の電流−電圧特性を示す。
【００７６】
トランジスタ１３に流れる電流Ｉｔと抵抗１８に流れる電流Ｉｒとが等しくなるときのノードＮ１４の電圧Ｖａは電源電圧に依存しない。しかしながら、図５に示すように、温度補償を行わない場合には、トランジスタ１３に流れる電流Ｉｔと抵抗１８に流れる電流Ｉｒとが等しくなるときのノードＮ１４の電圧Ｖａは室温２７℃と８０℃とで異なり、すなわち温度により変動する。
【００７７】
これに対して、図６に示すように、以下に説明する温度補償を行った場合には、トランジスタ１３に流れる電流Ｉｔと抵抗１８に流れる電流Ｉｒとが等しくなるときのノードＮ１４の電圧Ｖａは温度に依存せずに一定となる。
【００７８】
ここで、温度補償は、トランジスタ１３のゲート長Ｌおよびゲート幅Ｗを調整し、トランジスタ１３の電流−電圧特性を変化させることにより行う。次に説明するように、トランジスタ１３のしきい値電圧ＶｔとノードＮ１４の電圧Ｖａ（トランジスタ１３のゲート・ソース間電圧Ｖｇｓ）との差が０．１Ｖから０．４Ｖの範囲内にあれば、図６に示す特性が得られる。
【００７９】
ＭＯＳ電界効果トランジスタの飽和領域でのソース・ドレイン電流Ｉは次式で表される。
【００８０】
Ｉ＝β・（Ｖｇｓ−Ｖｔ）^２ …（１）
上式（１）において、Ｖｇｓはトランジスタのゲート・ソース間電圧、Ｖｔはトランジスタのしきい値電圧である。また、βは次式で表される。
【００８１】
β＝（１／２）・（Ｗ／Ｌ）・Ｃｏｘ・μ …（２）
上式（２）において、Ｗはトランジスタのゲート幅、Ｌはトランジスタのゲート長、Ｃｏｘは単位酸化膜容量、μは電子または正孔の移動度である。
【００８２】
また、トランジスタのしきい値電圧Ｖｔの温度特性は次式で近似される。

上式（３）において、Ｖｔ（Ｔ）はある温度Ｔでのしきい値電圧、Ｖｔ（Ｔｎｏｍ）は室温Ｔｎｏｍでのしきい値電圧、ΔＶｔ（Ｔ）は室温Ｔｎｏｍから温度Ｔへの温度変化によるしきい値電圧の変動量である。なお、−０．２２は定数であり、一般的なＭＯＳ電界効果トランジスタの典型的な値である。また、移動度μの温度特性は次式で近似される。
【００８３】
μ（Ｔ）≒μ（Ｔｎｏｍ）・（Ｔ／Ｔｎｏｍ）^−１．５ …（４）
上式（４）において、μ（Ｔ）は温度Ｔでの移動度、μ（Ｔｎｏｍ）は室温での移動度である。なお、−１．５は定数であり、一般的なＭＯＳ電界効果トランジスタの典型的な値である。
【００８４】
温度変化によるＭＯＳ電界効果トランジスタの飽和領域でのソース・ドレイン電流Ｉの変動量は上式（１）より次式のようになる。
【００８５】

上式（５）において、Ｉ（Ｔ）は温度Ｔでのトランジスタのソース・ドレイン電流、Ｉ（Ｔｎｏｍ）は室温Ｔｎｏｍでのトランジスタのソース・ドレイン電流、ΔＩ（Ｔ）は室温Ｔｎｏｍから温度Ｔへの温度変化によるトランジスタのソース・ドレイン電流の変動量である。ここで、β（Ｔ）は次式で表される。
【００８６】
β（Ｔ）＝β（Ｔｎｏｍ）＋Δβ（Ｔ） …（６）
上式（６）において、β（Ｔ）は温度Ｔでのβの値、β（Ｔｎｏｍ）は室温Ｔｎｏｍでのβの値、Δβ（Ｔ）は室温Ｔｎｏｍから温度Ｔへの温度変化によるβの値の変動量である。
【００８７】
Ｔｎｏｍ＝３００Ｋ（＝２７℃）、Ｔ＝３５３Ｋ（＝８０℃）とすれば、上式（４）より、移動度μ（Ｔ）は次式のようになる。
【００８８】

よって、上式（２），（６），（７）より次式のようになる。
【００８９】

さらに、上式（３）によりΔＶｔ（３５３）が求められる。
【００９０】

よって、上式（９）より上式（５）において、ΔＩ（Ｔ）＝０となる条件は次式のようになる。
【００９１】
Ｖｇｓ−Ｖｔ（Ｔｎｏｍ）＝０．２〜０．３［Ｖ］ …（１０）
マージンを考慮してＶｇｓ−Ｖｔ（Ｔｎｏｍ）＝０．１〜０．４［Ｖ］とする。すなわち、トランジスタ１３のゲート・ソース間電圧を（Ｖｔ＋０．１）［Ｖ］から（Ｖｔ＋０．４）［Ｖ］の範囲内に設定することにより、トランジスタ１３に流れるソース・ドレイン電流Ｉｔを温度変化に依存せずに一定とすることができる。
【００９２】
このように、図１の定電圧発生回路においては、安価なＣＭＯＳ回路により電源電圧の変動、温度変化およびプロセス上のばらつきに依存することなく一定の電圧ＶＲを発生することができる。
【００９３】
図２は本発明の第２の実施の形態における定電圧発生回路の構成を示す回路図である。
【００９４】
図２の定電圧発生回路が図１の定電圧発生回路と異なるのは、定電流発生回路１０の抵抗１８の代わりにプログラマブル機能を有する抵抗１８ａが設けられている点および電流電圧変換回路３０の抵抗３３の代わりにプログラマブル機能を有する抵抗３３ａが設けられている点である。ここで、プログラマブル機能とは、少なくとも製造時に抵抗１８ａ，３３ａの抵抗値を調整することができることを意味する。
【００９５】
抵抗１８ａ，３３ａのプログラマブル機能は、製造時のメタルマスク工程でメタルマスクを変更することにより実現することができる。また、抵抗１８ａ，３３ａを複数の抵抗およびヒューズを用いて構成し、レーザ等を用いてヒューズを切断することにより抵抗の接続を変更することにより抵抗１８ａ，３３ａのプログラマブル機能を実現することもできる。さらに、抵抗１８ａ，３３ａを複数の抵抗およびスイッチを用いて構成し、複数の抵抗をスイッチで切り換えることにより抵抗１８ａ，３３ａのプログラマブル機能を実現することもできる。抵抗１８ａ，３３ａのプログラマブル機能は、これらの方法に限定されず、その他の方法を用いて実現してもよい。
【００９６】
図２の定電圧発生回路においては、ｎチャネルＭＯＳ電界効果トランジスタ１３の特性のばらつきにより図６の温度補償がずれた場合にプログラマブル機能を有する抵抗１８ａの抵抗値Ｒ１および抵抗３３ａの抵抗値Ｒ２を調整することにより温度補償のずれを補正することができる。したがって、図２の定電圧発生回路では、トランジスタ１３の特性がばらついた場合でも、電源電圧の変動、温度変化およびプロセス上のばらつきに依存することなく一定の電圧ＶＲを発生することができる。
【００９７】
図３は本発明の第３の実施の形態における定電圧定電流発生回路の構成を示す回路図である。図３の定電圧定電流発生回路は、図１の定電流発生回路１０を定電圧発生回路および演算増幅器の定電流源として共有化した例である。
【００９８】
図３において、電流コピー回路４０はｐチャネルＭＯＳ電界効果トランジスタ４１およびｎチャネルＭＯＳ電界効果トランジスタ４２を含む。トランジスタ４１のソースは電源端子に接続され、ドレインはノードＮ４１に接続され、ゲートは定電流発生回路１０のノードＮ１２に接続されている。トランジスタ４２のソースは接地端子に接続され、ドレインおよびゲートはノードＮ４１に接続されている。トランジスタ１２およびトランジスタ４１がカレントミラー回路を構成する。
【００９９】
演算増幅器５０は、ｐチャネルＭＯＳ電界効果トランジスタ５１，５２およびｎチャネルＭＯＳ電界効果トランジスタ５３，５４，５５を含む。トランジスタ５１のソースは電源端子に接続され、ドレインおよびゲートはノードＮ５１に接続されている。トランジスタ５２のソースは電源端子に接続され、ドレインはノードＮ５２に接続され、ゲートはノードＮ５１に接続されている。トランジスタ５３のドレインはノードＮ５１に接続され、ソースはノードＮ５３に接続され、ゲートには入力信号Ｉ１が与えられる。トランジスタ５４のドレインはノードＮ５２に接続され、ソースはノードＮ５３に接続され、ゲートには入力信号Ｉ２が与えられる。トランジスタ５５のドレインはノードＮ５３に接続され、ソースは接地端子に接続され、ゲートはノードＮ４１に接続されている。
【０１００】
反転スタンバイ信号ＳＴＢがハイレベルになると、定電流発生回路１０の抵抗１８に流れる電流Ｉｒと等しい電流または定数倍の電流が電流コピー回路４０の電源端子からトランジスタ４１，４２を通して接地端子に流れる。ここでは、電流コピー回路４０のトランジスタ４１，４２に定電流発生回路１０の抵抗１８に流れる電流Ｉｒと等しい電流が流れるものとする。
【０１０１】
また、電流コピー回路４０のトランジスタ４１，４２に流れる電流と等しい電流または定数倍の電流が演算増幅器５０のトランジスタ５５に流れる。ここでは、トランジスタ４１，４２に流れる電流と等しい電流がトランジスタ５５に流れるものとする。この場合、トランジスタ５５に流れる電流は一定となるので、トランジスタ５５は一定のバイアス電流を供給する定電流源として働く。
【０１０２】
演算増幅器５０のトランジスタ５３，５４のゲートに与えられる入力信号Ｉ１，Ｉ２が差動増幅され、ノードＮ５１，Ｎ５２から増幅された出力電圧が出力される。
【０１０３】
一方、電流電圧変換回路３０からは一定の電圧ＶＲが出力される。電流電圧変換回路３０から出力される電圧ＶＲは基準電圧として用いることができる。
【０１０４】
図３の定電圧定電流発生回路では、電源電圧の変動、温度変化およびプロセス上のばらつきに依存せず一定の基準電圧を発生することができる基準電圧発生回路および一定のバイアス電流を演算増幅器５０に供給するバイアス電流発生回路を小面積で実現することができる。
【０１０５】
図４は本発明の第４の実施の形態における定電圧定電流発生回路の構成を示す回路図である。図４の定電圧定電流発生回路は、図２の定電流発生回路１０を定電圧発生回路および演算増幅器の定電流源として共有化した例である。
【０１０６】
図４の定電圧定電流発生回路が図３の定電圧定電流発生回路と異なるのは、定電流発生回路１０の抵抗１８の代わりにプログラマブル機能を有する抵抗１８ａが用いられ、電流電圧変換回路３０の抵抗３３の変わりにプログラマブル機能を有する抵抗３３ａが用いられている点である。図４の定電圧定電流発生回路の他の部分の構成は図３の定電圧定電流発生回路の構成と同様である。
【０１０７】
図４の定電圧定電流発生回路においては、ｎチャネルＭＯＳ電界効果トランジスタ１３の特性のばらつきにより図６の温度補償がずれた場合にプログラマブル機能を有する抵抗１８ａの抵抗値Ｒ１および抵抗３３の抵抗値Ｒ２を調整することにより温度補償のずれを補正することができる。したがって、図４の定電圧定電流発生回路では、トランジスタ１３の特性がばらついた場合でも、電源電圧の変動、温度変化およびプロセス上のばらつきに依存することなく一定の基準電圧を発生することができる基準電圧発生回路および一定のバイアス電流を演算増幅器５０に供給するバイアス電流発生回路を小面積で実現することができる。
【０１０８】
なお、図３および図４の演算増幅器５０の構成は一例であり、種々の構成の演算増幅器を用いることができる。
【０１０９】
図７は図３または図４の定電圧定電流発生回路を用いたＡＰＣ回路（オートレーザパワーコントロール回路）の構成を示す回路図である。図７のＡＰＣ回路は、演算増幅回路１１０，１２０、ボルテージフォロワ１３０，１４０、スイッチＳＷ、抵抗Ｒ１５、定電圧定電流発生回路１００およびＡＮＤ回路１０１を含む。定電圧定電流発生回路１００は図３または図４に示した構成を有する。
【０１１０】
演算増幅回路１１０は、演算増幅器ＯＰ１、可変抵抗Ｒ１１および抵抗Ｒ１２を含む。演算増幅回路１２０は、演算増幅器ＯＰ２および抵抗Ｒ１３，Ｒ１４を含む。ボルテージフォロワ１３０は、演算増幅器ＯＰ３を含む。ボルテージフォロワ１４０は、演算増幅器ＯＰ４を含む。
【０１１１】
定電圧定電流発生回路１１０およびＡＮＤ回路１０１の一方の入力端子には反転スタンバイ信号ＳＴＢが与えられる。ＡＮＤ回路１０１の他方の入力端子にはレーザ点灯信号ＬＤが与えられる。反転スタンバイ信号ＳＴＢがハイレベルとなりかつレーザ点灯信号ＬＤがハイレベルとなっているときにＡＮＤ回路１０１の出力信号がハイレベルとなり、スイッチＳＷがオンする。
【０１１２】
定電圧定電流発生回路１００は、演算増幅器ＯＰ１，ＯＰ２，ＯＰ３，ＯＰ４にバイアス電流ＢＩとして定電流を供給する。また、定電圧定電流発生回路１００は、ボルテージフォロワ１４０の演算増幅器ＯＰ４の非反転入力端子に基準電圧Ｖｒｅｆとして定電圧を与える。
【０１１３】
ボルテージフォロワ１４０はインピーダンス変換を行い、一定の基準電圧ＲＥＦを出力する。
【０１１４】
演算増幅回路１１０の演算増幅器ＯＰ１の非反転入力端子にはレーザダイオードから出射されるレーザ光をモニタするためのモニタ用フォトダイオードの出力電圧ＬＤＳが与えられる。演算増幅回路１１０は、フォトダイオードの出力電圧ＬＤＳを可変抵抗Ｒ１１および抵抗Ｒ１２の抵抗値により定まる利得で増幅し、増幅されたモニタ用電圧ＬＤＳ０を出力する。
【０１１５】
演算増幅回路１２０は、モニタ用電圧ＬＤＳ０と基準電圧ＲＥＦとの差分を増幅し、増幅された差分電圧ＡＰＣを出力する。ボルテージフォロワ１３０はインピーダンス変換を行い、差分電圧ＡＰＣをスイッチＳＷおよび抵抗Ｒ１５を介してレーザダイオード駆動電圧ＬＤＤとして出力する。レーザダイオード駆動電圧ＬＤＤはレーザダイオードに与えられる。
【０１１６】
このＡＰＣ回路は、モニタ用電圧ＬＤＳが低くなると、レーザダイオード駆動電圧ＬＤＤが低くなり、レーザダイオードを駆動するための駆動電流が大きくなるように制御し、モニタ用電圧ＬＤＳが高くなると、レーザダイオード駆動電圧ＬＤＤが高くなり、レーザダイオードを駆動するための駆動電流が小さくなるように制御を行う。それにより、レーザダイオードから出射されるレーザ光の光出力が一定に制御される。
【０１１７】
図７のＡＰＣ回路においては、図３または図４の定電圧定電流発生回路が用いられているので、演算増幅器ＯＰ４に電源電圧の変動、温度変化およびプロセス上のばらつきに依存しない一定の基準電圧Ｖｒｅｆを印加することができるとともに、演算増幅器ＯＰ１，ＯＰ２，ＯＰ３，ＯＰ４に電源電圧の変動、温度変化およびプロセス上のばらつきに依存しない一定のバイアス電流を供給することができる。
【０１１８】
したがって、電源電圧の変動、温度変化およびプロセス上のばらつきに依存せず、レーザダイオードから出射されるレーザ光の光出力を一定に制御することが可能となる。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態における定電圧発生回路の構成を示す回路図である。
【図２】図２は、本発明の第２の実施の形態における定電圧発生回路の構成を示す回路図である。
【図３】図３は、本発明の第３の実施の形態における定電圧定電流発生回路の構成を示す回路図である。
【図４】図４は、本発明の第４の実施の形態における定電圧定電流発生回路の構成を示す回路図である。
【図５】図５は、定電圧発生回路において温度補償を行わない場合のトランジスタの電流−電圧特性および抵抗の電流−電圧特性を示す図である。
【図６】図６は、定電圧発生回路において温度補償を行った場合のトランジスタの電流−電圧特性および抵抗の電流−電圧特性を示す図である。
【図７】図７は、図３または図４の定電圧定電流発生回路を用いたＡＰＣ回路の構成を示す回路図である。
【図８】図８は、従来の定電流発生回路の一例を示す回路図である。
【符号の説明】
１０ 定電流発生回路
１１，１２，１７，２１，３１，４１，５１，５２ ｐチャネルＭＯＳ電界効果トランジスタ
１３，１４，１５，１６，２２，２３，２４，３２，４２，５３，５４，５５ｎチャネルＭＯＳ電界効果トランジスタ
１８，１８ａ，３３，３３ａ 抵抗
２０ パワーアップ回路
３０ 電流電圧変換回路
４０ 電流コピー回路
５０ 演算増幅器

Claims (22)

1. しきい値電圧Ｖｔを有する第１の電界効果トランジスタと、
   第１の抵抗とを備え、
   前記第１の電界効果トランジスタが飽和領域で動作するように前記第１の電界効果トランジスタのバイアスが設定されるとともに前記第１の電界効果トランジスタのゲート・ソース間電圧により前記第１の抵抗の両端にかかる電圧が一義的に定まりかつ前記第１の電界効果トランジスタに流れる電流および前記第１の抵抗に流れる電流が等しいかまたは比例関係にあるように前記第１の電界効果トランジスタのソースが前記第１の抵抗の一端に接続されかつ前記第１の電界効果トランジスタのゲートが前記第１の抵抗の他端に接続され、
   前記第１の電界効果トランジスタのゲート・ソース間電圧が（Ｖｔ＋０．１）ボルト以上（Ｖｔ＋０．４）ボルト以下の範囲内に設定されることを特徴とする定電流発生回路。
2. 前記第１の電界効果トランジスタおよび前記第１の抵抗に互いに等しいかまたは比例関係にある電流を流す第１のカレントミラー回路をさらに備えることを特徴とする請求項１記載の定電流発生回路。
3. 第２の電界効果トランジスタをさらに備え、前記第１のカレントミラー回路は第３および第４の電界効果トランジスタを含み、
   前記第１の電界効果トランジスタのゲートが前記抵抗の一端に電気的に接続され、前記第１の電界効果トランジスタのソースが前記抵抗の他端に電気的に接続され、前記第１の電界効果トランジスタのドレインが前記第３の電界効果トランジスタのドレインに電気的に接続され、
   前記第２の電界効果トランジスタのゲートが前記第１の電界効果トランジスタのドレインに電気的に接続され、前記第２の電界効果トランジスタのソースが前記抵抗の前記一端に電気的に接続され、前記第２の電界効果トランジスタのドレインが前記第４の電界効果トランジスタのドレインに電気的に接続され、
   前記第３の電界効果トランジスタのソースが所定の電位に電気的に接続され、前記第３の電界効果トランジスタのゲートが前記第４の電界効果トランジスタのゲートおよびドレインに電気的に接続され、前記第４の電界効果トランジスタのソースが前記所定の電位に電気的に接続されることを特徴とする請求項２記載の定電流発生回路。
4. 前記第１、第２、第３および第４の電界効果トランジスタは金属酸化物半導体電界効果トランジスタであることを特徴とする請求項３記載の定電流発生回路。
5. 前記第１の電界効果トランジスタのドレインを所定の電位に保つ電位保持手段をさらに備えることを特徴とする請求項３または４記載の定電流発生回路。
6. 前記第１の抵抗の抵抗値が少なくとも製造時に調整可能であることを特徴とする請求項１〜５のいずれかに記載の定電流発生回路。
7. 前記第１の抵抗は多結晶シリコンにより構成されることを特徴とする請求項１〜６のいずれかに記載の定電流発生回路。
8. 第１の温度時に前記第１の抵抗の両端にかかる電圧と前記第１の温度時と異なる第２の温度時に前記第１の抵抗にかかる電圧とが等しくなるように前記第１の電界効果トランジスタのゲート長およびゲート幅が設定されることを特徴とする請求項１〜７のいずれかに記載の定電流発生回路。
9. 前記第１の抵抗は、複数の抵抗およびスイッチを用いて構成され、前記複数の抵抗を前記スイッチにより切り換えることにより、プログラマブル機能を有することを特徴とする請求項１〜８のいずれかに記載の定電流発生回路。
10. 定電流発生回路と、
    前記定電流発生回路に流れる電流を電圧に変換する電流電圧変換回路とを備え、
    前記定電流発生回路は、
    しきい値電圧Ｖｔを有する第１の電界効果トランジスタと、
    第１の抵抗とを備え、
    前記第１の電界効果トランジスタが飽和領域で動作するように前記第１の電界効果トラ ンジスタのバイアスが設定されるとともに前記第１の電界効果トランジスタのゲート・ソース間電圧により前記第１の抵抗の両端にかかる電圧が一義的に定まりかつ前記第１の電界効果トランジスタに流れる電流および前記第１の抵抗に流れる電流が等しいかまたは比例関係にあるように前記第１の電界効果トランジスタのソースが前記第１の抵抗の一端に接続されかつ前記第１の電界効果トランジスタのゲートが前記第１の抵抗の他端に接続され、
    前記第１の電界効果トランジスタのゲート・ソース間電圧が（Ｖｔ＋０．１）ボルト以上（Ｖｔ＋０．４）ボルト以下の範囲内に設定され、
    前記電流電圧変換回路は、
    前記定電流発生回路の前記第１の抵抗と同じ材料により構成される第２の抵抗と、
    前記定電流発生回路の前記第１の抵抗に流れる電流と等しいかまたは比例関係にある電流を前記第２の抵抗に流す第２のカレントミラー回路とを含むことを特徴とする定電圧発生回路。
11. 前記第２の抵抗の抵抗値が少なくとも製造時に調整可能であることを特徴とする請求項１０記載の定電圧発生回路。
12. 前記定電流発生回路は、前記第１の電界効果トランジスタおよび前記第１の抵抗に互いに等しいかまたは比例関係にある電流を流す第１のカレントミラー回路をさらに備えることを特徴とする請求項１０または１１記載の定電圧発生回路。
13. 前記定電流発生回路は、第２の電界効果トランジスタをさらに備え、前記第１のカレントミラー回路は第３および第４の電界効果トランジスタを含み、
    前記第１の電界効果トランジスタのゲートが前記抵抗の一端に電気的に接続され、前記第１の電界効果トランジスタのソースが前記抵抗の他端に電気的に接続され、前記第１の電界効果トランジスタのドレインが前記第３の電界効果トランジスタのドレインに電気的に接続され、
    前記第２の電界効果トランジスタのゲートが前記第１の電界効果トランジスタのドレインに電気的に接続され、前記第２の電界効果トランジスタのソースが前記抵抗の前記一端に電気的に接続され、前記第２の電界効果トランジスタのドレインが前記第４の電界効果トランジスタのドレインに電気的に接続され、
    前記第３の電界効果トランジスタのソースが所定の電位に電気的に接続され、前記第３の電界効果トランジスタのゲートが前記第４の電界効果トランジスタのゲートおよびドレインに電気的に接続され、前記第４の電界効果トランジスタのソースが前記所定の電位に電気的に接続されることを特徴とする請求項１０〜１２のいずれかに記載の定電圧発生回路。
14. 前記第１、第２、第３および第４の電界効果トランジスタは金属酸化物半導体電界効果トランジスタであることを特徴とする請求項１３記載の定電圧発生回路。
15. 前記定電流発生回路は、前記第１の電界効果トランジスタのドレインを所定の電位に保つ電位保持手段をさらに備えることを特徴とする請求項１０〜１４のいずれかに記載の定電圧発生回路。
16. 前記第１の抵抗の抵抗値が少なくとも製造時に調整可能であることを特徴とする請求項１０〜１５のいずれかに記載の定電圧発生回路。
17. 前記第１の抵抗は多結晶シリコンにより構成されることを特徴とする請求項１０〜１６のいずれかに記載の定電圧発生回路。
18. 第１の温度時に前記第１の抵抗の両端にかかる電圧と前記第１の温度時と異なる第２の温度時に前記第１の抵抗にかかる電圧とが等しくなるように前記第１の電界効果トランジスタのゲート長およびゲート幅が設定されることを特徴とする請求項１０〜１７のいずれかに記載の定電圧発生回路。
19. 前記第２の抵抗は、複数の抵抗およびスイッチを用いて構成され、前記の複数の抵抗を前記スイッチにより切り換えることにより、プログラマブル機能を有することを特徴とする請求項１０〜１８のいずれかに記載の定電流発生回路。
20. 前記第１の抵抗は、複数の抵抗およびスイッチを用いて構成され、前記複数の抵抗を前記スイッチにより切り換えることにより、プログラマブル機能を有することを特徴とする請求項１０〜１９のいずれかに記載の定電流発生回路。
21. 定電圧発生回路を備え、
    前記定電圧発生回路は、
    定電流発生回路と、
    前記定電流発生回路に流れる電流を電圧に変換する電流電圧変換回路とを含み、
    前記定電流発生回路は、
    しきい値電圧Ｖｔを有する第１の電界効果トランジスタと
    第１の抵抗とを備え、
    前記第１の電界効果トランジスタが飽和領域で動作するように前記第１の電界効果トランジスタのバイアスが設定されるとともに前記第１の電界効果トランジスタのゲート・ソース間電圧により前記第１の抵抗の両端にかかる電圧が一義的に定まりかつ前記第１の電界効果トランジスタに流れる電流および前記第１の抵抗に流れる電流が等しいかまたは比例関係にあるように前記第１の電界効果トランジスタのソースが前記第１の抵抗の一端に接続されかつ前記第１の電界効果トランジスタのゲートが前記第１の抵抗の他端に接続され、
    前記第１の電界効果トランジスタのゲート・ソース間電圧が（Ｖｔ＋０．１）ボルト以上（Ｖｔ＋０．４）ボルト以下の範囲内に設定され、
    前記電流電圧変換回路は、
    前記定電流発生回路の前記第１の抵抗と同じ材料により構成される第２の抵抗と、
    前記定電流発生回路の前記第１の抵抗に流れる電流と等しいかまたは比例関係にある電流を前記第２の抵抗に流す第２のカレントミラー回路とを含み、
    前記定電圧電流発生回路は、
    前記定電圧発生回路の前記定電流発生回路の前記第１の抵抗に流れる電流と等しいかまたは比例関係にある電流を発生する第３のカレントミラー回路をさらに備えることを特徴とする定電圧電流発生回路。
22. 複数の演算増幅器と、
    前記複数の演算増幅器のうち少なくとも１つの演算増幅器の入力端子に基準電圧として一定の電圧を印加するとともにバイアス電流として一定の電流を供給する定電圧定電流発生回路とを備え、
    前記定電圧定電流発生回路は、
    定電圧発生回路を備え、
    前記定電圧発生回路は、
    定電流発生回路と、
    前記定電流発生回路に流れる電流を電圧に変換する電流電圧変換回路とを備え、
    前記定電流発生回路は、
    しきい値電圧Ｖｔを有する第１の電界効果トランジスタと、
    第１の抵抗とを備え、
    前記第１の電界効果トランジスタが飽和領域で動作するように前記第１の電界効果トランジスタのバイアスが設定されるとともに前記第１の電界効果トランジスタのゲート・ソース間電圧により前記第１の抵抗の両端にかかる電圧が一義的に定まりかつ前記第１の電界効果トランジスタに流れる電流および前記第１の抵抗に流れる電流が等しいかまたは比例関係にあるように前記第１の電界効果トランジスタのソースが前記第１の抵抗の一端に接続されかつ前記第１の電界効果トランジスタのゲートが前記第１の抵抗の他端に接続され、
    前記第１の電界効果トランジスタのゲート・ソース間電圧が（Ｖｔ＋０．１）ボルト以上（Ｖｔ＋０．４）ボルト以下の範囲内に設定され、
    前記電流電圧変換回路は、
    前記定電流発生回路の前記第１の抵抗と同じ材料により構成される第２の抵抗と、
    前記定電流発生回路の前記第１の抵抗に流れる電流と等しいかまたは比例関係にある電流を前記第２の抵抗に流す第２のカレントミラー回路とを含み、
    前記定電圧定電流発生回路は、
    前記定電圧発生回路の前記定電流発生回路の前記第１の抵抗に流れる電流と等しいかまたは比例関係にある電流を発生する第３のカレントミラー回路をさらに備えることを特徴とする増幅回路。

Images