JP2002132360A - 定電流発生回路、定電圧発生回路、定電圧定電流発生回路および増幅回路 - Google Patents
定電流発生回路、定電圧発生回路、定電圧定電流発生回路および増幅回路Info
- Publication number
- JP2002132360A JP2002132360A JP2001236123A JP2001236123A JP2002132360A JP 2002132360 A JP2002132360 A JP 2002132360A JP 2001236123 A JP2001236123 A JP 2001236123A JP 2001236123 A JP2001236123 A JP 2001236123A JP 2002132360 A JP2002132360 A JP 2002132360A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- effect transistor
- voltage
- current
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
電圧の変動、温度変化およびプロセス上のばらつきに依
存することなく一定電圧を発生することができる定電圧
発生回路を提供することである。 【解決手段】 定電流発生回路10のnチャネルMOS
電界効果トランジスタ13に電流Itが流れ、電流It
と等しいかまたは定数倍の電流Irが抵抗18に流れ
る。トランジスタ13は飽和領域で動作するようにバイ
アスが設定される。トランジスタ13のゲート・ソース
間電圧により抵抗18の両端にかかる電圧Vaが一義的
に定まる。トランジスタのしきい値電圧Vtと抵抗18
の両端にかかる電圧Vaとの差が0.1Vから0.4V
の範囲内に設定されることにより、抵抗18に流れる電
流Irが温度変化に依存せずに一定となる。
Description
る定電流発生回路、一定電圧を発生する定電圧発生回
路、一定電圧および一定電流を発生する定電圧定電流発
生回路およびそれを用いた増幅回路に関する。
を発生する基準電流発生回路や、一定の基準電圧を発生
する基準電圧発生回路が用いられている。例えば、CD
(コンパクトディスク)ドライブのAPC回路(オート
レーザパワーコントロール回路)やA/D変換器(アナ
ログ/デジタル変換器)においては、電源電圧の変動、
温度変化およびプロセス上のばらつきに依存しない一定
の基準電圧を発生する定電圧発生回路が必要である。
電流に大きく依存する。バイアス電流が一定であれば、
電源電圧の変動、温度変化およびプロセス上のばらつき
への依存度を小さくでき、高性能なアナログ回路を実現
することが可能である。このような観点から、一定のバ
イアス電流を供給するために定電流発生回路が重要とな
る。
D変換器、演算増幅器等のアナログ回路をCMOS(相
補的金属酸化物半導体)プロセスを用いてワンチップ化
することが行われてきている。この場合、CMOS回路
で定電圧発生回路や定電流発生回路を設計する必要があ
る。
り発生される電流は、電源電圧の変動、温度変化および
プロセス上のばらつきにより変動する。この場合の変動
量はかなり大きい。
回路図である。図8の定電流発生回路は、pチャネルM
OS電界効果トランジスタ81,82,87、nチャネ
ルMOS電界効果トランジスタ83,84,85,86
および抵抗88により構成される。
ける電源端子に接続され、ドレインはノードN81に接
続され、ゲートはノードN82に接続されている。トラ
ンジスタ82のソースは電源端子に接続され、ドレイン
およびゲートはノードN82に接続されている。トラン
ジスタ83のドレインはノードN81に接続され、ソー
スはノードN83に接続され、ゲートはノードN84に
接続されている。トランジスタ84のドレインはノード
N82に接続され、ソースはノードN84に接続され、
ゲートはノードN81に接続されている。
3に接続され、ソースは接地端子に接続され、ゲートに
は反転スタンバイ信号STBが与えられる。トランジス
タ86のドレインは抵抗88を介してノードN84に接
続され、ソースは接地端子に接続され、ゲートには反転
スタンバイ信号STBが与えられる。トランジスタ87
のソースは電源端子に接続され、ゲートはノードN82
に接続され、ドレインから電流ICが供給される。
回路を構成し、トランジスタ81に流れる電流と等しい
かまたは比例関係にある電流がトランジスタ82に流れ
る。
ンバイ信号STBがハイレベルになると、トランジスタ
85,86がオンする。それにより、電源端子からトラ
ンジスタ82,84、抵抗88およびトランジスタ86
を通して接地端子に電流Irが流れる。
にある電流Itが電源端子からトランジスタ81,8
3,85を通して接地端子に流れる。この場合、トラン
ジスタ83のゲート・ソース間電圧により抵抗88の両
端にかかる電圧が一義的に定まる。それにより、電源電
圧と無関係に抵抗88の両端に一定電圧がかかる。した
がって、抵抗88に流れる電流Irは電源電圧の変動に
依存しない。
流Irが決定される。 Ir=Va/R=β・(Va−Vt)2 …(A1) ここで、Vaは抵抗88の両端にかかる電圧、すなわち
トランジスタ83のゲート・ソース間電圧、Vtはトラ
ンジスタ83のしきい値電圧、Rは抵抗88の抵抗値で
ある。また、βは次式で表される。
幅、Lはトランジスタ83のゲート長、Coxはトラン
ジスタ83の単位酸化膜容量、μは電子または正孔の移
動度である。
ス間電圧がしきい値電圧Vtとほぼ等しくなるようにバ
イアス電圧が設定されていた。
定電流発生回路においては、電流ICが電源電圧の変動
に依存せずに一定となる。しかしながら、プロセス上の
ばらつきにより上式(A2)におけるβ、VtおよびR
が変動し、温度変化によっても電流Irおよび電圧Va
が変動する。それにより、温度変化およびプロセス上の
ばらつきに依存しない一定電流を得ることができない。
する定電圧発生回路を構成する場合、定電流発生回路に
より発生された定電流を抵抗負荷を用いて定電圧に変換
することが一般的に行われる。図8の定電流発生回路を
用いて定電圧発生回路を構成する場合、電流ICを抵抗
を用いて電圧に変換する。この場合にも、電流ICが温
度変化およびプロセス上のばらつきにより変動するた
め、温度変化およびプロセス上のばらつきに依存しない
一定電圧を得ることができない。
より構成され、電源電圧の変動および温度変化に依存す
ることなく一定電流を発生することができる定電流発生
回路を提供することである。
タにより構成され、電源電圧の変動、温度変化およびプ
ロセス上のばらつきに依存することなく一定電流を発生
することができる定電流発生回路を提供することであ
る。
ンジスタにより構成され、電源電圧の変動、温度変化お
よびプロセス上のばらつきに依存することなく一定電圧
を発生することができる定電圧発生回路を提供すること
である。
ンジスタにより構成され、電源電圧の変動、温度変化お
よびプロセス上のばらつきに依存することなく一定電流
および一定電圧を発生することができる定電圧定電流発
生回路およびそれを用いた増幅回路を提供することであ
る。
発明に係る定電流発生回路は、しきい値電圧Vtを有す
る第1の電界効果トランジスタと、第1の抵抗とを備
え、第1の電界効果トランジスタおよび第1の抵抗は、
第1の電界効果トランジスタが飽和領域で動作するとと
もに第1の電界効果トランジスタのゲート・ソース間電
圧により第1の抵抗の両端にかかる電圧が一義的に定ま
りかつ第1の電界効果トランジスタに流れる電流および
第1の抵抗に流れる電流が等しいかまたは比例関係にあ
るように接続され、第1の電界効果トランジスタのゲー
ト・ソース間電圧が(Vt+0.1)ボルト以上(Vt
+0.4)ボルト以下の範囲内に設定される。
第1の電界効果トランジスタが飽和領域で動作するとと
もに第1の電界効果トランジスタのゲート・ソース間電
圧により第1の抵抗の両端にかかる電圧が一義的に定ま
るため、第1の抵抗の両端にかかる電圧が電源電圧の変
動に依存しない。また、第1の電界効果トランジスタの
ゲート・ソース間電圧が(Vt+0.1)ボルト以上
(V+0.4)ボルト以下の範囲内に設定されることに
より、第1の抵抗の両端にかかる電圧が温度変化に依存
しない。したがって、電源電圧の変動および温度変化に
依存することなく一定電流を発生することができる。
ジスタおよび第1の抵抗に互いに等しいかまたは比例関
係にある電流を流す第1のカレントミラー回路をさらに
備えてもよい。
り第1の電界効果トランジスタおよび第1の抵抗に互い
に等しいかまたは比例関係にある電流が流される。
ジスタをさらに備え、第1のカレントミラー回路は第3
および第4の電界効果トランジスタを含み、第1の電界
効果トランジスタのゲートが抵抗の一端に電気的に接続
され、第1の電界効果トランジスタのソースが抵抗の他
端に電気的に接続され、第1の電界効果トランジスタの
ドレインが第3の電界効果トランジスタのドレインに電
気的に接続され、第2の電界効果トランジスタのゲート
が第1の電界効果トランジスタのドレインに電気的に接
続され、第2の電界効果トランジスタのソースが抵抗の
一端に電気的に接続され、第2の電界効果トランジスタ
のドレインが第4の電界効果トランジスタのドレインに
電気的に接続され、第3の電界効果トランジスタのソー
スが所定の電位に電気的に接続され、第3の電界効果ト
ランジスタのゲートが第4の電界効果トランジスタのゲ
ートおよびドレインに電気的に接続され、第4の電界効
果トランジスタのソースが所定の電位に電気的に接続さ
れてもよい。
よび第1の電界効果トランジスタに電流が流れると、第
4の電界効果トランジスタ、第2の電界効果トランジス
タおよび第1の抵抗に第1の電界効果トランジスタに流
れる電流と等しいかまたは比例関係にある電流が流れ
る。特に、第1の電界効果トランジスタが飽和領域で動
作するとともに第1の電界効果トランジスタのゲートと
ソースとの間に第1の抵抗が電気的に接続されているの
で、第1の電界効果トランジスタのゲート・ソース間電
圧により第1の抵抗の両端にかかる電圧が一義的に定ま
る。
ランジスタは金属酸化物半導体電界効果トランジスタで
あってもよい。
ジスタのドレインを所定の電位に保つ電位保持手段をさ
らに備えてもよい。この場合、第1の電界効果トランジ
スタのドレインが不所望の電位で安定することが防止さ
れる。
調整可能であってもよい。それにより、第1の電界効果
トランジスタの特性がばらついた場合に、第1の抵抗の
抵抗値を調整することにより、第1の電界効果トランジ
スタのゲート・ソース間電圧を(Vt+0.1)ボルト
以上(Vt+0.4)ボルト以下の範囲内に設定するこ
とができる。
るとともに、その定電流発生回路を有する製品を購入し
たユーザも抵抗値を調整可能である。
れてもよい。それにより、第1の抵抗の温度係数を小さ
くすることができ、温度変化に依存しない一定の電流を
得ることが可能となる。また、第1の抵抗は2層多結晶
シリコンにより構成されてもよい。それにより、温度係
数をさらに小さくすることができる。
電圧と第1の温度時と異なる第2の温度時に第1の抵抗
にかかる電圧とが等しくなるように第1の電界効果トラ
ンジスタのゲート長およびゲート幅が設定されてもよ
い。
とで第1の抵抗にかかる電圧が温度変化に依存せずに一
定となる。その結果、電源電圧に依存しない一定電流を
得ることができる。
を用いて構成され、複数の抵抗をスイッチにより切り換
えることにより、プログラマブル機能を有してもよい。
流発生回路と、定電流発生回路により発生される電流を
電圧に変換する電流電圧変換回路とを備え、定電流発生
回路は、しきい値電圧Vtを有する第1の電界効果トラ
ンジスタと、第1の抵抗とを備え、第1の電界効果トラ
ンジスタおよび第1の抵抗は、第1の電界効果トランジ
スタが飽和領域で動作するとともに第1の電界効果トラ
ンジスタのゲート・ソース間電圧により第1の抵抗の両
端にかかる電圧が一義的に定まりかつ第1の電界効果ト
ランジスタに流れる電流および第1の抵抗に流れる電流
が等しいかまたは比例関係にあるように接続され、第1
の電界効果トランジスタのゲート・ソース間電圧が(V
t+0.1)ボルト以上(Vt+0.4)ボルト以下の
範囲内に設定され、電流電圧変換回路は、定電流発生回
路の第1の抵抗と同じ材料により構成される第2の抵抗
と、定電流発生回路の第1の抵抗に流れる電流と等しい
かまたは比例関係にある電流を第2の抵抗に流す第2の
カレントミラー回路とを含むものである。
定電流発生回路の第1の抵抗に流れる電流と等しいかま
たは比例関係にある電流が第2のカレントミラー回路に
より第2の抵抗に流される。それにより、電流が電圧に
変換される。この場合、定電流発生回路の第1の抵抗に
流れる電流が電源電圧の変動および温度変化に依存する
ことなく一定となるので、第2の抵抗の両端に電源電圧
の変動および温度変化に依存することなく一定の電圧が
発生する。
により構成されるので、プロセス上で第1の抵抗の抵抗
値がばらついた場合には、第2の抵抗の抵抗値も同様に
ばらつく。それにより、第1の抵抗の抵抗値のばらつき
により定電流発生回路の第1の抵抗に流れる電流が変動
する場合に、電流電圧変換回路の第2の抵抗の両端に発
生する電圧の変動を第2の抵抗の抵抗値のばらつきによ
り相殺することができる。したがって、プロセス上のば
らつきに依存することなく一定の電圧を発生することが
できる。
調整可能であってもよい。それにより、出力電圧がばら
ついた場合に、第2の抵抗の抵抗値を調整することによ
り、第2の抵抗の両端に発生する電圧を所望の電圧に設
定することができる。
るとともに、その定電流発生回路を有する製品を購入し
たユーザも抵抗値を調整可能である。
ジスタおよび第1の抵抗に互いに等しいかまたは比例関
係にある電流を流す第1のカレントミラー回路をさらに
備えてもよい。
り第1の電界効果トランジスタおよび第1の抵抗に互い
に等しいかまたは比例関係にある電流が流される。
ジスタをさらに備え、第1のカレントミラー回路は第3
および第4の電界効果トランジスタを含み、第1の電界
効果トランジスタのゲートが抵抗の一端に電気的に接続
され、第1の電界効果トランジスタのソースが抵抗の他
端に電気的に接続され、第1の電界効果トランジスタの
ドレインが第3の電界効果トランジスタのドレインに電
気的に接続され、第2の電界効果トランジスタのゲート
が第1の電界効果トランジスタのドレインに電気的に接
続され、第2の電界効果トランジスタのソースが抵抗の
一端に電気的に接続され、第2の電界効果トランジスタ
のドレインが第4の電界効果トランジスタのドレインに
電気的に接続され、第3の電界効果トランジスタのソー
スが所定の電位に電気的に接続され、第3の電界効果ト
ランジスタのゲートが第4の電界効果トランジスタのゲ
ートおよびドレインに電気的に接続され、第4の電界効
果トランジスタのソースが所定の電位に電気的に接続さ
れてもよい。
よび第1の電界効果トランジスタに電流が流れると、第
4の電界効果トランジスタ、第2の電界効果トランジス
タおよび第1の抵抗に第1の電界効果トランジスタに流
れる電流と等しいかまたは比例関係にある電流が流れ
る。特に、第1の電界効果トランジスタが飽和領域で動
作するとともに第1の電界効果トランジスタのゲートと
ソースとの間に第1の抵抗が電気的に接続されているの
で、第1の電界効果トランジスタのゲート・ソース間電
圧により第1の抵抗の両端にかかる電圧が一義的に定ま
る。
ランジスタは金属酸化物半導体電界効果トランジスタで
あってもよい。
ジスタのドレインを所定の電位に保つ電位保持手段をさ
らに備えてもよい。この場合、第1の電界効果トランジ
スタのドレインが不所望の電位で安定することが防止さ
れる。
調整可能であってもよい。それにより、第1の電界効果
トランジスタの特性がばらついた場合に、第1の抵抗の
抵抗値を調整することにより、第1の電界効果トランジ
スタのゲート・ソース間電圧を(Vt+0.1)ボルト
以上(Vt+0.4)ボルト以下の範囲内に設定するこ
とができる。
るとともに、その定電流発生回路を有する製品を購入し
たユーザも抵抗値を調整可能である。
れてもよい。それにより、第1の抵抗の温度係数を小さ
くすることができ、温度変化に依存しない一定の電流を
得ることが可能となる。また、第1の抵抗は2層多結晶
シリコンにより構成されてもよい。それにより、温度係
数をさらに小さくすることができる。
電圧と第1の温度時と異なる第2の温度時に第1の抵抗
にかかる電圧とが等しくなるように第1の電界効果トラ
ンジスタのゲート長およびゲート幅が設定されてもよ
い。
とで第1の抵抗にかかる電圧が温度変化に依存せずに一
定となる。その結果、電源電圧に依存しない一定電流を
得ることができる。
を用いて構成され、複数の抵抗をスイッチにより切り換
えることにより、プログラマブル機能を有してもよい。
を用いて構成され、複数の抵抗をスイッチにより切り換
えることにより、プログラマブル機能を有してもよい。
は、定電圧発生回路を備え、定電圧発生回路は、定電流
発生回路と、定電流発生回路により発生される電流を電
圧に変換する電流電圧変換回路とを備え、定電流発生回
路は、しきい値電圧Vtを有する第1の電界効果トラン
ジスタと、第1の抵抗とを備え、第1の電界効果トラン
ジスタおよび第1の抵抗は、第1の電界効果トランジス
タが飽和領域で動作するとともに第1の電界効果トラン
ジスタのゲート・ソース間電圧により第1の抵抗の両端
にかかる電圧が一義的に定まりかつ第1の電界効果トラ
ンジスタに流れる電流および第1の抵抗に流れる電流が
等しいかまたは比例関係にあるように接続され、第1の
電界効果トランジスタのゲート・ソース間電圧が(Vt
+0.1)ボルト以上(Vt+0.4)ボルト以下の範
囲内に設定され、電流電圧変換回路は、定電流発生回路
の第1の抵抗と同じ材料により構成される第2の抵抗
と、定電流発生回路の第1の抵抗に流れる電流と等しい
かまたは比例関係にある電流を第2の抵抗に流す第2の
カレントミラー回路とを含み、定電圧定電流発生回路
は、定電圧発生回路の定電流発生回路の第1の抵抗に流
れる電流と等しいかまたは比例関係にある電流を発生す
る第3のカレントミラー回路をさらに備える。
ては、電源電圧の変動、温度変化およびプロセス上のば
らつきに依存せずに一定の電圧および一定の電流を小面
積で発生することができる。
増幅器と、複数の演算増幅器のうち少なくとも1つの演
算増幅器の入力端子に基準電圧として一定の電圧を印加
するとともにバイアス電流として一定の電流を供給する
定電圧定電流発生回路とを備え、定電圧定電流発生回路
は、定電圧発生回路を備え、定電圧発生回路は、定電流
発生回路と、定電流発生回路により発生される電流を電
圧に変換する電流電圧変換回路とを備え、定電流発生回
路は、しきい値電圧Vtを有する第1の電界効果トラン
ジスタと、第1の抵抗とを備え、第1の電界効果トラン
ジスタおよび第1の抵抗は、第1の電界効果トランジス
タが飽和領域で動作するとともに第1の電界効果トラン
ジスタのゲート・ソース間電圧により第1の抵抗の両端
にかかる電圧が一義的に定まりかつ第1の電界効果トラ
ンジスタに流れる電流および第1の抵抗に流れる電流が
等しいかまたは比例関係にあるように接続され、第1の
電界効果トランジスタのゲート・ソース間電圧が(Vt
+0.1)ボルト以上(Vt+0.4)ボルト以下の範
囲内に設定され、電流電圧変換回路は、定電流発生回路
の第1の抵抗と同じ材料により構成される第2の抵抗
と、定電流発生回路の第1の抵抗に流れる電流と等しい
かまたは比例関係にある電流を第2の抵抗に流す第2の
カレントミラー回路とを含み、定電圧定電流発生回路
は、定電圧発生回路の定電流発生回路の第1の抵抗に流
れる電流と等しいかまたは比例関係にある電流を発生す
る第3のカレントミラー回路をさらに備えたものであ
る。
演算増幅器のうち少なくとも1つの演算増幅器の入力端
子に電源電圧の変動、温度変化およびプロセス上のばら
つきに依存せずに基準電圧として一定の電圧を印加する
とともにバイアス電流として一定の電流を供給すること
ができる。したがって、電源電圧の変動、温度変化およ
びプロセス上のばらつきに依存しない増幅回路が実現さ
れる。
における定電圧発生回路の構成を示す回路図である。
10、パワーアップ回路20および電流電圧変換回路3
0を備える。
電界効果トランジスタ11,12,17、nチャネルM
OS電界効果トランジスタ13,14,15,16およ
び抵抗18により構成される。
圧を受ける電源端子に接続され、ドレインはノードN1
1に接続され、ゲートはノードN12に接続されてい
る。トランジスタ12のソースは電源端子に接続され、
ドレインおよびゲートはノードN12に接続されてい
る。トランジスタ11,12はカレントミラー回路を構
成する。
1に接続され、ソースはノードN13に接続され、ゲー
トはノードN14に接続されている。トランジスタ14
のドレインはノードN12に接続され、ソースはノード
N14に接続され、ゲートはノードN11に接続されて
いる。
3に接続され、ソースは接地端子に接続され、ゲートに
は反転スタンバイ信号STBが与えられる。トランジス
タ16のドレインは抵抗18を介してノードN14に接
続され、ソースは接地端子に接続され、ゲートには反転
スタンバイ信号STBが与えられる。
続され、ドレインはノードN12に接続され、ゲートに
は反転スタンバイ信号STBが与えられる。
S電界効果トランジスタ21およびnチャネルMOS電
界効果トランジスタ22,23,24を含む。トランジ
スタ21のソースは電源端子に接続され、ドレインおよ
びゲートはノードN21に接続されている。トランジス
タ22のドレインおよびゲートはノードN21に接続さ
れ、ソースはノードN22に接続されている。トランジ
スタ23のドレインはノードN22に接続され、ソース
は接地端子に接続され、ゲートには反転スタンバイ信号
STBが与えられる。トランジスタ24のソースは電源
端子に接続され、ドレインはノードN11に接続され、
ゲートはノードN21に接続されている。
S電界効果トランジスタ31、nチャネルMOS電界効
果トランジスタ32および抵抗33を含む。トランジス
タ31のソースは電源端子に接続され、ドレインはノー
ドN31に接続され、ゲートはノードN12に接続され
ている。トランジスタ12およびトランジスタ31がカ
レントミラー回路を構成する。
介してノードN31に接続され、ソースは接地端子に接
続され、ゲートには反転スタンバイ信号STBが与えら
れる。
い2層ポリSi(多結晶シリコン)からなる抵抗を用い
る。それにより、抵抗18,33の抵抗値が温度変化に
よらず一定となる。
なると、パワーアップ回路20のトランジスタ23がオ
ンする。それにより、電源端子からトランジスタ21,
22,23を通して接地端子に電流が流れる。それによ
り、定電流発生回路10のノードN11の電位が接地電
位で安定することが防止される。トランジスタ24に流
れる電流は実質上無視できるほど小さく、定電流発生回
路10の動作にほとんど影響を与えない。
15,16,17がオンする。これにより、電源端子か
らトランジスタ11,13,15を通して接地端子に電
流Itが流れる。このとき、パワーアップ回路20のト
ランジスタ24に流れる電流は小さいため、定電流発生
回路10に流れる電流Itにほとんど影響を与えない。
倍の電流Irが電源端子からトランジスタ12,14、
抵抗18およびトランジスタ16を通して接地端子に流
れる。ここでは、電流Itと等しい電流Irが電源端子
からトランジスタ12,14、抵抗18およびトランジ
スタ16を通して接地端子に流れるものとする。この場
合、トランジスタ13は、飽和領域で動作するようにバ
イアスが設定される。そのため、トランジスタ13のゲ
ート・ソース間電圧により抵抗18の両端にかかる電圧
Vaが一義的に定まる。したがって、電源電圧と無関係
に抵抗18の両端に一定電圧がかかり、抵抗18に流れ
る電流Irが一定となる。
ジスタ32がオンする。それにより、定電流発生回路1
0の抵抗18に流れる電流Irと等しいかまたは定数倍
の電流が電源端子からトランジスタ31、抵抗33およ
びトランジスタ32を介して接地端子に流れる。ここで
は、抵抗18に流れる電流Irと等しい電流が電源端子
からトランジスタ31、抵抗33およびトランジスタ3
2を介して接地端子に流れるものとする。このとき、抵
抗33に流れる電流が一定となるため、ノードN31か
ら一定の電圧VRが出力される。
路10の抵抗18の抵抗値R1および電流電圧変換回路
30の抵抗33の抵抗値R2がばらつく場合には、抵抗
18の抵抗値R1および抵抗33の抵抗値R2が同じ方
向にずれる。例えば、プロセス上のばらつきにより抵抗
18の抵抗値R1および抵抗33の抵抗値R2がともに
10%大きくなると、抵抗18に流れる電流Irが10
%小さくなる。それにより、ノードN31の電圧VRは
次式のようになる。
1)≒R2×Ir 上式から電流電圧変換回路30から出力される電圧VR
はプロセス上のばらつきにほとんど依存せずに一定とな
る。このように、抵抗18の抵抗値R1のずれが抵抗3
3の抵抗値R2のずれにより相殺される。
明するように温度補償が行われる。図5は温度補償を行
わない場合のトランジスタ13の電流−電圧特性および
抵抗18の電流−電圧特性を示す図である。図6は温度
補償を行った場合のトランジスタ13の電流−電圧特性
および抵抗18の電流−電圧特性を示す図である。
のゲート・ソース間電圧および抵抗18の両端の電圧で
あり、縦軸はトランジスタ13に流れる電流Itおよび
抵抗18に流れる電流Irである。図5および図6にお
いて、一点鎖線は室温27℃でのトランジスタ13の電
流−電圧特性を示し、破線は80℃でのトランジスタ1
3の電流−電圧特性を示す。また、実線は抵抗18の電
流−電圧特性を示す。
18に流れる電流Irとが等しくなるときのノードN1
4の電圧Vaは電源電圧に依存しない。しかしながら、
図5に示すように、温度補償を行わない場合には、トラ
ンジスタ13に流れる電流Itと抵抗18に流れる電流
Irとが等しくなるときのノードN14の電圧Vaは室
温27℃と80℃とで異なり、すなわち温度により変動
する。
説明する温度補償を行った場合には、トランジスタ13
に流れる電流Itと抵抗18に流れる電流Irとが等し
くなるときのノードN14の電圧Vaは温度に依存せず
に一定となる。
ゲート長Lおよびゲート幅Wを調整し、トランジスタ1
3の電流−電圧特性を変化させることにより行う。次に
説明するように、トランジスタ13のしきい値電圧Vt
とノードN14の電圧Va(トランジスタ13のゲート
・ソース間電圧Vgs)との差が0.1Vから0.4V
の範囲内にあれば、図6に示す特性が得られる。
のソース・ドレイン電流Iは次式で表される。
ソース間電圧、Vtはトランジスタのしきい値電圧であ
る。また、βは次式で表される。
はトランジスタのゲート長、Coxは単位酸化膜容量、
μは電子または正孔の移動度である。
温度特性は次式で近似される。 Vt(T) =Vt(Tnom)+ΔVt(T) ≒Vt(Tnom)+(−0.22)・{(T/Tnom)−1} …(3) 上式(3)において、Vt(T)はある温度Tでのしき
い値電圧、Vt(Tnom)は室温Tnomでのしきい
値電圧、ΔVt(T)は室温Tnomから温度Tへの温
度変化によるしきい値電圧の変動量である。なお、−
0.22は定数であり、一般的なMOS電界効果トラン
ジスタの典型的な値である。また、移動度μの温度特性
は次式で近似される。
(Tnom)は室温での移動度である。なお、−1.5
は定数であり、一般的なMOS電界効果トランジスタの
典型的な値である。
タの飽和領域でのソース・ドレイン電流Iの変動量は上
式(1)より次式のようになる。
タのソース・ドレイン電流、I(Tnom)は室温Tn
omでのトランジスタのソース・ドレイン電流、ΔI
(T)は室温Tnomから温度Tへの温度変化によるト
ランジスタのソース・ドレイン電流の変動量である。こ
こで、β(T)は次式で表される。
(Tnom)は室温Tnomでのβの値、Δβ(T)は
室温Tnomから温度Tへの温度変化によるβの値の変
動量である。
53K(=80℃)とすれば、上式(4)より、移動度
μ(T)は次式のようになる。
なる。
る。
(T)=0となる条件は次式のようになる。
〜0.4[V]とする。すなわち、トランジスタ13の
ゲート・ソース間電圧を(Vt+0.1)[V]から
(Vt+0.4)[V]の範囲内に設定することによ
り、トランジスタ13に流れるソース・ドレイン電流I
tを温度変化に依存せずに一定とすることができる。
ては、安価なCMOS回路により電源電圧の変動、温度
変化およびプロセス上のばらつきに依存することなく一
定の電圧VRを発生することができる。
定電圧発生回路の構成を示す回路図である。
回路と異なるのは、定電流発生回路10の抵抗18の代
わりにプログラマブル機能を有する抵抗18aが設けら
れている点および電流電圧変換回路30の抵抗33の代
わりにプログラマブル機能を有する抵抗33aが設けら
れている点である。ここで、プログラマブル機能とは、
少なくとも製造時に抵抗18a,33aの抵抗値を調整
することができることを意味する。
は、製造時のメタルマスク工程でメタルマスクを変更す
ることにより実現することができる。また、抵抗18
a,33aを複数の抵抗およびヒューズを用いて構成
し、レーザ等を用いてヒューズを切断することにより抵
抗の接続を変更することにより抵抗18a,33aのプ
ログラマブル機能を実現することもできる。さらに、抵
抗18a,33aを複数の抵抗およびスイッチを用いて
構成し、複数の抵抗をスイッチで切り換えることにより
抵抗18a,33aのプログラマブル機能を実現するこ
ともできる。抵抗18a,33aのプログラマブル機能
は、これらの方法に限定されず、その他の方法を用いて
実現してもよい。
ネルMOS電界効果トランジスタ13の特性のばらつき
により図6の温度補償がずれた場合にプログラマブル機
能を有する抵抗18aの抵抗値R1および抵抗33aの
抵抗値R2を調整することにより温度補償のずれを補正
することができる。したがって、図2の定電圧発生回路
では、トランジスタ13の特性がばらついた場合でも、
電源電圧の変動、温度変化およびプロセス上のばらつき
に依存することなく一定の電圧VRを発生することがで
きる。
定電圧定電流発生回路の構成を示す回路図である。図3
の定電圧定電流発生回路は、図1の定電流発生回路10
を定電圧発生回路および演算増幅器の定電流源として共
有化した例である。
ャネルMOS電界効果トランジスタ41およびnチャネ
ルMOS電界効果トランジスタ42を含む。トランジス
タ41のソースは電源端子に接続され、ドレインはノー
ドN41に接続され、ゲートは定電流発生回路10のノ
ードN12に接続されている。トランジスタ42のソー
スは接地端子に接続され、ドレインおよびゲートはノー
ドN41に接続されている。トランジスタ12およびト
ランジスタ41がカレントミラー回路を構成する。
効果トランジスタ51,52およびnチャネルMOS電
界効果トランジスタ53,54,55を含む。トランジ
スタ51のソースは電源端子に接続され、ドレインおよ
びゲートはノードN51に接続されている。トランジス
タ52のソースは電源端子に接続され、ドレインはノー
ドN52に接続され、ゲートはノードN51に接続され
ている。トランジスタ53のドレインはノードN51に
接続され、ソースはノードN53に接続され、ゲートに
は入力信号I1が与えられる。トランジスタ54のドレ
インはノードN52に接続され、ソースはノードN53
に接続され、ゲートには入力信号I2が与えられる。ト
ランジスタ55のドレインはノードN53に接続され、
ソースは接地端子に接続され、ゲートはノードN41に
接続されている。
なると、定電流発生回路10の抵抗18に流れる電流I
rと等しい電流または定数倍の電流が電流コピー回路4
0の電源端子からトランジスタ41,42を通して接地
端子に流れる。ここでは、電流コピー回路40のトラン
ジスタ41,42に定電流発生回路10の抵抗18に流
れる電流Irと等しい電流が流れるものとする。
41,42に流れる電流と等しい電流または定数倍の電
流が演算増幅器50のトランジスタ55に流れる。ここ
では、トランジスタ41,42に流れる電流と等しい電
流がトランジスタ55に流れるものとする。この場合、
トランジスタ55に流れる電流は一定となるので、トラ
ンジスタ55は一定のバイアス電流を供給する定電流源
として働く。
のゲートに与えられる入力信号I1,I2が差動増幅さ
れ、ノードN51,N52から増幅された出力電圧が出
力される。
電圧VRが出力される。電流電圧変換回路30から出力
される電圧VRは基準電圧として用いることができる。
圧の変動、温度変化およびプロセス上のばらつきに依存
せず一定の基準電圧を発生することができる基準電圧発
生回路および一定のバイアス電流を演算増幅器50に供
給するバイアス電流発生回路を小面積で実現することが
できる。
定電圧定電流発生回路の構成を示す回路図である。図4
の定電圧定電流発生回路は、図2の定電流発生回路10
を定電圧発生回路および演算増幅器の定電流源として共
有化した例である。
圧定電流発生回路と異なるのは、定電流発生回路10の
抵抗18の代わりにプログラマブル機能を有する抵抗1
8aが用いられ、電流電圧変換回路30の抵抗33の変
わりにプログラマブル機能を有する抵抗33aが用いら
れている点である。図4の定電圧定電流発生回路の他の
部分の構成は図3の定電圧定電流発生回路の構成と同様
である。
nチャネルMOS電界効果トランジスタ13の特性のば
らつきにより図6の温度補償がずれた場合にプログラマ
ブル機能を有する抵抗18aの抵抗値R1および抵抗3
3の抵抗値R2を調整することにより温度補償のずれを
補正することができる。したがって、図4の定電圧定電
流発生回路では、トランジスタ13の特性がばらついた
場合でも、電源電圧の変動、温度変化およびプロセス上
のばらつきに依存することなく一定の基準電圧を発生す
ることができる基準電圧発生回路および一定のバイアス
電流を演算増幅器50に供給するバイアス電流発生回路
を小面積で実現することができる。
構成は一例であり、種々の構成の演算増幅器を用いるこ
とができる。
回路を用いたAPC回路(オートレーザパワーコントロ
ール回路)の構成を示す回路図である。図7のAPC回
路は、演算増幅回路110,120、ボルテージフォロ
ワ130,140、スイッチSW、抵抗R15、定電圧
定電流発生回路100およびAND回路101を含む。
定電圧定電流発生回路100は図3または図4に示した
構成を有する。
1、可変抵抗R11および抵抗R12を含む。演算増幅
回路120は、演算増幅器OP2および抵抗R13,R
14を含む。ボルテージフォロワ130は、演算増幅器
OP3を含む。ボルテージフォロワ140は、演算増幅
器OP4を含む。
回路101の一方の入力端子には反転スタンバイ信号S
TBが与えられる。AND回路101の他方の入力端子
にはレーザ点灯信号LDが与えられる。反転スタンバイ
信号STBがハイレベルとなりかつレーザ点灯信号LD
がハイレベルとなっているときにAND回路101の出
力信号がハイレベルとなり、スイッチSWがオンする。
器OP1,OP2,OP3,OP4にバイアス電流BI
として定電流を供給する。また、定電圧定電流発生回路
100は、ボルテージフォロワ140の演算増幅器OP
4の非反転入力端子に基準電圧Vrefとして定電圧を
与える。
ス変換を行い、一定の基準電圧REFを出力する。
非反転入力端子にはレーザダイオードから出射されるレ
ーザ光をモニタするためのモニタ用フォトダイオードの
出力電圧LDSが与えられる。演算増幅回路110は、
フォトダイオードの出力電圧LDSを可変抵抗R11お
よび抵抗R12の抵抗値により定まる利得で増幅し、増
幅されたモニタ用電圧LDS0を出力する。
S0と基準電圧REFとの差分を増幅し、増幅された差
分電圧APCを出力する。ボルテージフォロワ130は
インピーダンス変換を行い、差分電圧APCをスイッチ
SWおよび抵抗R15を介してレーザダイオード駆動電
圧LDDとして出力する。レーザダイオード駆動電圧L
DDはレーザダイオードに与えられる。
低くなると、レーザダイオード駆動電圧LDDが低くな
り、レーザダイオードを駆動するための駆動電流が大き
くなるように制御し、モニタ用電圧LDSが高くなる
と、レーザダイオード駆動電圧LDDが高くなり、レー
ザダイオードを駆動するための駆動電流が小さくなるよ
うに制御を行う。それにより、レーザダイオードから出
射されるレーザ光の光出力が一定に制御される。
図4の定電圧定電流発生回路が用いられているので、演
算増幅器OP4に電源電圧の変動、温度変化およびプロ
セス上のばらつきに依存しない一定の基準電圧Vref
を印加することができるとともに、演算増幅器OP1,
OP2,OP3,OP4に電源電圧の変動、温度変化お
よびプロセス上のばらつきに依存しない一定のバイアス
電流を供給することができる。
よびプロセス上のばらつきに依存せず、レーザダイオー
ドから出射されるレーザ光の光出力を一定に制御するこ
とが可能となる。
電圧発生回路の構成を示す回路図である。
電圧発生回路の構成を示す回路図である。
電圧定電流発生回路の構成を示す回路図である。
電圧定電流発生回路の構成を示す回路図である。
わない場合のトランジスタの電流−電圧特性および抵抗
の電流−電圧特性を示す図である。
った場合のトランジスタの電流−電圧特性および抵抗の
電流−電圧特性を示す図である。
路を用いたAPC回路の構成を示す回路図である。
路図である。
チャネルMOS電界効果トランジスタ 13,14,15,16,22,23,24,32,4
2,53,54,55nチャネルMOS電界効果トラン
ジスタ 18,18a,33,33a 抵抗 20 パワーアップ回路 30 電流電圧変換回路 40 電流コピー回路 50 演算増幅器
Claims (22)
- 【請求項1】 しきい値電圧Vtを有する第1の電界効
果トランジスタと、 第1の抵抗とを備え、 前記第1の電界効果トランジスタおよび前記第1の抵抗
は、前記第1の電界効果トランジスタが飽和領域で動作
するとともに前記第1の電界効果トランジスタのゲート
・ソース間電圧により前記第1の抵抗の両端にかかる電
圧が一義的に定まりかつ前記第1の電界効果トランジス
タに流れる電流および前記第1の抵抗に流れる電流が等
しいかまたは比例関係にあるように接続され、 前記第1の電界効果トランジスタのゲート・ソース間電
圧が(Vt+0.1)ボルト以上(Vt+0.4)ボル
ト以下の範囲内に設定されることを特徴とする定電流発
生回路。 - 【請求項2】 前記第1の電界効果トランジスタおよび
前記第1の抵抗に互いに等しいかまたは比例関係にある
電流を流す第1のカレントミラー回路をさらに備えるこ
とを特徴とする請求項1記載の定電流発生回路。 - 【請求項3】 第2の電界効果トランジスタをさらに備
え、前記第1のカレントミラー回路は第3および第4の
電界効果トランジスタを含み、 前記第1の電界効果トランジスタのゲートが前記抵抗の
一端に電気的に接続され、前記第1の電界効果トランジ
スタのソースが前記抵抗の他端に電気的に接続され、前
記第1の電界効果トランジスタのドレインが前記第3の
電界効果トランジスタのドレインに電気的に接続され、 前記第2の電界効果トランジスタのゲートが前記第1の
電界効果トランジスタのドレインに電気的に接続され、
前記第2の電界効果トランジスタのソースが前記抵抗の
前記一端に電気的に接続され、前記第2の電界効果トラ
ンジスタのドレインが前記第4の電界効果トランジスタ
のドレインに電気的に接続され、 前記第3の電界効果トランジスタのソースが所定の電位
に電気的に接続され、前記第3の電界効果トランジスタ
のゲートが前記第4の電界効果トランジスタのゲートお
よびドレインに電気的に接続され、前記第4の電界効果
トランジスタのソースが前記所定の電位に電気的に接続
されることを特徴とする請求項2記載の定電流発生回
路。 - 【請求項4】 前記第1、第2、第3および第4の電界
効果トランジスタは金属酸化物半導体電界効果トランジ
スタであることを特徴とする請求項3記載の定電流発生
回路。 - 【請求項5】 前記第1の電界効果トランジスタのドレ
インを所定の電位に保つ電位保持手段をさらに備えるこ
とを特徴とする請求項3または4記載の定電流発生回
路。 - 【請求項6】 前記第1の抵抗の抵抗値が少なくとも製
造時に調整可能であることを特徴とする請求項1〜5の
いずれかに記載の定電流発生回路。 - 【請求項7】 前記第1の抵抗は多結晶シリコンにより
構成されることを特徴とする請求項1〜6のいずれかに
記載の定電流発生回路。 - 【請求項8】 第1の温度時に前記第1の抵抗の両端に
かかる電圧と前記第1の温度時と異なる第2の温度時に
前記第1の抵抗にかかる電圧とが等しくなるように前記
第1の電界効果トランジスタのゲート長およびゲート幅
が設定されることを特徴とする請求項1〜7のいずれか
に記載の定電流発生回路。 - 【請求項9】 前記第1の抵抗は、複数の抵抗およびス
イッチを用いて構成され、前記複数の抵抗を前記スイッ
チにより切り換えることにより、プログラマブル機能を
有することを特徴とする請求項1〜8のいずれかに記載
の定電流発生回路。 - 【請求項10】 定電流発生回路と、 前記定電流発生回路に流れる電流を電圧に変換する電流
電圧変換回路とを備え、 前記定電流発生回路は、 しきい値電圧Vtを有する第1の電界効果トランジスタ
と、 第1の抵抗とを備え、 前記第1の電界効果トランジスタおよび前記第1の抵抗
は、前記第1の電界効果トランジスタが飽和領域で動作
するとともに前記第1の電界効果トランジスタのゲート
・ソース間電圧により前記第1の抵抗の両端にかかる電
圧が一義的に定まりかつ前記第1の電界効果トランジス
タに流れる電流および前記第1の抵抗に流れる電流が等
しいかまたは比例関係にあるように接続され、 前記第1の電界効果トランジスタのゲート・ソース間電
圧が(Vt+0.1)ボルト以上(Vt+0.4)ボル
ト以下の範囲内に設定され、 前記電流電圧変換回路は、 前記定電流発生回路の前記第1の抵抗と同じ材料により
構成される第2の抵抗と、 前記定電流発生回路の前記第1の抵抗に流れる電流と等
しいかまたは比例関係にある電流を前記第2の抵抗に流
す第2のカレントミラー回路とを含むことを特徴とする
定電圧発生回路。 - 【請求項11】 前記第2の抵抗の抵抗値が少なくとも
製造時に調整可能であることを特徴とする請求項10記
載の定電圧発生回路。 - 【請求項12】 前記定電流発生回路は、前記第1の電
界効果トランジスタおよび前記第1の抵抗に互いに等し
いかまたは比例関係にある電流を流す第1のカレントミ
ラー回路をさらに備えることを特徴とする請求項10ま
たは11記載の定電圧発生回路。 - 【請求項13】 前記定電流発生回路は、第2の電界効
果トランジスタをさらに備え、前記第1のカレントミラ
ー回路は第3および第4の電界効果トランジスタを含
み、 前記第1の電界効果トランジスタのゲートが前記抵抗の
一端に電気的に接続され、前記第1の電界効果トランジ
スタのソースが前記抵抗の他端に電気的に接続され、前
記第1の電界効果トランジスタのドレインが前記第3の
電界効果トランジスタのドレインに電気的に接続され、 前記第2の電界効果トランジスタのゲートが前記第1の
電界効果トランジスタのドレインに電気的に接続され、
前記第2の電界効果トランジスタのソースが前記抵抗の
前記一端に電気的に接続され、前記第2の電界効果トラ
ンジスタのドレインが前記第4の電界効果トランジスタ
のドレインに電気的に接続され、 前記第3の電界効果トランジスタのソースが所定の電位
に電気的に接続され、前記第3の電界効果トランジスタ
のゲートが前記第4の電界効果トランジスタのゲートお
よびドレインに電気的に接続され、前記第4の電界効果
トランジスタのソースが前記所定の電位に電気的に接続
されることを特徴とする請求項10〜12のいずれかに
記載の定電圧発生回路。 - 【請求項14】 前記第1、第2、第3および第4の電
界効果トランジスタは金属酸化物半導体電界効果トラン
ジスタであることを特徴とする請求項13記載の定電圧
発生回路。 - 【請求項15】 前記定電流発生回路は、前記第1の電
界効果トランジスタのドレインを所定の電位に保つ電位
保持手段をさらに備えることを特徴とする請求項10〜
14のいずれかに記載の定電圧発生回路。 - 【請求項16】 前記第1の抵抗の抵抗値が少なくとも
製造時に調整可能であることを特徴とする請求項10〜
15のいずれかに記載の定電圧発生回路。 - 【請求項17】 前記第1の抵抗は多結晶シリコンによ
り構成されることを特徴とする請求項10〜16のいず
れかに記載の定電圧発生回路。 - 【請求項18】 第1の温度時に前記第1の抵抗の両端
にかかる電圧と前記第1の温度時と異なる第2の温度時
に前記第1の抵抗にかかる電圧とが等しくなるように前
記第1の電界効果トランジスタのゲート長およびゲート
幅が設定されることを特徴とする請求項10〜17のい
ずれかに記載の定電圧発生回路。 - 【請求項19】 前記第2の抵抗は、複数の抵抗および
スイッチを用いて構成され、前記の複数の抵抗を前記ス
イッチにより切り換えることにより、プログラマブル機
能を有することを特徴とする請求項10〜18のいずれ
かに記載の定電流発生回路。 - 【請求項20】 前記第1の抵抗は、複数の抵抗および
スイッチを用いて構成され、前記複数の抵抗を前記スイ
ッチにより切り換えることにより、プログラマブル機能
を有することを特徴とする請求項10〜19のいずれか
に記載の定電流発生回路。 - 【請求項21】 定電圧発生回路を備え、 前記定電圧発生回路は、 定電流発生回路と、 前記定電流発生回路に流れる電流を電圧に変換する電流
電圧変換回路とを含み、 前記定電流発生回路は、 しきい値電圧Vtを有する第1の電界効果トランジスタ
と第1の抵抗とを備え、 前記第1の電界効果トランジスタおよび前記第1の抵抗
は、前記第1の電界効果トランジスタが飽和領域で動作
するとともに前記第1の電界効果トランジスタのゲート
・ソース間電圧により前記第1の抵抗の両端にかかる電
圧が一義的に定まりかつ前記第1の電界効果トランジス
タに流れる電流および前記第1の抵抗に流れる電流が等
しいかまたは比例関係にあるように接続され、 前記第1の電界効果トランジスタのゲート・ソース間電
圧が(Vt+0.1)ボルト以上(Vt+0.4)ボル
ト以下の範囲内に設定され、 前記電流電圧変換回路は、 前記定電流発生回路の前記第1の抵抗と同じ材料により
構成される第2の抵抗と、 前記定電流発生回路の前記第1の抵抗に流れる電流と等
しいかまたは比例関係にある電流を前記第2の抵抗に流
す第2のカレントミラー回路とを含み、 前記定電圧電流発生回路は、 前記定電圧発生回路の前記定電流発生回路の前記第1の
抵抗に流れる電流と等しいかまたは比例関係にある電流
を発生する第3のカレントミラー回路をさらに備えるこ
とを特徴とする定電圧電流発生回路。 - 【請求項22】 複数の演算増幅器と、 前記複数の演算増幅器のうち少なくとも1つの演算増幅
器の入力端子に基準電圧として一定の電圧を印加すると
ともにバイアス電流として一定の電流を供給する定電圧
定電流発生回路とを備え、 前記定電圧定電流発生回路は、 定電圧発生回路を備え、 前記定電圧発生回路は、 定電流発生回路と、 前記定電流発生回路に流れる電流を電圧に変換する電流
電圧変換回路とを備え、 前記定電流発生回路は、 しきい値電圧Vtを有する第1の電界効果トランジスタ
と、 第1の抵抗とを備え、 前記第1の電界効果トランジスタおよび前記第1の抵抗
は、前記第1の電界効果トランジスタが飽和領域で動作
するとともに前記第1の電界効果トランジスタのゲート
・ソース間電圧により前記第1の抵抗の両端にかかる電
圧が一義的に定まりかつ前記第1の電界効果トランジス
タに流れる電流および前記第1の抵抗に流れる電流が等
しいかまたは比例関係にあるように接続され、 前記第1の電界効果トランジスタのゲート・ソース間電
圧が(Vt+0.1)ボルト以上(Vt+0.4)ボル
ト以下の範囲内に設定され、 前記電流電圧変換回路は、 前記定電流発生回路の前記第1の抵抗と同じ材料により
構成される第2の抵抗と、 前記定電流発生回路の前記第1の抵抗に流れる電流と等
しいかまたは比例関係にある電流を前記第2の抵抗に流
す第2のカレントミラー回路とを含み、 前記定電圧定電流発生回路は、 前記定電圧発生回路の前記定電流発生回路の前記第1の
抵抗に流れる電流と等しいかまたは比例関係にある電流
を発生する第3のカレントミラー回路をさらに備えるこ
とを特徴とする増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001236123A JP3619793B2 (ja) | 2000-08-10 | 2001-08-03 | 定電流発生回路、定電圧発生回路、定電圧定電流発生回路および増幅回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000243473 | 2000-08-10 | ||
JP2000-243473 | 2000-08-10 | ||
JP2001236123A JP3619793B2 (ja) | 2000-08-10 | 2001-08-03 | 定電流発生回路、定電圧発生回路、定電圧定電流発生回路および増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002132360A true JP2002132360A (ja) | 2002-05-10 |
JP3619793B2 JP3619793B2 (ja) | 2005-02-16 |
Family
ID=26597778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001236123A Expired - Fee Related JP3619793B2 (ja) | 2000-08-10 | 2001-08-03 | 定電流発生回路、定電圧発生回路、定電圧定電流発生回路および増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3619793B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005275701A (ja) * | 2004-03-24 | 2005-10-06 | Denso Corp | 定電流回路 |
JP2008235974A (ja) * | 2007-03-16 | 2008-10-02 | Yamaha Corp | 定電流制御回路および該回路を備えた半導体集積回路 |
-
2001
- 2001-08-03 JP JP2001236123A patent/JP3619793B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005275701A (ja) * | 2004-03-24 | 2005-10-06 | Denso Corp | 定電流回路 |
JP2008235974A (ja) * | 2007-03-16 | 2008-10-02 | Yamaha Corp | 定電流制御回路および該回路を備えた半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP3619793B2 (ja) | 2005-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100399861B1 (ko) | 정전류 발생 회로, 정전압 발생 회로, 정전압 정전류 발생회로 및 증폭 회로 | |
US6998902B2 (en) | Bandgap reference voltage circuit | |
KR100393226B1 (ko) | 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로 | |
US5124632A (en) | Low-voltage precision current generator | |
JP3334548B2 (ja) | 定電流駆動回路 | |
JP3185698B2 (ja) | 基準電圧発生回路 | |
TW202024839A (zh) | 用於低壓降調節器之適應性閘極偏壓場效電晶體 | |
KR101070031B1 (ko) | 기준 전류 발생 회로 | |
US6118266A (en) | Low voltage reference with power supply rejection ratio | |
JPH07249949A (ja) | バンドギャップ電圧発生器、およびその感度を低減する方法 | |
JP2008015925A (ja) | 基準電圧発生回路 | |
JP3953009B2 (ja) | トランスコンダクタンス調整回路 | |
JP2009087293A (ja) | 安定化電源回路 | |
JP2002237731A (ja) | 電圧制御型カレントソース回路及び電流制御方法 | |
US6965270B1 (en) | Regulated cascode amplifier with controlled saturation | |
US7385437B2 (en) | Digitally tunable high-current current reference with high PSRR | |
US6486646B2 (en) | Apparatus for generating constant reference voltage signal regardless of temperature change | |
US5510750A (en) | Bias circuit for providing a stable output current | |
JP3619793B2 (ja) | 定電流発生回路、定電圧発生回路、定電圧定電流発生回路および増幅回路 | |
JP2010108419A (ja) | 基準電圧発生回路およびそれを用いたレギュレータ | |
JP2004180007A (ja) | カレントミラー回路及びカレントミラー回路を使用した半導体レーザ駆動回路 | |
JPH10112614A (ja) | バイアス電流供給方法およびその回路 | |
JP4332522B2 (ja) | 差動増幅回路 | |
JP4104854B2 (ja) | 半導体集積回路 | |
JP2001175343A (ja) | カレントミラー回路及びその電流調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |