JP2004274316A - 電力増幅器 - Google Patents
電力増幅器 Download PDFInfo
- Publication number
- JP2004274316A JP2004274316A JP2003061307A JP2003061307A JP2004274316A JP 2004274316 A JP2004274316 A JP 2004274316A JP 2003061307 A JP2003061307 A JP 2003061307A JP 2003061307 A JP2003061307 A JP 2003061307A JP 2004274316 A JP2004274316 A JP 2004274316A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- voltage
- drain
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】入力電力信号をＢ級またはＡＢ級アンプにより増幅させる場合、ＦＥＴの動作点にゲート電圧を設定するための調整を作業者が行わなくても、ゲート電圧を動作点に設定可能な電力増幅器を提供する。
【解決手段】ゲート端子４に入力される入力電力信号を増幅してドレイン端子５から出力する第１の電界効果型トランジスタ１と、ドレイン端子５に供給する第１のドレイン電流を所定の値に維持するとともに、ゲート端子４に所定の電圧を印加するバイアス設定回路８と、入力電力信号の大きさに対応した電圧信号を出力端子から外部に送出する検波回路１０と、検波回路１０から受信した電圧信号に対応する第２のドレイン電流をドレイン端子５に供給する電流供給回路９とを有する構成である。
【選択図】 図１
【解決手段】ゲート端子４に入力される入力電力信号を増幅してドレイン端子５から出力する第１の電界効果型トランジスタ１と、ドレイン端子５に供給する第１のドレイン電流を所定の値に維持するとともに、ゲート端子４に所定の電圧を印加するバイアス設定回路８と、入力電力信号の大きさに対応した電圧信号を出力端子から外部に送出する検波回路１０と、検波回路１０から受信した電圧信号に対応する第２のドレイン電流をドレイン端子５に供給する電流供給回路９とを有する構成である。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、入力される信号を増幅して出力する電力増幅器に関する。
【０００２】
【従来の技術】
現在、通信機器をはじめとして様々な分野において、電界効果型トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いた高周波電力増幅器が使用されている。
【０００３】
図１０は、従来の電力増幅器の一構成例を示す回路図である。
【０００４】
図１０に示すように、電力増幅器は、入力電力信号として高周波の無線周波数（ＲＦ）信号が入力されるＲＦ入力端子２がゲート端子４に接続され、ＲＦ出力端子３およびプラス電圧電源７がドレイン端子５に並列に接続されたパワーＦＥＴ１００を有する構成である。また、ゲート端子４には、可変抵抗器３０を用いた分圧回路を介してマイナス電圧電源６が接続されている。パワーＦＥＴ１００は、ゲート端子４に印加される電圧であるゲート電圧Ｖｇによりドレイン端子５に流れ込む電流を制御する。
【０００５】
Ａ級アンプおよびＢ級アンプ等のどの増幅に用いるか、パワーＦＥＴ１００の使い方や、パワーＦＥＴ１００の種類に応じて、所定のドレイン電流がドレイン端子５に流れ込むようにゲート電圧を設定しなければならない。そのため、電力増幅器の製造過程で、作業者がドレイン電流をモニタしながら、ゲート電圧がパワーＦＥＴ１００の動作点になるように可変抵抗器３０を調整する。
【０００６】
図１１は、図１０に示すパワーＦＥＴ１００をＢ級アンプとして動作させた場合の入力電力Ｐｉｎとドレイン電流Ｉｄの関係を示すグラフである。作業者により上述の分圧回路の可変抵抗器３０が調整され、パワーＦＥＴ１００の動作点がピンチオフ電圧になるように設定されている。そのため、図１１に示すように、入力電力Ｐｉｎの値に対応してドレイン電流Ｉｄが線形に増加する関係が得られる。
【０００７】
また、上述のような分圧回路に代えて、パワーＦＥＴ１００の動作点が所定のゲート電圧になるようにするためのバイアス設定回路を設けるようにしてもよい（例えば、特許文献１参照）。この場合には、作業者による可変抵抗器調整の手間が省ける。
【０００８】
【特許文献１】
特開平３−２５２２１０号公報
【０００９】
【発明が解決しようとする課題】
上述のバイアス設定回路は、Ａ級アンプのように、ドレイン電流の平均値が入力される信号の大小に無関係に一定である場合にしか使うことができない。特に、大電力増幅器の分野では、Ｂ級またはＡＢ級アンプとしてパワーＦＥＴが実際に用いられ、入力されるＲＦ信号の電力によってドレイン電流が変動する場合が多くを占める。このため、上述のバイアス設定回路を使用できず、増幅器毎に可変抵抗器を調整するための手間がかかっていた。
【００１０】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、入力電力信号をＢ級またはＡＢ級アンプにより増幅させる場合、ＦＥＴの動作点にゲート電圧を設定するための調整を作業者が行わなくても、ゲート電圧を動作点に設定可能な電力増幅器を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するための本発明の電力増幅器は、ゲート端子に入力される入力電力信号を増幅してドレイン端子から出力する第１の電界効果型トランジスタと、
前記ドレイン端子に供給する第１のドレイン電流を所定の値に維持するとともに、前記ゲート端子に所定の電圧を印加するバイアス設定回路と、
前記入力電力信号の大きさに対応した電圧信号を出力端子から外部に送出する検波回路と、
前記検波回路から受信した電圧信号に対応する第２のドレイン電流を前記ドレイン端子に供給する電流供給回路と、
を有する構成である。
【００１２】
また、上記本発明の電力増幅器において、前記バイアス設定回路は、
前記ゲート端子に所定の電圧を印加するための、前記ゲート端子からゲート電圧電源に直列に接続された第１の抵抗および第２の抵抗と、
前記第１の抵抗および第２の抵抗の接続点にコレクタ端子が接続されたバイポーラトランジスタと、
一方の端子が前記バイポーラトランジスタのエミッタ端子に接続され、他方の端子がドレイン電圧電源に接続された、前記第１のドレイン電流を検出するための第３の抵抗と、
前記バイポーラトランジスタのベース端子に所定の電圧を印加するための、前記ドレイン電圧電源から接地電位に直列に接続された第４の抵抗および第５の抵抗と、
を有することとしてもよい。
【００１３】
また、上記本発明の電力増幅器において、前記検波回路は、
前記入力電力信号を分岐するカプラと、
分岐された前記入力電力信号の大きさに対応した電圧信号に変換して前記電流供給回路に送出する検波器と、
を有することとしてもよい。
【００１４】
また、上記本発明の電力増幅器において、前記電流供給回路は、
前記検波回路から受信する電圧信号に対応して２次関数の逆関数の関係に変化する変換信号にして出力端子から送出する変換回路と、
ゲート端子が前記変換回路の出力端子に接続され、ソース端子がドレイン電圧電源に接続され、前記第１の電界効果型トランジスタのドレイン端子に前記第２のドレイン電流を供給する第２の電界効果型トランジスタと、
を有することとしてもよい。
【００１５】
また、上記本発明の電力増幅器において、前記変換回路は、
前記検波回路の出力端子から接地電位に直列に接続された第６の抵抗および第７の抵抗と、
前記第６の抵抗および第７の抵抗の接続点に反転入力端子が接続され、出力端子が前記第２の電界効果型トランジスタのゲート端子に接続され、前記検波回路から受け取る電圧信号を増幅するための第１のオペアンプと、
ゲート端子が前記第１のオペアンプの出力端子に接続され、ソース端子が接地電位に接続された第３の電界効果型トランジスタと、
一方の端子が前記検波回路の出力端子に接続され、他方の端子が前記第１のオペアンプの非反転入力端子および前記第３の電界効果型トランジスタのドレイン端子に並列に接続され、前記第６の抵抗と抵抗値が等しい第８の抵抗と、
を有することとしてもよい。
【００１６】
さらに、上記本発明の電力増幅器において、前記第１のオペアンプと前記第２の電界効果型トランジスタ間に、前記変換信号を安定化するための第２のオペアンプを有することとしてもよい。
【００１７】
（作用）
本発明では、第１の電界効果型トランジスタのゲート端子に所定の電圧を印加することで、動作点が一定になり、高周波信号が入力されないときには、第１のドレイン電流を供給することで、ドレイン電流が一定に保たれ、高周波信号が入力されると、高周波信号の電力に対応して第２のドレイン電流がドレイン端子に供給される。
【００１８】
また、本発明では、第１のドレイン電流を検出するための第３の抵抗を設けており、第３の抵抗を流れる電流が減少した場合、バイポーラトランジスタのコレクタ電流が増え、ゲート端子に印加される電圧が減少し、第１のドレイン電流を増やす方向に動作する。そのため、第１のドレイン電流が所定の値に維持される。
【００１９】
また、本発明では、検波回路にカプラと検波器を設けることにより、入力電力の大きさに対応した電圧信号が送出される。
【００２０】
また、本発明では、第２の電界効果型トランジスタはゲート端子に入力される変換信号に対して２次関数の関係で第２のドレイン電流を生成するため、第１の電界効果型トランジスタのドレイン端子に供給される第２のドレイン電流は電圧信号に対応して線形に比例した値になる。
【００２１】
さらに、本発明では、変換回路を設けることにより、電圧信号に対応して第８の抵抗に電流が流れ、その電流に対して２次関数の逆関数の関係に変化した変換信号が第１のオペアンプから第２の電界効果型トランジスタのゲート端子に送出される。
【００２２】
【発明の実施の形態】
本発明の電力増幅器は、ＦＥＴの動作点が一定になるようにゲート電圧を設定するとともに、ＲＦ信号が入力されないときにドレイン電流を一定に保つバイアス設定回路と、ＲＦ信号が入力されると、ＲＦ信号に対応してドレイン電流を供給する電流供給回路とを設けたことを特徴とする。
【００２３】
本発明の電力増幅器の構成について説明する。以下では、ＦＥＴは、ショットキ接合型であり、デプレションモードの静特性を有する。また、Ｂ級アンプに応用した場合とする。
【００２４】
図１は電力増幅器の一構成例を示すブロック図である。
【００２５】
本発明の電力増幅器は、ゲート端子４に印加されるゲート電圧Ｖｇによってドレイン端子５に流れ込むドレイン電流Ｉｄを制御する第１のＦＥＴ１を有し、ＲＦ入力端子２に入力されたＲＦ信号の電力を増幅し、ＲＦ出力端子３に出力する。
【００２６】
また、ＲＦ信号の入力がないときにドレイン電流が一定になるように、所定の電流値である第１のドレイン電流Ｉｄ１をドレイン端子５に供給するためのバイアス設定回路８と、ＲＦ信号の電力を検出して電力値に対応する電圧信号を送出する検波回路１０と、検波回路１０から受信した電圧信号に対応するドレイン電流となる第２のドレイン電流Ｉｄ２をドレイン端子５に供給する電流供給回路９とを有する構成である。
【００２７】
バイアス設定回路８は、第１のドレイン電流Ｉｄ１の値を検出し、Ｉｄ１をゲート電圧Ｖｇにフィードバックすることで、Ｉｄ１を所定の値に維持するとともに、第１のＦＥＴ１の動作点が所定の電圧になるように設定する。
【００２８】
上述の各構成について詳細に説明する。
【００２９】
図２は電力増幅器の一構成例を示す回路図である。
【００３０】
図２に示すように、電力増幅器は、ＲＦ信号のＤＣ（直流）成分を除去するための、ＲＦ入力端子２に直列に接続されたコンデンサ１１およびＲＦ出力端子３に直列に接続されたコンデンサ１２と、ゲート端子４にバイアス設定回路８を介してゲート電圧Ｖｇを印加するゲート電圧電源としてマイナス電圧電源６と、ドレイン端子５にドレイン電流Ｉｄを供給するドレイン電圧電源としてプラス電圧電源７とを有する構成である。
【００３１】
バイアス設定回路８では、第１の抵抗１３および第２の抵抗１５がゲート端子４からマイナス電圧電源６に直列に接続されている。電流増幅トランジスタとして、ＰＮＰ型のバイポーラトランジスタ１４が設けられ、コレクタ端子が第１の抵抗１３と第２の抵抗１５間に接続されている。
【００３２】
また、Ｉｄ１を検出するために設けられた第３の抵抗１６は、一方の端子がバイポーラトランジスタ１４のエミッタ端子と第１のＦＥＴ１のドレイン端子５に並列に接続され、他方の端子がプラス電圧電源７に接続されている。バイポーラトランジスタ１４のベース端子に所定の電圧を印加するために、第４の抵抗１７および第５の抵抗２０がプラス電圧電源７から接地電位に直列に接続され、第４の抵抗１７と第５の抵抗２０の接続点にはバイポーラトランジスタ１４のベース端子が接続されている。
【００３３】
上述のように構成されるバイアス設定回路８は、第１のドレイン電流Ｉｄ１の変化値を第３の抵抗１６で検出し、その値を第１のＦＥＴ１のゲート端子４に印加するゲート電圧Ｖｇにフィードバックすることで、第１のドレイン電流Ｉｄ１を所定の値に保つ。例えば、第３の抵抗１６を流れる電流が減少した場合、バイポーラトランジスタ１４のコレクタ電流が増え、ゲート端子４に印加される電圧が減少し、第１のドレイン電流Ｉｄ１を増やす方向に動作することで、第１のドレイン電流Ｉｄ１が所定の値に戻る。
【００３４】
なお、本実施例では、第１のＦＥＴ１をＢ級アンプに応用しており、理想的には、第１のＦＥＴ１の動作点をピンチオフ電圧Ｖｐにしたい。この場合、第１のドレイン電流Ｉｄ１を０になるように設定すればよい。しかし、第３の抵抗１６に電流を全く流さないとすると、バイアス設定回路８が動作しなくなるため、極めて小さな電流Ｉｄｓｅｔを流すようにしている。このとき、第１のＦＥＴ１の動作点をピンチオフ電圧Ｖｐに近似できる。
【００３５】
検波回路１０では、ＲＦ入力端子２とコンデンサ１１間に設けられ、ＲＦ信号の入力電力Ｐｉｎを分岐するカプラ２５と、分岐された入力電力をカプラ２５から受け取るとその電力の大きさに対応した電圧信号Ｖｄｅｔに変換して電流供給回路９に送出する検波器２６とを有する。
【００３６】
検波回路１０は、カプラ２５によって分岐された電力を検波器２６を介して電圧信号に変換することで、入力電力Ｐｉｎに線形に比例する電圧信号Ｖｄｅｔを電流供給回路９に送出する。
【００３７】
図３は検波回路による入力電力Ｐｉｎと電圧信号Ｖｄｅｔの関係を示すグラフである。図３に示すように、入力電力Ｐｉｎに対して電圧信号Ｖｄｅｔが線形に変化している。
【００３８】
電流供給回路９は、検波回路１０からの電圧信号Ｖｄｅｔに対応して、第１のＦＥＴ１のドレイン端子５に第２のドレイン電流Ｉｄ２を供給するための第２のＦＥＴ１８が設けられている。第２のＦＥＴ１８は、ソース端子がプラス電圧電源７に接続され、ドレイン端子が第１のＦＥＴ１のドレイン端子５に接続されている。
【００３９】
上述したように、第１のドレイン電流Ｉｄ１は、極めて小さな電流Ｉｄｓｅｔであるため、ほぼ０である。そのため、Ｉｄ２≒Ｉｄと考えると、図１１に示したように、入力電力Ｐｉｎに対して第２のドレイン電流Ｉｄ２を線形に変化させる必要がある。
【００４０】
次に、第２のＦＥＴ１８の動作について説明する。
【００４１】
図４は第２のＦＥＴの動作を示すグラフである。
【００４２】
図４に示すように、第２のＦＥＴ１８は、ゲート端子に印加される電圧Ｖｃに対して、第２のドレイン電流Ｉｄ２を２次曲線的に増加させる。そのため、検波回路１０からの電圧信号Ｖｄｅｔを直接ゲート端子に印加しても、図１１に示した線形的な関係を得られない。電圧信号Ｖｄｅｔに対して第２のドレイン電流Ｉｄ２を線形的に変化させるために、検波回路１０と第２のＦＥＴ１８間に、次のような変換回路を設けている。
【００４３】
変換回路の構成について説明する。
【００４４】
図２に示すように、変換回路は、第３のＦＥＴ１９と、第１のオペアンプ２３および第２のオペアンプ２４と、第６の抵抗２１、第７の抵抗２２および第８の抵抗２７とを有する構成である。
【００４５】
第６の抵抗２１および第７の抵抗２２は、検波回路１０の出力端子から接地電位に直列に接続されている。第６の抵抗２１と第７の抵抗２２の接続点が第１のオペアンプ２３の反転入力端子（−端子）に接続されている。
【００４６】
第３のＦＥＴ１９は、ゲート端子が第１のオペアンプ２３の出力端子に接続され、ソース端子が接地電位に接続されている。
【００４７】
第８の抵抗２７は、一方の端子が検波回路１０の出力端子に接続され、他方の端子が第１のオペアンプ２３の非反転入力端子（＋端子）および第３のＦＥＴ１９のドレイン端子に並列に接続されている。
【００４８】
第１のオペアンプ２３の出力端子は２系統に分岐され、一方が第２のオペアンプ２４の＋端子に接続され、他方が第３のＦＥＴ１９のゲート端子に接続されている。第２のオペアンプ２４の出力端子は２系統に分岐され、一方が自身の−端子に接続され、他方が第２のＦＥＴ１８のゲート端子に接続されている。第２のオペアンプ２４は第１のオペアンプ２３から受け取る信号を安定化して第２のＦＥＴ１８に送出するためのバッファである。
【００４９】
第１のオペアンプ２３は、−端子と＋端子の電圧が等しくなるように動作するので、第６の抵抗２１と第８の抵抗２７の抵抗値が等しいとき、第６の抵抗２１を流れる電流の値Ｉｃ１と第８の抵抗２７を流れる電流の値Ｉｃ２は等しくなる。
【００５０】
図５は、検波回路１０から送出される電圧信号Ｖｄｅｔと、電流値Ｉｃ１およびＩｃ２との関係を示すグラフである。図５に示すように、電流値Ｉｃ１およびＩｃ２は、電圧信号Ｖｄｅｔに対して線形に比例した値になる。
【００５１】
次に、第３のＦＥＴ１９の動作について説明する。
【００５２】
図６は第３のＦＥＴのドレイン電流となるＩｃ２とゲート電圧Ｖｃとの関係を示すグラフである。図６に示すように、第３のＦＥＴ１９のゲート電圧Ｖｃは、電流値Ｉｃ２と２次関数の逆関数の関係にあり、バッファ用の第２のオペアンプ２４を介して、第２のＦＥＴ１８のゲート端子に入力される。ゲート電圧Ｖｃは、電圧信号Ｖｄｅｔに対応して２次関数の逆関数の関係に変化する変換信号となる。
【００５３】
次に、電流値Ｉｃ２と第２のドレイン電流Ｉｄ２の関係を説明する。
【００５４】
電流値Ｉｃ２と第２のドレイン電流Ｉｄ２の関係は、図４および図６に示したグラフから導き出せる。
【００５５】
図７は電流値Ｉｃ２と第２のドレイン電流Ｉｄ２の関係を示すグラフである。図４と図６に示した特性から２次関数の特性が打ち消され、図７に示すように、電流値Ｉｃ２と第２のドレイン電流Ｉｄ２は線形な比例関係となる。そして、図５に示したように、電流値Ｉｃ２は電圧信号Ｖｄｅｔに線形に比例するため、電圧信号Ｖｄｅｔと第２のドレイン電流Ｉｄ２は線形な比例関係になる。
【００５６】
上述のようして、電流供給回路９は、入力電力Ｐｉｎに対応して第２のドレイン電流Ｉｄ２を供給し、図１１に示した、第１のＦＥＴ１の特性と同様に、入力電力Ｐｉｎに対応してドレイン電流Ｉｄを線形に変化させることが可能となる。
【００５７】
次に、上述した構成の電力増幅器の動作手順を説明する。
【００５８】
図８は本発明の電力増幅器の動作手順について、各段階におけるパラメータの値を示す表である。この表には、段階を示すステップに対応して、マイナス電圧電源６およびプラス電圧電源７のＯＮ／ＯＦＦの状態と、ゲート電圧Ｖｇと、Ｉｄ１およびＩｄ２の値と、ＲＦ信号の大きさであるＰｉｎの値が記載されている。
【００５９】
図８に示すように、ステップ１の初期状態では、マイナス電圧電源６およびプラス電圧電源７はＯＦＦ状態であり、ＲＦ入力端子２にＲＦ信号は印加されていないため、Ｖｇ＝０、Ｉｄ１＝Ｉｄ２＝０である。
【００６０】
ステップ２で、マイナス電圧電源６をＯＮすると、第１のＦＥＴ１のゲート端子４には、マイナス電圧電源６の電圧―Ｖがそのまま印加され、Ｖｇ＝−Ｖとなる。
【００６１】
続いて、ステップ３で、プラス電圧電源７をＯＮすると、バイアス設定回路８が動作して、ＶｇとＩｄ１が変動し、最終的には、Ｖｇ＝Ｖｐ、Ｉｄ１＝Ｉｄｓｅｔになる。
【００６２】
ステップ４で、Ｐｉｎ＝ＰａのＲＦ信号をＲＦ入力端子２に印加すると、検波回路１０は、ＲＦ信号の電力の変化を検出して検波器２６を介して電圧信号Ｖｄｅｔとして電流供給回路９に送出する。電流供給回路９は、Ｖｄｅｔを受け取ると、Ｖｄｅｔの大きさに対応したＩｄ２＝Ｉａをドレイン端子５に供給する。なお、ＲＦ信号をＲＦ入力端子２に印加しても、ＶｇおよびＩｄ１は変動せず、Ｖｇ＝Ｖｐ、Ｉｄ１＝Ｉｄｓｅｔである。
【００６３】
図９は本発明の電力増幅器について、入力電力Ｐｉｎと第２のドレイン電流Ｉｄ２の関係を示すグラフである。図９に示すように、ＰｉｎとＩｄ２の関係は、Ｐｉｎに対してＩｄ２が線形に変化しており、図４に示した関係と同じになっている。
【００６４】
ステップ５で、ＰｉｎをＰａからＰｂに増やすと、図９に示すように、Ｉｄ２がＩａからＩｂに線形的に増加する。ここでも、Ｐｉｎの変化に対して、ＶｇおよびＩｄ１は変動せず、Ｖｇ＝Ｖｐ、Ｉｄ１＝Ｉｄｓｅｔである。
【００６５】
本発明では、上述したように、バイアス設定回路８、検波回路１０、および電流供給回路９を設けたことにより、ＲＦ信号を増幅するＦＥＴの動作点が一定になるようにゲート電圧を設定するとともに、ＲＦ信号が入力されない場合には、ドレイン電流を一定に保ち、ＲＦ信号が入力される場合には、ＲＦ信号の電力に対応してドレイン電流を供給する。
【００６６】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【００６７】
本発明では、ＲＦ信号を増幅するＦＥＴの動作点が一定になるようにゲート電圧を設定するとともに、ＲＦ信号が入力されない場合には、ドレイン電流を一定に保ち、ＲＦ信号が入力される場合には、ＲＦ信号の電力に対応してドレイン電流を供給する。そのため、Ｂ級およびＡＢ級のアンプとしてＦＥＴを用いる場合のように、供給するドレイン電流が大きく変動しても、ＲＦ信号の電力の大きさに対応して、ドレイン電流が供給される。
【００６８】
また、ゲート電圧をＦＥＴの動作点に設定するための、ゲート端子に接続された分圧回路の可変抵抗器を調整する手間が省ける。
【図面の簡単な説明】
【図１】本発明の電力増幅器の一構成例を示すブロック図である。
【図２】本発明の電力増幅器の一構成例を示す回路図である。
【図３】検波回路による入力電力Ｐｉｎと電圧信号Ｖｄｅｔの関係を示すグラフである。
【図４】第２のＦＥＴの動作を示すグラフである。
【図５】検波回路が送出する電圧信号Ｖｄｅｔと、電流値Ｉｃ１およびＩｃ２の関係を示すグラフである。
【図６】第３のＦＥＴのドレイン電流となるＩｃ２とゲート電圧Ｖｃとの関係を示すグラフである。
【図７】電流値Ｉｃ２と第２のドレイン電流Ｉｄ２の関係を示すグラフである。
【図８】本発明の電力増幅器の動作手順について、各段階におけるパラメータの値を示す表である。
【図９】本発明の電力増幅器についてのＰｉｎとＩｄ２の関係を示すグラフである。
【図１０】従来の電力増幅器の一構成例を示す回路図である。
【図１１】図１０に示すパワーＦＥＴをＢ級アンプとして動作させた場合の入力電力Ｐｉｎとドレイン電流Ｉｄの関係を示すグラフである。
【符号の説明】
１ 第１のＦＥＴ
２ ＲＦ入力端子
３ ＲＦ出力端子
４ ゲート端子
５ ドレイン端子
６ マイナス電圧電源
７ プラス電圧電源
８ バイアス設定回路
９ 電流供給回路
１０ 検波回路
１１、１２ コンデンサ
１３ 第１の抵抗
１４ バイポーラトランジスタ
１５ 第２の抵抗
１６ 第３の抵抗
１７ 第４の抵抗
１８ 第２のＦＥＴ
１９ 第３のＦＥＴ
２０ 第５の抵抗
２１ 第６の抵抗
２２ 第７の抵抗
２３ 第１のオペアンプ
２４ 第２のオペアンプ
２５ カプラ
２６ 検波器
２７ 第８の抵抗
３０ 可変抵抗器
１００ パワーＦＥＴ
【発明の属する技術分野】
本発明は、入力される信号を増幅して出力する電力増幅器に関する。
【０００２】
【従来の技術】
現在、通信機器をはじめとして様々な分野において、電界効果型トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いた高周波電力増幅器が使用されている。
【０００３】
図１０は、従来の電力増幅器の一構成例を示す回路図である。
【０００４】
図１０に示すように、電力増幅器は、入力電力信号として高周波の無線周波数（ＲＦ）信号が入力されるＲＦ入力端子２がゲート端子４に接続され、ＲＦ出力端子３およびプラス電圧電源７がドレイン端子５に並列に接続されたパワーＦＥＴ１００を有する構成である。また、ゲート端子４には、可変抵抗器３０を用いた分圧回路を介してマイナス電圧電源６が接続されている。パワーＦＥＴ１００は、ゲート端子４に印加される電圧であるゲート電圧Ｖｇによりドレイン端子５に流れ込む電流を制御する。
【０００５】
Ａ級アンプおよびＢ級アンプ等のどの増幅に用いるか、パワーＦＥＴ１００の使い方や、パワーＦＥＴ１００の種類に応じて、所定のドレイン電流がドレイン端子５に流れ込むようにゲート電圧を設定しなければならない。そのため、電力増幅器の製造過程で、作業者がドレイン電流をモニタしながら、ゲート電圧がパワーＦＥＴ１００の動作点になるように可変抵抗器３０を調整する。
【０００６】
図１１は、図１０に示すパワーＦＥＴ１００をＢ級アンプとして動作させた場合の入力電力Ｐｉｎとドレイン電流Ｉｄの関係を示すグラフである。作業者により上述の分圧回路の可変抵抗器３０が調整され、パワーＦＥＴ１００の動作点がピンチオフ電圧になるように設定されている。そのため、図１１に示すように、入力電力Ｐｉｎの値に対応してドレイン電流Ｉｄが線形に増加する関係が得られる。
【０００７】
また、上述のような分圧回路に代えて、パワーＦＥＴ１００の動作点が所定のゲート電圧になるようにするためのバイアス設定回路を設けるようにしてもよい（例えば、特許文献１参照）。この場合には、作業者による可変抵抗器調整の手間が省ける。
【０００８】
【特許文献１】
特開平３−２５２２１０号公報
【０００９】
【発明が解決しようとする課題】
上述のバイアス設定回路は、Ａ級アンプのように、ドレイン電流の平均値が入力される信号の大小に無関係に一定である場合にしか使うことができない。特に、大電力増幅器の分野では、Ｂ級またはＡＢ級アンプとしてパワーＦＥＴが実際に用いられ、入力されるＲＦ信号の電力によってドレイン電流が変動する場合が多くを占める。このため、上述のバイアス設定回路を使用できず、増幅器毎に可変抵抗器を調整するための手間がかかっていた。
【００１０】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、入力電力信号をＢ級またはＡＢ級アンプにより増幅させる場合、ＦＥＴの動作点にゲート電圧を設定するための調整を作業者が行わなくても、ゲート電圧を動作点に設定可能な電力増幅器を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するための本発明の電力増幅器は、ゲート端子に入力される入力電力信号を増幅してドレイン端子から出力する第１の電界効果型トランジスタと、
前記ドレイン端子に供給する第１のドレイン電流を所定の値に維持するとともに、前記ゲート端子に所定の電圧を印加するバイアス設定回路と、
前記入力電力信号の大きさに対応した電圧信号を出力端子から外部に送出する検波回路と、
前記検波回路から受信した電圧信号に対応する第２のドレイン電流を前記ドレイン端子に供給する電流供給回路と、
を有する構成である。
【００１２】
また、上記本発明の電力増幅器において、前記バイアス設定回路は、
前記ゲート端子に所定の電圧を印加するための、前記ゲート端子からゲート電圧電源に直列に接続された第１の抵抗および第２の抵抗と、
前記第１の抵抗および第２の抵抗の接続点にコレクタ端子が接続されたバイポーラトランジスタと、
一方の端子が前記バイポーラトランジスタのエミッタ端子に接続され、他方の端子がドレイン電圧電源に接続された、前記第１のドレイン電流を検出するための第３の抵抗と、
前記バイポーラトランジスタのベース端子に所定の電圧を印加するための、前記ドレイン電圧電源から接地電位に直列に接続された第４の抵抗および第５の抵抗と、
を有することとしてもよい。
【００１３】
また、上記本発明の電力増幅器において、前記検波回路は、
前記入力電力信号を分岐するカプラと、
分岐された前記入力電力信号の大きさに対応した電圧信号に変換して前記電流供給回路に送出する検波器と、
を有することとしてもよい。
【００１４】
また、上記本発明の電力増幅器において、前記電流供給回路は、
前記検波回路から受信する電圧信号に対応して２次関数の逆関数の関係に変化する変換信号にして出力端子から送出する変換回路と、
ゲート端子が前記変換回路の出力端子に接続され、ソース端子がドレイン電圧電源に接続され、前記第１の電界効果型トランジスタのドレイン端子に前記第２のドレイン電流を供給する第２の電界効果型トランジスタと、
を有することとしてもよい。
【００１５】
また、上記本発明の電力増幅器において、前記変換回路は、
前記検波回路の出力端子から接地電位に直列に接続された第６の抵抗および第７の抵抗と、
前記第６の抵抗および第７の抵抗の接続点に反転入力端子が接続され、出力端子が前記第２の電界効果型トランジスタのゲート端子に接続され、前記検波回路から受け取る電圧信号を増幅するための第１のオペアンプと、
ゲート端子が前記第１のオペアンプの出力端子に接続され、ソース端子が接地電位に接続された第３の電界効果型トランジスタと、
一方の端子が前記検波回路の出力端子に接続され、他方の端子が前記第１のオペアンプの非反転入力端子および前記第３の電界効果型トランジスタのドレイン端子に並列に接続され、前記第６の抵抗と抵抗値が等しい第８の抵抗と、
を有することとしてもよい。
【００１６】
さらに、上記本発明の電力増幅器において、前記第１のオペアンプと前記第２の電界効果型トランジスタ間に、前記変換信号を安定化するための第２のオペアンプを有することとしてもよい。
【００１７】
（作用）
本発明では、第１の電界効果型トランジスタのゲート端子に所定の電圧を印加することで、動作点が一定になり、高周波信号が入力されないときには、第１のドレイン電流を供給することで、ドレイン電流が一定に保たれ、高周波信号が入力されると、高周波信号の電力に対応して第２のドレイン電流がドレイン端子に供給される。
【００１８】
また、本発明では、第１のドレイン電流を検出するための第３の抵抗を設けており、第３の抵抗を流れる電流が減少した場合、バイポーラトランジスタのコレクタ電流が増え、ゲート端子に印加される電圧が減少し、第１のドレイン電流を増やす方向に動作する。そのため、第１のドレイン電流が所定の値に維持される。
【００１９】
また、本発明では、検波回路にカプラと検波器を設けることにより、入力電力の大きさに対応した電圧信号が送出される。
【００２０】
また、本発明では、第２の電界効果型トランジスタはゲート端子に入力される変換信号に対して２次関数の関係で第２のドレイン電流を生成するため、第１の電界効果型トランジスタのドレイン端子に供給される第２のドレイン電流は電圧信号に対応して線形に比例した値になる。
【００２１】
さらに、本発明では、変換回路を設けることにより、電圧信号に対応して第８の抵抗に電流が流れ、その電流に対して２次関数の逆関数の関係に変化した変換信号が第１のオペアンプから第２の電界効果型トランジスタのゲート端子に送出される。
【００２２】
【発明の実施の形態】
本発明の電力増幅器は、ＦＥＴの動作点が一定になるようにゲート電圧を設定するとともに、ＲＦ信号が入力されないときにドレイン電流を一定に保つバイアス設定回路と、ＲＦ信号が入力されると、ＲＦ信号に対応してドレイン電流を供給する電流供給回路とを設けたことを特徴とする。
【００２３】
本発明の電力増幅器の構成について説明する。以下では、ＦＥＴは、ショットキ接合型であり、デプレションモードの静特性を有する。また、Ｂ級アンプに応用した場合とする。
【００２４】
図１は電力増幅器の一構成例を示すブロック図である。
【００２５】
本発明の電力増幅器は、ゲート端子４に印加されるゲート電圧Ｖｇによってドレイン端子５に流れ込むドレイン電流Ｉｄを制御する第１のＦＥＴ１を有し、ＲＦ入力端子２に入力されたＲＦ信号の電力を増幅し、ＲＦ出力端子３に出力する。
【００２６】
また、ＲＦ信号の入力がないときにドレイン電流が一定になるように、所定の電流値である第１のドレイン電流Ｉｄ１をドレイン端子５に供給するためのバイアス設定回路８と、ＲＦ信号の電力を検出して電力値に対応する電圧信号を送出する検波回路１０と、検波回路１０から受信した電圧信号に対応するドレイン電流となる第２のドレイン電流Ｉｄ２をドレイン端子５に供給する電流供給回路９とを有する構成である。
【００２７】
バイアス設定回路８は、第１のドレイン電流Ｉｄ１の値を検出し、Ｉｄ１をゲート電圧Ｖｇにフィードバックすることで、Ｉｄ１を所定の値に維持するとともに、第１のＦＥＴ１の動作点が所定の電圧になるように設定する。
【００２８】
上述の各構成について詳細に説明する。
【００２９】
図２は電力増幅器の一構成例を示す回路図である。
【００３０】
図２に示すように、電力増幅器は、ＲＦ信号のＤＣ（直流）成分を除去するための、ＲＦ入力端子２に直列に接続されたコンデンサ１１およびＲＦ出力端子３に直列に接続されたコンデンサ１２と、ゲート端子４にバイアス設定回路８を介してゲート電圧Ｖｇを印加するゲート電圧電源としてマイナス電圧電源６と、ドレイン端子５にドレイン電流Ｉｄを供給するドレイン電圧電源としてプラス電圧電源７とを有する構成である。
【００３１】
バイアス設定回路８では、第１の抵抗１３および第２の抵抗１５がゲート端子４からマイナス電圧電源６に直列に接続されている。電流増幅トランジスタとして、ＰＮＰ型のバイポーラトランジスタ１４が設けられ、コレクタ端子が第１の抵抗１３と第２の抵抗１５間に接続されている。
【００３２】
また、Ｉｄ１を検出するために設けられた第３の抵抗１６は、一方の端子がバイポーラトランジスタ１４のエミッタ端子と第１のＦＥＴ１のドレイン端子５に並列に接続され、他方の端子がプラス電圧電源７に接続されている。バイポーラトランジスタ１４のベース端子に所定の電圧を印加するために、第４の抵抗１７および第５の抵抗２０がプラス電圧電源７から接地電位に直列に接続され、第４の抵抗１７と第５の抵抗２０の接続点にはバイポーラトランジスタ１４のベース端子が接続されている。
【００３３】
上述のように構成されるバイアス設定回路８は、第１のドレイン電流Ｉｄ１の変化値を第３の抵抗１６で検出し、その値を第１のＦＥＴ１のゲート端子４に印加するゲート電圧Ｖｇにフィードバックすることで、第１のドレイン電流Ｉｄ１を所定の値に保つ。例えば、第３の抵抗１６を流れる電流が減少した場合、バイポーラトランジスタ１４のコレクタ電流が増え、ゲート端子４に印加される電圧が減少し、第１のドレイン電流Ｉｄ１を増やす方向に動作することで、第１のドレイン電流Ｉｄ１が所定の値に戻る。
【００３４】
なお、本実施例では、第１のＦＥＴ１をＢ級アンプに応用しており、理想的には、第１のＦＥＴ１の動作点をピンチオフ電圧Ｖｐにしたい。この場合、第１のドレイン電流Ｉｄ１を０になるように設定すればよい。しかし、第３の抵抗１６に電流を全く流さないとすると、バイアス設定回路８が動作しなくなるため、極めて小さな電流Ｉｄｓｅｔを流すようにしている。このとき、第１のＦＥＴ１の動作点をピンチオフ電圧Ｖｐに近似できる。
【００３５】
検波回路１０では、ＲＦ入力端子２とコンデンサ１１間に設けられ、ＲＦ信号の入力電力Ｐｉｎを分岐するカプラ２５と、分岐された入力電力をカプラ２５から受け取るとその電力の大きさに対応した電圧信号Ｖｄｅｔに変換して電流供給回路９に送出する検波器２６とを有する。
【００３６】
検波回路１０は、カプラ２５によって分岐された電力を検波器２６を介して電圧信号に変換することで、入力電力Ｐｉｎに線形に比例する電圧信号Ｖｄｅｔを電流供給回路９に送出する。
【００３７】
図３は検波回路による入力電力Ｐｉｎと電圧信号Ｖｄｅｔの関係を示すグラフである。図３に示すように、入力電力Ｐｉｎに対して電圧信号Ｖｄｅｔが線形に変化している。
【００３８】
電流供給回路９は、検波回路１０からの電圧信号Ｖｄｅｔに対応して、第１のＦＥＴ１のドレイン端子５に第２のドレイン電流Ｉｄ２を供給するための第２のＦＥＴ１８が設けられている。第２のＦＥＴ１８は、ソース端子がプラス電圧電源７に接続され、ドレイン端子が第１のＦＥＴ１のドレイン端子５に接続されている。
【００３９】
上述したように、第１のドレイン電流Ｉｄ１は、極めて小さな電流Ｉｄｓｅｔであるため、ほぼ０である。そのため、Ｉｄ２≒Ｉｄと考えると、図１１に示したように、入力電力Ｐｉｎに対して第２のドレイン電流Ｉｄ２を線形に変化させる必要がある。
【００４０】
次に、第２のＦＥＴ１８の動作について説明する。
【００４１】
図４は第２のＦＥＴの動作を示すグラフである。
【００４２】
図４に示すように、第２のＦＥＴ１８は、ゲート端子に印加される電圧Ｖｃに対して、第２のドレイン電流Ｉｄ２を２次曲線的に増加させる。そのため、検波回路１０からの電圧信号Ｖｄｅｔを直接ゲート端子に印加しても、図１１に示した線形的な関係を得られない。電圧信号Ｖｄｅｔに対して第２のドレイン電流Ｉｄ２を線形的に変化させるために、検波回路１０と第２のＦＥＴ１８間に、次のような変換回路を設けている。
【００４３】
変換回路の構成について説明する。
【００４４】
図２に示すように、変換回路は、第３のＦＥＴ１９と、第１のオペアンプ２３および第２のオペアンプ２４と、第６の抵抗２１、第７の抵抗２２および第８の抵抗２７とを有する構成である。
【００４５】
第６の抵抗２１および第７の抵抗２２は、検波回路１０の出力端子から接地電位に直列に接続されている。第６の抵抗２１と第７の抵抗２２の接続点が第１のオペアンプ２３の反転入力端子（−端子）に接続されている。
【００４６】
第３のＦＥＴ１９は、ゲート端子が第１のオペアンプ２３の出力端子に接続され、ソース端子が接地電位に接続されている。
【００４７】
第８の抵抗２７は、一方の端子が検波回路１０の出力端子に接続され、他方の端子が第１のオペアンプ２３の非反転入力端子（＋端子）および第３のＦＥＴ１９のドレイン端子に並列に接続されている。
【００４８】
第１のオペアンプ２３の出力端子は２系統に分岐され、一方が第２のオペアンプ２４の＋端子に接続され、他方が第３のＦＥＴ１９のゲート端子に接続されている。第２のオペアンプ２４の出力端子は２系統に分岐され、一方が自身の−端子に接続され、他方が第２のＦＥＴ１８のゲート端子に接続されている。第２のオペアンプ２４は第１のオペアンプ２３から受け取る信号を安定化して第２のＦＥＴ１８に送出するためのバッファである。
【００４９】
第１のオペアンプ２３は、−端子と＋端子の電圧が等しくなるように動作するので、第６の抵抗２１と第８の抵抗２７の抵抗値が等しいとき、第６の抵抗２１を流れる電流の値Ｉｃ１と第８の抵抗２７を流れる電流の値Ｉｃ２は等しくなる。
【００５０】
図５は、検波回路１０から送出される電圧信号Ｖｄｅｔと、電流値Ｉｃ１およびＩｃ２との関係を示すグラフである。図５に示すように、電流値Ｉｃ１およびＩｃ２は、電圧信号Ｖｄｅｔに対して線形に比例した値になる。
【００５１】
次に、第３のＦＥＴ１９の動作について説明する。
【００５２】
図６は第３のＦＥＴのドレイン電流となるＩｃ２とゲート電圧Ｖｃとの関係を示すグラフである。図６に示すように、第３のＦＥＴ１９のゲート電圧Ｖｃは、電流値Ｉｃ２と２次関数の逆関数の関係にあり、バッファ用の第２のオペアンプ２４を介して、第２のＦＥＴ１８のゲート端子に入力される。ゲート電圧Ｖｃは、電圧信号Ｖｄｅｔに対応して２次関数の逆関数の関係に変化する変換信号となる。
【００５３】
次に、電流値Ｉｃ２と第２のドレイン電流Ｉｄ２の関係を説明する。
【００５４】
電流値Ｉｃ２と第２のドレイン電流Ｉｄ２の関係は、図４および図６に示したグラフから導き出せる。
【００５５】
図７は電流値Ｉｃ２と第２のドレイン電流Ｉｄ２の関係を示すグラフである。図４と図６に示した特性から２次関数の特性が打ち消され、図７に示すように、電流値Ｉｃ２と第２のドレイン電流Ｉｄ２は線形な比例関係となる。そして、図５に示したように、電流値Ｉｃ２は電圧信号Ｖｄｅｔに線形に比例するため、電圧信号Ｖｄｅｔと第２のドレイン電流Ｉｄ２は線形な比例関係になる。
【００５６】
上述のようして、電流供給回路９は、入力電力Ｐｉｎに対応して第２のドレイン電流Ｉｄ２を供給し、図１１に示した、第１のＦＥＴ１の特性と同様に、入力電力Ｐｉｎに対応してドレイン電流Ｉｄを線形に変化させることが可能となる。
【００５７】
次に、上述した構成の電力増幅器の動作手順を説明する。
【００５８】
図８は本発明の電力増幅器の動作手順について、各段階におけるパラメータの値を示す表である。この表には、段階を示すステップに対応して、マイナス電圧電源６およびプラス電圧電源７のＯＮ／ＯＦＦの状態と、ゲート電圧Ｖｇと、Ｉｄ１およびＩｄ２の値と、ＲＦ信号の大きさであるＰｉｎの値が記載されている。
【００５９】
図８に示すように、ステップ１の初期状態では、マイナス電圧電源６およびプラス電圧電源７はＯＦＦ状態であり、ＲＦ入力端子２にＲＦ信号は印加されていないため、Ｖｇ＝０、Ｉｄ１＝Ｉｄ２＝０である。
【００６０】
ステップ２で、マイナス電圧電源６をＯＮすると、第１のＦＥＴ１のゲート端子４には、マイナス電圧電源６の電圧―Ｖがそのまま印加され、Ｖｇ＝−Ｖとなる。
【００６１】
続いて、ステップ３で、プラス電圧電源７をＯＮすると、バイアス設定回路８が動作して、ＶｇとＩｄ１が変動し、最終的には、Ｖｇ＝Ｖｐ、Ｉｄ１＝Ｉｄｓｅｔになる。
【００６２】
ステップ４で、Ｐｉｎ＝ＰａのＲＦ信号をＲＦ入力端子２に印加すると、検波回路１０は、ＲＦ信号の電力の変化を検出して検波器２６を介して電圧信号Ｖｄｅｔとして電流供給回路９に送出する。電流供給回路９は、Ｖｄｅｔを受け取ると、Ｖｄｅｔの大きさに対応したＩｄ２＝Ｉａをドレイン端子５に供給する。なお、ＲＦ信号をＲＦ入力端子２に印加しても、ＶｇおよびＩｄ１は変動せず、Ｖｇ＝Ｖｐ、Ｉｄ１＝Ｉｄｓｅｔである。
【００６３】
図９は本発明の電力増幅器について、入力電力Ｐｉｎと第２のドレイン電流Ｉｄ２の関係を示すグラフである。図９に示すように、ＰｉｎとＩｄ２の関係は、Ｐｉｎに対してＩｄ２が線形に変化しており、図４に示した関係と同じになっている。
【００６４】
ステップ５で、ＰｉｎをＰａからＰｂに増やすと、図９に示すように、Ｉｄ２がＩａからＩｂに線形的に増加する。ここでも、Ｐｉｎの変化に対して、ＶｇおよびＩｄ１は変動せず、Ｖｇ＝Ｖｐ、Ｉｄ１＝Ｉｄｓｅｔである。
【００６５】
本発明では、上述したように、バイアス設定回路８、検波回路１０、および電流供給回路９を設けたことにより、ＲＦ信号を増幅するＦＥＴの動作点が一定になるようにゲート電圧を設定するとともに、ＲＦ信号が入力されない場合には、ドレイン電流を一定に保ち、ＲＦ信号が入力される場合には、ＲＦ信号の電力に対応してドレイン電流を供給する。
【００６６】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【００６７】
本発明では、ＲＦ信号を増幅するＦＥＴの動作点が一定になるようにゲート電圧を設定するとともに、ＲＦ信号が入力されない場合には、ドレイン電流を一定に保ち、ＲＦ信号が入力される場合には、ＲＦ信号の電力に対応してドレイン電流を供給する。そのため、Ｂ級およびＡＢ級のアンプとしてＦＥＴを用いる場合のように、供給するドレイン電流が大きく変動しても、ＲＦ信号の電力の大きさに対応して、ドレイン電流が供給される。
【００６８】
また、ゲート電圧をＦＥＴの動作点に設定するための、ゲート端子に接続された分圧回路の可変抵抗器を調整する手間が省ける。
【図面の簡単な説明】
【図１】本発明の電力増幅器の一構成例を示すブロック図である。
【図２】本発明の電力増幅器の一構成例を示す回路図である。
【図３】検波回路による入力電力Ｐｉｎと電圧信号Ｖｄｅｔの関係を示すグラフである。
【図４】第２のＦＥＴの動作を示すグラフである。
【図５】検波回路が送出する電圧信号Ｖｄｅｔと、電流値Ｉｃ１およびＩｃ２の関係を示すグラフである。
【図６】第３のＦＥＴのドレイン電流となるＩｃ２とゲート電圧Ｖｃとの関係を示すグラフである。
【図７】電流値Ｉｃ２と第２のドレイン電流Ｉｄ２の関係を示すグラフである。
【図８】本発明の電力増幅器の動作手順について、各段階におけるパラメータの値を示す表である。
【図９】本発明の電力増幅器についてのＰｉｎとＩｄ２の関係を示すグラフである。
【図１０】従来の電力増幅器の一構成例を示す回路図である。
【図１１】図１０に示すパワーＦＥＴをＢ級アンプとして動作させた場合の入力電力Ｐｉｎとドレイン電流Ｉｄの関係を示すグラフである。
【符号の説明】
１ 第１のＦＥＴ
２ ＲＦ入力端子
３ ＲＦ出力端子
４ ゲート端子
５ ドレイン端子
６ マイナス電圧電源
７ プラス電圧電源
８ バイアス設定回路
９ 電流供給回路
１０ 検波回路
１１、１２ コンデンサ
１３ 第１の抵抗
１４ バイポーラトランジスタ
１５ 第２の抵抗
１６ 第３の抵抗
１７ 第４の抵抗
１８ 第２のＦＥＴ
１９ 第３のＦＥＴ
２０ 第５の抵抗
２１ 第６の抵抗
２２ 第７の抵抗
２３ 第１のオペアンプ
２４ 第２のオペアンプ
２５ カプラ
２６ 検波器
２７ 第８の抵抗
３０ 可変抵抗器
１００ パワーＦＥＴ
Claims (6)
- ゲート端子に入力される入力電力信号を増幅してドレイン端子から出力する第１の電界効果型トランジスタと、
前記ドレイン端子に供給する第１のドレイン電流を所定の値に維持するとともに、前記ゲート端子に所定の電圧を印加するバイアス設定回路と、
前記入力電力信号の大きさに対応した電圧信号を出力端子から外部に送出する検波回路と、
前記検波回路から受信した電圧信号に対応する第２のドレイン電流を前記ドレイン端子に供給する電流供給回路と、
を有する電力増幅器。 - 前記バイアス設定回路は、
前記ゲート端子に所定の電圧を印加するための、前記ゲート端子からゲート電圧電源に直列に接続された第１の抵抗および第２の抵抗と、
前記第１の抵抗および第２の抵抗の接続点にコレクタ端子が接続されたバイポーラトランジスタと、
一方の端子が前記バイポーラトランジスタのエミッタ端子に接続され、他方の端子がドレイン電圧電源に接続された、前記第１のドレイン電流を検出するための第３の抵抗と、
前記バイポーラトランジスタのベース端子に所定の電圧を印加するための、前記ドレイン電圧電源から接地電位に直列に接続された第４の抵抗および第５の抵抗と、
を有する請求項１記載の電力増幅器。 - 前記検波回路は、
前記入力電力信号を分岐するカプラと、
分岐された前記入力電力信号の大きさに対応した電圧信号に変換して前記電流供給回路に送出する検波器と、
を有する請求項１または２記載の電力増幅器。 - 前記電流供給回路は、
前記検波回路から受信する電圧信号に対応して２次関数の逆関数の関係に変化する変換信号にして出力端子から送出する変換回路と、
ゲート端子が前記変換回路の出力端子に接続され、ソース端子がドレイン電圧電源に接続され、前記第１の電界効果型トランジスタのドレイン端子に前記第２のドレイン電流を供給する第２の電界効果型トランジスタと、
を有する請求項１乃至３のいずれか１項記載の電力増幅器。 - 前記変換回路は、
前記検波回路の出力端子から接地電位に直列に接続された第６の抵抗および第７の抵抗と、
前記第６の抵抗および第７の抵抗の接続点に反転入力端子が接続され、出力端子が前記第２の電界効果型トランジスタのゲート端子に接続され、前記検波回路から受け取る電圧信号を増幅するための第１のオペアンプと、
ゲート端子が前記第１のオペアンプの出力端子に接続され、ソース端子が接地電位に接続された第３の電界効果型トランジスタと、
一方の端子が前記検波回路の出力端子に接続され、他方の端子が前記第１のオペアンプの非反転入力端子および前記第３の電界効果型トランジスタのドレイン端子に並列に接続され、前記第６の抵抗と抵抗値が等しい第８の抵抗と、
を有する請求項４記載の電力増幅器。 - 前記第１のオペアンプと前記第２の電界効果型トランジスタ間に、前記変換信号を安定化するための第２のオペアンプを有する請求項５記載の電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003061307A JP2004274316A (ja) | 2003-03-07 | 2003-03-07 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003061307A JP2004274316A (ja) | 2003-03-07 | 2003-03-07 | 電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004274316A true JP2004274316A (ja) | 2004-09-30 |
Family
ID=33123561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003061307A Pending JP2004274316A (ja) | 2003-03-07 | 2003-03-07 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004274316A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2244378A2 (en) | 2009-04-20 | 2010-10-27 | Fujitsu Limited | Amplifying circuit, AC signal amplifying circuit and input bias adjusting method |
| CN110247633A (zh) * | 2018-03-09 | 2019-09-17 | 株式会社村田制作所 | 功率放大模块 |
-
2003
- 2003-03-07 JP JP2003061307A patent/JP2004274316A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2244378A2 (en) | 2009-04-20 | 2010-10-27 | Fujitsu Limited | Amplifying circuit, AC signal amplifying circuit and input bias adjusting method |
| US7948318B2 (en) | 2009-04-20 | 2011-05-24 | Fujitsu Limited | Amplifying circuit, AC signal amplifying circuit and input bias adjusting method |
| CN110247633A (zh) * | 2018-03-09 | 2019-09-17 | 株式会社村田制作所 | 功率放大模块 |
| CN110247633B (zh) * | 2018-03-09 | 2023-05-16 | 株式会社村田制作所 | 功率放大模块 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100937308B1 (ko) | 전력 증폭기 출력 전력의 정밀 제어를 위한 전력 제어 회로 | |
| EP1480332B1 (en) | Integratable, voltage-controlled rf power amplifier | |
| US6559722B1 (en) | Low bias current/temperature compensation current mirror for linear power amplifier | |
| JP3372438B2 (ja) | 効率を高くするためにアクティブ・バイアスを用いる線形電力増幅器とその方法 | |
| US7940125B2 (en) | Power amplifier, power amplifier circuit and power amplifying method | |
| JP2005502251A (ja) | Ｒｆ電力増幅器用のスイッチング電源 | |
| US20030048135A1 (en) | High-frequency amplifier | |
| US11085954B2 (en) | Control circuit, bias circuit, and control method | |
| JP3731358B2 (ja) | 高周波電力増幅回路 | |
| US9722546B2 (en) | Bias circuit for low quiescent current amplifier | |
| WO2018184462A1 (zh) | 一种功率控制电路及功率放大电路 | |
| US6424212B1 (en) | Power amplifiers | |
| US7782133B2 (en) | Power amplifier with output power control | |
| JP2720851B2 (ja) | 増幅器のバイアス電流制御回路 | |
| JP2004274316A (ja) | 電力増幅器 | |
| JP3403195B2 (ja) | 特にマイクロ波信号増幅用の衛星搭載ｍｅｓｆｅｔ電力増幅器およびその電源ユニット | |
| JP2008536445A (ja) | 電流共有増幅器を用いた信号増幅 | |
| US20020180521A1 (en) | Method and apparatus for improved power control of radio frequency power amplifiers | |
| US20190280659A1 (en) | Amplifier class ab output stage | |
| US6741133B2 (en) | High output amplifier for stable operation | |
| US8063513B2 (en) | Power source and method for controlling operational power | |
| JP2001036351A (ja) | 電力増幅装置 | |
| US6727760B2 (en) | Output power control system | |
| WO2015121891A1 (ja) | 増幅器 | |
| TWM637351U (zh) | 射頻輸出功率控制裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050301 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20050301 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060131 |