CN103329429A - 用于多级放大器的米勒补偿的装置和方法 - Google Patents

Abstract

一种放大器电路（300）包括具有第一输出节点（331）的第一放大器级（380）、具有第二输出节点（332）的第二放大器级（390）以及电耦接在所述第一和第二输出节点之间的补偿块（330）。所述补偿块具有电耦接到所述第一节点且可电连接到所述第二节点的补偿电容（342），且具有可电连接到所述补偿电容的阻抗（360）。所述补偿电容通过开关（357）电耦接到所述阻抗，使得当所述补偿电容与所述第二节点断开时，所述补偿电容可向由所述补偿电容和阻抗形成的并联支路贡献零点。

Description

用于多级放大器的米勒补偿的装置和方法

技术领域

本发明的实施方案涉及电子设备，并且在一个或多个实施方案中更具体地涉及放大器。

背景技术

某些电子设备使用放大器来处理信号，以传输到外部设备或进一步在设备内进行处理。这样的放大器接收输入信号，并产生比起输入信号具有增益的输出信号。在这样的放大器中，运算放大器（op-amp）和仪表放大器（in-amp）用于许多应用中。某些运算放大器和仪表放大器以多级配置实施来增强它的增益和/或性能。

在特征化运算放大器或仪表放大器的频率响应时，可使用增益带宽积（GBWP）。术语“增益带宽积”指的是放大器的开环增益和其-3dB开环带宽的乘积。

放大器的增益带宽积（GBWP）由放大器的传递函数的主导极点在频域中的位置来决定。术语“传递函数”指的是电子系统的输入和输出之间的关系就空间或时间频率而言的数学表达式。术语“主导极点”指的是频域中遮蔽其它极点的影响的极点。

在一些实例中，放大器的主导极点（F_DOM）可由放大器中补偿电容（C_COMP）和主导阻抗（R_DOM）来定义，如下文等式（1）所表达的。补偿电容通常是置于最高阻抗节点来频率补偿放大器的电容，但是也可放置在放大器中的其它节点中。

$F_{\mathrm{DOM}}=\frac{1}{2{\mathrm{\π}\·C}_{\mathrm{COMP}}{\·R}_{\mathrm{DOM}}}$                    等式（1）

然而，增益带宽积GBWP（或主导极点）不能随意增大。当放大器的GBWP的频率接近放大器频率响应中最低频率次要（或非主导）极点的频率时，放大器的稳定性会被降低。GBWP的最大可实现频率（GBWPMAX）可由最低频率非主导极点的位置限制，且可用下文等式（2）来表达，其中F_NONDOM是最低非主导极点的频率，且a是2到3的值。

${\mathrm{GBWP}}_{\mathrm{MAX}}{\≅F}_{\mathrm{NONDOM}}/a$                      等式（2）

运算放大器和仪表放大器通常用于具有特定噪声增益值G_CL的闭环或反馈配置的电子系统中。在这样的配置中，系统的实际GBWP是主导极点的频率、放大器的开环增益G_OL和噪声增益G_CL（假设频率响应中没有低于增益带宽积GBWP的附加的极点或零点）的函数。增益带宽积GBWP可用下文等式（3）来表达。

$\mathrm{GBWP}=\frac{F_{\mathrm{DOM}}{\·G}_{\mathrm{OL}}}{G_{\mathrm{CL}}}=\frac{G_{\mathrm{OL}}}{2\mathrm{\π}\·C_{\mathrm{COMP}}{\·R}_{\mathrm{DOM}}{\·G}_{\mathrm{CL}}}$               等式（3）

除非噪声增益的值在放大器的集成电路（IC）中是固定的，否则，通常可由用户例如通过选择外部增益设置组件的值、如果放大器的IC提供数字可控增益配置那么通过数字选择或诸如此类来调整。在最低噪声增益处，放大器的增益带宽积GBWP通常是最高的，且相位裕度（稳定性测量）通常最低。

通常，运算放大器和仪表放大器被提供有在比某一最小噪声增益G_{CL_MIN}大的一定范围内的噪声增益下的受保证的稳定性。如果补偿电容C_COMP的值是恒定且固定的（例如，当放大器IC具有单一补偿电容时），那么当噪声增益G_CL的值较高时，增益带宽积GBWP被降低远低于最大可实现量GBWP_MAX。

在一些放大器IC设计中，补偿电容可位于放大器IC外部，在这种状况下，终端用户可根据噪声增益G_CL的值来调整补偿电容C_COMP的值，以增大增益带宽积GBWP。然而，该解决方案增加了外部电容的附加成本并使得应用电路的设计变得复杂。

在可编程增益放大器（PGA）中，放大器IC可包括增益设置组件（例如，电阻器）和开关等，来选择预定增益值范围内的任何噪声增益值G_CL。通常，增益的选择可通过数字编程放大器IC来执行。

除了增益选择之外，放大器IC也可具有调整增益带宽积GBWP的能力。这可由一组可编程补偿电容来实现，使得补偿电容C_COMP的值可与噪声增益G_CL一起调整，以保持或接近最大可实现增益带宽积GBWP，即，GBWP_MAX。该电容组可包括任何数目的电容，且补偿电容C_COMP的总值的调整可由连接到电容组中每个电容的例如金属-氧化物-半导体场效应晶体管（MOSFET）的数控模拟开关来实现。

通常，运算放大器和仪表放大器具有较高的开环增益值例如约140dB到约180dB，以便实现较高的精度（例如，相对较低的非线性、相对较低的增益误差和/或相对较低的失真）。为了实现这样高的开环增益量，可使用多级（例如2级、3级或4级）放大器结构。在一些实例中，这样的放大器的第一级可包括增益增强型折叠式共源共栅或套筒式共源共栅拓扑。常常使用2级放大器结构，因为比起更高级结构（例如3级或4级结构），它可具有带宽/功率因数优势，在更高级结构中，每个附加的级包括附加的非主导极点并消耗附加的功率。

参看图1A，将描述包括常规2级放大器的电子系统。描绘的2级放大器1可形成运算放大器或仪表放大器的至少部分。

在所描绘的实施方案中，放大器1包括第一放大器级10、第二放大器级20、米勒补偿块30、第一级输入节点110、第一级输出节点131、第二级输入节点120和第二级输出节点132。第一放大器级10通过第一级输出节点131电耦接到米勒补偿块30。米勒补偿块30通过第二级输出节点132电耦接到第二放大器级20。

第一放大器级10在第一级输入节点110接收例如差分电压信号形式的输入信号Vin。第一放大器级10被配置成用第一增益放大输入信号Vin。在一些实施方案中，第一增益可能是固定增益。第一放大器级10通过第一级输出节点131输出经放大的信号。在一些实例中，第一放大器级10可包括共源共栅布置和增益增强或提升放大器，如将结合图3详细描述的。

第二放大器级20在第二级输入节点120接收来自第一放大器级10的第一级输出节点131的经放大的信号。在图1A，第二级输入节点120描绘为与第一级输出节点131隔开，但是被电短路至第一级输出节点13。第二放大器级20被配置成用第二增益进一步放大经放大的信号。第二增益可能是固定增益。在一些实施方案中，系统的增益可通过使用放大器1周围的反馈电路中可编程电阻器网络对噪声增益G_CL进行编程来调整。第二放大器级20通过第二级输出节点132输出进一步放大的信号作为输出信号V_out。

米勒补偿块30用以把主导极点引入放大器1的开环频率响应。在一个实例中，米勒补偿块30可包括补偿电容141，如图1B所示。在描绘的放大器电路中，电路中的最高阻抗节点可能是第一级输出节点131。在第一放大器级10具有共源共栅布置和增益增强型放大器的实例中，此节点处的阻抗值可能相对较高，例如，几十千兆欧姆。米勒补偿块30允许补偿电容C_COMP的值因第二放大器级20的增益的因数而降低。米勒补偿的另一效应是降低通常在第二放大器级20的输出把非主导极点的位置改变到更高频率（极点分裂）的放大器的输出阻抗。

然而，如果2级放大器1期望放大器带宽的数字编程，那么放大器1可具有图2A中描绘的常规米勒补偿块30A而不是图1B的米勒补偿块30。米勒补偿块30A包括在节点131、132之间通过开关143的一组附加或可选的补偿电容142。技术人员将理解，取决于电路的配置，电容/开关集的数目可变化很大。开关143可耦接在附加的补偿电容142的左终端和第一级输出节点131之间。开关143可例如使用MOSFET来实施。然而，在这种状况下，MOSFET中扩散和通道亚阈值泄漏所产生的漏电流（在较高温度下更明显）可显著减小第一级输出节点131处的阻抗，并因此显著减小开环增益值并引入偏移误差。

图2B描绘了可用以代替图1A的米勒补偿块30的替代性米勒补偿块30B的实例。米勒补偿块30B包括耦接在附加的补偿电容142的右终端和第二级输入节点120之间的开关144，如图2B所示。技术人员将理解，取决于电路的设计，电容/开关集的数目可变化很大。然而，当一个或多个开关144关闭时，未被选择的补偿电容142维持浮动。由于来自开关144的漏电流使未被选择的电容长期稳定放电到第一级输出节点131，故未被选择的补偿电容142可在输入偏移电压和放大器的瞬态响应中产生不期望的寄生的长期稳定成分。

发明内容

在本发明的一个实施方案中，一种装置包括：放大器电路的包括第一输出节点的第一放大器级；放大器电路的包括第二输出节点的第二放大器级；和放大器电路的电耦接在第一和第二输出节点之间的补偿块。所述补偿块包括：默认补偿电容，电耦接在第一和第二输出节点之间；可选补偿电容，所述可选补偿电容具有电耦接到第一输出节点的第一终端和通过第一开关可电连接到第二输出节点或通过第二开关可电连接到阻抗的第二终端。所述阻抗可向当通过第二开关连接可选补偿电容时形成的并联支路的频率响应贡献零点。

在另一实施方案中，一种装置包括：放大器电路的包括第一输出节点的第一放大器级；放大器电路的包括第二输出节点的第二放大器级；和放大器电路的电耦接在第一和第二输出节点之间的补偿块。所述补偿块包括：默认补偿电容，电耦接在第一和第二输出节点之间；可选补偿电容，所述可选补偿电容具有电耦接到第一输出节点的第一终端和通过第一开关可电连接到第二输出节点的第二终端；和自举电路，通过第二开关可电连接到可选补偿电容的第二终端。所述可选补偿电容被配置成在所述可选补偿电容与第二输出节点断开时电耦接到自举电路，使得与自举电路串联的可选补偿电容在其阻抗和频率的关系上具有零点。

在另一实施方案中，一种电子设备包括：放大信号来在第一输出节点产生第一经放大的信号的第一放大构件；放大第一经放大的信号来在第二输出节点产生第二经放大的信号的第二放大构件；电容耦接第一和第二输出节点的第一电容构件；选择性地电容耦接第一和第二输出节点的第二电容构件；和在包括第二电容构件的支路中提供阻抗的构件。在第一状态下，第二电容构件电容耦接第一和第二输出节点。在第二状态下，第二电容构件电容耦接第一输出节点和提供阻抗的构件。

在又一实施方案中，一种放大信号的方法包括：放大所述信号来产生第一经放大的信号，其中放大所述信号是由第一放大器级来执行的，使得第一经放大的信号可在第一输出节点获得；放大所述第一经放大的信号来产生第二经放大的信号，其中放大所述第一经放大的信号是由第二放大器级来执行的，使得第二经放大的信号可在第二输出节点获得，其中第一电容电耦接在第一和第二输出节点之间，并且其中第二电容具有电耦接到第一输出节点的第一终端，和第二终端。所述方法也包括：在第一状态下，把第二电容的第二终端电耦接到第二输出节点，并使第二电容的第二终端与自举电路断开；和在第二状态下，把第二电容的第二终端电耦接到自举电路，并使第二电容的第二终端与第二输出节点断开。

附图说明

图1A是描绘具有米勒补偿块的常规2级放大器的示意框图。

图1B是描绘常规米勒补偿块的示意电路图。

图2A是描绘用于对放大器的带宽数字编程的常规米勒补偿块的示意电路图。

图2B是描绘用于对放大器的带宽数字编程的示范性米勒补偿块的示意电路图。

图2C是描绘根据一个实施方案的米勒补偿块的示意电路图。

图3是根据一个实施方案的具有米勒补偿块的增益增强型折叠式共源共栅放大器的电路图。

图4是根据另一实施方案的具有米勒补偿块的增益增强型折叠式共源共栅放大器的电路图。

图5是根据又一实施方案的具有米勒补偿块的增益增强型折叠式共源共栅放大器的电路图。

图6是根据又一实施方案的具有AB类驱动电路和米勒补偿块的增益增强型折叠式共源共栅放大器的电路图。

图7是根据又一实施方案的具有米勒补偿块的增益增强型套筒式共源共栅放大器的电路图。

具体实施方式

以下某些实施方案的详细描述提供了本发明的特定实施方案的各种描述。然而，如权利要求书所定义并涵盖的，本发明可用许多不同的方式来实施。在这个描述中，参看附图，其中类似的参考数字指示相同或功能类似的元件。

具有可选电容的米勒补偿

在一个实施方案中，米勒补偿块可包括耦接在第一和第二级之间的一组可选电容和当电容与第二放大器级电断开时连接到电容的阻抗。电容可具有例如二进制加权的变化值，但也可具有相同值或“单元”。虽然结合单元电容进行描绘，但是本文所述的原理和优势可应用于其它加权。当与第二放大器级的输出电断开时，此配置允许电容具有接地的DC路径以免维持浮动。此外，阻抗可向所得的并联支路的频率响应贡献零点，从而改善放大器的相位裕度和稳定性。

参看图2C，下文将描述根据一个实施方案的具有阻抗的米勒补偿块130。米勒补偿块130可用以代替图1A的放大器1中的米勒补偿块30。在所描绘的实施方案中，米勒补偿块130包括默认米勒补偿电容141、附加或可选的补偿电容142a-142n、第一开关151a-151n、第二开关152a-152n和阻抗160a-160n。在一些实施方案中，默认米勒补偿电容141对应于显式电容，而不仅对应于可能存在的寄生电容量。

默认米勒补偿电容141可具有电耦接到第一级输出节点131的第一终端和电耦接到第二级输出节点132的第二终端。默认米勒补偿电容141的其它细节可与上文结合图1B、图2A和图2B的补偿电容141所述的一样。

附加的单元补偿电容142a-142n的每一个可具有电耦接到第一级输出节点131的第一终端和通过第一开关151a-151n的各自的第一开关可电连接到第二级输出节点132的第二终端。电容142a-142n的每一个的第二终端也通过第二开关152a-152n的各自的第二开关可电连接到阻抗160a-160n的各自的阻抗。阻抗160a-160n的每一个电耦接在第二开关152a-152n的各自的第二开关和参考电压Vss（例如接地）之间。第一开关151a-151n和第二开关152a-152n可由可在放大器1外部或者是放大器1部分的控制器（未示出）来数字控制。技术人员将理解，取决于电路设计和编程分辨率，电容组、第一和第二开关和阻抗的数目可变化很大。

米勒补偿块130的以上配置可使通过经由控制数控开关来调整米勒补偿电容量的总量而控制2级放大器的GBWP的值成为可能。在所描绘的实施方案中，开关151a-151n、152a-152n中没有一个开关直接连接到第一级输出节点131（即，连接到相对较高的阻抗节点），因此放大器的开环增益不应该会降低。

在操作期间，当第一开关151a-152n的开关打开时，对应的第二开关152a-152n关闭，且对应的电容142a-142n电连接到第二级输出节点132。每个电容的电容量因此被添加到向补偿电容量C_COMP的值做贡献的米勒补偿块130的总电容量。

当第一开关151a-152n的开关关闭时，对应的第二开关152a-152n打开，且电容142a-142n电连接在第一级输出节点131和各自的阻抗160a-160n之间。

阻抗160a-160n用以在其终端之间提供某一阻抗值，所述阻抗向所得的并联支路的频率响应贡献零点。通常，所得的零点将为放大器的整个频率响应带来零点。如果所添加的零点在整个响应中的频率位置高于最低非主导极点的频率，那么这个零点将通常不对放大器的频率响应和稳定性造成任何明显的影响。然而，如果该零点的位置相对接近最低非主导极点的频率，那么该零点可改善放大器的相位裕度和稳定性。

具有米勒补偿的增益增强型折叠式共源共栅2级放大器

在一个实施方案中，多级放大器可包括第一放大器级和第二放大器级。第一放大器级可具有例如折叠式共源共栅拓扑，但其它拓扑也是有可能的。此外，第一放大器级可具有使用附加的增益增强放大器或级的增益增强。由于增益增强，第一放大器级可具有相对较高的阻抗输出节点。在这样的实施方案中，放大器可包括具有一个或多个阻抗的米勒补偿块，如先前结合图2C所述的。

参看图3，下文将描述根据一个实施方案的具有米勒补偿的增益增强型折叠式共源共栅2级放大器。所描绘的2级放大器300包括第一放大器级380、第二放大器级390和米勒补偿块330。图3中为了解释的目的描绘了外部负载40，且外部负载40可在放大器300的外部。第一放大器级380可包括第一到第十晶体管301-310、第一到第五节点311-316、第一级输出节点331、第一和第二增益增强放大器351、352和电流源353。第二放大器级390可包括第一和第二第二级晶体管321、322和第二级输出节点332。外部负载40可包括负载电阻器373和负载电容374。米勒补偿块330可包括可选默认米勒电容341、附加的米勒电容342、第一开关356、第二开关357和阻抗360。技术人员将理解，可添加附加的米勒电容组、第一开关、第二开关和阻抗，如上文结合图2C所述的。

第一晶体管301用以接收可呈电压信号形式的差分输入信号的n分量V_INN。在所描绘的实施方案中，第一晶体管301是具有电耦接到第一节点311的源极、电耦接到第二节点312的漏极和配置成接收输入信号的n分量V_INN的栅极的PMOS晶体管。

第二晶体管302用以接收差分输入信号的p分量V_INP。在一个实施方案中，p分量与输入信号的n分量V_INN互补。在其它实施方案中，p分量可独立于输入信号的n分量V_INN。在所描绘的实施方案中，第二晶体管302是具有电耦接到第一节点311的源极、电耦接到第三节点313的漏极和配置成接收输入信号的p分量V_INP的栅极的PMOS晶体管。然而，应理解，也可应用图3-图7的电路的镜像版本，使得例如第二晶体管302可以是NMOS晶体管，其中电流方向相反，且在一些实例中，参考电压V_DD和V_SS互换。

第三晶体管303在第二节点312提供电流源。第三晶体管303可以是具有电耦接到第二参考电压V_SS（例如接地）的源极、电耦接到第二节点312的漏极和通过第四节点314电耦接到第一偏压V_B1的栅极的NMOS晶体管。

第四晶体管304在第三节点313提供电流源。第四晶体管304可以是具有电耦接到第二参考电压V_SS的源极、电耦接到第三节点313的漏极和通过第四节点314电耦接到第一偏压V_B1的栅极的NMOS晶体管。

第五晶体管305可以是具有电耦接到第一参考电压V_DD的源极、电耦接到第六晶体管306的源极的漏极和电耦接到第五节点315的栅极的PMOS晶体管。

第六晶体管306可以是具有电耦接到第五晶体管305的漏极的源极、电耦接到第五节点315的漏极和电耦接到第三偏压V_B3的栅极的PMOS晶体管。第七晶体管307可以是具有电耦接到第二节点312的源极、电耦接到第五节点315的漏极和电耦接到第二偏压V_B2的栅极的NMOS晶体管。第五到第七晶体管305-307形成折叠式共源共栅电流反射镜的第一支路。

第八晶体管308可以是具有电耦接到第一参考电压V_DD的源极、电耦接到第六节点316的漏极和电耦接到第五节点315的栅极的PMOS晶体管。第八晶体管308用以至少部分响应于来自第五节点315的信号而使电流流过第九晶体管309。

第九晶体管309可以是具有电耦接到第六节点316的源极、电耦接到第一级输出节点331的漏极和电耦接到第一增益增强放大器351的输出的栅极的PMOS晶体管。第十晶体管310可以是具有电耦接到第一级输出节点331的漏极、电耦接到第三节点313的源极和电耦接到第二增益增强放大器352的输出的栅极的NMOS晶体管。第八到第十晶体管308-310形成折叠式共源共栅电流反射镜的第二支路。第八到第十晶体管308-310形成共源共栅电路或级，且在本文件的上下文中可被分别称为“第一到第三共源共栅晶体管”。

第二放大器级20中的第一第二级晶体管321可以是具有电耦接到第一参考电压V_DD的源极、电耦接到第二级输出节点332的漏极和电耦接到第一级输出节点331的栅极的PMOS晶体管。第一第二级晶体管321用以向第二放大器级20提供相对较小的增益。例如，增益可在约10dB和约50dB之间。

第二放大器级20中的第二第二级晶体管322可以是具有电耦接到第二参考电压V_SS的源极、电耦接到第二级输出节点332的漏极和通过第四节点314电耦接到第一偏压V_B1的栅极的NMOS晶体管。第二第二级晶体管322的栅极可充当第二级输入节点。第二第二级晶体管322充当至少部分响应于第一偏压V_B1而提供电流的电流源。

第一增益增强放大器351包括电耦接到第六节点316的输入和电耦接到第九晶体管309的栅极的输出。第二增益增强放大器352包括电耦接到第三节点313的输入和电耦接到第十晶体管310的栅极的输出。增益增强放大器351、352也可称为“增益增强级”或“增益提升放大器或级”。

比起没有增益增强放大器351、352的第一放大器级，增益增强放大器351、352可向第一放大器级380提供增强的增益。第一增益增强放大器351和第二增益增强放大器352通过减小从第一级输出节点331到晶体管的漏极的耦接来分别增大第九和第十晶体管309、310的共源共栅效应。由于放大器351、352的增益，增强放大器351、352也使第一级输出节点331的阻抗增大了。

电流源353具有电耦接到第一参考电压V_DD的第一终端和电耦接到第一节点311的第二终端。电流源353用以向第一和第二晶体管301、302提供电流。

负载电阻器373可具有电耦接到第二级输出节点332的第一末端和电耦接到第二参考电压V_SS的第二末端。负载电容374可具有电耦接到第二级输出节点332的第一终端和电耦接到第二参考电压V_SS的第二终端。

米勒补偿块330中的默认电容341可具有电耦接到第一级输出节点331的第一终端和电耦接到第二级输出节点332的第二终端。附加的米勒电容342可具有电耦接到第一级输出节点331的第一终端和电耦接到第一开关356的第二终端。

第一开关356具有电耦接到附加的米勒电容342的第一末端和电耦接到第二级输出节点332的第二末端。第二开关357电耦接在附加的米勒电容342和阻抗360之间。阻抗360电耦接在第二开关357和第二参考电压V_SS之间。

在所描绘的实施方案中，为了简洁，米勒补偿块330中只描绘了一组附加的米勒电容342、第一和第二开关356、357和阻抗360。然而，技术人员将理解，取决于电路的设计和分辨率，这样的组的数目可变化很大，如上文结合图2C所述的。在此文件的上下文中，图3中示出的电路可被称为2级增益增强型折叠式共源共栅米勒放大器。

在所描绘的实施方案中，第一放大器级380具有增益增强放大器361、362提供的增益增强，从而使得第一级输出节点331具有相对较高的阻抗。具有阻抗360的米勒补偿块330可缓解上文结合图1B、图2A和图2B所述的问题，同时改善放大器的相位裕度和稳定性，如上文结合图2C所述的。

参看图4，下文将描述根据另一实施方案的具有米勒补偿的增益增强型折叠式共源共栅2级放大器。所描绘的2级放大器400包括第一放大器级410、第二放大器级420、米勒补偿块430和外部负载440。为了解释的目的，图4包括外部负载440，且外部负载440可在放大器400的外部。

图4的第一放大器级410、第二放大器级420、米勒补偿块430和外部负载440的配置可与图3的第一放大器级380、第二放大器级390、米勒补偿块330和外部负载40的配置相同，除了阻抗360由电阻器460代替。在一些实施方案中，电阻器460可以是可变电阻器或可编程电阻器。

在所描绘的实施方案中，为了简洁，米勒补偿块430中只描绘了一组附加的米勒电容342、第一和第二开关356、357和电阻器460。然而，技术人员将理解，取决于电路的设计和分辨率，这样的组的数目可变化很大，如上文结合图2C所述的。

在操作期间，放大器400的频率响应由第一级输出节点331处的主导极点来主导。第一非主导极点可位于第二级输出节点332处。零点可由具有第二电容量C_{COMP_OFF}的附加的米勒电容342在它与具有第一电容量的默认米勒电容341断开并通过第二开关357连接到电阻器460时（即，当第一开关356关闭且第二开关357打开时）形成。这样的状态下的附加的米勒电容342可被称为“未被选择的电容”。

主导极点的有效频率可用以下等式（4）来表达。在等式（4）中，可变C_COMP是默认米勒电容341的电容量，且可变C_{COMP_OFF}是附加的米勒电容342在与默认米勒电容断开时的电容量。可变A₂是第二放大器级420的增益，且可表达为A₂=G_M2·R_OUT，其中电阻R_OUT包括外部负载电阻器373的阻抗R_L和第二级晶体管321、322的输出阻抗这两者。可变G_M2是第一第二级晶体管321的跨导。

$F_{\mathrm{DOM}}\≅\frac{1}{2\mathrm{\π}\·(C_{\mathrm{COMP}}{\·A}_2+C_{\mathrm{COMP}\_\mathrm{OFF}})\·R_{\mathrm{DOM}}}$             等式（4）

米勒补偿电容341对主导极点的频率所起的作用是由于米勒效应而乘以第二放大器级420的增益A₂。米勒效应指的是反相电压放大器由于输入和输出终端之间的电容的放大造成的等效输入电容的增大。

如上所述，放大器的GBWP是主导极点的频率和放大器的开环增益G_CL和噪声增益G_CL的函数，可如下文等式（5a）或（5b）所表达的。假设在此实例中频率响应中没有低于GBWP的值的附加的极点或零点。在等式（5a）中，G_OL=A₁·A₂、A₁=G_M1·R_DOM，且G_M1是第一和第二第一级晶体管301、302的跨导。

$\mathrm{GBWP}=\frac{F_{\mathrm{DOM}}\·\mathrm{OLG}}{G_{\mathrm{CL}}}=\frac{G_{M1}{\·R}_{\mathrm{DOM}}\·A_2}{2\mathrm{\π}\·(C_{\mathrm{COMP}}{\·A}_2+C_{\mathrm{COMP}\_\mathrm{OFF}}){\·R}_{\mathrm{DOM}}{\·G}_{\mathrm{CL}}}$        等式（5a）

$\mathrm{GBWP}=\frac{G_{M1}}{2\mathrm{\π}\·(C_{\mathrm{COMP}}+\frac{C_{\mathrm{COMP}\_\mathrm{OFF}}}{A_2}){\·G}_{\mathrm{CL}}}$           等式（5b）

当第二放大器级420的增益A₂相对较高，且未被选择的电容的电容量C_{COMP_OFF}对GBWP的频率所起的作用比起默认米勒电容341的电容量C_COMP所起的作用相对较小时，图4中示出的配置可在放大器400的输出以相对较高的负载阻抗来提供相对稳健的性能。然而，在相对较低的负载阻抗值的情况下，第二放大器级420的增益变得更低，且附加的米勒电容342的未使用的电容量对主导极点的频率值所起的作用可变得很显著。

在通常的in-amp或op-amp应用中，负载阻抗可由用户在相对较低值到相对较高值的宽范围中选取。在这种状况下，在负载阻抗是相对较低值的情况下，GBWP的频率变得取决于负载阻抗，因此，根据上文的等式（5a）或（5b），GBWP也变得取决于负载阻抗。一个解决方案是通过增大R_Z的值（例如图4中电阻器460的值）把零点的频率1/2π(C_{COMP_OFF}*R_Z)减小到远低于GBWP，使得C_{COMP_OFF}对主导极点的频率响应所起的作用在大于1/2π(C_{COMP_OFF}*R_Z)的频率处被消除，而因此不影响GBWP的值。然而，在这种状况下，相对较低的频率零点1/2π(C_{COMP_OFF}*R_Z)可在放大器的瞬态响应中产生慢性稳定成分并降低放大器的稳定速度和精度。这样的问题可通过有源自举来解决，如下文将描述的。

参看图5，下文将描述根据又一实施方案的具有米勒补偿的增益增强型折叠式共源共栅2级放大器。所描绘的2级放大器500包括第一放大器级510、第二放大器级520和米勒补偿块530。图5中为了解释的目的描绘了外部负载540，且外部负载540可在放大器500的外部。

图5的第一放大器级510、第二放大器级520、米勒补偿块530和外部负载540的配置可与图3的第一放大器级380、第二放大器级390、米勒补偿块330和外部负载40的配置相同，除了米勒补偿块530包括自举电路560。在一个实施方案中，自举电路560可实施为单位增益缓冲器。在其它实施方案中，自举电路560可具有任何其它合适的配置。

在所描绘的实施方案中，单位增益缓冲器包括源极跟随晶体管561、第二电流源562和第七节点563。在其它实施方案中，单位增益缓冲器可具有任何其它合适的配置。

在一个实施方案中，晶体管561是共用漏极配置。晶体管561可以是具有电耦接到第七节点563的源极、电耦接到第一参考电压V_DD的漏极和电耦接到第一级输出节点331的栅极的NMOS晶体管。第二电流源562可耦接在第七节点563和第二参考电压V_SS之间，使得电流I₁流向第二参考电压V_SS。第七节点563电耦接到第二开关357，使得第二开关357电耦接在附加的米勒电容342和第七节点563之间。在另一实施方案中，晶体管561可以是NPN双极型晶体管。

在又一实施方案中，自举电路560的镜像版本可用以代替图5的自举电路560。在这样的实施方案中，自举电路可包括具有电耦接到第七节点563的源极、电耦接到第二参考电压V_SS的漏极和电耦接到第一级输出节点331的栅极的PMOS晶体管。第七节点563电耦接到第二开关357。自举电路也可包括电耦接在第七节点563和第一参考电压V_DD之间的第二电流源，使得电流I₁流向第七节点563。在又一实施方案中，PMOS晶体管可由PNP双极型晶体管代替。

在所描绘的实施方案中，为了简洁，米勒补偿块530中只描绘了一组附加的米勒电容342、第一和第二开关356、357、晶体管561和第二电流源562。然而，技术人员将理解，取决于电路的设计和分辨率，这样的组的数目可变化很大，如上文结合图2C所述的。

在所描绘的实施方案中，在相对较低的负载阻抗值的情况下，放大器500的GBWP不改变，同时暂态稳定速度和精度不受影响。这是由有源自举电路560来实现的。有源自举电路确保米勒补偿块530的未使用电容上的电压的快速和精确稳定，并且同时在第一级输出节点331提供相对较高的阻抗，从而减小C_{COMP_OFF}对放大器的GBWP的影响。

参看图6，下文将描述根据又一实施方案的具有AB类驱动器及米勒补偿的增益增强型折叠式共源共栅2级放大器。所描绘的2级放大器600包括第一放大器级610、第二放大器级620和第一和第二米勒补偿块630a。图6中为了解释的目的描绘了外部负载640，且外部负载640可在放大器600的外部。

第一放大器级610的配置可与图3的第一放大器级380的配置相同，除了第一放大器级610包括具有分别电耦接到第九晶体管309的漏极和第十晶体管310的漏极的输入的AB类驱动器。技术人员将理解，AB类驱动器可以是可由第九晶体管309的漏极和第十晶体管310的漏极之间的电压差驱动的任何合适的AB类驱动器。AB类驱动器也具有形成第一放大器级610的第一输出节点331a的第一输出和形成第一放大器级610的第二输出节点331b的第二输出。

第二放大器级620和外部负载640的配置可与图3的第二放大器级390和外部负载40的配置相同，除了第一第二级晶体管321的栅极电耦接到第一放大器级610的第一输出节点331a且第二第二级晶体管322的栅极电耦接到第一放大器级610的第二输出节点331b。

第一米勒补偿块630a可包括默认米勒电容641a、附加的米勒电容642a、第一开关651a、第二开关652a和阻抗660a。默认米勒电容641a电耦接在第一放大器级610的第一输出节点331a和第二级输出节点332之间。附加的米勒电容642a电耦接在第一放大器级610的第一输出节点331a和第一开关651a之间。第一开关651a电耦接在附加的米勒电容642a和第二级输出节点332之间。第二开关652a电耦接在附加的米勒电容642a和阻抗660a之间。阻抗660a电耦接在第二开关652a和第一参考电压V_DD之间。上述组件的其它细节可如上文结合图3的米勒补偿块330所述的那样。

第二米勒补偿块630b可包括默认米勒电容641b、附加的米勒电容642b、第一开关651b、第二开关652b和阻抗660b。默认米勒电容641b电耦接在第一放大器级610的第二输出节点331b和第二级输出节点332之间。附加的米勒电容642b电耦接在第一放大器级610的第二输出节点331b和第一开关651b之间。第一开关651b电耦接在附加的米勒电容642b和第二级输出节点332之间。第二开关652b电耦接在附加的米勒电容642b和阻抗660b之间。阻抗660b电耦接在第二开关652b和第二参考电压V_SS之间。上述组件的其它细节可如上文结合图3的米勒补偿块330所述的那样。

在所描绘的实施方案中，为了简洁起见，米勒补偿块630a、630b的每一个中只包括一组附加的米勒电容、第一和第二开关和阻抗。然而，技术人员将理解，取决于电路的设计和分辨率，这样的组的数目可变化很大，如上文结合图2C所述的。

所描绘的放大器600具有两个高阻抗节点331a、331b，并因此使用高阻抗节点331a、331b和第二级输出节点332之间的两个米勒补偿块630a、630b。在此实施方案中，具有两个阻抗660a、660b的两个开关电容组与默认米勒电容641a、641b连用。每个阻抗660a、660b可实施为单个电阻器，如上文结合图4所述的。在其它实施方案中，两个米勒补偿块630a、630b中每一个可包括自举电路，如上文结合图5所述的。

具有米勒补偿的增益增强型套筒式共源共栅2级放大器

参看图7，下文将描述根据又一实施方案的具有米勒补偿的增益增强型套筒式共源共栅2级放大器。在所描绘的实施方案中，放大器700包括第一放大器级710、第二放大器级720和米勒补偿块730。图7中为了解释的目的描绘了外部负载740，且外部负载740可在放大器700的外部。

在所描绘的实施方案中，第一放大器级710包括第一到第八晶体管701-708、第一到第四节点711-714、第一级输出节点731、第一和第二增益增强放大器751、752和电流源753。第二放大器级720可包括第一和第二第二级晶体管721、722。外部负载740可包括负载电阻器773和负载电容774。米勒补偿块730可包括默认米勒电容741、附加的米勒电容742、第一开关756、第二开关757和阻抗760。技术人员将理解，可添加附加的米勒电容、第一开关、第二开关和阻抗的附加组。

第一放大器级710具有与图3-图6的放大器的折叠式共源共栅拓扑不同的套筒式共源共栅增益增强拓扑。然而，图7的第二放大器级720和米勒补偿块730的配置可与图3的第二放大器级390和米勒补偿块330的配置相同。

第一晶体管701用以接收可呈电压信号形式的差分输入信号的n分量V_INN。在所描绘的实施方案中，第一晶体管701是具有电耦接到第一节点711的源极、电耦接到第五晶体管705的源极的漏极和配置成接收输入信号的n分量V_INN的栅极的NMOS晶体管。

第二晶体管702用以接收差分输入信号的p分量V_INP。在所描绘的实施方案中，第二晶体管702是具有电耦接到第一节点711的源极、电耦接到第四节点714的漏极和配置成接收输入信号的p分量V_INP的栅极的NMOS晶体管。

第三晶体管703可以是具有电耦接到第一参考电压V_DD的源极、电耦接到第四晶体管704的源极的漏极和电耦接到第二节点712的栅极的PMOS晶体管。

第四晶体管704可以是具有电耦接到第三晶体管703的漏极的源极、电耦接到第二节点712的漏极和电耦接到第三偏压V_B3的栅极的PMOS晶体管。第五晶体管705可以是具有电耦接到第一晶体管701的漏极的源极、电耦接到第二节点712的漏极和电耦接到第二偏压V_B2的栅极的NMOS晶体管。第三到第五晶体管703-705形成套筒式-共源共栅电流反射镜的第一支路。

第六晶体管706可以是具有电耦接到第一参考电压V_DD的源极、电耦接到第三节点713的漏极和电耦接到第二节点712的栅极的PMOS晶体管。第六晶体管706用以至少部分响应于来自第二节点712的信号而使电流流到第七晶体管707。

第七晶体管707可以是具有电耦接到第三节点713的源极、电耦接到第一级输出节点731的漏极和电耦接到第一增益增强放大器751的输出的栅极的PMOS晶体管。第八晶体管708可以是具有电耦接到第一级输出节点731的漏极、电耦接到第四节点714的源极和电耦接到第二增益增强放大器752的输出的栅极的NMOS晶体管。第六到第八晶体管706-708形成套筒式-共源共栅电流反射镜的第二支路。

第一增益增强放大器751包括电耦接到第三节点713的输入和电耦接到第七晶体管707的栅极的输出。第二增益增强放大器752包括电耦接到第四节点714的输入和电耦接到第八晶体管708的栅极的输出。比起没有第一增益增强放大器751和第二增益增强放大器752的第一放大器级，第一增益增强放大器751和第二增益增强放大器752向第一放大器级710提供增强的增益。第一增益增强放大器751和第二增益增强放大器752也增大第一级输出节点731的阻抗。

电流源753具有电耦接到第一节点711的第一终端和电耦接到第二参考电压V_SS的第二终端。电流源753用以提供电流来通过第一和第二晶体管701、702。

与具有折叠式共源共栅拓扑的图3-图6的放大器类似，放大器700具有第一级输出节点，所述第一级输出节点具有相对较高的阻抗。米勒补偿块730提供增强的性能，如上文结合图2C-图6所述的。在其它实施方案中，米勒补偿块730可具有上文结合图4-图6所述的任何配置。

在上文结合图3-图7所述的实施方案中，晶体管的极性只是示范性的。对于实施方案的每一个，互补配置也是可能的，使得PMOS和NMOS晶体管分别由NMOS和PMOS晶体管代替，且V_DD和V_SS电源互换。

应用

上文所述的实施方案允许op-amp和in-amp具有可调整的带宽值。在增益大于1的情况下，可增大这样的放大器的主导极点的频率来最大化GBWP的值。实施方案的原理和优势可应用于任何可编程增益多级放大器设计（包括但不限于2级、3级或4级放大器设计），且允许所述放大器设计达到任何可编程噪声增益值的最大带宽。

因此，技术人员将理解，实施方案的配置和原理可适于任何其它合适的电子设备。使用上述配置的电路可实施成各种电子设备或集成电路。电子设备的实例可包括但不限于消费电子产品、消费电子产品的部件、电子测试器材等。电子设备的实例也可包括光纤网络或其它通信网络的电路和磁盘驱动器电路。消费电子产品可包括但不限于移动电话、蜂窝式基站、电话、电视、计算机显示器、计算机、手持式计算机、上网本、平板计算机、数字图书，个人数字助理（PDA）、立体音响系统、盒式录音机或播放器、DVD播放机、CD播放机、VCR、DVR、MP3播放器、收音机、摄像机、照相机，数码照相机、便携式存储器芯片、复印机、传真机、扫描仪、多功能外围设备、手表、时钟等。此外，电子设备可包括半成品。

以上描述和权利要求书可代表元件或特征“连接”或“耦接”在一起。如本文所使用的，除非明确说明，否则“连接”意指一个元件/特征直接或间接连接到另一元件/特征，且不必是机械连接。同样，除非明确说明，否则“耦接”意指一个元件/特征直接或间接耦接到另一元件/特征，且不必是机械耦接。因此，虽然附图中示出的各种示意图描述了元件和组件的示范性布置，但是在实际的实施方案中可存在附加的中介元件、设备、特征或组件（假设没有不利地影响所述电路的功能）。

虽然已就某些实施方案描述了本发明，但是，对于本领域的那些普通技术人员来说显而易见的、包括不提供本文阐述的所有特征和优势的实施方案的其它实施方案也在本发明的范围中。此外，可组合上文所述的各种实施方案来提供进一步的实施方案。另外，一个实施方案的上下文中示出的某些特征也可并入其它实施方案。因此，本发明的范围只参考所附权利要求书来界定。

Claims (24)

1.一种装置，包括：

放大器电路的包括第一输出节点的第一放大器级；

所述放大器电路的包括第二输出节点的第二放大器级；和

所述放大器电路的电耦接在所述第一输出节点和所述第二输出节点之间的补偿块，其中所述补偿块包括：

默认补偿电容，其电耦接在所述第一输出节点和所述第二输出节点之间；

可选补偿电容，所述可选补偿电容具有电耦接到所述第一输出节点的第一终端和通过第一开关可电连接到所述第二输出节点的第二终端；和

阻抗，其通过第二开关可电连接到所述可选补偿电容的所述第二终端，

其中所述可选补偿电容被配置成在所述可选补偿电容与所述第二输出节点断开时电耦接到所述阻抗。

2.如权利要求1所述的装置，其中与所述阻抗串联的所述可选补偿电容在其阻抗和频率的关系上具有零点。

3.如权利要求1所述的装置，其中所述第一开关具有电耦接到所述可选补偿电容的所述第二终端的第一末端和电耦接到所述第二输出节点的第二末端；以及

其中所述第二开关具有电耦接到所述可选补偿电容的所述第二终端的第一末端和电耦接到所述阻抗的第二末端。

4.如权利要求3所述的装置，其中所述第一开关被配置成在所述第二开关关闭时打开，以及其中所述第一开关被配置成在所述第二开关打开时关闭。

5.如权利要求3所述的装置，其中所述第一开关和所述第二开关的每一个包括金属-氧化物-半导体场效应晶体管。

6.如权利要求3所述的装置，其中所述阻抗包括具有第一末端和第二末端的电阻器，其中所述电阻器的所述第一末端电耦接到所述第二开关的所述第二末端，且所述电阻器的所述第二末端电耦接到参考电压。

7.如权利要求1所述的装置，其中所述第一放大器级还包括第三输出节点，且其中所述装置还包括电耦接在所述第二输出节点和所述第三输出节点之间的另一补偿块，

其中所述补偿块包括电耦接在所述第三输出节点和所述第二输出节点之间的第二默认补偿电容、第二可选补偿电容和第二阻抗，所述第二可选补偿电容具有电耦接到所述第三输出节点的第一终端和通过第三开关可电连接到所述第二输出节点的第二终端，所述第二阻抗通过第四开关可电连接到所述第二可选补偿电容的所述第二终端，

其中所述第二可选补偿电容被配置成电耦接到所述第二阻抗，使得当所述第二可选补偿电容与所述第二输出节点断开时，所述第二可选补偿电容向所述放大器电路的频率响应贡献零点。

8.如权利要求7所述的装置，其中所述第一放大器级包括具有所述第一输出节点和所述第三输出节点作为输出节点的AB类驱动器。

9.如权利要求1所述的装置，其中所述第一放大器级还包括一个或更多个增益增强放大器。

10.如权利要求9所述的装置，其中所述第一放大器级还包括共源共栅级，所述共源共栅级包括第一共源共栅晶体管到第三共源共栅晶体管以及第一增益增强放大器和第二增益增强放大器，

其中所述第一共源共栅晶体管通过第一共源共栅节点电耦接在第一参考电压和所述第二共源共栅晶体管之间，

其中所述第二共源共栅晶体管电耦接在所述第一共源共栅节点和所述第一放大器级的所述第一输出节点之间，

其中所述第三共源共栅晶体管电耦接在所述第一放大器级的所述第一输出节点和第二共源共栅节点之间，

其中所述第一增益增强放大器具有电耦接到所述第一共源共栅节点的输入和电耦接到所述第二共源共栅晶体管的栅极的输出，以及

其中所述第二增益增强放大器具有电耦接到所述第二共源共栅节点的输入和电耦接到所述第三共源共栅晶体管的栅极的输出。

11.如权利要求9所述的装置，其中所述第一放大器级包括具有所述第一输出节点作为输出节点的折叠式共源共栅拓扑或套筒式共源共栅拓扑。

12.如权利要求1所述的装置，其中所述第二放大器级包括电耦接在第一参考电压和所述第二输出节点之间的第一第二级晶体管以及电耦接在所述第二输出节点和第二参考电压之间的第二第二级晶体管，所述第二参考电压提供比所述第一参考电压低的电压，其中所述第一第二级晶体管具有电耦接到所述第一输出节点的栅极，并且其中所述第二第二级晶体管具有电耦接到偏压的栅极。

13.如权利要求12所述的装置，其中所述第二放大器级还包括负载电阻器和负载电容，两者都电耦接在所述第二输出节点和所述第二参考电压之间。

14.如权利要求1所述的装置，其中所述放大器是运算放大器或仪表放大器的至少部分。

15.一种装置，包括：

放大器电路的包括第一输出节点的第一放大器级；

所述放大器电路的包括第二输出节点的第二放大器级；和

所述放大器电路的电耦接在所述第一输出节点和所述第二输出节点之间的补偿块，其中所述补偿块包括：

默认补偿电容，其电耦接在所述第一输出节点和所述第二输出节点之间；

可选补偿电容，所述可选补偿电容具有电耦接到所述第一输出节点的第一终端和通过第一开关可电连接到所述第二输出节点的第二终端；和

自举电路，其通过第二开关可电连接到所述可选补偿电容的所述第二终端，

其中所述可选补偿电容被配置成在所述可选补偿电容与所述第二输出节点断开时电耦接到所述自举电路。

16.如权利要求15所述的装置，其中所述第一开关具有电耦接到所述可选补偿电容的所述第二终端的第一末端和电耦接到所述第二输出节点的第二末端；以及

其中所述第二开关具有电耦接到所述可选补偿电容的所述第二终端的第一末端和电耦接到所述自举电路的第二末端。

17.如权利要求16所述的装置，其中所述自举电路包括单位增益缓冲器。

18.如权利要求17所述的装置，其中所述单位增益缓冲器包括：

晶体管，其电耦接在第一参考电压和所述第二开关的所述第二末端之间，所述晶体管具有电耦接到所述第一输出节点的栅极；和

电流源，其电耦接在第二参考电压和所述第二开关的所述第二末端之间，其中所述第二参考电压提供比所述第一参考电压的电压低的电压，并且其中所述电流源产生流向所述第二参考电压的电流。

19.如权利要求17所述的装置，其中所述单位增益缓冲器包括：

晶体管，其电耦接在第二参考电压和所述第二开关的所述第二末端之间，所述晶体管具有电耦接到所述第一输出节点的栅极；和

电流源，其电耦接在第一参考电压和所述第二开关的所述第二末端之间，其中所述第二参考电压提供比所述第一参考电压的电压低的电压，并且其中所述电流源产生流向所述第二开关的电流。

20.一种电子设备，包括：

第一放大构件，其用于放大信号来在第一输出节点产生第一经放大的信号；

第二放大构件，其用于放大所述第一经放大的信号来在第二输出节点产生第二经放大的信号；

第一电容构件，其用于电容耦接所述第一输出节点和所述第二输出节点；

第二电容构件，其用于选择性地电容耦接所述第一输出节点和所述第二输出节点；和

构件，其用于在包括所述第二电容构件的支路中提供阻抗，

其中，在第一状态下，所述第二电容构件电容耦接所述第一输出节点和所述第二输出节点；且

其中，在第二状态下，所述第二电容构件电容耦接所述第一输出节点和提供阻抗的所述构件。

21.如权利要求20所述的设备，其中所述第二电容构件包括电耦接到所述第一输出节点的第一终端，和第二终端，其中所述设备还包括：

第一开关构件，其用于把所述第二电容构件的所述第二终端选择性地耦接到所述第二输出节点；和

第二开关构件，其用于把所述第二电容构件的所述第二终端选择性地耦接到提供阻抗的所述构件。

22.如权利要求20所述的设备，其中所述第一放大构件包括增强所述第一放大构件的所述增益的一个或更多个增益增强构件。

23.一种放大信号的方法，所述方法包括：

放大所述信号来产生第一经放大的信号，其中放大所述信号是由第一放大器级来执行的，使得所述第一经放大的信号可在第一输出节点获得；

放大所述第一经放大的信号来产生第二经放大的信号，其中放大所述第一经放大的信号是由第二放大器级来执行的，使得所述第二经放大的信号可在第二输出节点获得，其中第一电容电耦接在所述第一输出节点和所述第二输出节点之间，并且其中第二电容具有电耦接到所述第一输出节点的第一终端，和第二终端；

在第一状态下，把所述第二电容的所述第二终端电耦接到所述第二输出节点，并使所述第二电容的所述第二终端与阻抗断开；以及

在第二状态下，把所述第二电容的所述第二终端电耦接到所述阻抗，并使所述第二电容的所述第二终端与所述第二输出节点断开。

24.如权利要求23所述的方法，其中所述方法包括：

在所述第一状态下，打开耦接在所述第二电容的所述第二终端和所述第二输出节点之间的第一开关，并关闭耦接在所述第二电容的所述第二终端和所述阻抗之间的第二开关；和

在所述第二状态下，关闭所述第一开关，并打开所述第二开关。

Images