KR20140146482A - 반도체시스템 - Google Patents

반도체시스템 Download PDF

Info

Publication number
KR20140146482A
KR20140146482A KR1020130069280A KR20130069280A KR20140146482A KR 20140146482 A KR20140146482 A KR 20140146482A KR 1020130069280 A KR1020130069280 A KR 1020130069280A KR 20130069280 A KR20130069280 A KR 20130069280A KR 20140146482 A KR20140146482 A KR 20140146482A
Authority
KR
South Korea
Prior art keywords
node
signal
voltage
stabilization
buffer circuit
Prior art date
Application number
KR1020130069280A
Other languages
English (en)
Inventor
김광순
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130069280A priority Critical patent/KR20140146482A/ko
Priority to US14/132,217 priority patent/US20140368256A1/en
Publication of KR20140146482A publication Critical patent/KR20140146482A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

반도체시스템은 입력신호와 출력신호의 비교결과에 따라 구동신호를 생성하여 제1 노드로 출력하고, 상기 구동신호에 응답하여 제2 노드를 구동하며, 상기 제2 노드의 전압을 전압분배하여 상기 출력신호를 제3 노드로 출력하는 버퍼회로를 포함하는 제1 반도체장치; 및 상기 제3 노드와 연결부를 통해 연결되어 상기 출력신호를 안정화하는 안정화회로를 포함하는 제2 반도체장치를 포함한다.

Description

반도체시스템{SEMICONDUCTOR SYSTEM}
본 발명은 반도체장치를 포함하는 반도체시스템에 관한 것이다.
일반적으로, 반도체장치는 반도체시스템 구성에 있어서 중요한 요소인 인쇄회로기판(PCB) 등에 장착되며, 적절한 구동전압을 공급받아 사용목적에 따른 로직 및 기능을 수행한다. 이와 같은 로직 및 기능을 수행하기 위해 반도체장치는 외부로부터 인가되는 신호를 입력받는다.
버퍼회로는 외부로부터 인가된 신호를 버퍼링하여 반도체장치 내부로 입력시키는 부분으로서, 가장 단순한 형태로는 스태틱(static) 버퍼회로가 있다. 스태틱 버퍼회로는 전원전원과 접지전원 사이에 PMOS 트랜지스터와 NMOS 트랜지스터를 직렬 연결한 인버터의 형태로 구현된다. 스태틱 버퍼회로는 그 구성이 매우 단순한 장점이 있으나, 노이즈에 대한 내성이 약하여 입력신호의 스윙폭이 작거나 높은 동작 주파수를 요구하는 반도체장치에서는 적용하기 힘들다.
따라서, 노이즈에 대한 내성이 강해 스윙폭이 작거나 높은 동작 주파수를 요구하는 반도체장치에서는 차동증폭형 버퍼회로가 사용된다. 차동증폭형 버퍼회로는 흔히 다이나믹(dynamic) 버퍼회로라 부르기도 한다.
본 발명은 면적소모를 감소시킬 수 있는 버퍼회로를 구비하는 반도체시스템을 제공한다.
이를 위해 본 발명은 입력신호와 출력신호의 비교결과에 따라 구동신호를 생성하여 제1 노드로 출력하고, 상기 구동신호에 응답하여 제2 노드를 구동하며, 상기 제2 노드의 전압을 전압분배하여 상기 출력신호를 제3 노드로 출력하는 버퍼회로를 포함하는 제1 반도체장치; 및 상기 제3 노드와 연결부를 통해 연결되어 상기 출력신호를 안정화하는 안정화회로를 포함하는 제2 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 제어신호, 전원전압 및 접지전압을 인가하는 컨트롤러; 및 입력신호와 출력신호의 비교결과에 따라 구동신호를 생성하여 제1 노드로 출력하고, 상기 구동신호에 응답하여 제2 노드를 구동하며, 상기 제2 노드의 전압을 전압분배하여 상기 출력신호를 제3 노드로 출력하는 버퍼회로를 포함하는 제1 반도체장치를 포함하되, 상기 버퍼회로는 상기 제1 노드와 내부노드에 연결된 제1 안정화소자, 및 상기 내부노드와 상기 제2 노드 사이에 연결되어 제어신호에 응답하여 턴온되는 스위치소자를 포함하는 반도체시스템을 제공한다.
본 발명에 의하면 다른 반도체장치의 안정화소자를 이용하여 출력신호에 포함된 노이즈를 제거함으로써, 면적소모를 감소시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 버퍼회로의 일 실시예에 따른 회로도이다.
도 3은 도 1에 도시된 반도체시스템에 포함된 안정화회로의 일 실시예에 따른 회로도이다.
도 4는 도 1에 도시된 반도체시스템에 포함된 버퍼회로, 안정화회로 및 연결부의 일 실시예에 따른 회로도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1을 참고하면 본 발명의 일 실시예에 따른 반도체시스템은 컨트롤러(1), 제1 반도체장치(2), 제2 반도체장치(3) 및 연결부(4)를 포함한다. 컨트롤러(1)는 제어신호(CNT), 전원전압(VDD) 및 접지전압(VSS)을 제1 반도체장치(2) 및 제2 반도체장치(3)에 인가한다. 제1 반도체장치(2)는 제어신호(CNT), 전원전압(VDD) 및 접지전압(VSS)에 따라 입력신호(VREFIN)를 버퍼링하여 출력신호(VREFOUT)를 생성하는 버퍼회로(21)를 포함한다. 제2 반도체장치(3)는 접지전압(VSS)을 인가받아 연결부(4)를 통해 버퍼회로(21)에 연결되는 안정화회로(31)를 포함한다. 제어신호(CNT)는 연결부(4)에 의해 버퍼회로(21)에 안정화회로(31)가 연결되는 경우 로직로우레벨로 디스에이블되고, 버퍼회로(21) 및 안정화회로(31)의 연결이 차단되는 경우 로직하이레벨로 인에이블되도록 설정된다. 연결부(4)는 제1 반도체장치(2) 및 제2 반도체장치(3)를 관통하여 연결되는 실리콘 성분의 비아, 즉, TSV(Trough Silicon Via)로 구현될 수 있다. 버퍼회로(21)는 실시예에 따라 다양한 입력신호(VREFIN)를 버퍼링하여 출력신호(VREFOUT)를 생성하도록 구현할 수 있으며, 본 실시예에서 버퍼회로(21)는 기준전압을 버퍼링하여 출력하는 회로일 수 있다.
도 2를 참고하면 제1 반도체장치(2)에 포함된 버퍼회로(21)는 정전류공급부(210), 신호입력부(211), 전류원(212), 구동부(213), 전압분배부(214), 제1 안정화소자(215) 및 스위치소자(216)로 구성된다. 정전류공급부(210)는 커런트미러로 구현되어 노드들(nd21, nd22)에 정전류를 공급한다. 신호입력부(211)는 출력신호(VREFOUT)에 응답하여 턴온되는 NMOS 트랜지스터(N21)와, 입력신호(VREFIN)에 응답하여 턴온되는 NMOS 트랜지스터(N22)를 포함한다. 입력신호(VREFIN)가 출력신호(VREFOUT)보다 높은 레벨인 경우 NMOS 트랜지스터(N21)보다 NMOS 트랜지스터(N22)의 턴온 정도가 커져 노드(nd22)로 출력되는 구동신호(DRV)는 로직로우레벨로 구동된다. 한편, 입력신호(VREFIN)가 출력신호(VREFOUT)보다 낮은 레벨인 경우 NMOS 트랜지스터(N21)보다 NMOS 트랜지스터(N22)의 턴온 정도가 작아져 노드(nd22)로 출력되는 구동신호(DRV)는 로직하이레벨로 구동된다. 전류원(212)은 노드(nd23)으로부터 일정한 전류량을 갖는 전류를 방출하는 정전류원으로 동작한다. 구동부(213)는 구동신호(DRV)가 로직로우레벨인 경우 노드(nd25)를 전원전압(VDD)으로 구동하고, 구동신호(DRV)가 로직하이레벨인 경우 노드(nd25)의 구동을 중단한다. 전압분배부(214)는 노드(nd25)의 전압을 전압분배하여 출력신호(VREFOUT)를 노드(nd24)로 출력한다. 제1 안정화소자(215)는 노드(nd22)와 노드(nd26) 사이에 연결되는 커패시터로 구현된다. 스위치소자(216)는 노드(nd25)와 노드(nd26) 사이에 연결되어, 제어신호(CNT)에 응답하여 턴온된다. 제1 안정화소자(215)는 스위치소자(216)가 턴온되는 경우 노드(nd22)와 노드(nd25) 사이의 전압차가 안정적으로 유지되도록 설정하므로, 노드(nd25)의 전압을 전압분배하여 생성되는 출력신호(VREFOUT)의 레벨도 안정화된다. 도 2에 도시되지 않았지만 출력신호(VREFOUT)가 출력되는 노드(nd24)는 연결부(4)를 통해 안정화회로(31)에 연결될 수 있다.
도 3을 참고하면 안정화회로(31)는 연결부(4)를 통해 버퍼회로(21)에 연결될 수 있는 노드(nd31)와 접지전압(VSS) 사이에 연결된 제2 안정화소자(311)를 포함한다. 제2 안정화소자(311)는 커패시터로 구현되며, 노드(nd31)과 접지전압(VSS) 사이의 전압차가 안정적으로 유지된다. 노드(nd31)가 연결부(4)를 통해 출력신호(VREFOUT)가 출력되는 노드(nd24)에 연결되는 경우 출력신호(VREFOUT)와 접지전압(VSS) 사이의 전압차가 안정적으로 유지되므로, 출력신호(VREFOUT)가 노이즈 등의 영향으로 비연속적으로 급변하지 않는다. 즉, 출력신호(VREFOUT)의 레벨은 안정화된다. 제2 안정화소자(311)는 제1 안정화소자(215)에 비해 큰 용량을 갖는 커패시터로 구현되는 것이 바람직하다. 제2 안정화소자(311)는 접지전압(VSS)에 직접 연결되므로, 전원전압(VDD)의 노이즈에 의해 PSRR(Power Supply Rejection Ratio) 특성이 열화되는 것이 방지된다.
도 4를 참고하면 연결부(4)를 통해 연결된 버퍼회로(21) 및 안정화회로(31)의 구성을 보다 구체적으로 확인할 수 있다. 버퍼회로(21)는 제1 반도체장치(2)에 포함되어 입력신호(VREFIN)를 버퍼링하여 출력신호(VREFOUT)를 생성한다. 버퍼회로(21)는 제1 안정화소자(215)를 포함하여 로직하이레벨의 제어신호(CNT)에 의해 스위치소자(216)가 턴온되는 경우 출력신호(VREFOUT)의 레벨을 안정적으로 유지한다. 다만, 도 4에 도시된 실시예에서와 같이, 연결부(4)를 통해 버퍼회로(21) 및 안정화회로(31)가 연결되는 경우 제어신호(CNT)가 턴오프되어 제1 안정화소자(215)에 의한 출력신호(VREFOUT)의 안정화 동작은 수행되지 않는다. 버퍼회로(21)의 구성은 앞서 도 2에서 구체적으로 설명한바 상세한 설명은 생략한다. 안정화회로(31)는 제2 반도체장치(3)에 포함되고, 연결부(4)를 통해 버퍼회로(21)에 연결될 수 있는 노드(nd31)와 접지전압(VSS) 사이에 연결되어 출력신호(VREFOUT)의 레벨을 안정적으로 유지한다.
이상 살펴본 바와 같이, 본 실시예에 따른 반도체시스템은 제1 반도체장치(2)에 포함된 버퍼회로(21)의 출력신호(VREFOUT)를 안정화시키기 위해 제2 반도체장치(3)에 포함된 안정화회로(31)를 연결부(4)를 통해 연결하여 사용한다. 안정화회로(31)는 버퍼회로(21)에 포함된 안정화소자(215)에 비해 큰 용량의 커패시터로 구현되므로, 큰 면적을 차지한다. 그런데, 본 싱시예에 따른 반도체시스템은 제2 반도체장치(3)에 포함된 안정화회로(31)를 이용하여 제1 반도체장치(2)에 포함된 버퍼회로(21)의 출력신호(VREFOUT)를 안정화시키므로, 제1 반도체장치(2)에 포함된 버퍼회로(21)의 면적소모를 감소시킬 수 있다. 즉, 출력신호(VREFOUT)를 안정화시키는 구성을 다른 반도체장치에 포함시킴으로써, 면적소모를 감소시키게 된다.
1: 컨트롤러 2: 제1 반도체장치
3: 제2 반도체장치 4: 연결부
210: 정전류공급부 211: 신호입력부
212: 전류원 213: 구동부
214: 전압분배부 215 제1 안정화소자
216: 스위치소자 31: 안정화회로

Claims (14)

  1. 입력신호와 출력신호의 비교결과에 따라 구동신호를 생성하여 제1 노드로 출력하고, 상기 구동신호에 응답하여 제2 노드를 구동하며, 상기 제2 노드의 전압을 전압분배하여 상기 출력신호를 제3 노드로 출력하는 버퍼회로를 포함하는 제1 반도체장치; 및
    상기 제3 노드와 연결부를 통해 연결되어 상기 출력신호를 안정화하는 안정화회로를 포함하는 제2 반도체장치를 포함하는 반도체시스템.
  2. 제 1 항에 있어서, 상기 안정화회로는 상기 연결부에 연결된 제4 노드와 외부전압 사이에 연결되어 상기 제4 노드와 상기 외부전압 간의 전압차가 안정적으로 유지되도록 설정하는 안정화소자를 포함하는 반도체시스템.
  3. 제 2 항에 있어서, 상기 연결부는 상기 제1 및 제2 반도체장치를 관통하는 실리콘 성분으로 형성되는 반도체시스템.
  4. 제 3 항에 있어서, 상기 안정화소자는 커패시터로 구현되는 반도체시스템.
  5. 제 1 항에 있어서, 상기 버퍼회로는
    상기 제1 노드와 내부노드에 연결된 안정화소자; 및
    상기 내부노드와 상기 제2 노드 사이에 연결되어 제어신호에 응답하여 턴온되는 스위치소자를 포함하는 반도체시스템.
  6. 제 5 항에 있어서, 상기 제어신호는 상기 안정화회로와 상기 버퍼회로의 상기 연결부를 통한 연결이 차단되는 경우 인에이블되어 상기 스위치소자를 턴온시키는 반도체시스템.
  7. 제 5 항에 있어서, 상기 버퍼회로는
    상기 제2 노드의 전압을 전압분배하여 상기 출력신호를 생성하는 전압분배부; 및
    상기 출력신호와 상기 입력신호를 입력받아 상기 구동신호를 구동하는 신호입력부를 더 포함하는 반도체시스템.
  8. 제어신호, 전원전압 및 접지전압을 인가하는 컨트롤러; 및
    입력신호와 출력신호의 비교결과에 따라 구동신호를 생성하여 제1 노드로 출력하고, 상기 구동신호에 응답하여 제2 노드를 상기 전원전압으로 구동하며, 상기 제2 노드의 전압을 전압분배하여 상기 출력신호를 제3 노드로 출력하는 버퍼회로를 포함하는 제1 반도체장치를 포함하되,
    상기 버퍼회로는 상기 제1 노드와 내부노드에 연결된 제1 안정화소자, 및 상기 내부노드와 상기 제2 노드 사이에 연결되어 제어신호에 응답하여 턴온되는 스위치소자를 포함하는 반도체시스템.
  9. 제 8 항에 있어서,
    상기 제3 노드와 연결부를 통해 연결되어 상기 출력신호를 안정화하는 안정화회로를 포함하는 제2 반도체장치를 더 포함하는 반도체시스템.
  10. 제 9 항에 있어서, 상기 제어신호는 상기 안정화회로와 상기 버퍼회로의 상기 연결부를 통한 연결이 차단되는 경우 인에이블되어 상기 스위치소자를 턴온시키는 반도체시스템.
  11. 제 9 항에 있어서, 상기 안정화회로는 상기 연결부에 연결된 제4 노드와 상기 접지전압 사이에 연결되어 상기 제4 노드와 상기 접지전압 간의 전압차가 안정적으로 유지되도록 설정하는 제2 안정화소자를 포함하는 반도체시스템.
  12. 제 11 항에 있어서, 상기 연결부는 상기 제1 및 제2 반도체장치를 관통하는 실리콘 성분으로 형성되는 반도체시스템.
  13. 제 12 항에 있어서, 상기 제2 안정화소자는 상기 제1 안정화소자보다 큰 용량을 갖는 커패시터로 구현되는 반도체시스템.
  14. 제 8 항에 있어서, 상기 버퍼회로는
    상기 제2 노드의 전압을 전압분배하여 상기 출력신호를 생성하는 전압분배부; 및
    상기 출력신호와 상기 입력신호를 입력받아 상기 구동신호를 구동하는 신호입력부를 더 포함하는 반도체시스템.
KR1020130069280A 2013-06-17 2013-06-17 반도체시스템 KR20140146482A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130069280A KR20140146482A (ko) 2013-06-17 2013-06-17 반도체시스템
US14/132,217 US20140368256A1 (en) 2013-06-17 2013-12-18 Semiconductor systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130069280A KR20140146482A (ko) 2013-06-17 2013-06-17 반도체시스템

Publications (1)

Publication Number Publication Date
KR20140146482A true KR20140146482A (ko) 2014-12-26

Family

ID=52018713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130069280A KR20140146482A (ko) 2013-06-17 2013-06-17 반도체시스템

Country Status (2)

Country Link
US (1) US20140368256A1 (ko)
KR (1) KR20140146482A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995031041A1 (en) * 1994-05-09 1995-11-16 Philips Electronics N.V. Integrated circuit comprising an output stage with a miller capacitor
FR2830091B1 (fr) * 2001-09-25 2004-09-10 St Microelectronics Sa Regulateur de tension incorporant une resistance de stabilisation et un circuit de limitation du courant de sortie
US7019585B1 (en) * 2003-03-25 2006-03-28 Cypress Semiconductor Corporation Method and circuit for adjusting a reference voltage signal
JP2006322711A (ja) * 2005-05-17 2006-11-30 Fuji Electric Device Technology Co Ltd 電圧検出回路および電流検出回路
KR100832894B1 (ko) * 2005-10-06 2008-05-28 삼성전기주식회사 출력 버퍼회로
US8174308B2 (en) * 2009-11-02 2012-05-08 Nanya Technology Corp. DC slope generator
TWI427920B (zh) * 2010-02-01 2014-02-21 Novatek Microelectronics Corp 耦合阻絕方法及運算放大器
US8575903B2 (en) * 2010-12-23 2013-11-05 Texas Instruments Incorporated Voltage regulator that can operate with or without an external power transistor
US8395448B2 (en) * 2011-01-14 2013-03-12 Analog Devices, Inc. Apparatus and method for miller compensation for multi-stage amplifier

Also Published As

Publication number Publication date
US20140368256A1 (en) 2014-12-18

Similar Documents

Publication Publication Date Title
KR100937948B1 (ko) 파워 업 신호 생성회로와 생성 방법
US8436661B2 (en) Input buffer capable of expanding an input level range
US9634662B2 (en) High-voltage-tolerant pull-up resistor circuit
KR100753034B1 (ko) 내부 전원전압 발생 회로
KR20140146330A (ko) 구동 장치
JP2017215906A (ja) シリーズレギュレータ及び半導体集積回路
JP2015153074A (ja) 半導体装置
CN104142702A (zh) 输出电路以及电压信号输出方法
US20150188436A1 (en) Semiconductor Device
TWI394372B (zh) 具有可控制之迴轉率的晶片外驅動器系統及其相關方法
US9971370B2 (en) Voltage regulator with regulated-biased current amplifier
KR20140146482A (ko) 반도체시스템
JP4814747B2 (ja) 定電圧回路
KR20150005299A (ko) 출력 장치 및 출력 장치를 포함하는 출력 시스템
JP2007097131A (ja) 差動増幅装置
JP2016518732A (ja) 高周波数クロックインターコネクトのための出力振幅検出器をもつ電流モードバッファ
JP2017041139A (ja) Ｌｄｏ回路
JP2008009820A (ja) 電圧レギュレータ
KR100938892B1 (ko) 동적 전류 바이어스 회로
KR20150025780A (ko) 반도체 장치의 증폭 회로
KR20150080102A (ko) 반도체 장치
KR20150014613A (ko) 내부전압생성회로
KR20150005365A (ko) 주기신호생성회로
KR20090054093A (ko) 반도체 소자의 전압 발생장치
US9160335B2 (en) Semiconductor apparatus and reduced current and power consumption

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid