CN116940914A - 电源抑制增强器 - Google Patents

电源抑制增强器 Download PDF

Info

Publication number
CN116940914A
CN116940914A CN202280017593.5A CN202280017593A CN116940914A CN 116940914 A CN116940914 A CN 116940914A CN 202280017593 A CN202280017593 A CN 202280017593A CN 116940914 A CN116940914 A CN 116940914A
Authority
CN
China
Prior art keywords
transistor
coupled
input
gate
amplifying circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280017593.5A
Other languages
English (en)
Inventor
K·C·郭
关华
姜吉泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN116940914A publication Critical patent/CN116940914A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

在某些方面，系统包括具有输入端和输出端的放大电路，其中放大电路的输入端耦合到低压差(LDO)调节器的传输晶体管的栅极。系统还包括耦合在放大电路的输出端和放大电路的输入端之间的金属氧化物半导体(MOS)电容器。

Description

电源抑制增强器
相关申请的交叉引用
本申请要求于2021年3月25日向美国专利商标局提交的非临时专利申请号17/213,044的优先权和权益，该申请的全部内容并入本文，如同在下文中以其全文完全阐述一样并且用于所有适用目的。
技术领域
本公开的各方面通常涉及电压调节，并且更特别地涉及增强电压调节器的电源抑制。
背景技术
电压调节器可用于从噪声电源向电路提供干净的调节电压。电源抑制(PSR)测量电压调节器在调节器的输出端处抑制电源噪声的能力。PSR越高，提供给电路的调节电压就越干净。
发明内容
以下呈现一个或多个实现的简化概述，以便提供对此类实现的基本理解。该发明内容不是所有预期实现的广泛综述，并且既不旨在标识所有实现方式的关键或重要元素，也不旨在界定任何或所有实现方式的范围。其唯一目的是以简化的形式呈现一个或多个实现方式的一些构思，作为稍后呈现的更详细描述的序言。
第一方面涉及一种系统。该系统包括具有输入端和输出端的放大电路，其中放大电路的输入端耦合到低压差(LDO)调节器的传输晶体管的栅极。该系统还包括耦合在放大电路的输出端与放大电路的输入端之间的金属氧化物半导体(MOS)电容器。
第二方面涉及一种用于增强低压差(LDO)调节器的电源抑制的方法。该方法包括使用金属氧化物半导体(MOS)电容器产生负电容，并且将负电容耦合到LDO调节器的传输晶体管的栅极。
第三方面涉及一种系统。该系统包括低压差(LDO)调节器，其中LDO调节器包括：传输晶体管，耦合在供电轨与LDO调节器的输出端之间；以及放大器，具有被配置为接收参考电压的第一输入端、经由反馈路径耦合到LDO调节器的输出端的第二输入端以及耦合到传输晶体管的栅极的输出端。该系统还包括具有输入端和输出端的放大电路，其中放大电路的输入端耦合到传输晶体管的栅极。系统还包括耦合在放大电路的输出端与放大电路的输入端之间的金属氧化物半导体(MOS)电容器。
附图说明
图1示出根据本公开的某些方面的低压差(LDO)调节器的示例。
图2示出根据本公开的某些方面的耦合到LDO调节器的电源抑制(PSR)增强器的示例。
图3示出根据本公开的某些方面的PSR增强器中放大电路的示例性实现。
图4示出根据本公开的某些方面的包括金属氧化物半导体(MOS)电容器的PSR增强器的示例。
图5示出根据本公开的某些方面的放大电路的示例性实现。
图6示出根据本公开的某些方面的包括高通滤波器的PSR增强器的示例。
图7示出根据本公开的某些方面的高通滤波器的示例性实现。
图8示出包括根据本公开的某些方面的开关的PSR增强器的示例。
图9示出根据本公开的某些方面的具有自适应电流偏置的PSR增强器的示例。
图10示出根据本公开的某些方面的放大电路中放大器的示例性实现。
图11示出根据本公开的某些方面的其中放大器包括开关的示例。
图12示出根据本公开的某些方面的LDO调节器和PSR增强器的另一示例。
图13示出其中可使用本公开的各方面的系统的示例。
图14为说明根据本公开的某些方面的用于增强电源抑制的方法的示例的流程图。
具体实施方式
结合附图，以下阐述的详细描述旨在作为对各种配置的描述，而并不旨在表示可实践本文中描述的构思的唯一配置。详细描述包括具体细节，目的是提供对各种构思的透彻理解。然而，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践这些构思。在一些实例中，公知的结构和部件以框图形式示出，以便避免混淆此类构思。
电压调节器可以用于从噪声电源向电路提供干净的调节电压。电源抑制(PSR)测量电压调节器在调节器的输出端处抑制电源噪声的能力。PSR越高，提供给电路的调节电压就越干净。对于许多应用，期望高PSR以避免来自电源的噪声注入电路中。对于电路包括图像感测电路的示例，期望高PSR以防止电源噪声到达图像感测电路，这可以在使用图像感测电路所捕获的图像中产生明显的白线。
常用的电压调节器为低压差(LDO)调节器。在这点上，图1示出根据某些方面的LDO调节器105的示例。LDO调节器105被配置为从供电轨120上的供电电压VDD向电路140提供经调节电压VOUT。LDO调节器105包括耦合在电源轨120和电路140之间的传输晶体管115。在图1的示例中，传输晶体管115使用p型金属氧化物半导体(PMOS)晶体管118实现，具有耦合到供电轨120的源极和耦合到LDO调节器105的输出端125的漏极。应当理解，传输晶体管115不限于该示例，并且传输晶体管115可以使用另一类型的晶体管实现。还应当理解，传输晶体管115可使用并联耦合的多个晶体管实现。
LDO调节器105还包括放大器110，其输出端116耦合到传输晶体管115的栅极、第一输入端112耦合到参考电压VREF并且第二输入端114经由反馈路径130耦合到LDO调节器105的输出端125。参考电压VREF可以由带隙电压参考电路、分压器、与电阻器串联的电流源和/或另一类型的电路提供。在图1的示例中，第一输入端112为反相输入端并且第二输入端114为非反相输入端。
在操作中，放大器110在减少参考电压VREF和经调节电压VOUT之间的差(即，误差)的方向上调整传输晶体管115的栅极电压，这迫使经调节电压VOUT近似等于参考电压VREF。因此，在该示例中，通过相应地设置参考电压VREF，可以将经调节电压VOUT设置为电路140的期望电压。应当理解，在一些实现方式中，反馈路径130可以包括分压器(未示出)，其中反馈到放大器110的第二输入端114的电压与经调节电压VOUT成比例。
LDO调节器105面临的挑战在于供电轨120上的供电噪声可以通过寄生电容Cgs、CP和Cgd耦合到LDO调节器105的输出端125，其中Cgs为传输晶体管115的栅极到源极电容，CP为来自放大器110的寄生电容，并且Cgd为传输晶体管115的栅极到漏极电容。CP还可以包括来自耦合到传输晶体管115的栅极的一个或多个其它元件(未示出)的寄生电容。寄生电容Cgs、CP和Cgd在传输晶体管115的栅极处形成电容分压器，这导致可以由下式近似的小信号栅极电压：
其中vdd为由于供电噪声引起的小信号供电电压，并且vg为传输晶体管115的小信号栅极电压。供电噪声可以例如由耦合到供电轨120的开关调节器(未示出)产生。
小信号供电电压vdd出现在耦合到供电轨120的传输晶体管115的源极处。因此，传输晶体管115的小信号栅极到源极电压近似等于等式(1)中给出的vg减去vdd，该小信号栅极到源极电压为非零的。因为传输晶体管115的小信号栅极到源极电压为非零的，所以传输晶体管115产生对应于供电噪声的小信号电流，这使PSR降级。
在一种方法中，通过向传输晶体管115的栅极添加抵消寄生电容CP和Cgd的负电容CN来消除电容耦合效应，从而增强PSR。在这种方法中，负电容CN的电容由下式给出：
CN＝-(Cp+Cgd) (2)。
负电容CN将传输晶体管115的小信号栅极电压改变为下式：
因此，负电容CN使传输晶体管115的小信号栅极电压近似等于传输晶体管115的源极处的小信号供电电压vdd。结果，传输晶体管115的小信号栅极到源极电压近似为零。这显著减少由传输晶体管115产生的对应于供电噪声的小信号电流，并且因此显著减少供电噪声到LDO调节器105的输出端125的耦合。
图2示出被配置为产生负电容CN的PSR增强器210的示例。PSR增强器210包括放大电路220和电容器230。放大电路220具有输入端222和输出端224，其中放大电路220的输入端222耦合到传输晶体管115的栅极，并且电容器230耦合在放大电路220的输出端224与放大电路220的输入端222之间。在该示例中，电容器230和放大电路220实现负电容电路，该负电容电路产生由下式给出的负电容CN：
CN＝CM(1-G) (4)
其中CM为电容器230的电容并且G为放大电路220的增益。如等式(4)所示，假设放大电路220的增益大于一，电容CN为负。负电容CN耦合到传输晶体管115的栅极，并且在负电容CN等于-(CP+Cgd)时消除以上讨论的电容耦合效应。如等式(4)所示，通过相应地选择电容器230的电容CM和放大电路220的增益，可以将负电容CN设置为近似等于-(CP+Cgd)。
图3示出放大电路220的示例性实现。在该示例中，放大电路220包括放大器310(例如，运算放大器)、第一反馈电阻器R1和第二反馈电阻器R2。放大器310具有第一输入端312、第二输入端314和输出端316。放大器310的第一输入端312耦合到放大电路220的输入端222，并且放大器310的输出端316耦合到放大电路220的输出端224。第一反馈电阻器R1耦合在放大器310的第二输入端314与接地之间，并且第二反馈电阻器R2耦合在放大器310的输出端316与放大器310的第二输入端314之间。在图3的示例中，放大器310的第一输入端312为非反相输入端，并且放大器310的第二输入端314为反相输入端。在操作中，第一反馈电阻器R1和第二反馈电阻器R2使得放大电路220的闭环增益近似等于下式：
其中等式(5)中的R1为第一反馈电阻器R1的电阻，并且等式(5)中的R2为第二反馈电阻器R2的电阻。等式(5)假设放大器310的开环增益远大于(例如，至少大一个数量级)第二反馈电阻器R2的电阻与第一反馈电阻器R1的电阻的比率，使得放大电路220的增益由反馈电阻器R1和R2设定。在这点上，放大器310可以使用具有高开环增益的运算放大器实现。
在图3的示例中，由PSR增强器210产生的负电容CN由下式给出：
因此，在该示例中，由PSR增强器210提供的负电容CN由电容器230的电容CM乘以比率-R2/R1给出。
电容器230典型地使用金属-绝缘体-金属(MIM)电容器实现。使用MIM电容器的缺点在于MIM电容器在结构上与传输晶体管115不同。结果，电容器230的电容CM不跟踪在工艺角上传输晶体管115的寄生电容的变化。这使得难以在工艺角上将负电容CN设置为等于-(CP+Cgd)，这使在工艺角上PSR增强器210的PSR性能降级。
PSR增强器210的另一缺点在于，即使当电路140不执行需要高PSR的任务时，也可启用PSR增强器210，这减少功率效率。对于其中电路140包括图像感测电路的示例，电路140在图像捕获期间可以需要高PSR，以减少由供电噪声引起的所得图像中的白线。然而，当电路140不捕获图像时，电路140可以不需要高PSR。在该示例中，当电路140不捕获图像时，使PSR增强器210启用浪费功率，从而减少功率效率。
此外，即使当LDO调节器105上的电流负载低时，PSR增强器210中的放大电路220也使用恒定的高偏置电流来提供高PSR。例如，当电路140处于不活动或不需要高PSR的低功率状态下时，LDO调节器105上的电流负载可以是低的。在该示例中，当负载低(即，轻)时，没有必要维持放大电路220的高偏置电流，导致低负载功率效率差。
本公开的各个方面克服PSR增强器210的上述缺点中的一个或多个，如下面另外讨论的。
图4示出根据本公开的各方面的示例性PSR增强器410。如下面另外讨论的，PSR增强器410提供负电容CN，其跟踪在工艺角上传输晶体管115的寄生电容的变化，从而在工艺角上提供改善的PSR性能。
PSR增强器410包括放大电路420和电容器430。放大电路420具有输入端422和输出端424，其中放大电路420的输入端422耦合到传输晶体管115的栅极。电容器430耦合在放大电路420的输出端424与放大电路420的输入端422之间。更具体地，电容器430的第一端子440耦合到放大电路420的输入端422，并且电容器430的第二端子442耦合到放大电路420的输出端424。放大420的输入端422可以是非反相输入端。在该示例中，电容器430和放大电路420实现负电容电路，该负电容电路产生由以上讨论的等式(4)给出的负电容CN。
在该示例中，电容器430使用金属氧化物半导体(MOS)电容器435实现，其中MOS电容器435的电容CM跟踪在工艺角上传输晶体管115的寄生电容的变化。MOS电容器435的这种特性允许由PSR增强器410产生的负电容CN跟踪在工艺角上传输晶体管115的寄生电容的变化，从而在工艺角上提供改善的PSR性能。
在该示例中，MOS电容器435使用金属氧化物半导体(MOS)晶体管437实现。在图4所示的示例中，传输晶体管115使用PMOS晶体管118实现，并且晶体管437使用第二PMOS晶体管438实现，其中晶体管118和438两者可以被集成在同一芯片上。然而，应当理解，传输晶体管115和晶体管437可以使用另一类型的晶体管实现。在一个示例中，晶体管437可以使用与传输晶体管115相同的工艺或基本上相同的工艺来制造，使得晶体管437在结构上类似于传输晶体管115。
在图4的示例中，晶体管437的源极和漏极耦合在一起，以形成MOS电容器435。在该示例中，晶体管437的栅极耦合到电容器430的第一端子440，并且晶体管437的源极和漏极耦合到电容器430的第二端子442。在某些方面，晶体管437与传输晶体管115成比例，其中晶体管437的布局可与传输晶体管115的布局相同或类似，并且晶体管437的布局可相对于传输晶体管115的布局进行缩放。因为形成MOS电容器435的晶体管437在结构上类似于传输晶体管115，所以MOS电容器435的电容CM在工艺角上以与传输晶体管115的寄生电容类似的方式变化。结果，MOS电容器435的电容CM跟踪在工艺角上传输晶体管115的寄生电容的变化。因为由PSR增强器410产生的负电容CN与MOS电容器435的电容CM成比例，所以负电容CN跟踪在工艺角上传输晶体管115的寄生电容的变化。这允许负电容CN更精确地消除在工艺角上的电容耦合效应，并且因此在工艺角上提供改善的PSR性能。
相反，图2所示的PSR增强器210中的电容器230使用在结构上与传输晶体管115不同的MIM电容器实现。因此，与MOS电容器435不同，电容器230不跟踪在工艺角上传输晶体管115的寄生电容的变化。
在该示例中，晶体管437可以是传输晶体管115的缩小版本。换句话说，传输晶体管115的尺寸可以是晶体管437的尺寸的倍数。这是因为MOS电容器435的电容CM由放大电路420倍增以产生负电容CN。放大电路420的增益越大，晶体管437相对于传输晶体管115可越小，以实现期望的负电容CN。
在一个示例中，传输晶体管115的尺寸可指代传输晶体管115的栅极宽度，并且晶体管437的尺寸可指代晶体管437的栅极宽度。在该示例中，传输晶体管115的栅极宽度可以是晶体管437的栅极宽度的倍数。在另一示例中，传输晶体管115的尺寸可指代传输晶体管115的栅极面积(例如，栅极宽度乘以栅极长度)，并且晶体管437的尺寸可指代晶体管437的栅极面积(例如，栅极宽度乘以栅极长度)。在该示例中，传输晶体管115的栅极面积可以是晶体管437的栅极面积的倍数。在某些方面，传输晶体管115的栅极可以在具有彼此耦合的多个栅极(也称为栅极指状物)的芯片上物理实现。在该示例中，传输晶体管115的栅极面积可指代构成传输晶体管115的栅极的多个栅极的组合面积。类似地，晶体管437的栅极可在具有彼此耦合的多个栅极(也称为栅极指状物)的芯片上物理实现。在该示例中，晶体管437的栅极面积可指代构成晶体管437的栅极的多个栅极的组合面积。
图5示出根据某些方面的放大电路420的示例性实现方式。在该示例中，放大电路420包括放大器510(例如，运算放大器)、第一反馈电阻器R1和第二反馈电阻器R2。放大器510具有第一输入端512、第二输入端514和输出端516。放大器510的第一输入端512耦合到放大电路420的输入端422，并且放大器510的输出端516耦合到放大电路420的输出端424。第一反馈电阻器R1耦合在放大器510的第二输入端514与LDO调节器105的输出端125之间，并且第二反馈电阻器R2耦合在放大器510的输出端516与放大器510的第二输入端514之间。在图5的示例中，放大器510的第一输入端512为非反相输入端，并且放大器510的第二输入端514为反相输入端。
在操作中，第一反馈电阻器R1和第二反馈电阻器R2使放大电路420的闭环增益近似等于上面给出的等式(5)中的增益。这假设放大器310的开环增益远大于(例如，至少大一个数量级)第二反馈电阻器R2的电阻与第一反馈电阻器R1的电阻的比率。在该示例中，由PSR增强器410产生的负电容CN由电容器430的电容CM乘以比率-R2/R1给出。
如以上讨论的，实现MOS电容器435的晶体管437可以是传输晶体管115的缩小版本，因为MOS电容器435的电容CM由放大电路420倍增以产生负电容CN。在图5的示例中，晶体管437与传输晶体管115的尺寸比可以是1:K，其中K由比率R2/R1给出。比率R2/R1越大，晶体管437相对于传输晶体管115可越小，以实现期望的负电容CN。在该示例中，晶体管的尺寸可指代晶体管的栅极宽度、晶体管的栅极面积或者晶体管的另一特征的尺寸。
在某些方面，电容耦合效应可以对低频(例如，低于10千赫的频率)下的PSR影响较小。例如，要由PSR增强器410抑制的供电噪声可以由耦合到供电轨120的开关调节器(未示出)产生，该开关调节器产生在几十千赫至十兆赫或更多的频率范围内的供电噪声。在该示例中，电容耦合效应在低于10千赫的频率下可以不起作用。因此，PSR增强器410可不需要在低频(例如，低于10千赫的频率)下增强(即提升)PSR。
在这点上，PSR增强器410可以包括高通滤波器610，其被配置为在期望PSR增强的较高频率下将传输晶体管115的栅极电压耦合到放大电路420的输入端422，其示例如图6所示。在图6的示例中，高通滤波器610耦合在传输晶体管115的栅极与放大电路420的输入端422之间。换句话说，放大电路420的输入端422通过高通滤波器610耦合到传输晶体管115的栅极。在该示例中，高通滤波器610的拐角频率可以被设置为使得高通滤波器610在期望PSR增强的频率下通过栅极电压，同时在较低频率(例如，低于10千赫的频率)下抑制栅极电压。在一个示例中，高通滤波器610可具有十千赫或更高的拐角频率。
因此，在该示例中，PSR增强器410在高于高通滤波器610的拐角频率的频率下增强(即，提升)PSR。LDO调节器105的输出端125可在PSR增强器410增强PSR的频率下表现为AC接地。
图7示出根据某些方面的高通滤波器610的示例性实现方式。在该示例中，高通滤波器610包括耦合在传输晶体管115的栅极与放大电路420的输入端422之间的电容器Cf，以及耦合在放大电路420的输入端422与LDO调节器105的输出端125之间的电阻器Rf。在该示例中，高通滤波器610的拐角频率与电阻器Rf的电阻和电容器Cf的电容的乘积成反比。可选择电阻器Rf的电阻和电容器Cf的电容以实现高通滤波器610的期望拐角频率。应当理解，高通滤波器610不限于图7所说明的示例性实现，并且高通滤波器610的其它实现方式也为适用的。
在某些方面，高通滤波器610的电容器Cf的电容可以被选择为远小于LDO调节器105的输出电容。这是因为电容器Cf、电阻器Rf和输出电容可形成使PSR降级的阻抗分压器。通过使电容器Cf远小于输出电容，可以显著减少这种PSR降级。例如，如果输出电容大约为一微法，那么电容器Cf的电容可以是几皮法的数量级，以避免由于阻抗分压器导致的PSR降级。
在某些方面，当电路140不执行需要高PSR来改善功率效率的任务时，可禁用PSR增强器410。在这点上，图8示出其中PSR增强器410包括用于选择性地启用或禁用PSR增强器410的开关的示例。在该示例中，开关包括第一开关810、第二开关815和第三开关820。第一开关810耦合在传输晶体管115的栅极和电容器430的第一端子440之间，第二开关815耦合在电容器430的第一端子440和接地之间，并且第三开关820耦合在放大器510(例如，运算放大器)的输出端516与放大电路420的输出端424之间。开关810、815和820中的每个开关可使用PMOS晶体管、n型金属氧化物半导体(NMOS)晶体管、传输门或另一类型的开关实现。
在该示例中，控制器830被配置为通过控制开关810、815和820的开/关状态来选择性地启用或禁用PSR增强器410。应注意，为了便于说明，图8中没有明确示出控制器830和开关810、815和820之间的各个连接。为了启用PSR增强器410，控制器830接通(即闭合)第一开关810和第三开关820，并且断开(即打开)第二开关815。为了禁用PSR增强器410，控制器830断开第一开关810和第三开关820，并且接通第二开关815。断开第一开关810将PSR增强器410从传输晶体管115的栅极去耦，并且断开第三开关820将放大器510的输出端516从电容器430和第二反馈电阻器R2去耦。
在该示例中，控制器830可以被配置为当电路140执行期望高PSR的任务时启用PSR增强器410，并且当电路140不执行需要高PSR的任务时禁用电路140以节省功率。对于电路140包括图像感测电路的示例，控制器830可以在图像感测电路捕获图像时启用PSR增强器410，以减少由供电噪声引起的图像伪影。当图像感测电路不捕获图像(例如，图像感测电路处于待机模式)时，控制器830可禁用PSR增强器410。
应当理解，在一些实现方式中，可从PSR增强器410中省略第二开关815。在这些实现方式中，当控制器830通过断开第一开关810将PSR增强器410从传输晶体管115去耦时，电容器430的第一端子440可以是浮动的。还应当理解，开关810、815和820不限于其中使用MOS电容器435实现电容器430的示例，并且在其中使用不同类型的电容器实现电容器430的其它示例中，开关810、815和820可用于选择性地启用/禁用PSR增强器410以节省功率。
如以上讨论的，即使当LDO调节器105上的电流负载低时，PSR增强器210中的放大电路220也使用恒定的高偏置电流来提供高PSR。这是因为恒流源被用于为放大电路220提供偏置电流。当LDO调节器105上的电流负载低时，高恒定偏置电流导致功率效率差，这可在电路140处于不活动或不需要高PSR的低功率状态下时发生。
图9示出其中PSR增强器410包括放大电路420的自适应电流偏置以增加低负载功率效率的示例。在该示例中，PSR增强器410包括电流感测晶体管910，其被配置为基于电流负载向放大电路420提供自适应偏置电流。电流感测晶体管910的栅极耦合到传输晶体管115的栅极。这使得电流感测晶体管910提供与流经传输晶体管115的电流成比例的偏置电流，并且因此与LDO调节器105上的电流负载成比例。结果，电流感测晶体管910能够感测电流负载(即，流经传输晶体管115的电流)，并且当电流负载低时，减少到放大电路420的偏置电流，从而增加低负载功率效率。相反，即使当电流负载低时，图2中的放大电路220的偏置电流也总是高的。
在图9的示例中，电流感测晶体管910使用PMOS晶体管920实现，该PMOS晶体管具有耦合到供电轨120的源极和耦合到放大器510的偏置电流输入端915的漏极。然而，应当理解，电流感测晶体管910可以使用另一种类型的晶体管实现。在该示例中，可以选择电流感测晶体管910的尺寸(例如，栅极宽度)，使得电流感测晶体管910为放大器510提供足够的偏置电流，以在标称电流负载下获得高增益。标称电流负载对应于当电路140执行期望高PSR的任务(例如，对于图像感测电路的示例的图像捕获)时由电路140汲取的电流。
因此，当电流负载低时，电流感测晶体管910减少到放大器510的偏置电流，产生改善的低负载功率效率。减少的偏置电流减少放大器510的开环增益，这减少PSR增强器410的性能。然而，当电路140不活动或处于不需要高PSR性能的低功率状态下时，电流负载可以是低的。因此，在该示例中，电流感测晶体管910在不需要高PSR的低电流负载条件期间减少偏置电流。
应当理解，电流感测晶体管910不限于其中电容器430使用MOS电容器435实现的示例，并且电流感测晶体管910可用于增加其中电容器430使用不同类型的电容器实现的其它示例中的低负载功率效率。
图10示出根据某些方面的放大器510的示例性实现。在该示例中，放大器510包括电流镜1010、第一输入晶体管1030、第二输入晶体管1040、负载电路1050和电压缓冲电路1070。
电流镜1010具有第一端子1015和第二端子1020。电流镜1010被配置为在第二端子1020处镜像流入第一端子1015的电流。在该示例中，电流镜1010的第一端子1015耦合到放大器510的偏置电流输入端915，并且因此被配置为从(在图9中示出的)电流感测晶体管910接收偏置电流。电流镜1010基于流入第一端子1015的偏置电流在第二端子1020处提供偏置电流(标记为“IB”)。例如，第二端子1020处的偏置电流可等于流入第一端子1015的偏置电流或与其成比例。电流镜1010可使用本领域已知的多个电流镜中的任一个电流镜实现。
第一输入晶体管1030耦合在负载电路1050的第一端子1052和电流镜1010的第二端子1020之间。第一输入晶体管1030的栅极耦合到放大器510的第一输入端512。在图10的示例中，第一输入晶体管1030使用NMOS晶体管实现，该NMOS晶体管具有耦合到负载电路1050的第一端子1052的漏极和耦合到电流镜1010的第二端子1020的源极。然而，应当理解，第一输入晶体管1030也可使用PMOS晶体管实现。
第二输入晶体管1040耦合在负载电路1050的第二端子1054与电流镜1010的第二端子1020之间。第二输入晶体管1040的栅极耦合到放大器510的第二输入端514。在图10的示例中，第二输入晶体管1040使用NMOS晶体管实现，该NMOS晶体管具有耦合到负载电路1050的第二端子1054的漏极和耦合到电流镜1010的第二端子1020的源极。然而，应当理解，第二输入晶体管1040也可使用PMOS晶体管实现。
在该示例中，由电流镜1010的第二端子1020提供的偏置电流用于偏置第一输入晶体管1030和第二输入晶体管1040。如以上讨论的，第二端子1020处的偏置电流可以等于从电流感测晶体管910流入第一端子1015的偏置电流或与其成比例。因此，在该示例中，当电流感测晶体管910感测LDO调节器105上的低负载时，用于偏置第一输入晶体管1030和第二输入晶体管1040的偏置电流为低的，这增加低负载功率效率。相反，图3中的放大器310中的输入晶体管由恒流源偏置，该恒流源提供恒定偏置电流，而与LDO调节器105上的电流负载无关。
负载电路1050具有耦合到电压缓冲电路1070的输入端1072的输出端1056。负载电路1050可以使用有源负载实现，该有源负载包括电流镜、共源共栅电流镜、折叠共源共栅电流镜或能够提供高开环增益的另一类型的有源负载。电压缓冲电路1070具有耦合到放大器510的输出端516的输出端1074。电压缓冲电路1070可以被配置为将负载电路1050的输出端1056处的高输出阻抗转换成放大器510的输出端516处的低输出阻抗(例如，用于使用电流驱动电容器430和第二电阻器R2)。电压缓冲电路1070可以使用源极跟随放大器或另一类型的电压缓冲电路实现。应当理解，在一些实现中，可省略电压缓冲电路1070。
在操作中，第一输入晶体管1030基于第一输入端512处的电压使用第一驱动电流驱动负载电路1050的第一端子1052，并且第二输入晶体管1040基于第二输入端514处的电压使用第二驱动电流驱动负载电路1050的第二端子1054。这在负载电路1050的输出端1056处产生具有开环增益的输出电压，该开环增益为第一输入晶体管1030和第二输入晶体管1040的跨导以及负载电路1050的输出阻抗的函数。例如，负载电路1050可使用共源共栅电流镜(其具有高输出阻抗)实现以提供高开环增益。
图11示出根据某些方面的其中放大器510包括用于选择性地启用或禁用放大器510的开关的示例。在该示例中，开关包括第一开关1110、第二开关1120和第三开关1130。第一开关1110耦合在偏置电流输入端915和电流镜1010的第一端子1015之间。换句话说，第一开关1110耦合在(在图9中示出的)电流感测晶体管910和电流镜1010的第一端子1015之间。第二开关1120耦合在供电轨1115和负载电路1050的输出端1056之间，并且第三开关1130耦合在供电轨1115和电压缓冲电路1070的输出端1074之间。供电轨1115可与供电轨120相同或为不同供电轨。开关1110、1120和1130中的每个开关可使用PMOS晶体管、n型金属氧化物半导体(NMOS)晶体管、传输门或另一类型的开关实现。
在该示例中，(在图8中示出的)控制器830被配置为通过控制开关1110、1120和1130的开/关状态，选择性地启用或禁用放大器510。应注意，图11中没有明确示出控制器830和开关1110、1120和1130之间的各个连接。为了启用放大器510，控制器830接通(即，闭合)第一开关1110，并且断开第二开关1120和第三开关1130。为了禁用放大器510，控制器830断开第一开关1110并且接通第二开关1120和第三开关1130。断开第一开关1110将第一端子1015从电流感测晶体管910去耦，并且因此切断来自电流感测晶体管910的偏置电流。接通第二开关1120将负载电路1050的输出端1056拉到供电轨1115，并且接通第三开关1130将电压缓冲电路1070的输出端1074拉到供电轨1115。在该示例中，控制器830可被配置为当电路140执行期望高PSR的任务(例如，图像捕获)时启用放大器510，并且当电路140不执行需要高PSR的任务时禁用电路140以节省功率。
应当理解，放大器510还可以包括开关(未示出)，用于选择性地启用或禁用负载电路1050和电流镜1010中的各个晶体管(未示出)。例如，对于PMOS晶体管，放大器510可以包括耦合在PMOS晶体管的栅极和供电轨1115之间的开关，其中控制器830断开开关以启用PMOS晶体管，并且接通开关以禁用PMOS晶体管。对于NMOS晶体管，放大器510可以包括耦合在NMOS晶体管的栅极和接地之间的开关，其中控制器830断开开关以启用NMOS晶体管，并且接通开关以禁用NMOS晶体管。
尽管上面使用其中传输晶体管115使用PMOS晶体管118实现的示例描述本公开的各方面，但应当理解，本公开不限于该示例，并且传输晶体管115可使用另一类型的晶体管实现。在这点上，图12示出其中传输晶体管115使用n型金属氧化物半导体(NMOS)晶体管1218实现的示例。在该示例中，NMOS晶体管1218具有耦合到供电轨120的漏极、耦合到放大器110的输出端116的栅极和耦合到LDO调节器105的输出端125的源极。应注意，在该示例中，放大器110的第一输入端112为非反相输入端，并且放大器110的第二输入端114为反相输入端，因为在该示例中，传输晶体管115使用NMOS晶体管1218实现。在操作中，放大器110在减少参考电压VREF和调节电压VOUT之间的差(即，误差)的方向上调整传输晶体管115的栅极电压。
在该示例中，MOS晶体管437使用NMOS晶体管1238实现，其中NMOS晶体管1238的栅极耦合到传输晶体管115的栅极，并且NMOS晶体管1238的源极和漏极耦合在一起。在该示例中，NMOS晶体管1238的栅极耦合到电容器430的第一端子440，并且NMOS晶体管1238的源极和漏极耦合到电容器430的第二端子442。如以上讨论的，电容器430耦合在放大电路420的输入端422和放大电路420的输出端424之间，以产生负电容(例如，基于等式(4))，以抵消电容耦合效应并且改善PSR性能。应当理解，在图4至11所示的PSR增强器410的任何示例性实现中，可以使用NMOS晶体管1238代替PMOS晶体管438。
因此，在图4的示例中，传输晶体管115使用PMOS晶体管118实现，并且MOS晶体管437使用PMOS晶体管438实现，并且在图12的示例中，传输晶体管115使用NMOS晶体管1218实现，并且MOS晶体管437使用NMOS晶体管1238实现。然而，应当理解，本公开不限于这些示例。通常，传输晶体管115和MOS晶体管437可以是相同的晶体管类型。在其它实现中，MOS晶体管437可使用与传输晶体管115不同类型的晶体管实现。
图13示出其中可使用本公开的各方面的系统1305的示例。然而，应当理解，本公开不限于图13所示的示例性系统1305，并且本公开可用于期望高PSR的其它类型的系统中。
在该示例中，系统1305包括以上讨论的LDO调节器105、PSR增强器410和控制器830。为了便于说明，图13中没有示出LDO调节器105和PSR增强器410的细节。在该示例中，电路140包括被配置为捕获图像的图像感测电路1310。在这点上，图像感测电路1310可以包括图像传感器阵列(例如，互补金属氧化物半导体(CMOS)传感器、电荷耦合器件(CCD)传感器或另一种类型的图像传感器)。
系统1305还包括耦合到控制器830的用户接口1320和耦合到图像感测电路1310的图像处理器1330。用户接口1320被配置为接收来自用户的输入以捕获图像。用户接口1320可包括图形用户接口、按钮(例如，快门按钮)和/或另一类型的用户接口。图像处理器1330被配置为接收由图像感测电路1310捕获的图像的图像数据，并且处理图像数据(例如，执行颜色校正、降噪等)。图像处理器1330可将处理的图像输出到另一处理器或存储器以进行存储。
在操作中，控制器830可在用户接口1320接收来自用户的输入以捕获图像前禁用PSR增强器410。为了禁用PSR增强器410，控制器830可以断开图8所示的第一开关810和第三开关820并且接通第二开关815。控制器830还可以断开图11所示的第一开关1110并且接通第二开关1120和第三开关1130。
当用户接口1320接收来自用户的输入以捕获图像时，控制器830激活图像感测电路1310以响应用户输入来捕获图像。控制器830还响应于用户输入启用PSR增强器410。更特别地，控制器830在接收用户输入与图像感测电路1310捕获图像的时间之间的短暂延迟期间启用PSR增强器410，使得在图像捕获期间启用PSR增强器410。为了启用PSR增强器410，控制器830可以接通图8所示的第一开关810和第三开关820并且断开第二开关815。控制器830还可以接通图11所示的第一开关1110并且断开第二开关1120和第三开关1130。在捕获图像后，控制器830可以禁用PSR增强器410以节省功率。因此，在该示例中，控制器830恰好在图像捕获前启用PSR增强器410以在图像捕获期间提供增强的PSR。如以上讨论的，图像感测电路1310将所捕获图像的图像数据输出到图像处理器1330以进行图像处理。
图14示出根据某些方面的用于增强低压差(LDO)调节器的电源抑制的示例性方法1400的流程图。方法1400可由PSR增强器410执行。
在框1410处，使用金属氧化物半导体(MOS)电容器产生负电容。例如，MOS电容器可以对应于MOS电容器435。在一个示例中，MOS电容器包括金属氧化物半导体(MOS)晶体管(例如，MOS晶体管437)。负电容可以由放大电路420产生，其中MOS电容器耦合在放大电路420的输出端424与放大电路420的输入端422之间。放大电路420的输入端422可以是非反相输入端。
在框1420处，负电容耦合到LDO调节器的传输晶体管的栅极。例如，传输晶体管可以对应于LDO调节器105的传输晶体管115。对于其中MOS电容器包括MOS晶体管的示例，将负电容器耦合到传输晶体管的栅极可以包括将MOS晶体管的栅极耦合到传输晶体管的栅极。
控制器830可以使用被设计成执行本文中描述的功能的处理器、状态机、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、离散硬件部件(例如，逻辑门)或其任何组合实现。处理器可通过执行包括用于执行功能的代码的软件来执行本文中描述的功能。软件可存储在诸如RAM、ROM、EEPROM、光盘和/或磁盘的计算机可读存储介质上。
实现示例在以下编号条款中描述：
1.一种系统，包括：
放大电路，具有输入端和输出端，其中放大电路的输入端耦合到低压差(LDO)调节器的传输晶体管的栅极；和
金属氧化物半导体(MOS)电容器，耦合在放大电路的输出端与放大电路的输入端之间。
2.根据条款1的系统，其中MOS电容器包括金属氧化物半导体(MOS)晶体管，MOS晶体管具有耦合到放大电路的输入端的栅极，以及耦合到放大电路的输出端的漏极和源极。
3.根据条款2的系统，其中传输晶体管和MOS晶体管具有相同的晶体管类型。
4.根据条款2或3的系统，其中传输晶体管包括第一p型金属氧化物半导体(PMOS)晶体管，并且MOS晶体管包括第二PMOS晶体管。
5.根据条款2或3的系统，其中传输晶体管包括第一n型金属氧化物半导体(NMOS)晶体管，并且MOS晶体管包括第二NMOS晶体管。
6.根据条款2至5中任一项的系统，其中MOS晶体管与传输晶体管成比例。
7.根据条款2至6中任一项的系统，其中传输晶体管的尺寸是MOS晶体管的尺寸的倍数。
8.根据条款2至7中任一项的系统，其中传输晶体管的栅极宽度或栅极面积是MOS晶体管的栅极宽度或栅极面积的倍数。
9.根据条款1至8中任一项的系统，还包括电流感测晶体管，电流感测晶体管具有耦合到传输晶体管的栅极的栅极，以及耦合到放大电路的漏极。
10.根据条款9的系统，其中传输晶体管和电流感测晶体管具有相同的晶体管类型。
11.根据条款9或10的系统，其中传输晶体管包括第一p型金属氧化物半导体(PMOS)晶体管，并且电流感测晶体管包括第二PMOS晶体管。
12.根据条款1至11中任一项的系统，还包括耦合在放大电路的输入端和传输晶体管的栅极之间的第一开关。
13.根据条款12的系统，还包括耦合在放大电路的输入端和接地之间的第二开关。
14.根据条款1至13中任一项的系统，还包括耦合在传输晶体管的栅极和放大电路的输入端之间的高通滤波器。
15.根据条款14的系统，其中高通滤波器包括：
电容器，耦合在传输晶体管的栅极和放大电路的输入端之间；以及
电阻器，耦合到放大电路的输入端。
16.根据条款15的系统，其中电阻器耦合在放大电路的输入端与LDO调节器的输出端之间。
17.根据条款1至16中任一项的系统，其中放大电路包括：
放大器，具有第一输入端、第二输入端和输出端，其中放大器的输出端耦合到放大电路的输出端，并且放大器的第一输入端耦合到放大电路的输入端；
第一电阻器，耦合到放大器的第二输入端；以及
第二电阻器，耦合在放大器的输出端和放大器的第二输入端之间。
18.根据条款17的系统，其中第一电阻器耦合在放大器的第二输入端与LDO调节器的输出端之间。
19.根据条款17或18的系统，其中放大器包括：
第一输入晶体管，具有耦合到放大器的第一输入端的栅极；
第二输入晶体管，具有耦合到放大器的第二输入端的栅极；
负载电路，耦合到第一输入晶体管的漏极、第二输入晶体管的漏极和放大器的输出端；和
电流镜，耦合到第一输入晶体管的源极和第二输入晶体管的源极。
20.根据条款19的系统，还包括电流感测晶体管，电流感测晶体管具有耦合到传输晶体管的栅极的栅极和耦合到电流镜的漏极。
21.根据条款20的系统，其中电流镜的第一端子耦合到电流感测晶体管的漏极，并且电流镜的第二端子耦合到第一输入晶体管的源极和第二输入晶体管的源极。
22.根据条款21的系统，其中电流镜被配置为在电流镜的第二端子处镜像流入电流镜的第一端子的电流。
23.根据条款19至22中任一项的系统，其中放大器还包括耦合在负载电路与放大器的输出端之间的电压缓冲电路。
24.一种用于增强低压差(LDO)调节器的电源抑制的方法，包括：
使用金属氧化物半导体(MOS)电容器来产生负电容；和
将负电容耦合到LDO调节器的传输晶体管的栅极。
25.根据条款24的方法，其中产生负电容包括将MOS电容器耦合在放大电路的输出端与放大电路的输入端之间。
26.根据条款24或25的方法，其中MOS电容器包括金属氧化物半导体(MOS)晶体管。
27.根据条款26的方法，其中MOS晶体管的漏极和源极耦合在一起。
28.根据条款26或27的方法，其中将负电容耦合到LDO调节器的传输晶体管的栅极包括：将MOS晶体管的栅极耦合到传输晶体管的栅极。
29.根据条款26至28中任一项的方法，其中传输晶体管和MOS晶体管具有相同的晶体管类型。
30.根据条款26至29中任一项的方法，其中传输晶体管包括第一p型金属氧化物半导体(PMOS)晶体管，并且MOS晶体管包括第二PMOS晶体管。
31.根据条款26至29中任一项的方法，其中传输晶体管包括第一n型金属氧化物半导体(NMOS)晶体管，并且MOS晶体管包括第二NMOS晶体管。
32.一种系统，包括：
低压差(LDO)调节器，其中LDO调节器包括：
传输晶体管，耦合在供电轨与LDO调节器的输出端之间；和
放大器，具有被配置为接收参考电压的第一输入端、经由反馈路径耦合到LDO调节器的输出端的第二输入端以及耦合到传输晶体管的栅极的输出端；
放大电路，具有输入端和输出端，其中放大电路的输入端耦合到传输晶体管的栅极；以及
金属氧化物半导体(MOS)电容器，耦合在放大电路的输出端和放大电路的输入端之间。
33.根据条款32的系统，其中MOS电容器包括金属氧化物半导体(MOS)晶体管，MOS晶体管具有耦合到放大电路的输入端的栅极，以及耦合到放大电路的输出端的漏极和源极。
34.根据条款33的系统，其中传输晶体管包括第一p型金属氧化物半导体(PMOS)晶体管，并且MOS晶体管包括第二PMOS晶体管。
35.根据条款34的系统，其中传输晶体管的源极耦合到供电轨，并且传输晶体管的漏极耦合到LDO调节器的输出端。
36.根据条款33的系统，其中传输晶体管包括第一n型金属氧化物半导体(NMOS)晶体管，并且MOS晶体管包括第二NMOS晶体管。
37.根据条款36的系统，其中传输晶体管的漏极耦合到供电轨，并且传输晶体管的源极耦合到LDO调节器的输出端。
38.根据条款33至37中任一项的系统，其中MOS晶体管与传输晶体管成比例。
39.根据条款33至38中任一项的系统，其中传输晶体管的尺寸是MOS晶体管的尺寸的倍数。
40.根据条款33至39中任一项的系统，其中传输晶体管的栅极宽度或栅极面积是MOS晶体管的栅极宽度或栅极面积的倍数。
41.根据条款32至40中任一项的系统，还包括电流感测晶体管，该电流感测晶体管具有耦合到传输晶体管的栅极的栅极，以及耦合到放大电路的漏极。
42.根据条款41的系统，其中传输晶体管和电流感测晶体管具有相同的晶体管类型。
43.根据条款41或42的系统，其中传输晶体管包括第一p型金属氧化物半导体(PMOS)晶体管，并且电流感测晶体管包括第二PMOS晶体管。
44.根据条款32至43中任一项的系统，还包括耦合在放大电路的输入端与传输晶体管的栅极之间的第一开关。
45.根据条款44的系统，还包括耦合在放大电路的输入端和接地之间的第二开关。
46.根据条款32至45中任一项的系统，还包括耦合在传输晶体管的栅极和放大电路的输入端之间的高通滤波器。
47.根据条款46的系统，其中高通滤波器包括：
电容器，耦合在传输晶体管的栅极和放大电路的输入端之间；和
电阻器，耦合到放大电路的输入端。
48.根据条款47的系统，其中电阻器耦合在放大电路的输入端和LDO调节器的输出端之间。
49.根据条款32至48中任一项的系统，其中放大电路包括：
放大器，具有第一输入端、第二输入端和输出端，其中放大器的输出端耦合到放大电路的输出端，并且放大器的第一输入端耦合到放大电路的输入端；
第一电阻器，耦合到放大器的第二输入端；和
第二电阻器，耦合在放大器的输出端与放大器的第二输入端之间。
50.根据条款49的系统，其中第一电阻器耦合在放大器的第二输入端与LDO调节器的输出端之间。
51.根据条款49或50的系统，其中放大器包括：
第一输入晶体管，具有耦合到放大器的第一输入端的栅极；
第二输入晶体管，具有耦合到放大器的第二输入端的栅极；
负载电路，耦合到第一输入晶体管的漏极、第二输入晶体管的漏极和放大器的输出端；和
电流镜，耦合到第一输入晶体管的源极和第二输入晶体管的源极。
52.根据条款51的系统，还包括电流感测晶体管，该电流感测晶体管具有耦合到传输晶体管的栅极的栅极和耦合到电流镜的漏极。
53.根据条款52的系统，其中电流镜的第一端子耦合到电流感测晶体管的漏极，并且电流镜的第二端子耦合到第一输入晶体管的源极和第二输入晶体管的源极。
54.根据条款53的系统，其中电流镜被配置为在电流镜的第二端子处镜像流入电流镜的第一端子的电流。
55.根据条款51至54中任一项的系统，其中放大器还包括耦合在负载电路和放大器的输出端之间的电压缓冲电路。
应当理解，本公开不限于上文用于描述本公开的各方面的示例性术语。
本文中使用诸如“第一”、“第二”等的名称对元素的任何引用通常不限制这些元素的数量或顺序。相反，这些名称在本文中用作区分两个或更多个元素或元素实例的便利方式。因此，对第一元素和第二元素的引用并不意味着仅采用两个元素，或者第一元素必须在第二元素前。
在本公开内，词语“示例性”用于意指“用作示例、实例或说明”。本文中描述为“示例性”的任何实现或方面不一定被解释为比本公开的其它方面优选或有利。同样，术语“方面”并不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。如本文中关于规定值或特性使用的术语“大约”旨在指示在规定值或特性的10％内。
提供对本公开的先前描述以使得本领域的任何技术人员能够制造或使用本公开。对本公开的各种修改对于本领域技术人员来说将是显而易见的，并且在不脱离本公开的精神或范围的情况下，本文中定义的一般原理可应用于其它变型。因此，本公开内容并不旨在限于本文中描述的示例，而是与符合本文中公开的原理和新颖性特征的最宽范围相一致。

Claims (37)

1.一种系统，包括：
放大电路，具有输入端和输出端，其中所述放大电路的所述输入端耦合到低压差(LDO)调节器的传输晶体管的栅极；和
金属氧化物半导体(MOS)电容器，耦合在所述放大电路的所述输出端与所述放大电路的所述输入端之间。
2.根据权利要求1所述的系统，其中所述MOS电容器包括金属氧化物半导体(MOS)晶体管，所述MOS晶体管具有耦合到所述放大电路的所述输入端的栅极，以及耦合到所述放大电路的所述输出端的漏极和源极。
3.根据权利要求2所述的系统，其中所述传输晶体管和所述MOS晶体管具有相同的晶体管类型。
4.根据权利要求2所述的系统，其中所述传输晶体管包括第一p型金属氧化物半导体(PMOS)晶体管，并且所述MOS晶体管包括第二PMOS晶体管。
5.根据权利要求2所述的系统，其中所述传输晶体管包括第一n型金属氧化物半导体(NMOS)晶体管，并且所述MOS晶体管包括第二NMOS晶体管。
6.根据权利要求2所述的系统，其中所述MOS晶体管与所述传输晶体管成比例。
7.根据权利要求2所述的系统，其中所述传输晶体管的尺寸是所述MOS晶体管的尺寸的倍数。
8.根据权利要求2所述的系统，其中所述传输晶体管的栅极宽度或栅极面积是所述MOS晶体管的栅极宽度或栅极面积的倍数。
9.根据权利要求1所述的系统，还包括电流感测晶体管，所述电流感测晶体管具有耦合到所述传输晶体管的所述栅极的栅极，以及耦合到所述放大电路的漏极。
10.根据权利要求9所述的系统，其中所述传输晶体管和所述电流感测晶体管具有相同的晶体管类型。
11.根据权利要求9所述的系统，其中所述传输晶体管包括第一p型金属氧化物半导体(PMOS)晶体管，并且所述电流感测晶体管包括第二PMOS晶体管。
12.根据权利要求1所述的系统，还包括耦合在所述放大电路的所述输入端与所述传输晶体管的所述栅极之间的第一开关。
13.根据权利要求12所述的系统，还包括耦合在所述放大电路的所述输入端与接地之间的第二开关。
14.根据权利要求1所述的系统，还包括耦合在所述传输晶体管的所述栅极与所述放大电路的所述输入端之间的高通滤波器。
15.根据权利要求14所述的系统，其中所述高通滤波器包括：
电容器，耦合在所述传输晶体管的所述栅极与所述放大电路的所述输入端之间；以及
电阻器，耦合到所述放大电路的所述输入端。
16.根据权利要求15所述的系统，其中所述电阻器耦合在所述放大电路的所述输入端与所述LDO调节器的输出端之间。
17.根据权利要求1所述的系统，其中所述放大电路包括：
放大器，具有第一输入端、第二输入端和输出端，其中所述放大器的所述输出端耦合到所述放大电路的所述输出端，并且所述放大器的所述第一输入端耦合到所述放大电路的所述输入端；
第一电阻器，耦合到所述放大器的所述第二输入端；以及
第二电阻器，耦合在所述放大器的所述输出端与所述放大器的所述第二输入端之间。
18.根据权利要求17所述的系统，其中所述第一电阻器耦合在所述放大器的所述第二输入端与所述LDO调节器的输出端之间。
19.根据权利要求17所述的系统，其中所述放大器包括：
第一输入晶体管，具有耦合到所述放大器的所述第一输入端的栅极；
第二输入晶体管，具有耦合到所述放大器的所述第二输入端的栅极；
负载电路，耦合到所述第一输入晶体管的漏极、所述第二输入晶体管的漏极和所述放大器的所述输出端；和
电流镜，耦合到所述第一输入晶体管的源极和所述第二输入晶体管的源极。
20.根据权利要求19所述的系统，还包括电流感测晶体管，所述电流感测晶体管具有耦合到所述传输晶体管的所述栅极的栅极和耦合到所述电流镜的漏极。
21.根据权利要求20所述的系统，其中所述电流镜的第一端子耦合到所述电流感测晶体管的所述漏极，并且所述电流镜的第二端子耦合到所述第一输入晶体管的所述源极和所述第二输入晶体管的所述源极。
22.根据权利要求21所述的系统，其中所述电流镜被配置为在所述电流镜的所述第二端子处镜像流入所述电流镜的所述第一端子的电流。
23.根据权利要求19所述的系统，其中所述放大器还包括耦合在所述负载电路与所述放大器的所述输出端之间的电压缓冲电路。
24.一种用于增强低压差(LDO)调节器的电源抑制的方法，包括：
使用金属氧化物半导体(MOS)电容器来产生负电容；和
将所述负电容耦合到所述LDO调节器的传输晶体管的栅极。
25.根据权利要求24所述的方法，其中产生所述负电容包括将所述MOS电容器耦合在放大电路的输出端与所述放大电路的输入端之间。
26.根据权利要求24所述的方法，其中所述MOS电容器包括金属氧化物半导体(MOS)晶体管。
27.根据权利要求26所述的方法，其中所述MOS晶体管的漏极和源极耦合在一起。
28.根据权利要求26所述的方法，其中将所述负电容耦合到所述LDO调节器的所述传输晶体管的所述栅极包括：将所述MOS晶体管的栅极耦合到所述传输晶体管的所述栅极。
29.根据权利要求26所述的方法，其中所述传输晶体管和所述MOS晶体管具有相同的晶体管类型。
30.根据权利要求26所述的方法，其中所述传输晶体管包括第一p型金属氧化物半导体(PMOS)晶体管，并且所述MOS晶体管包括第二PMOS晶体管。
31.根据权利要求26所述的方法，其中所述传输晶体管包括第一n型金属氧化物半导体(NMOS)晶体管，并且所述MOS晶体管包括第二NMOS晶体管。
32.一种系统，包括：
低压差(LDO)调节器，其中所述LDO调节器包括：
传输晶体管，耦合在供电轨与所述LDO调节器的输出端之间；和
放大器，具有被配置为接收参考电压的第一输入端、经由反馈路径耦合到所述LDO调节器的所述输出端的第二输入端以及耦合到所述传输晶体管的栅极的输出端；
放大电路，具有输入端和输出端，其中所述放大电路的所述输入端耦合到所述传输晶体管的所述栅极；以及
金属氧化物半导体(MOS)电容器，耦合在所述放大电路的所述输出端与所述放大电路的所述输入端之间。
33.根据权利要求32所述的系统，其中所述MOS电容器包括金属氧化物半导体(MOS)晶体管，所述MOS晶体管具有耦合到所述放大电路的所述输入端的栅极，以及耦合到所述放大电路的所述输出端的漏极和源极。
34.根据权利要求33所述的系统，其中所述传输晶体管包括第一p型金属氧化物半导体(PMOS)晶体管，并且所述MOS晶体管包括第二PMOS晶体管。
35.根据权利要求34所述的系统，其中所述传输晶体管的源极耦合到所述供电轨，并且所述传输晶体管的漏极耦合到所述LDO调节器的所述输出端。
36.根据权利要求33所述的系统，其中所述传输晶体管包括第一n型金属氧化物半导体(NMOS)晶体管，并且所述MOS晶体管包括第二NMOS晶体管。
37.根据权利要求36所述的系统，其中所述传输晶体管的漏极耦合到所述供电轨，并且所述传输晶体管的源极耦合到所述LDO调节器的所述输出端。
CN202280017593.5A 2021-03-25 2022-03-08 电源抑制增强器 Pending CN116940914A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/213,044 2021-03-25
US17/213,044 US11687104B2 (en) 2021-03-25 2021-03-25 Power supply rejection enhancer
PCT/US2022/019256 WO2022203855A1 (en) 2021-03-25 2022-03-08 Power supply rejection enhancer

Publications (1)

Publication Number Publication Date
CN116940914A true CN116940914A (zh) 2023-10-24

Family

ID=80930407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280017593.5A Pending CN116940914A (zh) 2021-03-25 2022-03-08 电源抑制增强器

Country Status (8)

Country Link
US (2) US11687104B2 (zh)
EP (1) EP4314981A1 (zh)
JP (1) JP7469573B2 (zh)
KR (1) KR102637848B1 (zh)
CN (1) CN116940914A (zh)
BR (1) BR112023018459A2 (zh)
TW (1) TW202240333A (zh)
WO (1) WO2022203855A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11906997B2 (en) * 2021-05-14 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Low-dropout (LDO) voltage regulator including amplifier and decoupling capacitor
CN116719382B (zh) * 2023-08-09 2023-11-03 成都通量科技有限公司 一种高psr的无片外电容ldo电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1989683A (zh) * 2004-05-03 2007-06-27 崇贸科技股份有限公司 提供自适应补偿的低压降电压调节器
CN101931370A (zh) * 2010-08-26 2010-12-29 成都芯源系统有限公司 具有静态电流抑制功能的低压降放大电路
CN103677069A (zh) * 2012-09-24 2014-03-26 美国亚德诺半导体公司 用于防止运算放大器中负荷所致的非线性的电路
US20140091775A1 (en) * 2012-10-02 2014-04-03 Northrop Grumman Systems Corporation Two-stage low-dropout linear power supply systems and methods
CN104821721A (zh) * 2014-02-05 2015-08-05 英特赛尔美国有限公司 用于低压差(ldo)稳压器中增强型瞬态响应的半导体结构
US9983604B2 (en) * 2015-10-05 2018-05-29 Samsung Electronics Co., Ltd. Low drop-out regulator and display device including the same

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373233B2 (en) * 2000-07-17 2002-04-16 Philips Electronics No. America Corp. Low-dropout voltage regulator with improved stability for all capacitive loads
JP2005202781A (ja) 2004-01-16 2005-07-28 Artlogic Inc 電圧レギュレータ
US7173402B2 (en) * 2004-02-25 2007-02-06 O2 Micro, Inc. Low dropout voltage regulator
US7218082B2 (en) * 2005-01-21 2007-05-15 Linear Technology Corporation Compensation technique providing stability over broad range of output capacitor values
US20060273771A1 (en) * 2005-06-03 2006-12-07 Micrel, Incorporated Creating additional phase margin in the open loop gain of a negative feedback amplifier system
US7589507B2 (en) 2005-12-30 2009-09-15 St-Ericsson Sa Low dropout regulator with stability compensation
US7683592B2 (en) * 2006-09-06 2010-03-23 Atmel Corporation Low dropout voltage regulator with switching output current boost circuit
US7919954B1 (en) * 2006-10-12 2011-04-05 National Semiconductor Corporation LDO with output noise filter
US7710091B2 (en) 2007-06-27 2010-05-04 Sitronix Technology Corp. Low dropout linear voltage regulator with an active resistance for frequency compensation to improve stability
TWI397793B (zh) * 2008-04-11 2013-06-01 System General Corp 低壓降穩壓器
CN100549898C (zh) * 2008-05-06 2009-10-14 北京时代民芯科技有限公司 利用双向非对称缓冲器结构提高性能的ldo电路
US8143868B2 (en) * 2008-09-15 2012-03-27 Mediatek Singapore Pte. Ltd. Integrated LDO with variable resistive load
EP2256578A1 (fr) * 2009-05-15 2010-12-01 STMicroelectronics (Grenoble 2) SAS Régulateur de tension à faible tension de dechet et faible courant de repos
JP5446529B2 (ja) * 2009-07-14 2014-03-19 株式会社リコー ローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置
CN101727120B (zh) * 2009-11-26 2011-09-07 四川和芯微电子股份有限公司 一种无需外挂电容快速响应负载变化的线性稳压电路
US8265574B2 (en) * 2010-04-09 2012-09-11 Triquint Semiconductor, Inc. Voltage regulator with control loop for avoiding hard saturation
CN102200791A (zh) * 2011-03-15 2011-09-28 上海宏力半导体制造有限公司 低压差线性稳压器结构
US8810224B2 (en) * 2011-10-21 2014-08-19 Qualcomm Incorporated System and method to regulate voltage
CN103092243B (zh) * 2011-11-07 2015-05-13 联发科技（新加坡）私人有限公司 信号产生电路
US9134743B2 (en) * 2012-04-30 2015-09-15 Infineon Technologies Austria Ag Low-dropout voltage regulator
US9024677B2 (en) * 2012-06-27 2015-05-05 Qualcomm Incorporated Method and apparatus for drain switching with replication loop for fast LED turn on time
US20140266103A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated Digitally assisted regulation for an integrated capless low-dropout (ldo) voltage regulator
US9356509B2 (en) * 2013-07-30 2016-05-31 Qualcomm Incorporated Reference current generator with switch capacitor
US9753474B2 (en) * 2014-01-14 2017-09-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Low-power low-dropout voltage regulators with high power supply rejection and fast settling performance
US9354649B2 (en) * 2014-02-03 2016-05-31 Qualcomm, Incorporated Buffer circuit for a LDO regulator
US9502115B2 (en) * 2014-03-28 2016-11-22 Stmicroelectronics S.R.L. Amplifier stage
US10359794B2 (en) * 2014-10-13 2019-07-23 Qorvo Us, Inc. Switched capacitor biasing circuit
CN204314766U (zh) * 2014-12-26 2015-05-06 上海贝岭股份有限公司 带有补偿电路的低压差稳压器
US9785164B2 (en) * 2015-01-06 2017-10-10 Vidatronic, Inc. Power supply rejection for voltage regulators using a passive feed-forward network
US9471078B1 (en) * 2015-03-31 2016-10-18 Qualcomm Incorporated Ultra low power low drop-out regulators
JP6287976B2 (ja) * 2015-06-30 2018-03-07 トヨタ自動車株式会社 回転電機のステータの製造方法
KR101768064B1 (ko) 2015-08-27 2017-08-16 고려대학교 산학협력단 네거티브 캐패시턴스의 능동 제어를 통한 ldo 레귤레이터의 공급 전원 잡음 제거율을 향상시키는 회로
DE102015218648A1 (de) 2015-09-28 2017-03-30 Dialog Semiconductor (Uk) Limited Mehrstufiger Verstärker mit verbesserter Betriebseffiziens
TWI575351B (zh) * 2016-03-08 2017-03-21 瑞昱半導體股份有限公司 穩壓器
US10175706B2 (en) 2016-06-17 2019-01-08 Qualcomm Incorporated Compensated low dropout with high power supply rejection ratio and short circuit protection
US20170364111A1 (en) * 2016-06-21 2017-12-21 Infineon Technologies Ag Linear voltage regulator
US9946283B1 (en) * 2016-10-18 2018-04-17 Qualcomm Incorporated Fast transient response low-dropout (LDO) regulator
US9933801B1 (en) * 2016-11-22 2018-04-03 Qualcomm Incorporated Power device area saving by pairing different voltage rated power devices
CN106444949A (zh) * 2016-12-16 2017-02-22 电子科技大学 一种低噪声，快速启动的低压差线性稳压器
US20180284829A1 (en) 2017-04-03 2018-10-04 Vidatronic, Inc. Voltage regulators with improved power supply rejection using negative impedance
US10152072B1 (en) * 2017-12-01 2018-12-11 Qualcomm Incorporated Flip voltage follower low dropout regulator
US10254778B1 (en) * 2018-07-12 2019-04-09 Infineon Technologies Austria Ag Pole-zero tracking compensation network for voltage regulators
CN108919874B (zh) * 2018-08-30 2023-07-11 北京神经元网络技术有限公司 一种低压差线性稳压器
EP3821523B1 (en) * 2018-10-12 2023-06-14 Yangtze Memory Technologies Co., Ltd. Ldo regulator using nmos transistor
US20200125126A1 (en) 2018-10-19 2020-04-23 Stmicroelectronics International N.V. Voltage regulator circuit with high power supply rejection ratio
DE102019201195B3 (de) * 2019-01-30 2020-01-30 Dialog Semiconductor (Uk) Limited Rückkopplungsschema für einen stabilen LDO-Reglerbetrieb
US10788848B2 (en) * 2019-02-26 2020-09-29 Stmicroelectronics Design And Application S.R.O. Voltage regulator with controlled current consumption in dropout mode
US10831221B1 (en) * 2019-07-11 2020-11-10 Qorvo Us, Inc. Low drop-out (LDO) voltage regulator with direct and indirect compensation circuit
US11003201B1 (en) * 2019-11-26 2021-05-11 Qualcomm Incorporated Low quiescent current low-dropout regulator (LDO)
KR20230041695A (ko) * 2020-07-24 2023-03-24 퀄컴 인코포레이티드 전하 펌프 기반 저 드롭아웃 조정기
US11378992B2 (en) * 2020-07-28 2022-07-05 Qualcomm Incorporated Hybrid voltage regulator with a wide regulated voltage range
US11489502B2 (en) * 2020-10-14 2022-11-01 Taiwan Semiconductor Manufacturing Company Ltd. Noise detecting circuit and associated system and method
CN112650353B (zh) * 2020-12-31 2022-06-14 成都芯源系统有限公司 具有稳定性补偿的线性电压调节器
US11726514B2 (en) * 2021-04-27 2023-08-15 Stmicroelectronics International N.V. Active compensation circuit for a semiconductor regulator
CN113568462A (zh) * 2021-05-11 2021-10-29 宁波市芯能微电子科技有限公司 一种噪声高电源抑止比电路
US11789478B2 (en) * 2022-02-22 2023-10-17 Credo Technology Group Limited Voltage regulator with supply noise cancellation
KR102596255B1 (ko) * 2022-06-07 2023-10-30 한양대학교 에리카산학협력단 용량성 피드포워드 리플 제거 회로를 포함하는 전압 레귤레이터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1989683A (zh) * 2004-05-03 2007-06-27 崇贸科技股份有限公司 提供自适应补偿的低压降电压调节器
CN101931370A (zh) * 2010-08-26 2010-12-29 成都芯源系统有限公司 具有静态电流抑制功能的低压降放大电路
CN103677069A (zh) * 2012-09-24 2014-03-26 美国亚德诺半导体公司 用于防止运算放大器中负荷所致的非线性的电路
US20140091775A1 (en) * 2012-10-02 2014-04-03 Northrop Grumman Systems Corporation Two-stage low-dropout linear power supply systems and methods
CN104821721A (zh) * 2014-02-05 2015-08-05 英特赛尔美国有限公司 用于低压差(ldo)稳压器中增强型瞬态响应的半导体结构
US9983604B2 (en) * 2015-10-05 2018-05-29 Samsung Electronics Co., Ltd. Low drop-out regulator and display device including the same

Also Published As

Publication number Publication date
US20230280773A1 (en) 2023-09-07
JP2024504863A (ja) 2024-02-01
EP4314981A1 (en) 2024-02-07
BR112023018459A2 (pt) 2023-10-10
KR20230144091A (ko) 2023-10-13
WO2022203855A1 (en) 2022-09-29
US20220308609A1 (en) 2022-09-29
US11687104B2 (en) 2023-06-27
JP7469573B2 (ja) 2024-04-16
KR102637848B1 (ko) 2024-02-16
TW202240333A (zh) 2022-10-16

Similar Documents

Publication Publication Date Title
US20230280773A1 (en) Power supply rejection enhancer
US8289009B1 (en) Low dropout (LDO) regulator with ultra-low quiescent current
US9684324B2 (en) Voltage regulator with improved electrical properties and corresponding control method
US11531361B2 (en) Current-mode feedforward ripple cancellation
US6590453B2 (en) Folded cascode high voltage operational amplifier with class AB source follower output stage
US11480985B2 (en) Low-power voltage regulator with fast transient response
US20210318703A1 (en) Low dropout voltage regulator
US7978010B2 (en) Boost operational amplifier
US6639390B2 (en) Protection circuit for miller compensated voltage regulators
US11340641B2 (en) Hybrid voltage regulator using bandwidth suppressed series regulator and associated voltage regulating method
US6501305B2 (en) Buffer/driver for low dropout regulators
US10884441B2 (en) Voltage regulator
US20060186865A1 (en) Voltage regulator
JP2008059141A (ja) 複合型システム電源回路
EP1510897A1 (en) Noise filter circuit
CN110661416A (zh) 调节的高电压参考
US20240126314A1 (en) Low dropout regulator
Awais et al. High PSRR low drop-out regulator with isolated replica feedback ripple cancellation technique
CN115079765B (zh) 线性稳压器及包括其的集成电路器件
US20230367344A1 (en) Low-dropout voltage regulator with split-buffer stage
US20240210981A1 (en) Constant voltage circuit
US7224214B2 (en) Integrated circuit
US7102443B2 (en) Temperature-stabilized amplifier circuit
CN117539309A (zh) Ldo电路
CN116107378A (zh) 电压源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination