TW202240333A - 電源抑制增強器 - Google Patents

電源抑制增強器 Download PDF

Info

Publication number
TW202240333A
TW202240333A TW111108425A TW111108425A TW202240333A TW 202240333 A TW202240333 A TW 202240333A TW 111108425 A TW111108425 A TW 111108425A TW 111108425 A TW111108425 A TW 111108425A TW 202240333 A TW202240333 A TW 202240333A
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
input
gate
amplifier
Prior art date
Application number
TW111108425A
Other languages
English (en)
Inventor
冠壯 郭
華 關
江繼澤
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202240333A publication Critical patent/TW202240333A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

在某些態樣中，一種系統包括具有輸入及輸出的放大電路，其中放大電路之輸入耦合到低壓差（LDO）穩壓器之傳輸電晶體之閘極。該系統亦包括耦合在放大電路之輸出與放大電路之輸入之間的金屬氧化物半導體（MOS）電容器。

Description

電源抑制增強器
優先權主張
本申請主張於2021年3月25日在美國專利商標局提交的待審非臨時專利申請序列號17/213,044的優先權及權益。
本公開內容的各態樣總體上係關於電壓調節，並且更具體地係關於增強穩壓器之電源抑制。
穩壓器可以用於從有雜訊的電源向電路提供乾淨的經調節電壓。電源抑制（PSR）衡量穩壓器抑制穩壓器之輸出處的電源雜訊的能力。PSR越高，提供給電路的經調節電壓就越乾淨。
以下呈現一個或多個實現的簡化總結，以便提供對這些實現的基本理解。本概要不是對所有預期實現的廣泛概述，並且既不旨在確定所有實現的關鍵或基本元素，亦不旨在界定任何或所有實現的範疇。其唯一目的是以簡化形式呈現一個或多個實現的一些概念，作為稍後呈現的更詳細描述的前奏。
第一態樣係關於一種系統。該系統包括具有輸入及輸出的放大電路，其中放大電路之輸入被耦合到低壓差（LDO）穩壓器之傳輸電晶體之閘極。該系統亦包括耦合在放大電路之輸出與放大電路之輸入之間的金屬氧化物半導體（MOS）電容器。
第二態樣係關於一種用於增強低壓差（LDO）穩壓器之電源抑制的方法。該方法包括使用金屬氧化物半導體（MOS）電容器生成負電容，並且將負電容耦合到LDO穩壓器之傳輸電晶體之閘極。
第三態樣係關於一種系統。該系統包括低壓差（LDO）穩壓器，其中LDO穩壓器包括傳輸電晶體及放大器，傳輸電晶體被耦合在電源軌與LDO穩壓器之輸出之間，放大器具有被組態以接收參考電壓的第一輸入、經由反饋路徑耦合到LDO穩壓器之輸出的第二輸入、以及耦合到傳輸電晶體之閘極的輸出。該系統亦包括具有輸入及輸出的放大電路，其中放大電路之輸入被耦合到傳輸電晶體之閘極。該系統亦包括耦合在放大電路之輸出與放大電路之輸入之間的金屬氧化物半導體（MOS）電容器。
下面結合附圖闡述的詳細描述旨在作為對各種組態的描述，而不旨在表示可以實踐本文中描述的概念的唯一組態。詳細描述包括特定細節，目的是提供對各種概念的透徹理解。然而，對於本領域技術人員來說很清楚的是，這些概念可以在沒有這些具體細節的情況下實踐。在某些情況下，衆所周知的結構及組件以方塊圖形式示出，以避免混淆這樣的概念。
穩壓器可以用於從有雜訊的電源向電路提供乾淨的經調節電壓。電源抑制（PSR）衡量穩壓器抑制穩壓器之輸出處的電源雜訊的能力。PSR越高，提供給電路的經調節電壓就越乾淨。對於很多應用，需要高PSR以避免電源雜訊被注入電路中。對於電路包括圖像感測電路的示例，需要高PSR以防止電源雜訊到達圖像感測電路，這可能導致使用圖像感測電路捕獲的圖像中出現明顯的白線。
常用的穩壓器是低壓差（LDO）穩壓器。在這點上，圖1示出了根據某些態樣的LDO穩壓器105的示例。LDO穩壓器105被組態以從電源軌120上的電源電壓V DD向電路140提供經調節電壓V OUT。LDO穩壓器105包括耦合在電源軌120與電路140之間的傳輸電晶體115。在圖1的示例中，傳輸電晶體115用p型金屬氧化物半導體（PMOS）電晶體118來實現，該PMOS電晶體118具有耦合到電源軌120的源極及耦合到LDO穩壓器105之輸出125的汲極。應當理解，傳輸電晶體115不限於該示例，並且傳輸電晶體115可以用另一類型的電晶體來實現。亦應當理解，傳輸電晶體115可以用並聯耦合的多個電晶體來實現。
LDO穩壓器105亦包括放大器110，放大器110具有耦合到傳輸電晶體115之閘極的輸出116、耦合到參考電壓V REF的第一輸入112、以及經由反饋路徑130耦合到LDO穩壓器105之輸出125的第二輸入114。參考電壓V REF可以由帶隙電壓參考電路、分壓器、與電阻器串聯的電流源及/或另一類型的電路提供。在圖1的示例中，第一輸入112是反相輸入，並且第二輸入114是非反相輸入。
在操作中，放大器110在減小參考電壓V REF與經調節電壓V OUT之間的差值（即，誤差）的方向上調節傳輸電晶體115的閘極電壓，這迫使經調節電壓V OUT近似等於參考電壓V REF。因此，在該示例中，經調節電壓V OUT可以通過相應地設定參考電壓V REF來設定為針對電路140的期望電壓。應當理解，在一些實現中，反饋路徑130可以包括分壓器（未示出），其中反饋到放大器110的第二輸入114的電壓與經調節電壓V OUT成比例。
LDO穩壓器105的一個挑戰是，電源軌120上的電源雜訊可以通過寄生電容
Figure 02_image003
、
Figure 02_image005
及
Figure 02_image007
耦合到LDO穩壓器105之輸出125，其中
Figure 02_image003
是傳輸電晶體115的閘極到源極電容，
Figure 02_image005
是來自放大器110的寄生電容，並且
Figure 02_image007
是傳輸電晶體115的閘極到汲極電容。
Figure 02_image005
亦可以包括來自耦合到傳輸電晶體115之閘極的一個或多個其他元件（未示出）的寄生電容。寄生電容
Figure 02_image003
、
Figure 02_image005
及
Figure 02_image007
在傳輸電晶體115之閘極處形成電容分壓器，這導致小信號閘極電壓，該小信號閘極電壓可以通過下式來近似：
Figure 02_image009
（1） 其中
Figure 02_image011
是由於電源雜訊引起的小信號電源電壓，並且
Figure 02_image013
是傳輸電晶體115的小信號閘極電壓。電源雜訊可以例如由耦合到電源軌120的切換式電源調節器（未示出）生成。
小信號電源電壓
Figure 02_image011
出現在傳輸電晶體115之源極處，傳輸電晶體115耦合到電源軌120。因此，傳輸電晶體115的小信號閘極到源極電壓近似等於等式（1）中給出的
Figure 02_image013
減去為非零的
Figure 02_image011
。因為傳輸電晶體115的小信號閘極到源極電壓不為零，傳輸電晶體115生成與電源雜訊相對應的小信號電流，這降低了PSR。
在一種方法中，通過將消除寄生電容
Figure 02_image005
及
Figure 02_image007
的負電容
Figure 02_image015
添加到傳輸電晶體115之閘極來消除電容耦合效應以增強PSR。在這種方法中，負電容
Figure 02_image015
的電容由下式給出：
Figure 02_image017
（2）。 負電容
Figure 02_image015
將傳輸電晶體115的小信號閘極電壓改變為：
Figure 02_image019
（3）。 因此，負電容
Figure 02_image015
使傳輸電晶體115的小信號閘極電壓近似等於傳輸電晶體115之源極處的小信號電源電壓
Figure 02_image011
。結果，傳輸電晶體115的小信號閘極到源極電壓近似為零。這顯著降低了由傳輸電晶體115生成的與電源雜訊相對應的小信號電流，並且因此顯著降低了電源雜訊與LDO穩壓器105之輸出125的耦合。
圖2示出了被組態以生成負電容
Figure 02_image015
的PSR增強器210的示例。PSR增強器210包括放大電路220及電容器230。放大電路220具有輸入222及輸出224，其中放大電路220之輸入222被耦合到傳輸電晶體115之閘極，並且電容器230被耦合在放大電路220之輸出224與放大電路220之輸入222之間。在該示例中，電容器230及放大電路220實現生成負電容
Figure 02_image015
的負電容電路，該負電容
Figure 02_image015
由下式給出：
Figure 02_image021
（4） 其中
Figure 02_image023
為電容器230的電容，
Figure 02_image025
為放大電路220的增益。如等式（4）所示，電容
Figure 02_image015
為負，假定放大電路220的增益大於1。負電容
Figure 02_image015
耦合到傳輸電晶體115之閘極，並且當負電容
Figure 02_image015
等於
Figure 02_image027
時消除了上面討論的電容耦合效應。如等式（4）所示，通過相應地選擇電容器230的電容
Figure 02_image023
及放大電路220的增益，可以將負電容
Figure 02_image015
設定為近似等於
Figure 02_image027
。
圖3示出了放大電路220的示例性實現。在該示例中，放大電路220包括放大器310（例如，運算放大器）、第一反饋電阻器
Figure 02_image029
及第二反饋電阻器
Figure 02_image031
。放大器310具有第一輸入312、第二輸入314及輸出316。放大器310之第一輸入312耦合到放大電路220之輸入222，並且放大器310之輸出316耦合到放大電路220之輸出224。第一反饋電阻器
Figure 02_image029
耦合在放大器310之第二輸入314與地線之間，並且第二反饋電阻器
Figure 02_image031
耦合在放大器310之輸出316與放大器310之第二輸入314之間。在圖3中的示例中，放大器310之第一輸入312是非反相輸入，並且放大器310之第二輸入314是反相輸入。在操作中，第一反饋電阻器
Figure 02_image029
及第二反饋電阻器
Figure 02_image031
使放大電路220的閉環增益近似等於：
Figure 02_image033
（5） 其中等式（5）中的
Figure 02_image029
為第一反饋電阻器
Figure 02_image029
的電阻，並且等式（5）中的
Figure 02_image031
為第二反饋電阻器
Figure 02_image031
的電阻。等式（5）假定放大器310的開環增益遠大於（例如，至少大一個數量級）第二反饋電阻器
Figure 02_image031
的電阻與第一反饋電阻器
Figure 02_image029
的電阻之比，使得放大電路220的增益由反饋電阻器
Figure 02_image029
及
Figure 02_image031
設定。在這點上，放大器310可以用具有高開環增益的運算放大器來實現。
在圖3的示例中，由PSR增強器210生成的負電容
Figure 02_image015
由下式給出：
Figure 02_image035
（6）。 因此，在該示例中，由PSR增強器210提供的負電容
Figure 02_image015
由電容器230的電容
Figure 02_image023
乘以比率
Figure 02_image037
來給出。
電容器230通常用金屬絕緣體金屬（MIM）電容器來實現。使用MIM電容器的一個缺點是，MIM電容器在結構上不同於傳輸電晶體115。結果，電容器230的電容
Figure 02_image023
不追蹤傳輸電晶體115的寄生電容跨製程拐點的變化。這使得難以將負電容
Figure 02_image015
設定為跨製程拐點等於
Figure 02_image027
，這降低了PSR增強器210跨製程拐點的PSR性能。
PSR增強器210的另一缺點是，即使在電路140不履行需要高PSR的任務時，PSR增強器210亦可能被啓用，這降低了功率效率。對於其中電路140包括圖像感測電路的示例，電路140在圖像捕獲期間可能需要高PSR以減少由電源雜訊引起的所得到的圖像中的白線。然而，當電路140不捕獲圖像時，電路140可能不需要高PSR。在該示例中，當電路140不捕獲圖像時使PSR增強器210保持啓用會浪費功率，從而降低功率效率。
此外，PSR增強器210中的放大電路220使用恒定的高偏置電流來提供高PSR，即使LDO穩壓器105上的電流負載很低。例如，當電路140處於不需要高PSR的非活動或低功率狀態時，LDO穩壓器105上的電流負載可能較低。在該示例中，當負載較低（即，輕）時為放大電路220維持高偏置電流是不必要的，這導致低負載功率效率較差。
本公開內容的各個態樣克服了PSR增強器210的上述缺點中的一個或多個，如下面進一步討論的。
圖4示出了根據本公開內容的態樣的示例性PSR增強器410。如下文進一步討論的，PSR增強器410提供負電容
Figure 02_image015
，該負電容
Figure 02_image015
追蹤傳輸電晶體115的寄生電容跨製程拐點的變化，從而提供跨製程拐點的改進的PSR性能。
PSR增強器410包括放大電路420及電容器430。放大電路420具有輸入422及輸出424，其中放大電路420之輸入422耦合到傳輸電晶體115之閘極。電容器430耦合在放大電路420之輸出424與放大電路420之輸入422之間。更具體地，電容器430之第一端子440耦合到放大電路420之輸入422，並且電容器430之第二端子442耦合到放大電路420之輸出424。放大電路420之輸入422可以是非反相輸入。在該示例中，電容器430及放大電路420實現負電容電路，該負電容電路生成由上面討論的等式（4）給出的負電容
Figure 02_image015
。
在該示例中，電容器430用金屬氧化物半導體（MOS）電容器435來實現，其中MOS電容器435的電容
Figure 02_image023
追蹤傳輸電晶體115的寄生電容跨製程拐點的變化。MOS電容器435的這種特性允許由PSR增強器410生成的負電容
Figure 02_image015
追蹤傳輸電晶體115的寄生電容跨製程拐點的變化，從而提供跨製程拐點的改進的PSR性能。
在該示例中，MOS電容器435用金屬氧化物半導體（MOS）電晶體437來實現。在如圖4所示的示例中，傳輸電晶體115用PMOS電晶體118來實現，並且電晶體437用第二PMOS電晶體438來實現，其中電晶體118及438可以整合在同一晶片上。然而，應當理解，傳輸電晶體115及電晶體437可以用另一類型的電晶體來實現。在一個示例中，電晶體437可以使用與傳輸電晶體115相同的製程或基本相同的製程來製造，使得電晶體437在結構上類似於傳輸電晶體115。
在圖4的示例中，電晶體437之源極及汲極耦合在一起以形成MOS電容器435。在該示例中，電晶體437之閘極耦合到電容器430之第一端子440，並且電晶體437之源極及汲極耦合到電容器430之第二端子442。在某些態樣中，電晶體437與傳輸電晶體115成比例，其中電晶體437的布局可以與傳輸電晶體115的布局相同或相似，並且電晶體437的布局可以相對於傳輸電晶體115的布局進行縮放。由於形成MOS電容器435的電晶體437在結構上類似於傳輸電晶體115，所以MOS電容器435的電容
Figure 02_image023
跨製程拐點以與傳輸電晶體115的寄生電容類似的方式變化。結果，MOS電容器435的電容
Figure 02_image023
追蹤傳輸電晶體115的寄生電容跨製程拐點的變化。由於由PSR增強器410生成的負電容
Figure 02_image015
與MOS電容器435的電容
Figure 02_image023
成比例，因此負電容
Figure 02_image015
追蹤傳輸電晶體115的寄生電容跨製程拐點的變化。這允許負電容
Figure 02_image015
更準確地消除跨製程拐點的電容耦合效應，並且從而提供跨製程拐點的改進的PSR性能。
相比之下，圖2所示的PSR增強器210中的電容器230用MIM電容器來實現，其在結構上與傳輸電晶體115不同。因此，與MOS電容器435不同，電容器230不追蹤傳輸電晶體115的寄生電容跨製程拐點的變化。
在該示例中，電晶體437可以是傳輸電晶體115的縮小版本。換言之，傳輸電晶體115之尺寸可以是電晶體437之尺寸的倍數。這是因為，MOS電容器435的電容
Figure 02_image023
通過放大電路420被倍增以生成負電容
Figure 02_image015
。放大電路420的增益越大，電晶體437相對於傳輸電晶體115可以越小以實現期望的負電容
Figure 02_image015
。
在一個示例中，傳輸電晶體115之尺寸可以是指傳輸電晶體115之閘極寬度，並且電晶體437之尺寸可以是指電晶體437之閘極寬度。在該示例中，傳輸電晶體115之閘極寬度可以是電晶體437之閘極寬度的倍數。在另一示例中，傳輸電晶體115之尺寸可以是指傳輸電晶體115之閘極面積（例如，閘極寬度乘以閘極長度），並且電晶體437之尺寸可以是指電晶體437之閘極面積（例如，閘極寬度乘以閘極長度）。在該示例中，傳輸電晶體115之閘極面積可以是電晶體437之閘極面積的倍數。在某些態樣中，傳輸電晶體115之閘極可以在具有彼此耦合的多個閘極（亦稱為閘極指）的晶片上物理地實現。在該示例中，傳輸電晶體115之閘極面積可以是指構成傳輸電晶體115之閘極的多個閘極的組合面積。類似地，電晶體437之閘極可以在具有彼此耦合的多個閘極（亦稱為閘極指）的晶片上物理地實現。在該示例中，電晶體437之閘極面積可以是指構成電晶體437之閘極的多個閘極的組合面積。
圖5示出了根據某些態樣的放大電路420的示例性實現。在該示例中，放大電路420包括放大器510（例如，運算放大器）、第一反饋電阻器
Figure 02_image029
及第二反饋電阻器
Figure 02_image031
。放大器510具有第一輸入512、第二輸入514及輸出516。放大器510之第一輸入512耦合到放大電路420之輸入422，並且放大器510之輸出516耦合到放大電路420之輸出424。第一反饋電阻器
Figure 02_image029
耦合在放大器510之第二輸入514與LDO穩壓器105之輸出125之間，並且第二反饋電阻器
Figure 02_image031
耦合在放大器510之輸出516與放大器510之第二輸入514之間。在圖5的示例中，放大器510之第一輸入512是非反相輸入，並且放大器510之第二輸入514是反相輸入。
在操作中，第一反饋電阻器
Figure 02_image029
及第二反饋電阻器
Figure 02_image031
使放大電路420的閉環增益近似等於上面給出的等式（5）中的增益。這假定放大器310的開環增益遠大於（例如，至少大一個數量級）第二反饋電阻器
Figure 02_image031
的電阻與第一反饋電阻器
Figure 02_image029
的電阻之比。在該示例中，由PSR增強器410生成的負電容
Figure 02_image015
由電容器430的電容
Figure 02_image023
乘以比率
Figure 02_image037
來給出。
如上所述，實現MOS電容器435的電晶體437可以是傳輸電晶體115的縮小版本，因為MOS電容器435的電容
Figure 02_image023
通過放大電路420被倍增以生成負電容
Figure 02_image015
。在圖5的示例中，電晶體437與傳輸電晶體115之尺寸比可以是1:K，其中K由比率
Figure 02_image039
給出。比率
Figure 02_image039
越大，電晶體437相對於傳輸電晶體115可以越小以實現期望的負電容
Figure 02_image015
。在該示例中，電晶體之尺寸可以是指電晶體之閘極寬度、電晶體之閘極面積或電晶體之另一特徵之尺寸。
在某些態樣中，電容耦合效應在低頻（例如，低於10千赫茲的頻率）下對PSR的影響可能較小。例如，要被PSR增強器410抑制的電源雜訊可以由耦合到電源軌120的切換式電源調節器（未示出）生成，該電源軌120產生的電源雜訊在幾十千赫茲到十兆赫或更多兆赫的頻率範圍內。在該示例中，電容耦合效應可能不會在低於10kHz的頻率下發揮作用。因此，PSR增強器410可能不需要在低頻（例如，低於10千赫茲的頻率）處增強（即，提升）PSR。
在這點上，PSR增強器410可以包括高通濾波器610，該高通濾波器610被組態以將傳輸電晶體115的閘極電壓在期望PSR增強的較高頻率下耦合到放大電路420之輸入422，其示例如圖6所示。在圖6的示例中，高通濾波器610耦合在傳輸電晶體115之閘極與放大電路420之輸入422之間。換言之，放大電路420之輸入422通過高通濾波器610耦合到傳輸電晶體115之閘極。在該示例中，高通濾波器610的拐點頻率可以被設定為使得高通濾波器610在期望PSR增強的頻率處使閘極電壓通過，同時在較低頻率（例如，低於10千赫茲的頻率）處抑制閘極電壓。在一個示例中，高通濾波器610可以具有十千赫或更高的拐點頻率。
因此，在該示例中，PSR增強器410在高於高通濾波器610的拐點頻率的頻率處增強（即，提升）PSR。LDO穩壓器105之輸出125在PSR增強器410在此增強PSR的頻率處可以表現為AC接地。
圖7示出了根據某些態樣的高通濾波器610的示例性實現。在該示例中，高通濾波器610包括耦合在傳輸電晶體115之閘極與放大電路420之輸入422之間的電容器C f、以及耦合在放大電路420之輸入422與LDO穩壓器105之輸出125之間的電阻器R f。在該示例中，高通濾波器610的拐點頻率與電阻器R f的電阻及電容器C f的電容的乘積成反比。電阻器R f的電阻及電容器C f的電容可以被選擇以實現高通濾波器610的期望拐點頻率。應當理解，高通濾波器610不限於圖7所示的示例性實現，並且高通濾波器610的其他實現亦是適用的。
在某些態樣中，高通濾波器610之電容器C f的電容可以被選擇為遠小於LDO穩壓器105的輸出電容。這是因為，電容器C f、電阻器R f及輸出電容可以形成使PSR劣化的阻抗分壓器。通過使電容器C f遠小於輸出電容，可以顯著減少這種PSR劣化。例如，如果輸出電容近似為1微法，則電容器C f的電容可以在幾皮法數量級，以避免由於阻抗分壓器導致的PSR劣化。
在某些態樣中，當電路140不履行需要高PSR以提高功率效率的任務時，可以禁用PSR增強器410。在這點上，圖8示出了其中PSR增強器410包括用於選擇性地啓用或禁用PSR增強器410的開關的示例。在該示例中，開關包括第一開關810、第二開關815及第三開關820。第一開關810耦合在傳輸電晶體115之閘極與電容器430之第一端子440之間，第二開關815耦合在電容器430之第一端子440與地線之間，並且第三開關820耦合在放大器510（例如，運算放大器）之輸出516與放大電路420之輸出424之間。開關810、815及820中的每一個可以用PMOS電晶體、n型金屬氧化物半導體（NMOS）電晶體、傳輸閘或另一類型的開關來實現。
在該示例中，控制器830被組態以通過控制開關810、815及820的開/關狀態來選擇性地啓用或禁用PSR增強器410。注意，為了便於說明，控制器830與開關810、815及820之間的個別連接在圖8中未明確示出。為了啓用PSR增強器410，控制器830開啓（即，閉合）第一開關810及第三開關820，並且關閉（即，斷開）第二開關815。為了禁用PSR增強器410，控制器830關閉第一開關810及第三開關820，並且開啓第二開關815。關閉第一開關810將PSR增強器410與傳輸電晶體115之閘極去耦，並且關閉第三開關820將放大器510之輸出516與電容器430及第二反饋電阻器
Figure 02_image031
去耦。
在該示例中，控制器830可以被組態以在電路140履行需要高PSR的任務時啓用PSR增強器410，並且在電路140不履行需要高PSR的任務時禁用電路140以節省功率。對於其中電路140包括圖像感測電路的示例，控制器830可以在圖像感測電路捕獲圖像時啓用PSR增強器410，以減少因電源雜訊所造成的圖像偽影。當圖像感測電路未捕獲圖像（例如，圖像感測電路處於待機模式）時，控制器830可以禁用PSR增強器410。
應當理解，在一些實現中，可以從PSR增強器410中省略第二開關815。在這些實現中，當控制器830通過關閉第一開關810將PSR增強器410與傳輸電晶體115去耦時，電容器430之第一端子440可以是浮置的。亦應當理解，開關810、815及820不限於電容器430使用MOS電容器435來實現的示例，並且在其中電容器430用不同類型電容器來實現的其他示例中，開關810、815及820亦可以用於選擇性地啓用/禁用PSR增強器410以節省功率。
如上所述，即使在LDO穩壓器105上的電流負載較低時，PSR增強器210中的放大電路220亦使用恒定的高偏置電流來提供高PSR。這是因為，使用恒定電流源為放大電路220提供偏置電流。當LDO穩壓器105上的電流負載較低時，高的恒定偏置電流會導致功率效率較差，這可能發生在電路140處於不需要高PSR的非活動或低功率狀態時。
圖9示出了其中PSR增強器410包括用於放大電路420的自適應電流偏置以增加低負載功率效率的示例。在該示例中，PSR增強器410包括被組態以基於電流負載為放大電路420提供自適應偏置電流的電流感測電晶體910。電流感測電晶體910之閘極耦合到傳輸電晶體115之閘極。這導致電流感測電晶體910提供與流過傳輸電晶體115的電流成比例並且因此與LDO穩壓器105上的電流負載成比例的偏置電流。因此，電流感測電晶體910能夠感測電流負載（即，流過傳輸電晶體115的電流）並且在電流負載較低時減小到放大電路420的偏置電流，從而提高低負載功率效率。相比之下，圖2中的放大電路220的偏置電流始終為高，即使電流負載較低。
在圖9的示例中，電流感測電晶體910用PMOS電晶體920來實現，PMOS電晶體920具有耦合到電源軌120的源極及耦合到放大器510之偏置電流輸入915的汲極。然而，應當理解，電流感測電晶體910可以用另一類型的電晶體來實現。在該示例中，電流感測電晶體910之尺寸（例如，閘極寬度）可以被選擇為使得電流感測電晶體910為放大器510提供足夠的偏置電流以在標稱電流負載下實現高增益。標稱電流負載對應於當電路140履行需要高PSR的任務（例如，用於圖像感測電路的示例的圖像捕獲）時由電路140汲取的電流。
因此，電流感測電晶體910在電流負載為低時減小到放大器510的偏置電流，從而改善低負載功率效率。降低的偏置電流降低了放大器510的開環增益，這降低了PSR增強器410的性能。然而，當電路140處於不需要高PSR性能的非活動或低功率狀態時，電流負載可以較低。因此，在該示例中，電流感測電晶體910在不需要高PSR的低電流負載條件期間減小偏置電流。
應當理解，電流感測電晶體910不限於電容器430使用MOS電容器435來實現的示例，並且在其中電容器430用不同類型的電容器來實現的其他示例中，電流感測電晶體910可以用於增加低負載功率效率。
圖10示出了根據某些態樣的放大器510的示例性實現。在該示例中，放大器510包括電流鏡1010、第一輸入電晶體1030、第二輸入電晶體1040、負載電路1050及電壓緩衝電路1070。
電流鏡1010具有第一端子1015及第二端子1020。電流鏡1010被組態以在第二端子1020處鏡像流入第一端子1015的電流。在該示例中，電流鏡1010之第一端子1015耦合到放大器510之偏置電流輸入915，並且因此被組態以從電流感測電晶體910（如圖9所示）接收偏置電流。電流鏡1010基於流入第一端子1015的偏置電流在第二端子1020處提供偏置電流（標記為“I B”）。例如，第二端子1020處的偏置電流可以等於或成比例於流入第一端子1015的偏置電流。電流鏡1010可以用本領域已知的數個電流鏡中的任何一個來實現。
第一輸入電晶體1030耦合在負載電路1050之第一端子1052與電流鏡1010之第二端子1020之間。第一輸入電晶體1030之閘極耦合到放大器510之第一輸入512。在圖10的示例中，第一輸入電晶體1030用NMOS電晶體來實現，並且NMOS電晶體具有耦合到負載電路1050之第一端子1052的汲極及耦合到電流鏡1010之第二端子1020的源極。然而，應當理解，第一輸入電晶體1030亦可以用PMOS電晶體來實現。
第二輸入電晶體1040耦合在負載電路1050之第二端子1054與電流鏡1010之第二端子1020之間。第二輸入電晶體1040之閘極耦合到放大器510之第二輸入514。在圖10的示例中，第二輸入電晶體1040用NMOS電晶體來實現，並且NMOS電晶體具有耦合到負載電路1050之第二端子1054的汲極及耦合到電流鏡1010之第二端子1020的源極。然而，應當理解，第二輸入電晶體1040亦可以用PMOS電晶體來實現。
在該示例中，由電流鏡1010之第二端子1020提供的偏置電流用於偏置第一輸入電晶體1030及第二輸入電晶體1040。如上所述，第二端子1020處的偏置電流可以等於或成比例於從電流感測電晶體910流入第一端子1015的偏置電流。因此，在該示例中，用於偏置第一輸入電晶體1030及第二輸入電晶體1040的偏置電流在電流感測電晶體910感測LDO穩壓器105上的低負載時為低，這增加了低負載功率效率。相對而言，圖3中的放大器310中的輸入電晶體由提供恒定偏置電流的恒定電流源偏置，而不管LDO穩壓器105上的電流負載如何。
負載電路1050具有耦合到電壓緩衝電路1070之輸入1072的輸出1056。負載電路1050可以用主動負載來實現，該主動負載包括電流鏡、級聯電流鏡、折疊級聯電流鏡、或能夠提供高開環增益的另一類型的主動負載。電壓緩衝電路1070具有耦合到放大器510之輸出516的輸出1074。電壓緩衝電路1070可以被組態以將負載電路1050之輸出1056處的高輸出阻抗轉換成放大器510之輸出516處的低輸出阻抗（例如，用於使用電流來驅動電容器430及第二電阻器
Figure 02_image031
）。電壓緩衝電路1070可以用源極隨耦放大器或另一類型的電壓緩衝電路來實現。應當理解，在一些實現中，可以省略電壓緩衝電路1070。
在操作中，第一輸入電晶體1030使用基於第一輸入512處的電壓的第一驅動電流來驅動負載電路1050之第一端子1052，並且第二輸入電晶體1040使用基於第二輸入514處的電壓的第二驅動電流來驅動負載電路1050之第二端子1054。這在負載電路1050之輸出1056處生成具有開環增益的輸出電壓，該開環增益是第一輸入電晶體1030及第二輸入電晶體1040的跨導以及負載電路1050的輸出阻抗的函數。例如，負載電路1050可以用級聯電流鏡（其具有高輸出阻抗）來實現以提供高開環增益。
圖11示出了根據某些態樣的其中放大器510包括用於選擇性地啓用或禁用放大器510的開關的示例。在該示例中，開關包括第一開關1110、第二開關1120及第三開關1130。第一開關1110耦合在偏置電流輸入915與電流鏡1010之第一端子1015之間。換言之，第一開關1110耦合在電流感測電晶體910（如圖9所示）與電流鏡1010之第一端子1015之間。第二開關1120耦合在電源軌1115與負載電路1050之輸出1056之間，並且第三開關1130耦合在電源軌1115與電壓緩衝電路1070之輸出1074之間。電源軌1115可以與電源軌120相同，或者是不同的電源軌。開關1110、1120及1130中的每一個可以用PMOS電晶體、n型金屬氧化物半導體（NMOS）電晶體、傳輸閘或另一類型的開關來實現。
在該示例中，控制器830（圖8所示）被組態以通過控制開關1110、1120及1130的開/關狀態來選擇性地啓用或禁用放大器510。注意，控制器830與開關1110、1120及1130之間的個別連接在圖11中未明確示出。為了啓用放大器510，控制器830開啓（即，閉合）第一開關1110並且關閉第二開關1120及第三開關1130。為了禁用放大器510，控制器830關閉第一開關1110並且開啓第二開關1120及第三開關1130。關閉第一開關1110將第一端子1015與電流感測電晶體910去耦，並且因此切斷來自電流感測電晶體910的偏置電流。開啓第二開關1120將負載電路1050之輸出1056拉到電源軌1115，並且開啓第三開關1130將電壓緩衝電路1070之輸出1074拉到電源軌1115。在該示例中，控制器830可以被組態以當電路140履行需要高PSR的任務（例如，圖像捕獲）時啓用放大器510，並且當電路140不履行需要高PSR的任務時禁用電路140以節省功率。
應當理解，放大器510亦可以包括用於選擇性地啓用或禁用負載電路1050及電流鏡1010中的個別電晶體（未示出）的開關（未示出）。例如，對於PMOS電晶體，放大器510可以包括耦合在PMOS電晶體之閘極與電源軌1115之間的開關，其中控制器830關閉開關以啓用PMOS電晶體並且開啓開關以禁用PMOS電晶體。對於NMOS電晶體，放大器510可以包括耦合在NMOS電晶體之閘極與地線之間的開關，其中控制器830關閉開關以啓用NMOS電晶體並且開啓開關以禁用NMOS電晶體。
儘管上面使用其中傳輸電晶體115實現為PMOS電晶體118的示例描述了本公開內容的各態樣，但是應當理解，本公開內容不限於該示例並且傳輸電晶體115可以用另一類型的電晶體來實現。在這點上，圖12示出了其中傳輸電晶體115使用n型金屬氧化物半導體（NMOS）電晶體1218來實現的示例。在該示例中，NMOS電晶體1218具有耦合到電源軌120的汲極、耦合到放大器110之輸出116的閘極、以及耦合到LDO穩壓器105之輸出125的源極。注意，在該示例中，放大器110之第一輸入112是非反相輸入，並且放大器110之第二輸入114是反相輸入，因為在該示例中，傳輸電晶體115用NMOS電晶體1218來實現。在操作中，放大器110沿著減小參考電壓V REF與經調節電壓V OUT之間的差值（即，誤差）的方向調節傳輸電晶體115的閘極電壓。
在該示例中，MOS電晶體437用NMOS電晶體1238來實現，其中NMOS電晶體1238之閘極耦合到傳輸電晶體115之閘極，並且NMOS電晶體1238之源極及汲極耦合在一起。在該示例中，NMOS電晶體1238之閘極耦合到電容器430之第一端子440，並且NMOS電晶體1238之源極及汲極耦合到電容器430之第二端子442。如上所述，電容器430耦合在放大電路420之輸入422與放大電路420之輸出424之間以生成負電容（例如，基於等式（4））以抵消電容耦合效應並且提高PSR性能。應當理解，NMOS電晶體1238可以用於代替圖4到圖11所示的PSR增強器410的任何示例性實現中的PMOS電晶體438。
因此，在圖4的示例中，傳輸電晶體115用PMOS電晶體118來實現，並且MOS電晶體437用PMOS電晶體438來實現，而在圖12的示例中，傳輸電晶體115用NMOS電晶體1218來實現，並且MOS電晶體437用NMOS電晶體1238來實現。然而，應當理解，本公開內容不限於這些示例。通常，傳輸電晶體115及MOS電晶體437可以是相同電晶體類型。在其他實現中，MOS電晶體437可以用與傳輸電晶體115不同類型的電晶體來實現。
圖13示出了可以在其中使用本公開內容的態樣的系統1305的示例。然而，應當理解，本公開內容不限於圖13所示的示例性系統1305，並且本公開內容可以用於需要高PSR的另一類型的系統中。
在該示例中，系統1305包括上述LDO穩壓器105、PSR增強器410及控制器830。為了便於說明，LDO穩壓器105及PSR增強器410的細節在圖13中未示出。在該示例中，電路140包括被組態以捕獲圖像的圖像感測電路1310。在這點上，圖像感測電路1310可以包括圖像感測器陣列（例如，互補金屬氧化物半導體（CMOS）感測器、電荷耦合器件（CCD）感測器或另一類型的圖像感測器）。
系統1305亦包括耦合到控制器830的用戶介面1320及耦合到圖像感測電路1310的圖像處理器1330。用戶介面1320被組態以從用戶接收用於捕獲圖像的輸入。用戶介面1320可以包括圖形用戶介面、按鈕（例如，快門按鈕）及/或另一類型的用戶介面。圖像處理器1330被組態以接收由圖像感測電路1310捕獲的圖像的圖像數據並且處理圖像數據（例如，履行顏色校正、降噪等）。圖像處理器1330可以將處理後的圖像輸出到另一處理器或記憶體以進行儲存。
在操作中，控制器830可以在用戶介面1320從用戶接收用於捕獲圖像的輸入之前禁用PSR增強器410。為了禁用PSR增強器410，控制器830可以關閉第一開關810及第三開關820，並且開啓圖8所示的第二開關815。如圖11所示，控制器830亦可以關閉第一開關1110並且開啓第二開關1120及第三開關1130。
當用戶介面1320從用戶接收用於捕獲圖像的輸入時，控制器830響應於用戶輸入而激活成像感測電路1310以捕獲圖像。控制器830亦響應於用戶輸入而啓用PSR增強器410。更具體地，控制器830在接收到用戶輸入的時間與圖像感測電路1310捕獲圖像的時間之間的短暫延遲期間啓用PSR增強器410，使得PSR增強器410在圖像捕獲期間被啓用。為了啓用PSR增強器410，控制器830可以開啓第一開關810及第三開關820，並且關閉第二開關815，如圖8所示。如圖11所示，控制器830亦可以開啓第一開關1110並且關閉第二開關1120及第三開關1130。在圖像被捕獲之後，控制器830可以禁用PSR增強器410以節省功率。因此，在該示例中，控制器830在圖像捕獲之前啓用PSR增強器410以在圖像捕獲期間提供增強的PSR。如上所述，圖像感測電路1310將所捕獲的圖像的圖像數據輸出到圖像處理器1330以進行圖像處理。
圖14示出了根據某些態樣的用於增強低壓差（LDO）穩壓器之電源抑制的示例性方法1400的流程圖。方法1400可以由PSR增強器410履行。
在方塊1410，使用金屬氧化物半導體（MOS）電容器生成負電容。例如，MOS電容器可以對應於MOS電容器435。在一個示例中，MOS電容器包括金屬氧化物半導體（MOS）電晶體（例如，MOS電晶體437）。負電容可以由放大電路420生成，其中MOS電容器耦合在放大電路420之輸出424與放大電路420之輸入422之間。放大電路420之輸入422可以是非反相輸入。
在方塊1420，將負電容耦合到LDO穩壓器之傳輸電晶體之閘極。例如，傳輸電晶體可以對應於LDO穩壓器105之傳輸電晶體115。對於其中MOS電容器包括MOS電晶體的示例，將負電容器耦合到傳輸電晶體之閘極可以包括耦合MOS電晶體之閘極到傳輸電晶體之閘極。
控制器830可以用被設計為履行本文中描述的功能的處理器、狀態機、特定應用積體電路（ASIC）、現場可編程閘陣列（FPGA）或其他可編程邏輯器件、離散硬體組件（例如，邏輯閘）、或其任何組合來實現。處理器可以通過執行包含用於履行功能的代碼的軟體來履行本文中描述的功能。軟體可以儲存在計算機可讀儲存介質上，諸如RAM、ROM、EEPROM、光盤及/或磁盤。
在以下編號的條款中描述了實現示例：
1. 一種系統，包含：
放大電路，具有輸入及輸出，其中該放大電路之該輸入被耦合到低壓差（LDO）穩壓器之傳輸電晶體之閘極；以及
金屬氧化物半導體（MOS）電容器，被耦合在該放大電路之該輸出與該放大電路之該輸入之間。
2. 如條款1之系統，其中該MOS電容器包含金屬氧化物半導體（MOS）電晶體，該MOS電晶體具有被耦合到該放大電路之該輸入的閘極，以及被耦合到該放大電路之該輸出的汲極及源極。
3. 如條款2之系統，其中該傳輸電晶體及該MOS電晶體是相同電晶體類型。
4. 如條款2或3之系統，其中該傳輸電晶體包含第一p型金屬氧化物半導體（PMOS）電晶體，並且該MOS電晶體包含第二PMOS電晶體。
5. 如條款2或3之系統，其中該傳輸電晶體包含第一n型金屬氧化物半導體（NMOS）電晶體，並且該MOS電晶體包含第二NMOS電晶體。
6. 如條款2至5中任一項之系統，其中該MOS電晶體與該傳輸電晶體成比例。
7. 如條款2至6中任一項之系統，其中該傳輸電晶體之尺寸是該MOS電晶體之尺寸的倍數。
8. 如條款2至7中任一項之系統，其中該傳輸電晶體之閘極寬度或閘極面積是該MOS電晶體之閘極寬度或閘極面積的倍數。
9. 如條款1至8中任一項之系統，進一步包含電流感測電晶體，該電流感測電晶體具有閘極及汲極，該電流感測電晶體之閘極被耦合到該傳輸電晶體之該閘極，該電流感測電晶體之汲極被耦合到該放大電路。
10. 如條款9之系統，其中該傳輸電晶體及該電流感測電晶體是相同電晶體類型。
11. 如條款9或10之系統，其中該傳輸電晶體包含第一p型金屬氧化物半導體（PMOS）電晶體，並且該電流感測電晶體包含第二PMOS電晶體。
12. 如條款1至11中任一項之系統，進一步包含第一開關，該第一開關被耦合在該放大電路之該輸入與該傳輸電晶體之該閘極之間。
13. 如條款12之系統，進一步包含第二開關，該第二開關被耦合在該放大電路之該輸入與地線之間。
14. 如條款1至13中任一項之系統，進一步包含高通濾波器，該高通濾波器被耦合在該傳輸電晶體之該閘極與該放大電路之該輸入之間。
15. 如條款14之系統，其中該高通濾波器包含：
電容器，被耦合在該傳輸電晶體之該閘極與該放大電路之該輸入之間；以及
電阻器，被耦合到該放大電路之該輸入。
16. 如條款15之系統，其中該電阻器被耦合在該放大電路之該輸入與該LDO穩壓器之輸出之間。
17. 如條款1至16中任一項之系統，其中該放大電路包含：
放大器，具有第一輸入、第二輸入及輸出，其中該放大器之該輸出被耦合到該放大電路之該輸出，並且該放大器之該第一輸入被耦合到該放大電路之該輸入；
第一電阻器，被耦合到該放大器之該第二輸入；以及
第二電阻器，被耦合在該放大器之該輸出與該放大器之該第二輸入之間。
18. 如條款17之系統，其中該第一電阻器被耦合在該放大器之該第二輸入與該LDO穩壓器之輸出之間。
19. 如條款17或18之系統，其中該放大器包含：
第一輸入電晶體，具有被耦合到該放大器之該第一輸入的閘極；
第二輸入電晶體，具有被耦合到該放大器之該第二輸入的閘極；
負載電路，被耦合到該第一輸入電晶體之汲極、該第二輸入電晶體之汲極及該放大器之該輸出；以及
電流鏡，被耦合到該第一輸入電晶體之源極及該第二輸入電晶體之源極。
20. 如條款19之系統，進一步包含電流感測電晶體，該電流感測電晶體具有閘極及汲極，該電流感測電晶體之閘極被耦合到該傳輸電晶體之該閘極，該電流感測電晶體之汲極被耦合到該電流鏡。
21. 如條款20之系統，其中該電流鏡之第一端子被耦合到該電流感測電晶體之該汲極，並且該電流鏡之第二端子被耦合到該第一輸入電晶體之該源極及該第二輸入電晶體之該源極。
22. 如條款21之系統，其中該電流鏡被組態以在該電流鏡之該第二端子處鏡像流入該電流鏡之該第一端子的電流。
23. 如條款19至22中任一項之系統，其中該放大器進一步包含電壓緩衝電路，該電壓緩衝電路被耦合在該負載電路與該放大器之該輸出之間。
24. 一種用於增強低壓差（LDO）穩壓器之電源抑制的方法，包含：
使用金屬氧化物半導體（MOS）電容器生成負電容；以及
將該負電容耦合到該LDO穩壓器之傳輸電晶體之閘極。
25. 如條款24之方法，其中生成該負電容包含：將該MOS電容器耦合在放大電路之輸出與該放大電路之輸入之間。
26. 如條款24或25之方法，其中該MOS電容器包含金屬氧化物半導體（MOS）電晶體。
27. 如條款26之方法，其中該MOS電晶體之汲極及源極被耦合在一起。
28. 如條款26或27之方法，其中將該負電容耦合到該LDO穩壓器之該傳輸電晶體之該閘極包含：將該MOS電晶體之閘極耦合到該傳輸電晶體之該閘極。
29. 如條款26至28中任一項之方法，其中該傳輸電晶體及該MOS電晶體是相同電晶體類型。
30. 如條款26至29中任一項之方法，其中該傳輸電晶體包含第一p型金屬氧化物半導體（PMOS）電晶體，並且該MOS電晶體包含第二PMOS電晶體。
31. 如條款26至29中任一項之方法，其中該傳輸電晶體包含第一n型金屬氧化物半導體（NMOS）電晶體，並且該MOS電晶體包含第二NMOS電晶體。
32. 一種系統，包含：
低壓差（LDO）穩壓器，其中該LDO穩壓器包含：
傳輸電晶體，被耦合在電源軌與該LDO穩壓器之輸出之間；以及
放大器，具有被組態以接收參考電壓的第一輸入、經由反饋路徑被耦合到該LDO穩壓器之該輸出的第二輸入、以及被耦合到該傳輸電晶體之閘極的輸出；
放大電路，具有輸入及輸出，其中該放大電路之該輸入被耦合到該傳輸電晶體之該閘極；以及
金屬氧化物半導體（MOS）電容器，被耦合在該放大電路之該輸出與該放大電路之該輸入之間。
33. 如條款32之系統，其中該MOS電容器包含金屬氧化物半導體（MOS）電晶體，該MOS電晶體具有被耦合到該放大電路之該輸入的閘極，以及被耦合到該放大電路之該輸出的汲極及源極。
34. 如條款33之系統，其中該傳輸電晶體包含第一p型金屬氧化物半導體（PMOS）電晶體，並且該MOS電晶體包含第二PMOS電晶體。
35. 如條款34之系統，其中該傳輸電晶體之源極被耦合到該電源軌，並且該傳輸電晶體之汲極被耦合到該LDO穩壓器之該輸出。
36. 如條款33之系統，其中該傳輸電晶體包含第一n型金屬氧化物半導體（NMOS）電晶體，並且該MOS電晶體包含第二NMOS電晶體。
37. 如條款36之系統，其中該傳輸電晶體之汲極被耦合到該電源軌，並且該傳輸電晶體之源極被耦合到該LDO穩壓器之該輸出。
38. 如條款33至37中任一項之系統，其中該MOS電晶體與該傳輸電晶體成比例。
39. 如條款33至38中任一項之系統，其中該傳輸電晶體之尺寸是該MOS電晶體之尺寸的倍數。
40. 如條款33至39中任一項之系統，其中該傳輸電晶體之閘極寬度或閘極面積是該MOS電晶體之閘極寬度或閘極面積的倍數。
41. 如條款32至40中任一項之系統，進一步包含電流感測電晶體，該電流感測電晶體具有閘極及汲極，該電流感測電晶體之閘極被耦合到該傳輸電晶體之該閘極，該電流感測電晶體之汲極被耦合到該放大電路。
42. 如條款41之系統，其中該傳輸電晶體及該電流感測電晶體是相同電晶體類型。
43. 如條款41或42之系統，其中該傳輸電晶體包含第一p型金屬氧化物半導體（PMOS）電晶體，並且該電流感測電晶體包含第二PMOS電晶體。
44. 如條款32至43中任一項之系統，進一步包含第一開關，該第一開關被耦合在該放大電路之該輸入與該傳輸電晶體之該閘極之間。
45. 如條款44之系統，進一步包含第二開關，該第二開關被耦合在該放大電路之輸入與地線之間。
46. 如條款32至45中任一項之系統，進一步包含高通濾波器，該高通濾波器被耦合在該傳輸電晶體之該閘極與該放大電路之該輸入之間。
47. 如條款46之系統，其中該高通濾波器包含：
電容器，被耦合在該傳輸電晶體之該閘極與該放大電路之該輸入之間；以及
電阻器，被耦合到該放大電路之該輸入。
48. 如條款47之系統，其中該電阻器被耦合在該放大電路之該輸入與該LDO穩壓器之該輸出之間。
49. 如條款32至48中任一項之系統，其中該放大電路包含：
放大器，具有第一輸入、第二輸入及輸出，其中該放大器之該輸出被耦合到該放大電路之該輸出，並且該放大器之該第一輸入被耦合到該放大電路之該輸入；
第一電阻器，被耦合到該放大器之該第二輸入；以及
第二電阻器，被耦合在該放大器之該輸出與該放大器之該第二輸入之間。
50. 如條款49之系統，其中該第一電阻器被耦合在該放大器之該第二輸入與該LDO穩壓器之該輸出之間。
51. 如條款49或50之系統，其中該放大器包含：
第一輸入電晶體，該第一輸入電晶體之閘極被耦合到該放大器之該第一輸入；
第二輸入電晶體，該第二輸入電晶體之閘極被耦合到該放大器之該第二輸入；
負載電路，被耦合到該第一輸入電晶體之汲極、該第二輸入電晶體之汲極及該放大器之該輸出；以及
電流鏡，被耦合到該第一輸入電晶體之源極及該第二輸入電晶體之源極。
52. 如條款51之系統，進一步包含電流感測電晶體，該電流感測電晶體具有耦合到該傳輸電晶體之該閘極的閘極及耦合到該電流鏡的汲極。
53. 如條款52之系統，其中該電流鏡之第一端子被耦合到該電流感測電晶體之該汲極，並且該電流鏡之第二端子被耦合到該第一輸入電晶體之該源極及該第二輸入電晶體之該源極。
54. 如條款53之系統，其中該電流鏡被組態以在該電流鏡之該第二端子處鏡像流入該電流鏡之該第一端子的電流。
55. 如條款51至54中任一項之系統，其中該放大器進一步包含電壓緩衝電路，該電壓緩衝電路被耦合在該負載電路與該放大器之該輸出之間。
應當理解，本公開內容不限於上面用於描述本公開內容的態樣的示例性術語。
在本文中使用諸如“第一”、“第二”等名稱對元素的任何引用通常不限制這些元素的數量或順序。相對而言，這些名稱在本文中用作區分兩個或更多個元素或一個元素的實例的方便方式。因此，對第一元素及第二元素的引用並不表示只能使用兩個元素，或者第一元素必須在第二元素之前。
在本公開內容中，詞語“示例性”用於表示“作為示例、實例或說明”。本文中描述為“示例性”的任何實現或態樣不必被解釋為比本公開內容的其他態樣更優選或有利。同樣，術語“態樣”並不要求本公開內容的所有態樣都包括所討論的特徵、優點或操作模式。如本文中使用的，關於規定值或特性的術語“大約”旨在表示在規定值或特性的10%以內。
提供本公開內容的前述描述以使得本領域任何技術人員能夠製作或使用本公開內容。本領域技術人員很清楚對本公開內容的各種修改，並且在不背離本公開內容的精神或範疇的情況下，本文中定義的一般原理可以應用於其他變型。因此，本公開內容不旨在限於本文中描述的示例，而是要被賦予與本文中公開的原理及新穎特徵一致的最寬範疇。
105:低壓差（LDO）穩壓器 110:放大器 112:放大器第一輸入 114:放大器第二輸入 115:傳輸電晶體 116:放大器輸出 118:PMOS電晶體 120:電源軌 125:低壓差（LDO）穩壓器輸出 130:反饋路徑 140:電路 210、410:電源抑制（PSR）增強器 220、420:放大電路 222、422:放大電路輸入 224、424:放大電路輸出 230、430:電容器 310、510:放大器 312、512:放大器第一輸入 314、514:放大器第二輸入 316、516:放大器輸出 435:MOS電容器 437:電晶體 438:PMOS電晶體 440:電容器第一端子 442:電容器第二端子 610:高通濾波器 810:第一開關 815:第二開關 820:第三開關 830:控制器 910:電流感測電晶體 915:偏置電流輸入 920:PMOS電晶體 1010:電流鏡 1015:電流鏡第一端子 1020:電流鏡第二端子 1030:第一輸入電晶體 1040:第二輸入電晶體 1050:負載電路 1052:負載電路第一端子 1054:負載電路第二端子 1056:負載電路輸出 1070:電壓緩衝電路 1072:電壓緩衝電路輸入 1074:電壓緩衝電路輸出 1110:第一開關 1115:電源軌 1120:第二開關 1130:第三開關 1218、1238:NMOS電晶體 1305:系統 1310:圖像感測電路 1320:用戶介面 1330:圖像處理器 1400:方法 1410、1420:方塊
圖1示出了根據本公開內容的某些態樣的低壓差（LDO）穩壓器的示例；
圖2示出了根據本公開內容的某些態樣的被耦合到LDO穩壓器的電源抑制（PSR）增強器的示例；
圖3示出了根據本公開內容的某些態樣的PSR增強器中的放大電路的示例性實現；
圖4示出了根據本公開內容的某些態樣的包括金屬氧化物半導體（MOS）電容器的PSR增強器的示例；
圖5示出了根據本公開內容的某些態樣的放大電路的示例性實現；
圖6示出了根據本公開內容的某些態樣的包括高通濾波器的PSR增強器的示例；
圖7示出了根據本公開內容的某些態樣的高通濾波器的示例性實現；
圖8示出了根據本公開內容的某些態樣的包括開關的PSR增強器的示例；
圖9示出了根據本公開內容的某些態樣的具有自適應電流偏置的PSR增強器的示例；
圖10示出了根據本公開內容的某些態樣的放大電路中的放大器的示例性實現；
圖11示出了根據本公開內容的某些態樣的其中放大器包括開關的示例；
圖12示出了根據本公開內容的某些態樣的LDO穩壓器及PSR增強器的另一示例。
圖13示出了可以在其中使用本公開內容的態樣的系統的示例；以及
圖14是示出根據本公開內容的某些態樣的用於增強電源抑制的方法的示例的流程圖。
105:低壓差(LDO)穩壓器
110:放大器
112:放大器第一輸入
114:放大器第二輸入
115:傳輸電晶體
116:放大器輸出
118:PMOS電晶體
120:電源軌
125:低壓差(LDO)穩壓器輸出
130:反饋路徑
140:電路
410:電源抑制(PSR)增強器
420:放大電路
422:放大電路輸入
424:放大電路輸出
430:電容器
435:MOS電容器
437:電晶體
438:PMOS電晶體
440:電容器第一端子
442:電容器第二端子

Claims (37)

  1. 一種系統，包含： 放大電路，具有輸入及輸出，其中該放大電路之該輸入被耦合到低壓差（LDO）穩壓器之傳輸電晶體之閘極；以及 金屬氧化物半導體（MOS）電容器，被耦合在該放大電路之該輸出與該放大電路之該輸入之間。
  2. 如請求項1之系統，其中該MOS電容器包含金屬氧化物半導體（MOS）電晶體，該MOS電晶體具有被耦合到該放大電路之該輸入的閘極、以及被耦合到該放大電路之該輸出的汲極及源極。
  3. 如請求項2之系統，其中該傳輸電晶體及該MOS電晶體是相同電晶體類型。
  4. 如請求項2之系統，其中該傳輸電晶體包含第一p型金屬氧化物半導體（PMOS）電晶體，並且該MOS電晶體包含第二PMOS電晶體。
  5. 如請求項2之系統，其中該傳輸電晶體包含第一n型金屬氧化物半導體（NMOS）電晶體，並且該MOS電晶體包含第二NMOS電晶體。
  6. 如請求項2之系統，其中該MOS電晶體與該傳輸電晶體成比例。
  7. 如請求項2之系統，其中該傳輸電晶體之尺寸是該MOS電晶體之尺寸的倍數。
  8. 如請求項2之系統，其中該傳輸電晶體之閘極寬度或閘極面積是該MOS電晶體之閘極寬度或閘極面積的倍數。
  9. 如請求項1之系統，進一步包含電流感測電晶體，該電流感測電晶體具有閘極及汲極，該電流感測電晶體之閘極被耦合到該傳輸電晶體之該閘極，該電流感測電晶體之汲極被耦合到該放大電路。
  10. 如請求項9之系統，其中該傳輸電晶體及該電流感測電晶體是相同電晶體類型。
  11. 如請求項9之系統，其中該傳輸電晶體包含第一p型金屬氧化物半導體（PMOS）電晶體，並且該電流感測電晶體包含第二PMOS電晶體。
  12. 如請求項1之系統，進一步包含第一開關，該第一開關被耦合在該放大電路之該輸入與該傳輸電晶體之該閘極之間。
  13. 如請求項12之系統，進一步包含第二開關，該第二開關被耦合在該放大電路之該輸入與地線之間。
  14. 如請求項1之系統，進一步包含高通濾波器，該高通濾波器被耦合在該傳輸電晶體之該閘極與該放大電路之該輸入之間。
  15. 如請求項14之系統，其中該高通濾波器包含： 電容器，被耦合在該傳輸電晶體之該閘極與該放大電路之該輸入之間；以及 電阻器，被耦合到該放大電路之該輸入。
  16. 如請求項15之系統，其中該電阻器被耦合在該放大電路之該輸入與該LDO穩壓器之輸出之間。
  17. 如請求項1之系統，其中該放大電路包含： 放大器，具有第一輸入、第二輸入及輸出，其中該放大器之該輸出被耦合到該放大電路之該輸出，並且該放大器之該第一輸入被耦合到該放大電路之該輸入； 第一電阻器，被耦合到該放大器之該第二輸入；以及 第二電阻器，被耦合在該放大器之該輸出與該放大器之該第二輸入之間。
  18. 如請求項17之系統，其中該第一電阻器被耦合在該放大器之該第二輸入與該LDO穩壓器之輸出之間。
  19. 如請求項17之系統，其中該放大器包含： 第一輸入電晶體，具有被耦合到該放大器之該第一輸入的閘極； 第二輸入電晶體，具有被耦合到該放大器之該第二輸入的閘極； 負載電路，被耦合到該第一輸入電晶體之汲極、該第二輸入電晶體之汲極及該放大器之該輸出；以及 電流鏡，被耦合到該第一輸入電晶體之源極及該第二輸入電晶體之源極。
  20. 如請求項19之系統，進一步包含電流感測電晶體，該電流感測電晶體具有閘極及汲極，該電流感測電晶體之閘極被耦合到該傳輸電晶體之該閘極，該電流感測電晶體之汲極被耦合到該電流鏡。
  21. 如請求項20之系統，其中該電流鏡之第一端子被耦合到該電流感測電晶體之該汲極，並且該電流鏡之第二端子被耦合到該第一輸入電晶體之該源極及該第二輸入電晶體之該源極。
  22. 如請求項21之系統，其中該電流鏡被組態以在該電流鏡之該第二端子處鏡像流入該電流鏡之該第一端子的電流。
  23. 如請求項19之系統，其中該放大器進一步包含被耦合在該負載電路與該放大器之該輸出之間的電壓緩衝電路。
  24. 一種用於增強低壓差（LDO）穩壓器之電源抑制的方法，包含： 使用金屬氧化物半導體（MOS）電容器生成負電容；以及 將該負電容耦合到該LDO穩壓器之傳輸電晶體之閘極。
  25. 如請求項24之方法，其中生成該負電容包含：將該MOS電容器耦合在放大電路之輸出與該放大電路之輸入之間。
  26. 如請求項24之方法，其中該MOS電容器包含金屬氧化物半導體（MOS）電晶體。
  27. 如請求項26之方法，其中該MOS電晶體之汲極及源極被耦合在一起。
  28. 如請求項26之方法，其中將該負電容耦合到該LDO穩壓器之該傳輸電晶體之該閘極包含將該MOS電晶體之閘極耦合到該傳輸電晶體之該閘極。
  29. 如請求項26之方法，其中該傳輸電晶體及該MOS電晶體是相同電晶體類型。
  30. 如請求項26之方法，其中該傳輸電晶體包含第一p型金屬氧化物半導體（PMOS）電晶體，並且該MOS電晶體包含第二PMOS電晶體。
  31. 如請求項26之方法，其中該傳輸電晶體包含第一n型金屬氧化物半導體（NMOS）電晶體，並且該MOS電晶體包含第二NMOS電晶體。
  32. 一種系統，包含： 低壓差（LDO）穩壓器，其中該LDO穩壓器包含： 傳輸電晶體，被耦合在電源軌與該LDO穩壓器之輸出之間；以及 放大器，具有被組態以接收參考電壓的第一輸入、經由反饋路徑被耦合到該LDO穩壓器之該輸出的第二輸入、以及被耦合到該傳輸電晶體之閘極的輸出； 放大電路，具有輸入及輸出，其中該放大電路之該輸入被耦合到該傳輸電晶體之該閘極；以及 金屬氧化物半導體（MOS）電容器，被耦合在該放大電路之該輸出與該放大電路之該輸入之間。
  33. 如請求項32之系統，其中該MOS電容器包含金屬氧化物半導體（MOS）電晶體，該MOS電晶體具有被耦合到該放大電路之該輸入的閘極，以及被耦合到該放大電路之該輸出的汲極及源極。
  34. 如請求項33之系統，其中該傳輸電晶體包含第一p型金屬氧化物半導體（PMOS）電晶體，並且該MOS電晶體包含第二PMOS電晶體。
  35. 如請求項34之系統，其中該傳輸電晶體之源極被耦合到該電源軌，並且該傳輸電晶體之汲極被耦合到該LDO穩壓器之該輸出。
  36. 如請求項33之系統，其中該傳輸電晶體包含第一n型金屬氧化物半導體（NMOS）電晶體，並且該MOS電晶體包含第二NMOS電晶體。
  37. 如請求項36之系統，其中該傳輸電晶體之汲極被耦合到該電源軌，並且該傳輸電晶體之源極被耦合到該LDO穩壓器之該輸出。
TW111108425A 2021-03-25 2022-03-08 電源抑制增強器 TW202240333A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/213,044 US11687104B2 (en) 2021-03-25 2021-03-25 Power supply rejection enhancer
US17/213,044 2021-03-25

Publications (1)

Publication Number Publication Date
TW202240333A true TW202240333A (zh) 2022-10-16

Family

ID=80930407

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111108425A TW202240333A (zh) 2021-03-25 2022-03-08 電源抑制增強器

Country Status (7)

Country Link
US (2) US11687104B2 (zh)
EP (1) EP4314981A1 (zh)
JP (1) JP7469573B2 (zh)
KR (1) KR102637848B1 (zh)
BR (1) BR112023018459A2 (zh)
TW (1) TW202240333A (zh)
WO (1) WO2022203855A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11906997B2 (en) * 2021-05-14 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Low-dropout (LDO) voltage regulator including amplifier and decoupling capacitor
CN116719382B (zh) * 2023-08-09 2023-11-03 成都通量科技有限公司 一种高psr的无片外电容ldo电路

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373233B2 (en) * 2000-07-17 2002-04-16 Philips Electronics No. America Corp. Low-dropout voltage regulator with improved stability for all capacitive loads
JP2005202781A (ja) 2004-01-16 2005-07-28 Artlogic Inc 電圧レギュレータ
US7173402B2 (en) * 2004-02-25 2007-02-06 O2 Micro, Inc. Low dropout voltage regulator
US7218082B2 (en) * 2005-01-21 2007-05-15 Linear Technology Corporation Compensation technique providing stability over broad range of output capacitor values
US20060273771A1 (en) * 2005-06-03 2006-12-07 Micrel, Incorporated Creating additional phase margin in the open loop gain of a negative feedback amplifier system
US7589507B2 (en) 2005-12-30 2009-09-15 St-Ericsson Sa Low dropout regulator with stability compensation
US7683592B2 (en) * 2006-09-06 2010-03-23 Atmel Corporation Low dropout voltage regulator with switching output current boost circuit
US7919954B1 (en) * 2006-10-12 2011-04-05 National Semiconductor Corporation LDO with output noise filter
US7710091B2 (en) 2007-06-27 2010-05-04 Sitronix Technology Corp. Low dropout linear voltage regulator with an active resistance for frequency compensation to improve stability
US8710813B2 (en) * 2008-04-11 2014-04-29 System General Corp. Low drop-out regulator providing constant current and maximum voltage limit
CN100549898C (zh) * 2008-05-06 2009-10-14 北京时代民芯科技有限公司 利用双向非对称缓冲器结构提高性能的ldo电路
US8143868B2 (en) * 2008-09-15 2012-03-27 Mediatek Singapore Pte. Ltd. Integrated LDO with variable resistive load
EP2256578A1 (fr) * 2009-05-15 2010-12-01 STMicroelectronics (Grenoble 2) SAS Régulateur de tension à faible tension de dechet et faible courant de repos
JP5446529B2 (ja) * 2009-07-14 2014-03-19 株式会社リコー ローパスフィルタ回路、そのローパスフィルタ回路を使用した定電圧回路及び半導体装置
CN101727120B (zh) * 2009-11-26 2011-09-07 四川和芯微电子股份有限公司 一种无需外挂电容快速响应负载变化的线性稳压电路
US8265574B2 (en) * 2010-04-09 2012-09-11 Triquint Semiconductor, Inc. Voltage regulator with control loop for avoiding hard saturation
CN101931370A (zh) * 2010-08-26 2010-12-29 成都芯源系统有限公司 具有静态电流抑制功能的低压降放大电路
CN102200791A (zh) * 2011-03-15 2011-09-28 上海宏力半导体制造有限公司 低压差线性稳压器结构
US8810224B2 (en) * 2011-10-21 2014-08-19 Qualcomm Incorporated System and method to regulate voltage
CN103092243B (zh) * 2011-11-07 2015-05-13 联发科技（新加坡）私人有限公司 信号产生电路
US9134743B2 (en) * 2012-04-30 2015-09-15 Infineon Technologies Austria Ag Low-dropout voltage regulator
US9024677B2 (en) * 2012-06-27 2015-05-05 Qualcomm Incorporated Method and apparatus for drain switching with replication loop for fast LED turn on time
US9753473B2 (en) * 2012-10-02 2017-09-05 Northrop Grumman Systems Corporation Two-stage low-dropout frequency-compensating linear power supply systems and methods
US20140266103A1 (en) * 2013-03-15 2014-09-18 Qualcomm Incorporated Digitally assisted regulation for an integrated capless low-dropout (ldo) voltage regulator
US9356509B2 (en) * 2013-07-30 2016-05-31 Qualcomm Incorporated Reference current generator with switch capacitor
US9753474B2 (en) * 2014-01-14 2017-09-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Low-power low-dropout voltage regulators with high power supply rejection and fast settling performance
US9354649B2 (en) * 2014-02-03 2016-05-31 Qualcomm, Incorporated Buffer circuit for a LDO regulator
US9502115B2 (en) * 2014-03-28 2016-11-22 Stmicroelectronics S.R.L. Amplifier stage
US10359794B2 (en) * 2014-10-13 2019-07-23 Qorvo Us, Inc. Switched capacitor biasing circuit
CN204314766U (zh) * 2014-12-26 2015-05-06 上海贝岭股份有限公司 带有补偿电路的低压差稳压器
US9785164B2 (en) * 2015-01-06 2017-10-10 Vidatronic, Inc. Power supply rejection for voltage regulators using a passive feed-forward network
US9471078B1 (en) * 2015-03-31 2016-10-18 Qualcomm Incorporated Ultra low power low drop-out regulators
JP6287976B2 (ja) * 2015-06-30 2018-03-07 トヨタ自動車株式会社 回転電機のステータの製造方法
KR101768064B1 (ko) 2015-08-27 2017-08-16 고려대학교 산학협력단 네거티브 캐패시턴스의 능동 제어를 통한 ldo 레귤레이터의 공급 전원 잡음 제거율을 향상시키는 회로
DE102015218648A1 (de) 2015-09-28 2017-03-30 Dialog Semiconductor (Uk) Limited Mehrstufiger Verstärker mit verbesserter Betriebseffiziens
US9983604B2 (en) * 2015-10-05 2018-05-29 Samsung Electronics Co., Ltd. Low drop-out regulator and display device including the same
TWI575351B (zh) * 2016-03-08 2017-03-21 瑞昱半導體股份有限公司 穩壓器
US10175706B2 (en) 2016-06-17 2019-01-08 Qualcomm Incorporated Compensated low dropout with high power supply rejection ratio and short circuit protection
US20170364111A1 (en) * 2016-06-21 2017-12-21 Infineon Technologies Ag Linear voltage regulator
US9946283B1 (en) * 2016-10-18 2018-04-17 Qualcomm Incorporated Fast transient response low-dropout (LDO) regulator
US9933801B1 (en) * 2016-11-22 2018-04-03 Qualcomm Incorporated Power device area saving by pairing different voltage rated power devices
CN106444949A (zh) * 2016-12-16 2017-02-22 电子科技大学 一种低噪声，快速启动的低压差线性稳压器
US20180284829A1 (en) 2017-04-03 2018-10-04 Vidatronic, Inc. Voltage regulators with improved power supply rejection using negative impedance
US10152072B1 (en) * 2017-12-01 2018-12-11 Qualcomm Incorporated Flip voltage follower low dropout regulator
US10254778B1 (en) * 2018-07-12 2019-04-09 Infineon Technologies Austria Ag Pole-zero tracking compensation network for voltage regulators
CN108919874B (zh) * 2018-08-30 2023-07-11 北京神经元网络技术有限公司 一种低压差线性稳压器
KR102442392B1 (ko) * 2018-10-12 2022-09-08 양쯔 메모리 테크놀로지스 씨오., 엘티디. Nmos 트랜지스터를 사용하는 ldo 레귤레이터
US20200125126A1 (en) 2018-10-19 2020-04-23 Stmicroelectronics International N.V. Voltage regulator circuit with high power supply rejection ratio
DE102019201195B3 (de) * 2019-01-30 2020-01-30 Dialog Semiconductor (Uk) Limited Rückkopplungsschema für einen stabilen LDO-Reglerbetrieb
US10788848B2 (en) * 2019-02-26 2020-09-29 Stmicroelectronics Design And Application S.R.O. Voltage regulator with controlled current consumption in dropout mode
US10831221B1 (en) * 2019-07-11 2020-11-10 Qorvo Us, Inc. Low drop-out (LDO) voltage regulator with direct and indirect compensation circuit
US11003201B1 (en) * 2019-11-26 2021-05-11 Qualcomm Incorporated Low quiescent current low-dropout regulator (LDO)
WO2022019969A1 (en) * 2020-07-24 2022-01-27 Qualcomm Incorporated Charge pump based low dropout regulator
US11378992B2 (en) * 2020-07-28 2022-07-05 Qualcomm Incorporated Hybrid voltage regulator with a wide regulated voltage range
US11489502B2 (en) * 2020-10-14 2022-11-01 Taiwan Semiconductor Manufacturing Company Ltd. Noise detecting circuit and associated system and method
CN112650353B (zh) * 2020-12-31 2022-06-14 成都芯源系统有限公司 具有稳定性补偿的线性电压调节器
US11726514B2 (en) * 2021-04-27 2023-08-15 Stmicroelectronics International N.V. Active compensation circuit for a semiconductor regulator
CN113568462A (zh) * 2021-05-11 2021-10-29 宁波市芯能微电子科技有限公司 一种噪声高电源抑止比电路
US11789478B2 (en) * 2022-02-22 2023-10-17 Credo Technology Group Limited Voltage regulator with supply noise cancellation
KR102596255B1 (ko) * 2022-06-07 2023-10-30 한양대학교 에리카산학협력단 용량성 피드포워드 리플 제거 회로를 포함하는 전압 레귤레이터

Also Published As

Publication number Publication date
JP7469573B2 (ja) 2024-04-16
EP4314981A1 (en) 2024-02-07
US20220308609A1 (en) 2022-09-29
US20230280773A1 (en) 2023-09-07
BR112023018459A2 (pt) 2023-10-10
CN116940914A (zh) 2023-10-24
WO2022203855A1 (en) 2022-09-29
KR102637848B1 (ko) 2024-02-16
JP2024504863A (ja) 2024-02-01
KR20230144091A (ko) 2023-10-13
US11687104B2 (en) 2023-06-27

Similar Documents

Publication Publication Date Title
TW202240333A (zh) 電源抑制增強器
US7362173B1 (en) System and method for providing slew rate enhancement for two stage CMOS amplifiers
US8044731B2 (en) Oscillator circuit
US6642791B1 (en) Self-biased amplifier circuit and method for self-basing amplifier circuit
US20090146624A1 (en) Shunt regulator having over-voltage protection circuit and semiconductor device including the same
US10739802B2 (en) Low dropout voltage regulator, a supply voltage circuit and a method for generating a clean supply voltage
US20090001958A1 (en) Bandgap circuit
JP3124601B2 (ja) 浮遊動作点を有するｃｍｏｓトランスコンダクタンス増幅器
TWI699089B (zh) 具高電源抑制比的訊號放大電路及其中之驅動電路
JP2000284843A (ja) シリーズレギュレータ電源回路
US7576613B2 (en) Regulated cascode circuits and CMOS analog circuits including the same
US6384685B1 (en) Complementary metal oxide semiconductor class AB amplifier
US6590453B2 (en) Folded cascode high voltage operational amplifier with class AB source follower output stage
US20100164626A1 (en) Boost operational amplifier
US7265614B2 (en) Amplifier circuit with reduced power-off transients and method thereof
US8373500B2 (en) Voltage biasing circuit and data processing system having the same
CN116940914B (zh) 电源抑制增强器
US10884441B2 (en) Voltage regulator
US20060186865A1 (en) Voltage regulator
JP5068631B2 (ja) 定電圧回路
TW408337B (en) Temperature and supply voltage compensating output buffer
JP2006319576A (ja) 反転増幅器及びこれを有する水晶発振器
Awais et al. High PSRR low drop-out regulator with isolated replica feedback ripple cancellation technique
TWI842527B (zh) 一種具有自動調節穩定性補償電路的低壓差穩壓器
CN115395906B (zh) 一种适用于超低电压的低功耗宽带共模信号检测电路