TWI732726B

TWI732726B - 電子裝置

Info

Publication number: TWI732726B
Application number: TW109144622A
Authority: TW
Inventors: 德夫倫伊爾梅茲艾克辛; 歐密德佛勞蒂
Original assignee: 美商美國亞德諾半導體公司
Priority date: 2019-12-21
Filing date: 2020-12-17
Publication date: 2021-07-01
Also published as: TW202131623A; DE102020134270A1; US10895887B1; DE102020134270B4; CN113009958B; CN113009958A

Abstract

本發明提供一種電流鏡裝置，其包含一第一部分及一第二部分，其各包含一電流鏡，具有電晶體Q1與電晶體Q2；一緩衝放大器，以輸入端耦接於電晶體Q1之基極/閘極端子，並以輸出端耦接於電晶體Q2之基極/閘極端子；一主電阻器，耦接於電晶體Q1之射極/源極端子；以及一從電阻器，耦接於電晶體Q2之射極/源極端子。此外，第一部分之從電阻器係耦接於第二部分之從電阻器。電流鏡裝置之主、從兩側設置額外電阻器可獲益於利用電流鏡之反饋迴路以外之緩衝器，同時降低電流鏡對於緩衝器偏移之敏感度。

Description

電子裝置

本發明主要關於電子裝置，詳言之，係關於電流鏡電路。

電流鏡為一般電路設計之重要基本元件。而對於廣泛用於諸如通訊、軍事、汽車、工業等各種領域之開放迴路寬頻線性放大器而言，寬頻線性電流鏡尤為其主要構成元件。

因此，如何透過設計電流鏡而能夠在基礎輸入訊號頻率不斷增加之情況下，於廣大操作頻寬範圍內透過線性方式，以恆定電流增益將其輸入電流鏡射至輸出端，乃為重要課題。於既定之操作頻率下，對於放大器或其他任何使用電流鏡之電路而言，其動態範圍上限取決於電流鏡之線性及訊號頻寬。傳統上，線性與頻寬及功率難以兩全。若能使電流鏡兼具高度線性及廣大訊號頻寬，將有助於在各種領域創造出極具競爭優勢之差異化產品。

本發明提供一實施例之電子裝置。該電子裝置包含一電流鏡裝置。該電流鏡裝置包含一第一部分及一第二部分，其中，該第一部分及該第二部分各包含一電流鏡、一緩衝放大器、一主電阻器、以及一從電阻器。該電流鏡配置為在一輸入端接收一各自輸入電流，並在一輸出端提供一各自輸出電流，該電流鏡包含一電晶體Q1及一電晶體Q2，其中，該電晶體Q1之第二端子係耦接於該電流鏡之該輸入端，且該電晶體Q2之第二端子係耦接於該電流鏡之該輸出端。該緩衝放大器具有耦接於該電晶體Q1之第一端子之一輸入端，以及耦接於該電晶體Q2之第一端子之一輸出端。該電晶體Q1之一第三端子係耦接於該主電阻器之一第一端子。該電晶體Q2之一第三端子係耦接於該從電阻器之一第一端子。該第一部分之該從電阻器之該第一端子係耦接於該第二部分之該從電阻器之該第一端子。

本發明提供另一實施例之電子裝置。該電子裝置包含一電流鏡裝置。該電流鏡裝置包含一電流鏡、一緩衝放大器、一主系、以及一從系。該電流鏡，包含一電晶體Q1及一電晶體Q2。該緩衝放大器具有耦接於該電晶體Q1之第一一端子之一輸入端，以及耦接於該電晶體Q2之一第一端子之一輸出端。該主系包含一第一主電阻器及一第二主電阻器。該從系包含一第一從電阻器及一第二從電阻器。該電晶體Q1之一第二端子係耦接於該電流鏡之一輸入端。該電晶體Q2之一第二端子係耦接於該電流鏡之一輸出端。該電晶體Q1之一第三端子係耦接於該第一主電阻器之一第一端子。該電晶體Q2之一第三端子係耦接於該第一從電阻器之一第一端子。該第二主電阻器包含耦接於該第一主電阻器之一第二端子之一第一端子，以及耦接於一接地電位之一第二端子。該第二從電阻器包含耦接於該第一從電阻器之一第二端子之一第一端子，以及一耦接於該接地電位之一第二端子。

100:電流鏡

102:輸入電流/輸入訊號

104:輸入電流源

106:節點

108:輸出電流/鏡射電流

110:集極端子/集極/第二端子

112:射極端子/射極/第三端子

114:基極端子/基極/第一端子

120:集極/第二端子

122:射極/第三端子

124:基極/第一端子

200:電流鏡

216,218,220,228:寄生電容

224:電阻

300:電流鏡

330:緩衝器

332:節點/輸入端

400:電流鏡

430:緩衝器

432:輸入端

434:輸出端

442:主側

444:從側

446:垂直虛線

500:電流鏡裝置

508:輸出端

552:第一主電阻器

554:第一從電阻器

562:第二主電阻器

564:第二從電阻器

572:主電容器

574:從電容器

600:電流鏡裝置

602,604:連接

642:第一部分

644:第二部分

646:垂直虛線

672:電容器

700:電流鏡裝置

710:第二端子

712:第三端子

714:第一端子

720:第二端子

722:第三端子

724:第一端子

800:電流鏡裝置

810:第二端子

812:第三端子

814:第一端子

820:第二端子

822:第三端子

824:第一端子

900:電流鏡裝置

910:第二端子

912:第三端子

914:第一端子

920:第二端子

922:第三端子

924:第一端子

1000:系統

1010:ADC驅動器

1012:電流鏡裝置

1020:ADC

Q1,Q2:電晶體

以下敘述將參照附圖詳細說明本發明及其特徵與優點，以利讀者瞭解。附圖中係以相同之參考示數指稱相同之部件，其中：

圖1係習知電流鏡以NPN雙極電晶體實施之電路圖，其具有電流增益K。

圖2係圖1電流鏡以NPN雙極電晶體實施之電路圖，額外說明用於高頻操作之相關寄生組件。

圖3係習知電流鏡以NPN雙極電晶體實施之電路圖，其於反饋路徑中具有緩衝器。

圖4係習知電流鏡以NPN雙極電晶體實施之電路圖，其電晶體Q1與電晶體Q2之基極端子間設有緩衝器。

圖5係本發明之單端電流鏡裝置以NPN雙極電晶體實施之電路圖，其具有緩衝器及位於主、從兩側之額外電阻器。

圖6係本發明之差動電流鏡裝置以NPN雙極電晶體實施之電路圖，其具有緩衝器及位於主、從兩側之額外電阻器。

圖7係本發明之差動電流鏡裝置以N型金屬氧化物半導體(NMOS)實施之電路圖，其具有緩衝器及位於主、從兩側之額外電阻器。

圖8係本發明之差動電流鏡裝置以PNP雙極電晶體實施之電路圖，其具有緩衝器及位於主、從兩側之額外電阻器。

圖9係本發明之差動電流鏡裝置以P型金屬氧化物半導體(PMOS)實施之電路圖，其具有緩衝器及位於主、從兩側之額外電阻器。

圖10係本發明實施電流鏡裝置之系統示意圖，其具有一或多個緩衝器及位於主、從兩側之額外電阻器。

概要：

本發明之系統、方法及裝置各具數種創新態樣，在此所述之全部理想屬性非以任一者單獨所能達成。本發明所述之一或多種實施方式將透過以下敘述及圖式加以詳細說明。

在一樣態中，本發明提供一種電流鏡裝置，其在主、從兩側設有緩衝器及額外電阻器。本發明之電流鏡裝置包含一第一部分及一第二部分，第一部分及第二部分各包含一電流鏡，於輸入端接收各自之(亦即不同之)輸入訊號(例如電流)，並在輸出端提供各自之輸出訊號(例如電流)。各部分之電流鏡包含一電晶體Q1及一電晶體Q2，各電晶體又分別包含第一、第二及第三端子。於第一部分及第二部分之每一者中，電晶體Q1之第二端子係耦接於電流鏡之輸入端(亦即耦接於該部分之輸入訊號)，亦耦接於其本身之第一端子(亦即電晶體Q1之第一端子)，且電晶體Q2之第二端子係耦接於電流鏡之輸出端(亦即耦接於該部分之輸出訊號)。各部分更包含一緩衝放大器(或簡稱為「緩衝器」，亦可稱為單位增益放大器、緩衝放大器、電壓隨動器或隔離放大器)，其輸入端耦接於電晶體Q1之第一端子，輸出端耦接於電晶體Q2之第一端子，各部分更具有一主電阻器及一從電阻器，主電阻器之第一端子係耦接於電晶體Q1之第三端子，從電阻器之第一端子係耦接於電晶體Q2之第三端子，此外，第一部分之從電阻器之第一端子係耦接於第二部分之從電阻器之第一端子。電阻器在此有「主」、「從」之分乃因其係分別設置於對應部分之電流鏡之主、從兩側。一般而言，電流鏡之「主側」意指電流鏡電路中用於接收輸入訊號之分支，而電流鏡之「從側」意指電流鏡電路中用於提供輸出訊號之分支。於電流鏡裝置之主、從兩側設置額外電阻器可獲益於利用電流鏡反饋迴路以外之緩衝器(有助於解決電流鏡反饋迴路中所包含的緩衝器之相關穩定性問題，並改善頻寬及線性)，同時降低電流鏡對於主、從兩側間錯配所造成緩衝器偏移之敏感度(否則可能大幅降低線性)。換言之，藉由於電流鏡配置主、從兩側設置額外電阻器，如在此所述，因額外電阻器可降低電路對於緩衝器所造成的緩衝器偏移之敏感度，固可提供改善緩衝器穩定性之功效。

於各種實施例中，所述之電流鏡裝置可利用雙極技術(例如其中各電晶體可為NPN或PNP電晶體)、互補金屬氧化物半導體(CMOS)技術(例如其中各電晶體可為NMOS或PMOS電晶體)或上述技術之任何組合加以實施。有鑑於此，於本說明書中，電晶體之「第一端子」一詞用於指稱一基極端子(若該電晶體為一雙極電晶體)或指稱一閘極端子(若該電晶體為一金屬氧化物半導體(MOS)電晶體)，電晶體之「第二端子」一詞用於指稱一集極端子(若該電晶體為一雙極電晶體)或指稱一汲極端子(若該電晶體為一MOS電晶體)，且電晶體之「第三端子」一詞用於指稱一射極端子(若該電晶體為一雙極電晶體)或指稱一源極端子(若該電晶體為一MOS電晶體)。此等用語不因已知技術之電晶體為N型電晶體(例如，若該電晶體為雙極電晶體則是NPN電晶體，或者，若該電晶體為MOS電晶體則是NMOS電晶體)或P型電晶體(例如，若該電晶體為雙極電晶體則是PNP電晶體，或者，若該電晶體為MOS電晶體則是PMOS電晶體)而改變。

每一部分而言，輸出訊號對輸入訊號之比率可實質上等於K，其中，K為一電流增益，其可為任何大於0之正數，此數值可為整數，但不此為限。於以雙極電晶體之實施例中，K之數值可表示(例如等於或基於)電晶體Q2之射極面積對電晶體Q1之射極面積之比率。於以MOS電晶體實施之實施例中，K之數值可表示電晶體Q2之長寬比對電晶體Q1之長寬比之比率，其中，MOS電晶體之長寬比可定義為該電晶體之通道寬度除以其通道長度。若K大於0但小於1，乘以K之因子表示減弱輸入訊號以產生輸出訊號。若K大於1，乘以K之因子表示增加或增益輸入訊號以產生輸出訊號。在些許實施例中，第一部分所接收之輸入訊號之形式可為一第一輸入電流I_INP，係基於電流鏡裝置之偏壓電流IB與輸入電流I_IN之一總和(例如，I_INP=IB+I_IN)，而第二部分所接收之輸入訊號之形式可為一第二輸入電流I_INM，係基於偏壓電流IB與輸入電流I_IN間之一差值(例如I_INM=IB-I_IN)。因此，所述第一部分及第二部分可為一差動電流鏡裝置(differential current mirror arrangement)之部分。於此等實施例中，第一部分之輸出電流可為I_OP=K*I_INP，第二部分之輸出電流可為I_OM=K*I_INM。於其他實施例中，在主、從兩側設有緩衝器及額外電阻器之電流鏡裝置可為單端裝置。

如所屬技術領域中具有通常知識者可得知，本發明之實施例，特別是如在此所述於主、從兩側設有緩衝器及額外電阻器之電流鏡裝置，可透過各種方式實施，例如實施為一方法或一系統。以下詳細說明呈現對於特定具體實施例之各種描述。然而，在此所述之發明可透過多種不同方式實施，例如由請求項或所選實施例所定義並描述者。例如，雖然在此提供之部分敘述係關於雙極電晶體(例如NPN或PNP實施)或MOS(例如NMOS或PMOS實施)電晶體，但在此所述電流鏡裝置之其他實施例實可包含雙極電晶體與MOS電晶體之任何組合。

以下敘述係參照圖式為之，其中相似之符號可用以指稱相同或功能相似之元件。圖中繪示之元件未必按照實際比例，且應知特定實施例可能包含較圖式所繪及/或圖中所繪元件組合更多之元件。再者，部分實施例可包含來自兩個或更多圖式中特徵之任意適當組合。

在此提供諸多實施例，且可能就二、三、四或更多電氣組件描述其交互作用。然此舉僅為行文之清晰且僅為實施例目的。應知在此所述之裝置及系統可透過任何適當之方式合併。連同類似設計替代選項，圖中所描繪之任何組件、模組及元件能夠以各種可能配置相互組合，皆確屬本發明之廣義範圍。於特定實施例中，為便於說明一組實施例中之一或多項功能，可能僅就有限數量之電氣元件加以描述。應知圖中之電路及其教示可輕易擴充且可容納大量組件，以及更為複雜或精密之裝置與配置。因此，本發明所提供之實施例不應限制電路之範圍或妨礙電路之廣義教示，如可能應用於無數其他架構者。

於說明中，使用詞組「於一實施例中」或「於實施例中」時，其可各自指稱一或多個相同或相異實施例。除非另有陳明，否則使用「第一」、「第二」及「第三」等等順序形容詞描述一共同物件時，僅係指稱類似物件之不同實例，並非意指該等物件必須在時間、空間、排名或其他方面按照特定順序。圖式之各種實施例係採用所屬技術領域中具有通常知識者對其他通常知識者傳達其工作實質時所通常使用之術語加以描述。「實質上」、「大約」、「約略」等等用語，係基於在此所述或所屬技術領域中具有通常知識者熟知之特定數值之區間，用以概稱一目標值之+/-20%。於本發明中，詞組「A及/或B」或標記「A/B」代表(A)、(B)、或(A及B)。在本發明中，詞組「A、B及/或C」代表(A)、(B)、(C)、(A及B)、(A及C)、(B及C)、或(A、B及C)。「之間」一詞，當用於描述測量範圍時，係將測量範圍之兩端包含在內。如在此所使用，標記「A/B/C」代表(A、B及/或C)。

電流鏡基本原理：

為說明本發明之電流鏡裝置如何藉由於主、從兩側設置額外電阻器而改善緩衝器之穩定性，宜先理解可能於鏡射電流時發生之現象。以下基礎資訊可視為用於適當解說本發明之基本原理。此等資訊僅屬說明目的，故不應以任何方式解讀限制本發明之廣義範圍及其可能應用方式。

圖1為電流鏡100以簡易單端NPN雙極電晶體實施之電路圖，其電流增益為K，如習知技術已知者。如圖1所示，該電流鏡100可包含一第一電晶體Q1(可稱為「輸入電晶體」)及一第二電晶體Q2(可稱為「輸出電晶體」)。輸入電流102(I_IN)(亦即在電流鏡100之輸出端受到鏡射以產生輸出電流108之電流)可由輸入電流源104提供。電流鏡100可首先藉由將電晶體Q1置入反饋以迫使電晶體Q1之集極端子110(或簡稱為「集極」110)處之電流等於輸入電流102，而在節點106(節點N1)產生控制電壓(電壓VN1)。電晶體Q1之射極端子112(或簡稱為「射極」112)可連接至接地端，如圖1所示。電晶體Q1之基極端子114(或簡稱為「基極」114)可耦接於電晶體Q2之基極124。輸出電晶體Q2之基極124可受攜帶輸入電流資訊之電壓VN1所驅動而產生輸出電流108。圖1亦顯示電晶體Q2之集極120及電晶體Q2之射極122，其中，射極122可耦接於地端，且輸出電流108為集極120處之電流，如圖1所示。當電晶體Q2之射極面積較電晶體Q1大K倍時，輸出電流108(I_O)可等於K．I_IN。

雙極電晶體之集極電流之簡化模型可表示為

其中，I_C、A、I_S、V_BE及V_t分別代表集極電流、射極面積、單位面積飽和電流、基極-射極電壓及熱電壓。雖然集極電流(I_C)與基極-射極電壓(V_BE)，或說輸入電流I_IN與電壓VN1，兩者間之關係為強烈非線性，但輸入輸出電流鏡射關係卻為線性，亦即I_O=K．I_IN。

以上之基本分析，對於理解電流鏡於高頻操作之效能退化時具有諸多不足之處。圖2為電流鏡200以NPN雙極電晶體實施之電路圖。電流鏡200實質上與圖1之電流鏡100電路相同，不同之處在於其增加用於高頻操作之相關寄生組件(parasitic components)。換言之，圖2說明對電流鏡100電路降低頻寬及線性之重要寄生器件。應知圖中所示及文中所述之寄生組件意指並非蓄意組建於電路中之組件，而係電路展現之無意效應或行為。

在圖2中，具有圖1所示符號之元件係用於表示與圖1所述相同或類似之元件，故為求簡潔，在此不對其重複說明。此原則亦適用於本發明之其他圖面，一圖中所示符號之元件可與另一圖中具有相同符號之元件相同或類似，故以一圖之描述適用於另一圖，無需重複說明。

電流鏡200可能受到寄生電容216、寄生電容218、寄生電容220、寄生電容228及電阻224(用於將電流鏡之輸出電流轉換為電壓)中之一或多者所影響，各組件之連接方式如圖2所示。

寄生電容216可代表所有與節點106相關之佈線寄生電容、與輸入電流源104及節點106有關之寄生電容，以及電晶體Q1與電晶體Q2之集極-基板電容及外在基極端子寄生電容器。應知以現代SOI程序製成之雙極電晶體之集極-基板電容器相對較小且可視為線性。寄生電容218可代表電晶體Q1之固有基極-射極正向偏壓擴散電容。寄生電容220可代表電晶體Q2之固有基極-射極正向偏壓擴散電容(且若電晶體Q2之射極面積K倍大於電晶體Q1，則其可K倍大於寄生電容218)。寄生電容228可代表電晶體Q2之固有基極-集極接面寄生電容。電阻224可代表電流鏡100、200之輸出電阻(RO)。

本發明發現，如圖2電路之分析中所示，可能於雙極電晶體實施例中造成電流鏡之頻寬及/或線性降級之機制有三。其一為因寄生電容器而產生之頻寬降級。其二為因固有基極-集極接面寄生電容(例如圖2之寄生電容228)所造成之非線性而導致之線性度降級。其三為因線性寄生電容216而產生之線性度降級。同理，電流鏡電路之MOS電晶體實施亦有若干線性降級機制。MOS電晶體實施例之一種降級機制為因寄生電容器而導致之頻寬降級，類似於雙極電晶體之實施例。其二為因節點106上電容負載所產生之線性度降級。其三為因閘極-汲極電容C_GD而產生之線性度降級。本發明更發現，藉由改善至少部分上述降級機制有助於在設計線性寬頻電流鏡方面提供改善。

具有緩衝器之電流鏡裝置：

為解決簡易電流鏡高頻操作時所遭遇之限制(因此克服頻寬限制)，一種典型解決方案為在電晶體Q1之集極與電晶體Q1及電晶體Q2之基極間增設一緩衝器，如圖3所示。

圖3為電流鏡300以NPN雙極電晶體實施之電路圖，其在反饋路徑(亦即電晶體Q1之集極110與電晶體Q1之基極114間之路徑)中設有緩衝器330。電流鏡300實質上與圖2之電流鏡200電路相同，唯其加設緩衝器330。電流鏡200經上述修改後可大幅降低跨二極體型式電晶體Q1之電容，且因此大幅改善電路之頻寬。緩衝亦可降低與電晶體Q2有關之寄生電容216及寄生電容228造成之影響，從而達成改善電路之線性度。例如，所述緩衝可使與寄生電容 228相關之非線性電流影響降低(K+1)倍。然而，緩衝器330本身之不盡完善可能影響電流鏡300電路之穩定性(應知節點332在此配置中可為高阻抗節點)，因此當電流鏡300電路達成穩定之時，其高頻性能相較於電流鏡200電路改善不大。

於些許實施中，可將緩衝器330移出反饋迴路，從而完全解決穩定性問題，如圖4電路圖所示，電流鏡400以NPN雙極電晶體實施，其具有位於電晶體Q1與電晶體Q2之基極間之緩衝器430。該緩衝器430可為單位增益放大器、緩衝放大器、電壓隨動器或隔離放大器。

於圖4及後續圖式中，「主側」可意指特定電流鏡在電晶體Q1與電晶體Q2之基極或閘極端子間之緩衝器左側之組件(主側於圖4中標示為點線輪廓內之部分442)，亦即圖4中垂直虛線446之左側，而「從側」可意指特定電流鏡中位於緩衝器右側之組件(從側於圖4中標示為點線輪廓內之部分444)，亦即垂直虛線446之右側。電流鏡400實質上與圖2之電流鏡200電路相同，不同之處在於主側442與從側444之間增設有緩衝器430。如圖4所示，於此一配置中，電晶體Q1之集極110與基極114短路並連接於緩衝器430之輸入端432，而緩衝器430之輸出端434連接於電晶體Q2之基極124。相較於圖3裝置中之緩衝器330，將緩衝器移出反饋迴路成為緩衝器430雖可解決穩定性問題並提供頻寬及線性度改善，但緩衝器430可能與一偏移相關聯，其會造成電晶體Q2內之駐流(standing current)關閉，從而因主、從兩側間之失配破壞線性度，在此情況下偏移構成了問題。如習知技術已知，緩衝器基本上應再產生出與其輸入電壓完全相同之輸出電壓(亦即增益應等於1)。亦如習知技術已知，偏移誤差(或簡稱為「偏移」)為緩衝器可能發生之缺陷，偏移誤差會使緩衝器之傳輸功能從理想的y=x(其中y為緩衝器之輸出且x為緩衝器之輸入)改為y=x+off，其中之「off」即為緩衝器偏移。因此，一般而言，緩衝器偏移是一DC量(亦即非頻率相依)，意指若緩衝器具有無限頻寬，則當緩衝器之輸出電壓減去輸入電壓時，其差值對於任何輸入頻率而言將等於偏移電壓。

具有緩衝器及額外電阻器之電流鏡裝置：

一般而言，上述一或多項問題可利用多種技術加以改善，然可能必須面臨取捨，例如因追求性能而導致複雜度提升。本發明實施例旨在針對因如上所述電晶體Q2中一或多個基極-射極間接面寄生電容220、與電晶體Q2有關之部分寄生電容216、以及經米勒效應放大後之電晶體Q2之基極-集極間接面寄生電容228等因素所造成之非線性及頻寬縮減問題，加以解決/限制。寬頻設計通常伴隨出現於電流鏡輸出端之較大靜態電流，導致極大之非線性基極-集極間接面寄生電容。此基極-集極間接面寄生電容可能將輸出訊號擺動轉換為輸出節點之非線性電流，並載入電流鏡之二極體側，影響整體線性，且亦因米勒效應而縮減電流鏡頻寬。本發明發現，在電流鏡裝置中實施緩衝有助於降低與電晶體Q2之基極-集極間接面寄生電容228及基極-射極間接面寄生電容220有關之非線性，從而達成改善之功效。

更具體而言，本發明之實施例係透過降低電晶體駐流對緩衝器偏移之敏感性而解決上述之駐流及緩衝器偏移問題。詳言之，本發明之實施例係將具有適當大小之所謂「退化電阻器」耦接於電晶體Q1及電晶體Q2之射極/源極端子，藉此將緩衝器430偏移對電晶體Q2駐流之影響限制在可接受範圍(亦即使電流鏡裝置在因納入一或多個緩衝器而意外產生緩衝器偏移之情況下，降低其線性對此種緩衝器偏移之敏感性)。

圖5之電路圖係本發明之單端電流鏡裝置500以NPN雙極電晶體實施，其具有緩衝器430，且在主側442及從側444兩側增設電阻器。電流鏡裝置500於例如由電晶體Q1與電晶體Q2構成之電流鏡之輸入端332接收輸入電流102(I_IN)，並在例如輸出端508產生一鏡射電流(I_O)108，其中I_O=K*I_IN，K為大於0之數字(此數值可為整數，但不以此為限)，表示電晶體Q2之射極面積對電晶體Q1之射極面積之比率。

該電流鏡裝置500實質上與圖4之電流鏡400電路相同，不同之處在於，電流鏡裝置500之主側442增設一第一主電阻器552、一第二主電阻器562以及一主電容器572，且在從側444增設一第一從電阻器554、一第二從電阻器564及一從電容器574。第一主電阻器552、第二主電阻器562及主電容器572可共同稱為「主系」，而第一從電阻器554、第二從電阻器564及從電容器574可為稱為「從系」。第一主電阻器552及第一從電阻器554屬隨選性質，即電流鏡裝置500之些許實施例中可不包含第一主電阻器552及第一從電阻器554中之一或兩者。所述緩衝器430、主系及從系可共同稱為「緩衝器裝置」。

如圖5所示，在主側442上，第一主電阻器552之第一端子可耦接於電晶體Q1之射極112，且第一主電阻器552之第二端子可耦接於第二主電阻器562之第一端子，而第二主電阻器562之第二端子可耦接於接地電位。同理，在從側444上，第一從電阻器554之第一端子可耦接於電晶體Q2之射極122，且第一從電阻器554之第二端子可耦接於第二從電阻器564之第一端子，而第二從電阻器564之第二端子可耦接於接地電位。因此，第二主電阻器562可電性串聯於第一主電阻器552，且第二從電阻器564可電性串聯於第一從電阻器554。

主、從兩系之電阻器之電阻值可經謹慎設定，使第一主電阻器552及第一從電阻器554可用於設定AC退化，而第二主電阻器562及第二從電阻器564可用於使電晶體Q2中之駐流不受緩衝器430之偏移所影響。為此目的，第一主電阻器552之電阻可經選擇而小於第二主電阻器562之電阻。就設計觀點而言，在些許實施例中，第一主電阻器552與第二主電阻器562之電阻值可經由以下程序選擇。第一主電阻器552與第二主電阻器562之電阻值總和可取決於節點332與地端間之最大允許電壓壓降或可用餘量。第一主電阻器552之數值可選擇為最小值，其可確保達成電晶體Q1與電晶體Q2之均勻射極電流分配，而第二主電阻器562之數值可大於第一主電阻器552。例如，在些許實施中，第二主電阻器562之數值可至少約2-10倍大於，例如，至少約5-8倍大於第一主電阻器552之數值。由於第一主電阻器552之數值可為選擇為最小值，在些許實施例中，該第一主電阻器552可全然省略，且電晶體Q1之射極112與第二電阻器562間互連之電阻足以有效發揮第一主電阻器552之功用。在些許實施中，若第二主電阻器562之電阻數值較大，可能降低電流鏡之線性，這是非期望的。因此，在些許實施例中，可在第二主電阻器562跨設主電容器572，使主電容器572之大小適於在特定頻率下滾降(roll off)在電流鏡之輸入端332上之電壓訊號。於些許實施例中，由第二主電阻器562及主電容器572所設定之角頻率應低至使電流鏡裝置之線性在目標頻率內不致發生降級。在些許實施例中，主電容器572之第一端子可耦接於第二主電阻器562之第一端子及/或第一主電阻器552之第二端子及/或兩者間之某一中間節點，而主電容器572之第二端子可耦接於該接地電位，如圖5所示。

在些許實施例中，主系與從系之組件之數值間可能存有相互依賴性。詳言之，在K大於1之實施例中，第一從電阻器554與第二從電阻器564之電阻值可分別小於(例如約K倍小於)第一主電阻器552與第二主電阻器562之電阻值，而在K介於0與1間之實施例中，第一從電阻器554與第二從電阻器564之電阻值可分別大於(例如約1/K倍大於)第一主電阻器552與第二主電阻器562之電阻值。再次，就如圖5所示之雙極電晶體之實施例而言，K之數值可表示電晶體Q2之射極122面積對電晶體Q1之射極112面積之比率。因此，在些許實施例中，第一從電阻器554之電阻值乘以K可為實質上等於第一主電阻器552之電阻值，且/或第二從電阻器564之電阻值乘以K可為實質上等於第二主電阻器562之電阻值。另一方面，在些許實施例中，從電容器574之電容值除以K可為實質上等於主電容器572之電容值。

圖5為電流鏡裝置以單端實施之實施例，其於電流鏡之電晶體Q1與電晶體Q2間具有緩衝器，且在主、從兩側增設電阻器。於其他實施例中，透過所屬領域中具有通常知識者基於本文說明能夠輕易領會之修改，可於電流鏡裝置500中將NPN雙極電晶體Q1與電晶體Q2改為PNP雙極電晶體，並/或將雙極電晶體Q1與Q2改為NMOS或PMOS電晶體，所有此等實施皆屬本發明之範疇。

在些許實施例中，在電晶體Q1與電晶體Q2間具有緩衝器且在主、從兩側加設電阻器之電流鏡裝置可實施為差動訊號電路。圖6至圖9顯示若干此類實施例。差動訊號實施例之具體優點在於能夠實質上縮減主電容器572之大小，且能夠因利用輸入訊號之差動性質而完全消除對對從電容器574的需求，故而有助於節省寶貴之晶粒面積。

圖6為本發明之差動電流鏡裝置600以NPN雙極電晶體實施之電路圖，其具有緩衝器430，且在主側442及從側444兩側增設有電阻器。由於電流鏡裝置600屬於差動性質，其以二部分接收互補之輸入訊號，此二部分如圖6中之第一部分642及第二部分644，分別位於圖6中垂直虛線646之左、右兩側。在些許實施例中，第一部分642接收之輸入訊號102為第一輸入電流I_INP，其係基於電流鏡裝置600之偏壓電流IB與輸入電流I_IN之一總和(例如，I_INP=IB+I_IN)，而第二部分644所接收之輸入訊號102為第二輸入電流I_INM，其係基於偏壓電流IB與輸入電流I_IN間之一差值(例如，I_INM=IB-I_IN)。因此，第一部分642可為稱為一「正訊號路徑側」，而第二部分644可為稱為一「負訊號路徑側」。於此等實施例中，第一部分642之輸出電流108可為I_OP=K*I_INP，第二部分644之輸出電流108可為I_OM=K*I_INM。

第一部分642及第二部分644可實質上包含圖5之電流鏡裝置500，其間些許差異說明如下。

首先，圖6所示之第二部分644為第一部分642之鏡面反射。此係出於說明之便，且整體而言，圖6及本發明其他圖式所示之電路圖布局可能與產品中IC電路之實際組件布局並無關聯。

其次，為保持圖6圖面之清晰，電晶體Q1之第一端子(基極114)、該第二端子(集極110)及第三端子(射極112)，以及電晶體Q2之第一端子(基極124)、第二端子(集極120)及第三端子(射極122)未具體標示於圖6。

第三，第一部分642及第二部分644中之每一者皆包含具有上述主、從電阻器之主側442及從側444，唯因電流鏡裝置600屬於差動性質，電流鏡裝置500之從電容器574於第一部分642及第二部分644可予以刪除，且主電容器572可改為第一部分642及第二部分644之電容器672。不同於圖5是將從電容器574跨接在第一部分642及第二部分644之第二從電阻器564之兩端，在圖6之電流鏡裝置600中，第一部分642之第二從電阻器564之第一端子，如圖6所示，可透過連接604而耦接於第二部分644之第二從電阻器564之第一端子。在各部分之從側上使用第一從電阻器554及第二從電阻器564時，連接604之實施方式，可為將第一部分642之第一從電阻器554與第二從電阻器564間之連接耦接(例如短路)至第二部分644之第一從電阻器554與第二從電阻器564間之連接，致使連接604對個別差動輸入訊號I_INP及I_INM而言成為從側上之虛擬地端。可在第一部分642與第二部分644之主側間作成類似耦接：第一部分642之第二主電阻器562之第一端子，如圖6所示，可透過連接602而耦接於第二部分644之第二主電阻器562之第一端子。當在各部分之主側上使用第一主電阻器552及第二主電阻器562時，連接602之實施方式可為，將第一部分642之第一主電阻器552與第二主電阻器562間之連接耦接(例如短路)至第二部分644之第一主電阻器552與第二主電阻器562間之連接，致使連接602對個別差動輸入訊號I_INP及I_INM而言成為主側上之虛擬地端。如此可將電流鏡之輸入端之電壓訊號限制為第一主電阻器552與第一從電阻器554所設定之值，並透過第一主電阻器552與第二主電阻器562之總和而使電晶體Q2中之駐流不受緩衝器430之偏移所影響。

圖6所示第一部分642及第二部分644之各自電容器672為隨選組件，當納入此元件時，可減少輸出端508因虛擬地端連接(例如連接602)之主側上之寄生電感增加了高頻時之有效退化阻值所導致的高頻峰化。類似於主電容器572，電容器672可在第一部分642及第二部分644中額外跨設於第二主電阻器562之兩端。當第一部分642及第二部分644使用電容器672時，電容器672之第一端子可耦接於第二主電阻器562之第一端子及/或第一主電阻器552之第二端子及/或兩者間之某一中間節點，而電容器672之第二端子可耦接於接地電位，如圖6所示。在些許實施例中，第二主電阻器562及電容器672可經選擇，而使得由第二主電阻器562及電容器672所設定之角頻率可例如減少或消除高頻峰化。

總結圖6所示電流鏡裝置600之些許實施例，若電晶體之所有基極端子稱為「第一端子」，電晶體之所有集極端子稱為「第二端子」，電晶體之所有射極端子稱為「第三端子」，則以下成立。電流鏡裝置600為一差動裝置，用以處理差動訊號。為此目的，電流鏡裝置600以兩個部分接收不同輸入訊號，第一部分642接收之輸入訊號102為第一輸入電流I_INP，其係基於電流鏡裝置600之偏壓電流IB與輸入電流I_IN之總和(例如，I_INP=IB+I_IN)，而第二部分644所接收之輸入訊號102為第二輸入電流I_INM，其係基於偏壓電流IB與輸入電流I_IN間之差值(例如，I_INM=IB-I_IN)。第一部分642及第二部分644中之每一者皆可在輸出端提供一電流，此電流為各部分所接收之輸入電流以因子K鏡射後之結果。例如，第一部分642可產生輸出電流I_OP=K*I_INP，其中，K為大於0之數字(此數值可為整數，但不以此為限)，表示電晶體Q2射極面積對電晶體Q1射極面積之比率，而該第二部分644可產生輸出電流I_OM=K*I_INM。第一部分642包含一由電晶體Q1與電晶體Q2構成之電流鏡，其中，電晶體Q1之第二端子110係耦接於第一部分642電流鏡之輸入節點332，電晶體Q1之第二端子110亦耦接於電晶體Q1之第一端子114，且電晶體Q2之第二端子120係耦接於第一部分 642電流鏡之輸出端508。第一部分642進一步包含緩衝器430，其輸入端耦接於電晶體Q1之第一端子114，且其輸出端耦接於電晶體Q2之第一端子124。第一部分642進一步至少包含主電阻器562及從電阻器564，其中，電晶體Q1之第三端子112係耦接於主電阻器562之第一端子，且電晶體Q2之第三端子122係耦接於從電阻器564之第一端子。第一部分642之主電阻器562、從電阻器564之其餘端子可耦接於地端。在些許實施例中，第一部分642可再包含電容器672，跨接於主電阻器562兩端。在些許實施例中，第一部分642可再包含一額外主電阻器，圖6所示為主電阻器552，且可再包含一額外從電阻器，圖6所示為從電阻器554。第二部分644可包含實質上與第一部分642相同組之組件，其中，第一部分642之組件示於圖6之垂直虛線646之左側，第二部分644之組件示於圖6之垂直虛線646之右側。詳言之，第二部分644包含一由電晶體Q1與電晶體Q2構成之電流鏡，其中，電晶體Q1之第二端子110係耦接於第二部分644之電流鏡之輸入節點332，電晶體Q1之第二端子110亦耦接於電晶體Q1之第一端子114，且電晶體Q2之第二端子120係耦接於第二部分644電流鏡之輸出端508。第二部分644進一步包含緩衝器430，其輸入端耦接於電晶體Q1之第一端子114，且輸出端耦接於電晶體Q2之第一端子124。第二部分644進一步至少包含主電阻器562及從電阻器564，其中，電晶體Q1之第三端子112係耦接於主電阻器562之第一端子，且電晶體Q2之第三端子122係耦接於從電阻器564之第一端子。第二部分644之主電阻器562、從電阻器564之其餘端子可耦接於地端。在些許實施例中，第二部分644可再包含電容器672，跨接於主電阻器562兩端。在些許實施例中，第二部分644可再包含一額外主電阻器，圖6所示為主電阻器552，且可再包含一額外從電阻器，圖6所示為從電阻器554。在電流鏡裝置600 中，第一部分642之從電阻器564之第一端子係耦接於第二部分644之從電阻器564之第一端子。此外，在電流鏡裝置600之些許實施例中，第一部分642之主電阻器562之第一端子係耦接於第二部分644之主電阻器562之第一端子。

雖然在此係以該等電晶體之雙極實施為例說明，但於其他實施例中，電流鏡裝置可包含實施於MOS中之電晶體。具體而言，圖7為依據本發明些許實施例提供具有一緩衝器，且在主、從兩側增設電阻器之一種電流鏡裝置700以MOS實施之電路圖，其中，第一部分642及第二部分644中之每一者之電晶體Q1及電晶體Q2可實施為NMOS電晶體。電流鏡裝置700實質類似於電流鏡裝置600，不同之處在於，電流鏡裝置600之各NPN雙極電晶體(亦即第一部分642及第二部分644中之每一者之電晶體Q1及電晶體Q2)在電流鏡裝置700中改為NMOS電晶體。針對圖6之說明亦適用於此一配置，不同之處在於雙極電晶體「第一端子」或「基極端子」成為圖7電流鏡裝置700中MOS電晶體之「閘極端子」，雙極電晶體之「第二端子」或「集極端子」成為圖7電流鏡裝置700中MOS電晶體之「汲極端子」，且雙極電晶體之「第三端子」或「射極端子」成為圖7電流鏡裝置700中MOS電晶體之「源極端子」。圖6中電晶體Q1及電晶體Q2之電晶體端子之元件符號(雖未詳示於圖6，但已於上文說明，亦即110、112、114、120、122、124)，於說明圖7之電流鏡裝置700之電晶體Q1及電晶體Q2時分別改為符號710、712、714、720、722、724。

除上述變化外，圖7實質類似於圖6，故而為求簡潔，在此僅概要說明電流鏡裝置700，不再詳細描述。電流鏡裝置700實質類似於電流鏡裝置600，不同之處在於，電晶體Q1及電晶體Q2在此改為NMOS電晶體。類似於電流鏡裝置600，電流鏡裝置700為一差動裝置，用於處理差動訊號。為此目的，電流鏡裝置700以兩個部分接收不同輸入訊號，第一部分642接收之輸入訊號102為第一輸入電流I_INP，其基於電流鏡裝置600之偏壓電流IB與輸入電流I_IN之總和(例如，I_INP=IB+I_IN)，而第二部分644所接收之輸入訊號102為第二輸入電流I_INM，其基於偏壓電流IB與輸入電流I_IN間之差值(例如，I_INM=IB-I_IN)。第一部分642及第二部分644皆可在輸出端提供一電流，此電流為各部分所接收之輸入電流以因子K鏡射後之結果，亦即第一部分642可產生輸出電流I_OP=K*I_INP，第二部分644可產生輸出電流I_OM=K*I_INM，不同之處為，對比於雙極電晶體實施，在電流鏡裝置700之MOS電晶體實施中，K為電晶體Q2之長寬比對電晶體Q1之長寬比之比率，其中，MOS電晶體之長寬比定義為通道寬度除以通道長度。電流鏡裝置700之第一部分642包含一由電晶體Q1與電晶體Q2構成之電流鏡，其中，電晶體Q1之第二端子710係耦接於第一部分642之電流鏡之輸入節點332，電晶體Q1之第二端子710亦耦接於電晶體Q1之第一端子714，且電晶體Q2之第二端子720係耦接於第一部分642電流鏡之輸出端508。第一部分642進一步包含緩衝器430，其輸入端耦接於電晶體Q1之第一端子714，輸出端耦接於電晶體Q2之第一端子724。第一部分642進一步至少包含主電阻器562及從電阻器564，其中，電晶體Q1之第三端子712係耦接於主電阻器562之第一端子，且電晶體Q2之第三端子722係耦接於從電阻器564之第一端子。第一部分642之主電阻器562、從電阻器564之其餘端子可耦接於地端。在些許實施例中，電流鏡裝置700之第一部分642可再包含電容器672，跨接於主電阻器562兩端。在些許實施例中，電流鏡裝置700之第一部分642可再包含一額外主電阻器，如圖7所示為主電阻器552，且可再包含一額外從電阻器，如圖7所示為從電阻器554。電流鏡裝置700之第二部分644可包含實質上與第一部分642相同組之組件，其中電流鏡裝置700之第一部分642之組件示於圖7中垂直虛線646之左側，電流鏡裝置700之第二部分644之組件示於圖7中垂直虛線646之右側。詳言之，第二部分644包含一由電晶體Q1與電晶體Q2構成之電流鏡，其中，電晶體Q1之第二端子710係耦接於第二部分644之電流鏡之輸入節點332，電晶體Q1之第二端子710亦耦接於電晶體Q1之第一端子714，且電晶體Q2之第二端子720係耦接於第二部分644之電流鏡之輸出端508。第二部分644進一步包含緩衝器430，其輸入端耦接於電晶體Q1之第一端子714，其輸出端耦接於電晶體Q2之第一端子724。電流鏡裝置700之第二部分644進一步至少包含主電阻器562及從電阻器564，其中，電晶體Q1之第三端子712係耦接於主電阻器562之第一端子，且電晶體Q2之第三端子722係耦接於從電阻器564之第一端子。電流鏡裝置700之第二部分644之主電阻器562、從電阻器564之其餘端子可耦接於地端。在些許實施例中，電流鏡裝置700之第二部分644可再包含電容器672，跨接於主電阻器562兩端。在些許實施例中，電流鏡裝置700之第二部分644可再包含一額外主電阻器，如圖7所示為主電阻器552，且可再包含一額外從電阻器，如圖7所示為從電阻器554。在電流鏡裝置700中，第一部分642之從電阻器564之第一端子係耦接於第二部分644之從電阻器564之第一端子。此外，在電流鏡裝置700之些許實施例中，第一部分642之主電阻器562之第一端子係耦接於第二部分644之主電阻器562之第一端子。在針對圖6之電流鏡裝置600所提供之關於額外電阻器與電容器672相對大小之討論，亦適用於圖7之電流鏡裝置700，故而為求簡潔，在此不重複說明。

本發明具有緩衝器且在主、從兩側增設電阻器而能夠避免受到緩衝器偏移影響之電流鏡裝置尚可存有更多變化形態。詳言之，雖然上文描述係以電晶體Q1及電晶體Q2實施為NPN及NMOS為例(亦即電晶體Q1及電晶體Q2實施為N型電晶體)，但於其他實施例中，上述電晶體Q1及電晶體Q2可實施為PNP或PMOS電晶體(亦即P型電晶體)。圖8為依據本發明些許實施例，具有緩衝器且在主、從兩側增設電阻器之差動電流鏡裝置800以PNP雙極電晶體實施之電路圖，其中，電晶體Q1與電晶體Q2可實施為PNP雙極電晶體。電流鏡裝置800實質類似於電流鏡裝置600，不同之處在於，電流鏡裝置600之各NPN雙極電晶體(亦即第一部分642及第二部分644中之每一者之電晶體Q1及電晶體Q2)在電流鏡裝置800中改為PNPS電晶體。於此一配置中，針對圖6之說明亦適用於電流鏡裝置800，不同之處在於，NPN與PNP雙極電晶體對調，且供電及電流方向相反。如「第一/基極端子」、「第二/集極端子」及「第三/射極端子」等名稱維持不變。圖6中電晶體Q1及電晶體Q2之電晶體端子之元件符號(雖未詳示於圖6，但已於上文說明，亦即110、112、114、120、122、124)，於說明圖8之電流鏡裝置800之電晶體Q1及電晶體Q2中分別改為符號810、812、814、820、822、824。

除上述變化外，圖8實質類似於圖6，故而為求簡潔，在此僅概要說明電流鏡裝置800，不再詳細描述。電流鏡裝置800實質類似於電流鏡裝置600，不同之處在於電晶體Q1與電晶體Q2在此為PNP雙極電晶體，且供應及電流方向相反。類似於電流鏡裝置600，電流鏡裝置800為一差動裝置，用於處理差動訊號。為此目的，電流鏡裝置800以兩個部分接收不同輸入訊號，第一部分642接收之輸入訊號102為第一輸入電流I_INP，其係基於電流鏡裝置600之偏壓電流IB與輸入電流I_IN之總和(例如，I_INP=IB+I_IN)，而第二部分644所接收之輸入訊號102為第二輸入電流I_INM，其係基於偏壓電流IB與輸入電流I_IN間之差值 (例如，I_INM=IB-I_IN)。第一部分642及第二部分644皆可在輸出端提供一電流，此電流為各部分所接收之輸入電流以因子K鏡射後之結果，亦即第一部分642可產生輸出電流I_OP=K*I_INP，第二部分644可產生輸出電流I_OM=K*I_INM，其中，K為大於0之數字(此數值可為整數，但不以此為限)，表示電晶體Q2之射極面積對電晶體Q1之射極面積之比率。電流鏡裝置800之第一部分642包含一由電晶體Q1與電晶體Q2構成之電流鏡，其中，電晶體Q1之第二端子810係耦接於第一部分642之電流鏡之輸入節點332，電晶體Q1之第二端子810亦耦接於電晶體Q1之第一端子814，且電晶體Q2之第二端子820係耦接於第一部分642電流鏡之輸出端508。第一部分642進一步包含緩衝器430，其輸入端耦接於電晶體Q1之第一端子814，且其輸出端耦接於電晶體Q2之第一端子824。第一部分642進一步至少包含電阻器562及從電阻器564，其中，電晶體Q1之第三端子812係耦接於主電阻器562之第一端子，且電晶體Q2之第三端子822係耦接於從電阻器564之第一端子。第一部分642之主電阻器562、從電阻器564之其餘端子可耦接於供電電壓。在些許實施例中，電流鏡裝置800之第一部分642可再包含電容器672，跨接於主電阻器562兩端。在些許實施例中，電流鏡裝置800之第一部分642可再包含一額外主電阻器，即圖8所示之主電阻器552，且可再包含一額外從電阻器，即圖8所示之從電阻器554。電流鏡裝置800之第二部分644可包含實質上與第一部分642相同組組之組件，其中，電流鏡裝置800第一部分642之組件示於圖8之垂直虛線646之左側，流鏡裝置800之第二部分644之組件示於圖8之垂直虛線646之右側。詳言之，第二部分644包含一由電晶體Q1與電晶體Q2構成之電流鏡，其中，電晶體Q1之第二端子810係耦接於第二部分644之電流鏡之輸入節點332，電晶體Q1之第二端子810亦耦接於電晶體Q1之第一端子814，且電晶體Q2之第二端子820係耦接於第二部分644之電流鏡之輸出端508。第二部分644進一步包含緩衝器430，其輸入端耦接於電晶體Q1之第一端子814，且其輸出端耦接於電晶體Q2之第一端子824。電流鏡裝置800之第二部分644進一步至少包含主電阻器562及從電阻器564，其中，電晶體Q1之第三端子812係耦接於主電阻器562之第一端子，且電晶體Q2之第三端子822係耦接於從電阻器564之第一端子。電流鏡裝置800之第二部分644之主電阻器562、從電阻器564之其餘端子可耦接於供電電壓。在些許實施例中，電流鏡裝置800之第二部分644可再包含電容器672，跨接於主電阻器562兩端。在些許實施例中，電流鏡裝置800之第二部分644可再包含一額外主電阻器，即圖8中所示之主電阻器552，且可再包含一額外從電阻器，即圖8中所示之從電阻器554。在電流鏡裝置800中，第一部分642之從電阻器564之第一端子係耦接於第二部分644之從電阻器564之第一端子。此外，在電流鏡裝置800之些許實施例中，第一部分642之主電阻器562之第一端子係耦接於第二部分644之主電阻器562之第一端子。在針對圖6電流鏡裝置600所提供之關於額外電阻器與電容器672相對大小之討論亦適用於圖8之電流鏡裝置800，故而為求簡潔，在此不重複說明。

於再一實施例中，電流鏡裝置800之PNP雙極電晶體Q1與電晶體Q2可為改為PMOS電晶體，如圖9之電流鏡裝置900所示。詳言之，圖9為依據本發明些許實施例之電流鏡裝置900以CMOS實施之電路圖，其具有一緩衝器且在主、從兩側增設電阻器，其中，第一部分642及第二部分644之電晶體Q1與電晶體Q2可實施為PMOS電晶體。電流鏡裝置900實質類似於電流鏡裝置800，不同之處在於，電流鏡裝置800之各PNP電晶體(亦即第一部分642及第二部分644之電晶體Q1與電晶體Q2)在電流鏡裝置900中改為PMOS電晶體。針對圖6提出之說明亦適用於此一配置，不同之處在於，雙極電晶體之「第一端子」或「基極端子」成為圖9電流鏡裝置900中MOS電晶體之「閘極端子」，雙極電晶體之「第二端子」或「集極端子」成為圖9電流鏡裝置900中CMOS電晶體之「汲極端子」，且雙極電晶體之「第三端子」或「射極端子」成為圖9電流鏡裝置900中MOS電晶體之「源極端子」。圖6中電晶體Q1及電晶體Q2之電晶體端子之元件符號(雖未詳示於圖6，但已於上文說明，亦即110、112、114、120、122、124)，於說明圖9之電流鏡裝置900之電晶體Q1及電晶體Q2時分別改為符號910、912、914、920、922、924。

除上述變化外，圖9實質類似於圖6，故而為求簡潔，在此僅概要說明電流鏡裝置900，不再詳細描述。電流鏡裝置900實質類似於電流鏡裝置800，不同之處在於，將電晶體Q1及電晶體Q2改為PMOS電晶體。電流鏡裝置900與電流鏡裝置800同樣採取差動裝置，用於處理差動訊號。為此目的，電流鏡裝置900以兩個部分接收不同輸入訊號，第一部分642接收之輸入訊號102為第一輸入電流I_INP，其基於電流鏡裝置600之偏壓電流IB與輸入電流I_IN之總和(例如，I_INP=IB+I_IN)，而第二部分644所接收之輸入訊號102為第二輸入電流I_INM，其基於偏壓電流IB與輸入電流I_IN間之差值(例如，I_INM=IB-I_IN)。第一部分642及第二部分644皆可在輸出端提供一電流，此電流為各部分所接收之輸入電流以因子K鏡射後之結果，亦即第一部分642可產生輸出電流I_OP=K*I_INP，第二部分644可產生輸出電流I_OM=K*I_INM，不同之處為，對比於雙極電晶體實施，在電流鏡裝置900之CMOS實施中，K為電晶體Q2之長寬比對電晶體Q1之長寬比之比率，其中，MOS電晶體之長寬比定義為通道寬度除以通道長度。電流鏡裝置900之第一部分642包含一由電晶體Q1與電晶體Q2構成之電流鏡，其中，電晶體Q1之第二端子910係耦接於第一部分642電流鏡之輸入節點332，電晶體Q1之第二端子910亦耦接於電晶體Q1之第一端子914，且電晶體Q2之第二端子920耦接於第一部分642電流鏡之輸出端508。第一部分642進一步包含緩衝器430，其輸入端耦接於電晶體Q1之第一端子914，且輸出端耦接於電晶體Q2之第一端子924。第一部分642進一步至少包含主電阻器562及從電阻器564，其中，電晶體Q1之第三端子912係耦接於主電阻器562之第一端子，且電晶體Q2之第三端子922係耦接於從電阻器564之第一端子。第一部分642之主電阻器562、從電阻器564之其餘端子可耦接於供電電壓。在些許實施例中，電流鏡裝置900之第一部分642可再包含電容器672，跨接於主電阻器562兩端。在些許實施例中，電流鏡裝置900之第一部分642可再包含一額外主電阻器，於圖9所示為主電阻器552，且可再包含一額外從電阻器，於圖9所示為從電阻器554。電流鏡裝置900之第二部分644可包含實質上與第一部分642相同組之組件，其中，電流鏡裝置900之第一部分642之組件示於圖9之垂直虛線646之左側，電流鏡裝置900之第二部分644之組件示於圖9之垂直虛線646之右側。詳言之，第二部分644包含一由電晶體Q1與電晶體Q2構成之電流鏡，其中，電晶體Q1之第二端子910係耦接於第二部分644之電流鏡之輸入節點332，電晶體Q1之第二端子910亦耦接於電晶體Q1之第一端子914，且電晶體Q2之第二端子920耦接於第一部分642之電流鏡之輸出端508。第一部分642進一步包含緩衝器430，其輸入端耦接於電晶體Q1之第一端子914，且輸出端耦接於電晶體Q2之第一端子924。第一部分642進一步至少包含主電阻器562及從電阻器564，其中，電晶體Q1之第三端子912係耦接於主電阻器562之第一端子，且電晶體Q2之第三端子922係耦接於從電阻器564之第一端子。第一部分642之主電阻器562、從電阻器564之其餘端子可耦接於供電電壓。在些許實施例中，電流鏡裝置900之第二部分644可再包含電容器672，跨接於主電阻器562兩端。在些許實施例中，電流鏡裝置900之第二部分644可再包含一額外主電阻器，於圖9所示為主電阻器552，且可再包含一額外從電阻器，於圖9所示為從電阻器554。在電流鏡裝置900中，第一部分642之從電阻器564之第一端子係耦接於第二部分644之從電阻器564之第一端子。此外，在電流鏡裝置900之些許實施例中，第一部分642之第二主電阻器562之第一端子係耦接於第二部分644之第二主電阻器562之第一端子。在針對圖6電流鏡裝置600所提供之關於額外電阻器與電容器672相對大小之討論亦適用於圖9之電流鏡裝置900，故而為求簡潔，在此不重複說明。

具有緩衝器且在主、從兩側增設電阻器之電流鏡裝置尚可存有更多變化形態。例如，在些許實施例中，一種具有N型電晶體Q1及電晶體Q2之電流鏡裝置(例如類似於電流鏡裝置500、電流鏡裝置600或電流鏡裝置700之電流鏡裝置)可包含NPN與NMOS電晶體之任何組合(亦即電晶體Q1與電晶體Q2中之一或多者可實施為NPN雙極電晶體，同時電晶體Q1與電晶體Q2中之一或多者可為實施之NMOS電晶體)。同樣，在些許實施例中，一種採用P型電晶體Q1及電晶體Q2之電流鏡裝置(例如類似於電流鏡裝置800或電流鏡裝置900之電流鏡裝置)可包含PNP與PMOS電晶體之任何組合(亦即電晶體Q1與電晶體Q2中之一或多者可實施為PNP雙極電晶體，而電晶體Q1與電晶體Q2中之一或多者可為實施之PMOS電晶體)。

具有緩衝器及額外電阻器之電流鏡裝置之系統：

如上所述能夠避免受緩衝器偏移所影響之電流鏡裝置可實施於任何運用電流鏡射技術之系統中。此種電流鏡裝置尤其適用於需要電流鏡兼具高度線性及較大訊號頻寬之系統。圖10所示為此種系統之實施例，其概要顯示採用本發明電流鏡裝置1012之系統1000。如圖10所示，系統1000可包含一ADC驅動器1010及一ADC 1020。ADC驅動器1010可提供驅動訊號，藉以驅動ADC 1020，使ADC 1020將類比電訊號轉譯為數位形式，例如，供資料處理之用。詳言之，ADC驅動器1010可包括電流鏡裝置1012，其可為依據上述任何具有一或多個緩衝器且在主、從兩側增設電阻器之電流鏡裝置實施例。例如，電流鏡裝置1012可實施為電流鏡裝置500、600、700、800或900，或此等電流鏡裝置之上述其他任何實施例。而後，ADC驅動器1010可基於電流鏡裝置1012產生之輸出訊號而產生驅動訊號。於各種實施例中，ADC驅動器1010所產生之驅動訊號可用以驅動ADC 1020之單一或雙重差動輸入端。

在各種實施例中，ADC驅動器1010所產生之驅動訊號可實現/實施例如緩衝、振幅放大、單端對差動與差動對單端轉換、共模偏移調整以及濾波等功能。換言之，ADC驅動器1010可做為資料轉換階段之單一調節元件，且可為促使ADC 1020達成其所需性能之關鍵因子。ADC 1020可為任何類型之ADC，例如，但不限於，連續趨近式(SAR)轉換器、管線轉換器、快閃式轉換器或積分三角轉換器。

圖10所示之系統1000僅為一種使用本發明電流鏡裝置之非限制性實施方式，且本發明所教示能夠避免受緩衝器偏移所影響之電流鏡裝置可應用於多種其他系統。於些許情況下，依據本發明，利用一或多個緩衝器且在主、從兩側增設電阻器而避免緩衝器偏移影響之電流鏡裝置可用於汽車系統、安全關鍵性工業應用、醫療系統、科學儀器、無線及有線通訊、雷達、工業製程控制、影音設備、電流感應、測試設備(可能要求高精度)以及各種數位處理類型系統。在其他情況下，本發明能夠避免受緩衝器偏移所影響之電流鏡裝置之各種實施例，可實施於利用製程控制系統以提升產能、能效及可靠度之工業應用。於其他情況下，本發明能夠避免受緩衝器偏移所影響之電流鏡裝置之各種實施例可實施於消費者應用。

在一實施例中，可將任何數量之本發明電路實施於組合電子裝置中之機板。所述機板可為用於承載電子裝置內部電子系統中各種組件之一般電路板，且進一步提供用於配合其他周邊裝置之連接器。更具體而言，所述機板具有可供系統中其他組件進行電性通訊之電性連接。可基於特定配置需求、處理需求、電腦設計等等而將任何適當處理器(包含數位訊號處理器、微處理器、支持晶片組等等)、電腦可讀非暫態記憶體元件等等適當耦接於機板。例如外接儲存器、額外感應器、影音顯示器控制器以及周邊裝置等其他組件可透過插卡方式、經由纜線連接或整合於機板本身之方式附加於機板。

於另一實施例中，圖中顯示之電路可實施為獨立式模組(例如，具有用以執行特定應用或功能之相關組件及電路系統之裝置)，或實施為用於連接電子裝置中特定應用硬體之插接模組。應知本發明所述能夠避免受緩衝器偏移所影響之電流鏡裝置可輕易以其部分或整體納入一系統單晶片(SOC)封裝。SOC意指將一電腦或其他電子系統之組件整合於單晶片中之積體電路。其可包含數位、類比、混合訊號功能且通常包含無線電頻率功能，上述所有功能皆可合併於單一晶片基板。其他實施例可包含一多晶片模組(MCM)，其具有位於單一電子封裝體中且可經由該電子封裝而彼此密切互動之複數分離IC。於其他各種實施例中，本發明所述能夠避免受緩衝器偏移所影響之電流鏡裝置之機能可實施於特定應用積體電路(ASIC)、現場可程式邏輯閘陣列(FPGA)以及其他半導體晶片中之一或多個矽芯。

精選實施例：

以下提供本發明之各種實施例。

實施例1提供一種電流鏡裝置，其包含一第一部分及一第二部分。第一部分及第二部分皆包含一電流鏡，配置為在一輸入端接收一各自(亦即相異)輸入電流，例如，第一部分所接收之輸入訊號可為一第一輸入電流I_INP，此輸入電流係基於電流鏡裝置之一偏壓電流IB與一輸入電流I_IN之總和(例如，I_INP=IB+I_IN)，而第二部分所接收之輸入訊號可為一第二輸入電流I_INM，此輸入電流係基於偏壓電流IB與輸入電流I_IN間之差值(例如，I_INM=IB-I_IN)，因此，第一部分及第二部分可為一差動電流鏡裝置之部分，且在一輸出端提供一各自(亦即相異)輸出電流，其中，輸出電流對輸入電流之比率等於K，K為大於0之數字(此數值可為整數，但不以此為限)。例如，第一部分之輸出電流可為I_OP=K*I_INP，且第二部分之輸出電流可為I_OM=K*I_INM。於每一部分中，電流鏡包含一電晶體Q1及一電晶體Q2，其中，電晶體Q1之第二端子係耦接於電流鏡之輸入端(亦即耦接於各部分之輸入電流)，電晶體Q1之第二端子亦耦接於電晶體Q1之第一端子，且電晶體Q2之第二端子係耦接於各部分之電流鏡輸出端(亦即耦接於該部分之輸出電流)。每一部分皆進一步包含一緩衝放大器，其以輸入端耦接於電晶體Q1之第一端子，且以輸出端耦接於電晶體Q2之第一端子。每一部分皆進一步包含一主電阻器(例如一第二主電阻器562)及一從電阻器(例如一第二從電阻器564)，其中，電晶體Q1之第三端子係耦接於主電阻器之第一端子，且其中電晶體Q2之第三端子係耦接於從電阻器之第一端子。在上述第一部分及第二部分之安排下，第一部分之從電阻器之第一端子可耦接於第二部分之從電阻器之第一端子。

實施例2提供依據實施例1之電流鏡裝置，其中，第一部分之從電阻器與第二部分之從電阻器中之每一者之第二端子係耦接於一接地電位。

實施例3提供依據實施例2之電流鏡裝置，其中，第一部分及第二部分中之每一者更包含一電容器，且對於第一部分及第二部分中之每一者而言，電容器之第一端子係耦接於主電阻器之第一端子，且電容器之第二端子係耦接於接地電位。

實施例4提供依據以任上任一實施例之電流鏡裝置，其中，第一部分之主電阻器之第一端子係耦接於第二部分之主電阻器之第一端子。

實施例5提供依據以任上任一實施例之電流鏡裝置，其中，當電流鏡之電流增益K大於1時，從電阻器之電阻小於主電阻器之電阻，例如約小於其K倍，且當電流鏡之電流增益K小於1時，主電阻器之電阻小於從電阻器之電阻，例如約小於其K倍。

實施例6提供依據以任上任一實施例之電流鏡裝置，其中，第一部分及第二部分中之每一者更包含一額外主電阻器(例如一第一主電阻器552)，以及使電晶體Q1之第三端子耦接於主電阻器之第一端子，包含使電晶體Q1之第三端子耦接於額外主電阻器之第一端子且使額外主電阻器之第二端子耦接於主電阻器之第一端子。

實施例7提供依據實施例6之電流鏡裝置，其中，對於第一部分及第二部分中之每一者而言，額外主電阻器之電阻小於主電阻器之電阻。

就設計觀點而言，在些許實施例中，可依據以下程序選擇此二主電阻器之電阻值。主電阻器與額外主電阻器之數值之總和可取決於節點332與地端間之最大允許電壓壓降或可用餘量。額外主電阻器之數值可選擇為最小數值，如此有助於達成電晶體Q1與電晶體Q2之射極電流之均勻分配。其他主電阻器之數值可經選擇，而使主電阻器與額外主電阻器數值之總和可由如上述方式決定者。

實施例8提供依據以任上任一實施例之電流鏡裝置，其中，第一部分及第二部分中之每一者更包含一額外從電阻器(例如一第一從電阻器554)，使電晶體Q2之第三端子耦接於從電阻器之第一端子，包含使電晶體Q2之第三端子耦接於額外從電阻器之第一端子，且使額外從電阻器之第二端子耦接於從電阻器之第一端子。

實施例9提供依據實施例8之電流鏡裝置，其中，當電流鏡之電流增益K大於1時，額外從電阻之電阻器小於額外主電阻器之電阻，例如約小於其K倍，且當電流鏡之電流增益K小於1時，額外主電阻器之電阻小於額外從電阻器之電阻，例如約小於其K倍。

實施例10提供依據實施例1-9中任一者之電流鏡裝置，其中，電晶體Q1及電晶體Q2中每一者為一雙極電晶體，且對電晶體Q1及電晶體Q2中每一者而言，第一端子為一基極端子，第二端子為一集極端子，且第三端子為一射極端子。

實施例11提供依據實施例1-9中任一者之電流鏡裝置，其中，電晶體Q1及電晶體Q2中每一者為一場效電晶體，且對電晶體Q1及電晶體Q2中每一者而言，第一端子為一閘極端子，第二端子為一汲極端子，且第三端子為一源極端子。

實施例12提供一種電流鏡裝置，其包含一電流鏡，配置為在一輸入端接收一輸入電流(I_IN)並在一輸出端提供一鏡射電流(IO)，其中，IO=K*I_IN，K為大於0之數字(此數值可為整數，但不以此為限)，電流鏡包含一電晶體Q1及一電晶體Q2。電流鏡裝置更包含：一緩衝放大器，具有耦接於電晶體Q1之第一端子之一輸入端，以及耦接於電晶體Q2之第一端子之一輸出端；一主系，包含一第一主電阻器及一第二主電阻器；以及一從系，包含一第一從電阻器及一第二從電阻器。於此一裝置中，電晶體Q1之第二端子係耦接於電流鏡之輸入端(亦即耦接於輸入電流I_IN)，電晶體Q1之第二端子亦耦接於電晶體Q1之第一端子，電晶體Q2之第二端子係耦接於電流鏡之輸出端(亦即耦接於輸出電流IO)，電晶體Q1之第三端子係耦接於第一主電阻器之第一端子，電晶體Q2之第三端子係耦接於第一從電阻器之第一端子，第二主電阻器包含耦接於第一主電阻器之第二端子之一第一端子，以及耦接於接地電位之一第二端子(因此，第二主電阻器係串聯於第一主電阻器)，且第二從電阻器包含耦接於第一從電阻器之第二端子之一第一端子，以及耦接於接地電位之一第二端子(因此，第二從電阻器係串聯於第一從電阻器)。

實施例13提供依據實施例12之電流鏡裝置，其中，主系更包含一主電容器，從系更包含一從電容器，主電容器包含耦接於第一主電阻器之第二端子之一第一端子，以及耦接於接地電位之一第二端子，而從電容器包含耦接於第一從電阻器之第二端子之一第一端子，以及耦接於接地電位之一第二端子。

實施例14提供依據實施例13之電流鏡裝置，其中，當電流鏡之電流增益K大於1時，從電容器之電容大於主電容器之電容，例如大於其K倍，且當電流鏡之電流增益K小於1時，主電容器之電容大於從電容器之電容，例如大於其K倍。

實施例15提供依據實施例12-14中任一者之電流鏡裝置，其中，第一主電阻器之電阻小於第二主電阻器之電阻。

就設計觀點而言，在些許實施例中，可依據以下程序選擇第一主電阻器及第二主電阻器之電阻值。第一主電阻器與第二主電阻器數值之總和可取決於節點N1(圖5)與地端間之最大允許電壓壓降或可用餘量。第一主電阻器之數值可選擇最小數值，如此有助於達成電晶體Q1與電晶體Q2之射極電流之均勻分配。

實施例16提供依據實施例12-15中任一者之電流鏡裝置，其中，當電流鏡之電流增益K大於1時，第一從電阻器之電阻小於第一主電阻器之電阻，例如約小於其K倍，且當電流鏡之電流增益K小於1時，第一主電阻器之電阻小於第一從電阻器之電阻，例如約小於其K倍。

實施例17提供依據實施例12-16中任一者之電流鏡裝置，其中，當電流鏡之電流增益K大於1時，第二從電阻器之電阻小於第二主電阻器之電阻，例如約小於其K倍，且當電流鏡之電流增益K小於1時，第二主電阻器之電阻小於第二從電阻器之電阻，例如約小於其K倍。

實施例18提供依據實施例12-17中任一者之電流鏡裝置，其中，電流鏡裝置為一包含一第一訊號路徑及一第二訊號路徑之差動電流鏡裝置。第一訊號路徑包含電流鏡、緩衝放大器、主系以及從系，其中，於實施例1之電流鏡輸入端接收之輸入電流為第一輸入電流(I_INP)，第一輸入電流係基於一用以偏壓差動電流鏡裝置之偏壓訊號(IB)(例如偏壓電流)與一輸入訊號(I_IN)之一總和，例如，I_INP=IB+I_IN。第二訊號路徑包含另一電流鏡，其包含另一電晶體Q1及另一電晶體Q2，另一電流鏡配置為在另一輸入端接收一第二輸入電流(I_INM)，且在另一輸出端提供第二輸入電流之鏡射電流(IOM)，其中，IOM=K*I_INM，且第二輸入電流係基於偏壓訊號(IB)與輸入訊號(I_IN)間之一差值(例如，I_INM=IB-I_IN)。第二訊號路徑更包含：另一緩衝放大器，其輸入端耦接於另一電晶體Q1之第一端子，且其輸出端耦接於另一電晶體Q2之第一端子；另一主系，包含另一第一主電阻器及另一第二主電阻器；以及另一從系，包含另一第一從電阻器及另一第二從電阻器。於此一電流鏡裝置中，另一電晶體Q1之第二端子係耦接於另一電流鏡之另一輸入端(亦即耦接於輸入電流I_INM)，另一電晶體Q1之第二端子亦耦接於另一電晶體Q1之第一端子，另一電晶體Q2之第二端子係耦接於另一電流鏡之另一輸出端(亦即耦接於輸出電流IOM)，另一電晶體Q1之第三端子係耦接於另一第一主電阻器之第一端子，另一電晶體Q2之第三端子係耦接於另一第一從電阻器之第一端子，另一第二主電阻器包含耦接於另一第一主電阻器之第二端子之一第一端子，以及耦接於接地電位之一第二端子(因此，另一第二主電阻器與另一第一主電阻器為電性串聯)，且另一第二從電阻器包含耦接於另一第一從電阻器之第二端子之一第一端子，以及耦接於接地電位之一第二端子(因此，另一第二從電阻器與另一第一從電阻器為電性串聯)。

實施例19提供依據實施例18之電流鏡裝置，其中，第一從電阻器之第二端子及第二從電阻器之第一端子中之每一者係耦接於另一第一從電阻器之第二端子及另一第二從電阻器之第一端子中之每一者。

實施例20提供依據實施例18或19之電流鏡裝置，其中，第一主電阻器之第二端子及第二主電阻器之第一端子中之每一者係耦接於另一第一主電阻器之第二端子及另一第二主電阻器之第一端子中之每一者。

實施例21提供依據實施例20之電流鏡裝置，其中，主系更包含一主電容器，另一主系更包含另一主電容器，主電容器包含耦接於第一主電阻器之第二端子之一第一端子，以及耦接於接地電位之一第二端子，而另一主電容器包含耦接於另一第一主電阻器之第二端子之一第一端子，以及耦接於接地電位之一第二端子。

實施例22提供依據實施例18-21中任一者之電流鏡裝置，其中，另一第一主電阻器之電阻小於另一第二主電阻器之電阻。

實施例23提供依據實施例18-22中任一者之電流鏡裝置，其中，當電流鏡之電流增益K大於1時，另一第一從電阻器之電阻小於另一第一主電阻器之電阻，例如約小於其K倍，且當電流鏡之電流增益K小於1時，另一第一主電阻器之電阻小於另一第一從電阻器之電阻，例如約小於其K倍。

實施例24提供依據實施例18-23中任一者之電流鏡裝置，其中，當電流鏡之電流增益K大於1時，另一第二從電阻器之電阻小於另一第二主電阻器之電阻，例如約小於其K倍，且當電流鏡之電流增益K小於1時，另一第二主電阻器之電阻小於另一第二從電阻器之電阻，例如約小於其K倍。

實施例25提供一種電流鏡裝置，其包含一第一電流鏡及一第二電流鏡，各配置為在一輸入端接收一各自輸入電流，並在一輸出端產生一各自輸出電流，且各包含一輸入電晶體、一輸出電晶體及一緩衝器，其中，輸入電晶體之第一端子係經由緩衝器而耦接於輸出電晶體之第一端子，輸入電晶體之第二端子係耦接於輸入端及輸入電晶體之第一端子，輸出電晶體之第二端子係耦接於輸出端，且第一電流鏡之輸入電晶體之第三端子係耦接於第二電流鏡之輸入電晶體之第三端子。

實施例26提供依據實施例25之電流鏡裝置，其中，第一電流鏡之輸出電晶體之第三端子係耦接於第二電流鏡之輸出電晶體之第三端子。

實施例27提供依據實施例25或26之電流鏡裝置，其更包含一或多個耦接於第一電流鏡之輸入電晶體之電阻器(若耦接電阻器之數量為兩個或更多，則該等電阻器可彼此串聯)、一或多個耦接於第一電流鏡之輸出電晶體之電阻器(若耦接電阻器之數量為兩個或更多，則該等電阻器可彼此串聯)、一或多個耦接於第二電流鏡之輸入電晶體之電阻器(若耦接電阻器之數量為兩個或更多，則該等電阻器可彼此串聯)以及一或多個耦接於第二電流鏡之輸出電晶體之電阻器(若耦接電阻器之數量為兩個或更多，則該等電阻器可彼此串聯)。

實施例28提供一種電子裝置，其包含一ADC，用以執行類比到數位轉換，以及一ADC驅動器，用以對ADC提供一驅動訊號以使該ADC能夠執行類比到數位轉換，ADC驅動器包含依據以上任一實施例之電流鏡裝置。

實施例29提供依據實施例28之電子裝置，其中，電子裝置係汽車測試設備、測試設備、軍用雷達/光達、民用雷達/光達、汽車雷達/光達、工業雷達/光達、行動基地台、高速有線或無線通訊收發器或高速數位控制系統，或係包含於其中。

於其他實施例中，依據以上任一實施例之電流鏡裝置除可包含於一ADC驅動器之外，亦可納入一電子裝置之其他種類組件中。依據以上任一實施例之電流鏡裝置可納入之其他組件例如可為放大器、混合器及濾波器，例如高速放大器、高速混合器及高速濾波器。從而，此等組件可包含於例如汽車測試設備、測試設備、軍用雷達/光達、民用雷達/光達、汽車雷達/光達、工業雷達/光達、行動基地台、高速有線或無線通訊收發器或高速數位控制系統等裝置中。

實施例30提供一種ADC系統，其包含一ADC，用於執行類比到數位轉換；以及一ADC驅動器，用於對ADC提供一驅動訊號以使ADC能夠執行類比到數位轉換，ADC驅動器包含一種電流鏡裝置。電流鏡裝置包含一電流鏡，配置為在一輸入端接收一輸入電流(I_IN)，並在一輸出端提供一輸出電流(IO)，其中IO=K*I_IN，K為大於0之數字(此數值可為整數，但不以此為限)，電流鏡包含一電晶體Q1及一電晶體Q2，其中，電晶體Q1之第二端子係耦接於電流鏡之輸入端(亦即耦接於輸入電流I_IN)，電晶體Q1之第二端子亦耦接於電晶體Q1之第一端子，且電晶體Q2之第二端子係耦接於電流鏡之輸出端(亦即耦接於輸出電流IO)。電流鏡裝置更包含：一緩衝放大器，具有一耦接於電晶體Q1之第一端子之輸入端，以及一耦接於電晶體Q2之第一端子之輸出端；一主電阻器，電晶體Q1之第三端子係耦接於主電阻器之第一端子；以及一從電阻器，電晶體Q2之第三端子係耦接於從電阻器之第一端子。於此一ADC系統中，主電阻器之第二端子及從電阻器之第二端子皆係耦接於一接地電位，且驅動訊號是基於在電流鏡之輸出端所提供之輸出電流而產生。

於其他實施例中，實施例30之電流鏡裝置可為依據上述實施例中之任一種電流鏡裝置。