WO2023097910A1 - 一种输入缓冲装置、电子器件和电路板组件 - Google Patents

Abstract

本申请涉及电子电路技术领域，公开了一种输入缓冲装置、电子器件和电路板组件。该输入缓冲装置包括两个输入缓冲器电路和放大器；两个输入缓冲器分别为第一、第二输入缓冲器电路，二者电路结构类型，且各具有两个差分输入端、两个差分输出端以及共模反馈输入端；第二输入缓冲器电路的两个差分输入端短接且短接处作为共模反馈输入端、两个差分输出端短接且短接处形成共模输出端；第二输入缓冲器电路的共模输出端连接至放大器的反相输入端，放大器的正相输入端用于接收共模参考电压，放大器的输出端连接至第二输入缓冲器电路的共模反馈输入端且连接第一输入缓冲器电路的共模反馈输入端。

Description

一种输入缓冲装置、电子器件和电路板组件

相关申请的交叉引用

本申请基于申请号为“202111456307.9”、申请日为2021年12月01日的中国专利申请提出，并要求该中国专利申请的优先权，该中国专利申请的全部内容在此以引入方式并入本申请。

技术领域

本申请的实施方式涉及电子电路技术领域，特别涉及一种输入缓冲装置、电子器件和电路板组件。

背景技术

在现代电子系统中，输入缓冲器是集成电路中不可缺少的基本模块。输入缓冲器用于隔离输入与采样网络，减小采样网络的回踢对输入信号的影响，进而提高采样网络的线性度。同时具有能够提供较强的驱动能力，以及阻抗变换功能等显著优势。现如今，在对输入信号带宽的需求越来越高的无线射频通信系统中，对模拟数字转换器(analog to digital converter，简称“ADC”)的输入也相应地提出了更高的要求。而在高速高精度ADC中，输出共模稳定且带宽高的输入缓冲器是不可或缺的。

然而，传统的输入缓冲器大都难以实现在输出共模稳定的同时保证较高的带宽。

发明内容

本申请的实施方式提供了一种输入缓冲装置，包括：两个输入缓冲器电路和放大器；两个输入缓冲器电路为相同结构类型的电路，且每个输入缓冲器电路具有两个差分输入端、两个差分输出端以及共模反馈输入端；两个输入缓冲器电路分别为第一输入缓冲器电路、第二输入缓冲器电路；第二输入缓冲器电路的两个差分输入端短接且短接处作为共模反馈输入端、第二输入缓冲器电路的两个差分输出端短接且短接处形成共模输出端；第二输入缓冲器电路的共模输出端连接至放大器的反相输入端，放大器的正相输入端用于接收共模参考电压，放大器的输出端连接至第二输入缓冲器电路的共模反馈输入端且连接第一输入缓冲器电路的共模反馈输入端。

本申请的实施方式提供了一种包括上述输入缓冲装置的电子器件。

本申请的实施方式提供了一种包括上述输入缓冲装置的电路板组件。

附图说明

图1是根据本申请一实施方式中的输入缓冲装置的结构示意图；

图2是一种传统的源随器结构的输入缓冲器电路结构图；

图3是根据本申请一实施方式中的第一输入缓冲器电路的结构示意图；

图4是根据本申请一实施方式中的第二输入缓冲器电路的结构示意图；

图5是根据本申请一实施方式中的放大器的结构示意图；

图6是根据本申请另一实施方式中的第一输入缓冲器电路的结构示意图；

图7是根据本申请另一实施方式中的第二输入缓冲器电路的结构示意图。

具体实施方式

本申请的实施例的目的在于提供一种输入缓冲装置、电子器件和电路板组件，用以使得输入缓冲器电路具有稳定的共模输出，且避免输入缓冲器电路带宽的减小。

为使本申请实施方式的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施方式的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施方式在不矛盾的前提下可以相互结合相互引用。

本申请的一实施方式涉及一种输入缓冲装置，电路结构图如图1所示。

在本实施方式中，输入缓冲装置，包括：两个输入缓冲器电路和放大器；两个输入缓冲器电路为相同结构类型的电路，且每个输入缓冲器电路具有两个差分输入端、两个差分输出端以及共模反馈输入端；两个输入缓冲器电路分别为第一输入缓冲器电路、第二输入缓冲器电路；第二输入缓冲器电路的两个差分输入端短接且短接处作为共模反馈输入端、第二输入缓冲器电路的两个差分输出端短接且短接处形成共模输出端；第二输入缓冲器电路的共模输出端连接至放大器的反相输入端，放大器的正相输入端用于接收共模参考电压，放大器的输出端连接至第二输入缓冲器电路的共模反馈输入端且连接第一输入缓冲器电路的共模反馈输入端。

图2所示是一种传统的源随器结构的输入缓冲器电路。图2中示出的第一输入端和第二输入端是该输入缓冲器的电流源偏置电压，用以保证工作电流的稳定。图2中还示出了第一负载转移电容以及第二负载转移电容，能够弥补第二管、第五管电流的变化，实现提高电路的线性度。但是这种传统的源随器结构的输入缓冲器电路普遍存在几个较为显著的缺点。

一是由于第一管、第四管直接接到电源上，所以它们两端的电压差Vds不是恒定的，Vds的调制会导致线性度的恶化；二是由于输出电阻ro＝1/gm，在高带宽应用中为了获得足够高的带宽，只能通过增大gm来减小ro，而在过驱动电压不变的条件下，只能通过增大工作电流来增大gm，因此电路功耗比较高；三是输出共模电压随工艺、电压、温度条件(Process、Voltage、Temperature，简称“PVT”)变化，而共模检测电路一般是采取大电阻取共模，往往会在输出节点引入较大的寄生电容，导致电路带宽的减小。

下面对本实施方式中的输入缓冲装置的实现细节进行具体的说明，以下内容仅为方便理解本方案的实现细节，并非实施本方案的必须。具体如图1所示，该输入缓冲装置可包括如下组成部分：第一输入缓冲器电路101、第二输入缓冲器电路102以及放大器103。图1中示出的第一输入缓冲器电路，在实际实施时可以作为主输入缓冲器，作为高频信号的输入输出模块；图1中示出的第二输入缓冲器电路，在实际实施时可以作为副输入缓冲器。

其中，第一输入缓冲器电路101和第二输入缓冲器电路102结构类型相同。第一输入缓冲器电路101和第二输入缓冲器电路102各自具有两个差分输入端、两个差分输出端以及共 模反馈输入端。图1中示出的第一差分输入端以及第二差分输入端为第一输入缓冲器电路101的两差分输入端，第一差分输出端以及第二差分输出端为第一输入缓冲器电路101的两共模输出端的输出电压。

在第二输入缓冲器电路102中，两个差分输入端进行了短接，并且两个差分输入端的短接处也是共模反馈输入端。第二输入缓冲器电路102的两个差分输出端也进行了短接，且短接处形成共模输出端。图1中示出的第二输入缓冲器电路102的共模输出端连接至放大器103的反相输入端。

放大器103的正相输入端用于接收共模参考电压，如图1所示。放大器103的输出端连接至第二输入缓冲器电路102的共模反馈输入端且连接第一输入缓冲器电路101的共模反馈输入端。第二输入缓冲器电路102以及放大器103形成了共模反馈环路(common mode feedback，简称“CMFB”)。能够使得第一输入缓冲器电路101以及第二输入缓冲器电路102在PVT下的共模输出稳定在共模参考电压。

在一个例子中，每个输入缓冲器电路可以包括第一输入管、第二输入管、第三输入管及第四输入管四个输入管，且每个输入管具有第一端、第二端及第三端。其中，输入管可以是三极管或者场效应晶体管。在输入管为场效应晶体管时，第一端为源极、第二端为漏极、第三端为栅极；在输入管为三极管时，第一端为发射极、第二端为集电极、第三端为基极；

下面以图3中示出的第一输入缓冲器电路的电路结构为例，介绍本实施方式涉及的输入缓冲装置。在图3中，第一输入管的第一端和第二输入管的第一端连接，第三输入管的第一端和第四输入管的第一端连接；每个输入管的第二端连接至该输入管对应的功能电路中第一功能管的第一端；第一输入管和第三输入管均连接至第一电压端201，第二输入管和第四输入管均连接至第二电压端202。且第一电压端提供的电压(可以理解为第一电压)高于第二电压端提供的电压(可以理解为第二电压)。在图3中电压端201为电源端，电压端302为接地端。

第一输入缓冲器电路的电路结构示意图可以如图3所示。在如图3所示的第一输入缓冲器电路中：第一输入管的第三端和第三输入管的第三端之间串联两个第二电阻(如图中第二电阻1以及第二电阻2所示)。两个第二电阻之间的连接点连接至第一偏置电源。第二输入管的第三端和第四输入管的第三端之间串联两个第三电阻(如图中第三电阻1以及第三电阻2所示)。两个第三电阻之间的连接点作为第一输入缓冲器电路的共模反馈输入端。第一输入管的第三端和第二输入管的第三端之间串联两个第二电容。两个第二电容之间的连接点作为第一输入缓冲器电路的其中一个差分输入端(如图中差分输入端1所示)。第三输入管的第三端和第四输入管的第三端之间串联两个第三电容。两个第三电容之间的连接点作为第一输入缓冲器电路的另一个差分输入端(如图中差分输入端2所示)。

在如图4所示的第二输入缓冲器电路中：第一输入管的第三端和第三输入管的第三端之间短接且短接点连接至第一偏置电源；第二输入管的第三端和第四输入管的第三端作为第二输入缓冲器电路的两个差分输入端。

值得一提的是，输入缓冲装置中的输入缓冲器电路可以采用推挽结构，即push-pull结构。采用这种结构的输出缓冲器电路中，输出电阻ro＝1/(gmN+gmP)，而一般gmN与gmP相等。因此，在条件相同的情况下，采用推挽结构的缓冲器电路相比于传统电路，能够获得大致2倍的带宽。换言之，在相同的实现带宽下，采用推挽结构的输入缓冲器电路能够减小大约50％ 的功耗。

除推挽结构外，本实施方式中涉及的输入缓冲装置中的输入缓冲器电路也可以采用源极跟随结构，即source follower结构。

在另一个例子中，每个输入缓冲器电路可以包括两个输入管，两个输入管分别为第五输入管和第六输入管。第一输入缓冲器电路的结构如图6所示。在第一输入缓冲器电路中，第五输入管的第三端和第六输入管的第三端之间串联两个第二电阻(图中未示出)，且两个第二电阻之间的连接点连接至第一偏置电源(图中未示出)；第五输入管的第三端和第六输入管的第三端之间串联两个第三电阻，两个第三电阻之间的连接点作为第一输入缓冲器电路的共模反馈输入端；第五输入管的第三端作为第一输入缓冲器电路的其中一个差分输入端(如图6中差分输入端1所示)，第六输入管的第三端作为第一输入缓冲器电路的另一个差分输入端(如图6中差分输入端2所示)；

在如图7所示的第二输入缓冲器电路中：第五输入管的第三端和第六输入管的第三端之间短接且短接点连接至第一偏置电源(图中未示出)，且第五输入管的第三端和第六输入管的第三端作为第二输入缓冲器电路的两个差分输入端。值得一提的是，在如图7所示的第二输入缓冲器电路中，可以在两差分输出端之间，设置一用于取共模的模块(如图7中取共模模块所示)。使得两差分输出端的输入经该模块处理后能够形成共模输出电压，并输入至所述放大器的反相输入端。在实际实施时，此处涉及的用于取共模的模块可以是包含电阻、运算放大器在内的具有取共模功能的电子器件。

在一个例子中，第二输入缓冲器电路的尺寸小于第一输入缓冲器电路的尺寸；其中，第二输入缓冲器电路的尺寸越小，功耗越低。第二输入缓冲器电路的尺寸可以缩小为第一输入缓冲器电路的1/N(N>1)。其中，在实际实施时，N可以不是定值，而是根据需求来改变，比如需求更侧重于低功耗，那么N可以取大点；如果需求侧重于输出共模的精准，那么N可以设置为一个较小的值。

值得一提的是，本实施方式中涉及的放大器可以采用如图5所示的折叠共源共栅结构，这种结构在保证环路增益的情况下，比较易于实现CMFB环路的稳定。放大器电路为CMFB环路提供增益，同时在实际实施时应保证相位裕度大于45度，以保证CMFB环路的稳定。

本领域的相关技术人员应该可以理解，本申请中放大器不限于图5中示出的结构，能够实现信号放大且满足本实施方式中涉及的输入缓冲装置的要求的其他结构的放大器也适用于本实施方式。

在本实施方式中，第二输入缓冲器电路和放大器形成共模反馈环路，能够使得第二输入缓冲器电路具有稳定的共模输出。又由于两个输入缓冲器电路的结构类型相同，因此，将共模反馈环路的共模反馈提供给第一输入缓冲器电路后，也可以使得第一输入缓冲器电路具有稳定的共模输出。相比于传统的为了为缓冲器电路提供共模反馈而在缓冲器电路的输出端连接共模检测电路的技术手段，能够在实现对输入缓冲器电路进行共模检测的同时，避免在输入缓冲器电路的输出端引入寄生电容进而导致电路的带宽减小。

本申请的另一实施方式涉及一种输入缓冲装置。本实施方式涉及的输入缓冲装置是在上一实施方式的输入缓冲装置的基础上进行了改进。

在本实施方式中，输入缓冲装置，包括：两个输入缓冲器电路和放大器；两个输入缓冲器电路为相同结构类型的电路，且每个输入缓冲器电路具有两个差分输入端、两个差分输出 端以及共模反馈输入端；两个输入缓冲器电路分别为第一输入缓冲器电路、第二输入缓冲器电路；第二输入缓冲器电路的两个差分输入端短接且短接处作为共模反馈输入端、第二输入缓冲器电路的两个差分输出端短接且短接处形成共模输出端；第二输入缓冲器电路的共模输出端连接至放大器的反相输入端，放大器的正相输入端用于接收共模参考电压，放大器的输出端连接至第二输入缓冲器电路的共模反馈输入端且连接第一输入缓冲器电路的共模反馈输入端。

在本实施方式中，输入缓冲器电路中的每个输入管通过一功能电路连接至该输入管对应的电压端。本例涉及的输入缓冲器电路示意图如图3所示。

本实施方式涉及的功能电路包括第一功能管、第一电容以及第一电阻。第一输入管通过第一功能管1、第一电容1以及第一电阻1组成的功能电路连接至电压端201；第三输入管通过第一功能管3、第一电容3以及第一电阻3组成的功能电路连接至电压端201；第二输入管通过第一功能管2、第一电容2以及第一电阻2组成的功能电路连接至电压端202；输入管通过第一功能管4、第一电容4以及第一电阻4组成的功能电路连接至电压端202。

第一功能管的第一端连接至输入管的第二端，第一功能管的第二端连接至电压端，第一功能管的第三端通过第一电容连接至输入管的第三端且通过第一电阻连接至电压端。其中，第一功能管和输入管均为场效应晶体管，且第一端为源极、第二端为漏极、第三端为栅极；或者，第一功能管和输入管均为三极管，且第一端为发射极、第二端为集电极、第三端为基极。

在一个例子中，每个输入缓冲器电路可以包括第一输入管、第二输入管、第三输入管及第四输入管四个输入管，且每个输入管具有第一端、第二端及第三端。在图3中，第一输入管的第一端和第二输入管的第一端连接，第三输入管的第一端和第四输入管的第一端连接；每个输入管的第二端连接至该输入管对应的功能电路中第一功能管的第一端；第一输入管和第三输入管对应的电压端201提供第一电压，第二输入管和第四输入管对应的电压端202提供第二电压，且第一电压高于第二电压。在图3中电压端201为电源端，电压端202为接地端。

第一输入缓冲器电路的电路结构示意图也可如图3所示。在如图3所示的第一输入缓冲器电路中：第一输入管的第三端和第三输入管的第三端之间串联两个第二电阻。两个第二电阻之间的连接点连接至第一偏置电源。第二输入管的第三端和第四输入管的第三端之间串联两个第三电阻。两个第三电阻之间的连接点作为第一输入缓冲器电路的共模反馈输入端。第一输入管的第三端和第二输入管的第三端之间串联两个第二电容。两个第二电容之间的连接点作为第一输入缓冲器电路的其中一个差分输入端。第三输入管的第三端和第四输入管的第三端之间串联两个第三电容。两个第三电容之间的连接点作为第一输入缓冲器电路的另一个差分输入端。

在如图4所示的第二输入缓冲器电路中：第一输入管的第三端和第三输入管的第三端之间短接且短接点连接至第一偏置电源；第二输入管的第三端和第四输入管的第三端作为第二输入缓冲器电路的两个差分输入端。

值得一提的是，本实施方式中涉及的输入缓冲装置中的输入缓冲器电路也可以采用推挽结构。在条件相同的情况下，相比于传统电路，能够获得大致2倍的带宽。换言之，在相同的实现带宽下，能够减小大约50％的功耗。

在本实施方式中，第二输入缓冲器电路和放大器形成共模反馈环路，能够使得第二输入缓冲器电路具有稳定的共模输出。又由于两个输入缓冲器电路的结构类型相同，因此，将共模反馈环路的共模反馈提供给第一输入缓冲器电路后，也可以使得第一输入缓冲器电路具有稳定的共模输出。且功能电路中的自举电容能够使得输入管的Vds基本不变，提高输入缓冲器电路的线性度。能够在实现对输入缓冲器电路进行共模检测的同时，避免在输入缓冲器电路的输出端引入寄生电容进而导致电路的带宽减小，且保证输入缓冲装置的线性度。

值得一提的是，本申请上述实施方式中并没有将与解决本申请所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。

本申请的一实施方式涉及一种包括上述输入缓冲装置的电子器件。本实施方式涉及的电子器件可以是集成有上述输入缓冲装置的ADC或者包括上述输入缓冲装置的独立芯片。

本实施方式提供的电子器件中的第二输入缓冲器电路和放大器形成共模反馈环路，能够使得第二输入缓冲器电路具有稳定的共模输出。又由于两个输入缓冲器电路的结构类型相同，因此，将共模反馈环路的共模反馈提供给第一输入缓冲器电路后，也可以使得第一输入缓冲器电路具有稳定的共模输出。相比于传统的为了为缓冲器电路提供共模反馈而在缓冲器电路的输出端连接共模检测电路的技术手段，能够在实现对输入缓冲器电路进行共模检测的同时，避免在输入缓冲器电路的输出端引入寄生电容进而导致电路的带宽减小。

本申请的另一实施方式涉及一种包括上述输入缓冲装置的电路板组件。

本实施方式提供的电路板组件中的第二输入缓冲器电路和放大器形成共模反馈环路，能够使得第二输入缓冲器电路具有稳定的共模输出。又由于两个输入缓冲器电路的结构类型相同，因此，将共模反馈环路的共模反馈提供给第一输入缓冲器电路后，也可以使得第一输入缓冲器电路具有稳定的共模输出。相比于传统的为了为缓冲器电路提供共模反馈而在缓冲器电路的输出端连接共模检测电路的技术手段，能够在实现对输入缓冲器电路进行共模检测的同时，避免在输入缓冲器电路的输出端引入寄生电容进而导致电路的带宽减小。

上述实施例是提供给本领域普通技术人员来实现和使用本申请的，本领域普通技术人员可以在不脱离本申请的申请思想的情况下，对上述实施例做出种种修改或变化，因而本申请的保护范围并不被上述实施例所限，而应该符合权利要求书所提到的创新性特征的最大范围。

Claims (10)

1. 一种输入缓冲装置，包括：两个输入缓冲器电路和放大器；

   所述两个输入缓冲器电路为相同结构类型的电路，且每个输入缓冲器电路具有两个差分输入端、两个差分输出端以及共模反馈输入端；所述两个输入缓冲器电路分别为第一输入缓冲器电路、第二输入缓冲器电路；

   所述第二输入缓冲器电路的两个差分输入端短接且短接处作为所述共模反馈输入端、所述第二输入缓冲器电路的两个差分输出端短接且短接处形成共模输出端；

   所述第二输入缓冲器电路的共模输出端连接至所述放大器的反相输入端，所述放大器的正相输入端用于接收共模参考电压，所述放大器的输出端连接至所述第二输入缓冲器电路的共模反馈输入端且连接所述第一输入缓冲器电路的共模反馈输入端。
2. 根据权利要求1所述的输入缓冲装置，其中，所述输入缓冲器电路中的每个输入管通过一功能电路连接至该输入管对应的电压端；

   所述功能电路包括第一功能管、第一电容以及第一电阻；

   所述第一功能管的第一端连接至所述输入管的第二端，所述第一功能管的第二端连接至所述电压端，所述第一功能管的第三端通过所述第一电容连接至所述输入管的第三端且通过所述第一电阻连接至所述电压端；

   其中，所述第一功能管和所述输入管均为场效应晶体管，且所述第一端为源极、所述第二端为漏极、所述第三端为栅极；或者，所述第一功能管和所述输入管均为三极管，且所述第一端为发射极、所述第二端为集电极、所述第三端为基极。
3. 根据权利要求1或2所述的输入缓冲装置，其中，所述输入缓冲器电路采用推挽结构。
4. 根据权利要求2所述的输入缓冲装置，其中，每个所述输入缓冲器电路包括四个输入管，且每个所述输入管具有第一端、第二端及第三端；

   所述四个输入管分别为第一输入管、第二输入管、第三输入管及第四输入管；所述第一输入管的第一端和所述第二输入管的第一端连接，所述第三输入管的第一端和所述第四输入管的第一端连接；每个所述输入管的第二端连接至该输入管对应的所述功能电路中所述第一功能管的第一端；所述第一输入管和所述第三输入管对应的电压端提供第一电压，所述第二输入管和所述第四输入管对应的电压端提供第二电压，且所述第一电压高于所述第二电压；

   所述第一输入缓冲器电路中：所述第一输入管的第三端和所述第三输入管的第三端之间串联两个第二电阻，且所述两个第二电阻之间的连接点连接至第一偏置电源；所述第二输入管的第三端和所述第四输入管的第三端之间串联两个第三电阻，所述两个第三电阻之间的连接点作为所述第一输入缓冲器电路的共模反馈输入端；所述第一输入管的第三端和所述第二输入管的第三端之间串联两个第二电容，且所述两个第二电容之间的连接点作为所述第一输入缓冲器电路的其中一个所述差分输入端，所述第三输入管的第三端和所述第四输入管的第三端之间串联两个第三电容，且所述两个第三电容之间的连接点作为所述第一输入缓冲器电路的另一个所述差分输入端；

   所述第二输入缓冲器电路中：所述第一输入管的第三端和所述第三输入管的第三端之间 短接且短接点连接至所述第一偏置电源；所述第二输入管的第三端和所述第四输入管的第三端作为所述第二输入缓冲器电路的两个差分输入端。
5. 根据权利要求1所述的输入缓冲装置，其中，每个所述输入缓冲器电路包括四个输入管，且每个所述输入管具有第一端、第二端及第三端；其中，所述输入管为场效应晶体管，所述第一端为源极、所述第二端为漏极、所述第三端为栅极；或者，所述输入管为三极管，所述第一端为发射极、所述第二端为集电极、所述第三端为基极；

   所述四个输入管分别为第一输入管、第二输入管、第三输入管及第四输入管；所述第一输入管的第一端和所述第二输入管的第一端连接，所述第三输入管的第一端和所述第四输入管的第一端连接；所述第一输入管的第二端和所述第三输入管的第二端均连接至第一电压端，所述第二输入管的第二端和所述第四输入管的第二端均连接至第二电压端，且所述第一电压端提供的电压高于所述第二电压端提供的电压；

   所述第一输入缓冲器电路中：所述第一输入管的第三端和所述第三输入管的第三端之间串联两个第二电阻，且所述两个第二电阻之间的连接点连接至第一偏置电源；所述第二输入管的第三端和所述第四输入管的第三端之间串联两个第三电阻，所述两个第三电阻之间的连接点作为所述第一输入缓冲器电路的共模反馈输入端；所述第一输入管的第三端和所述第二输入管的第三端之间串联两个第二电容，且所述两个第二电容之间的连接点作为所述第一输入缓冲器电路的其中一个所述差分输入端，所述第三输入管的第三端和所述第四输入管的第三端之间串联两个第三电容，且所述两个第三电容之间的连接点作为所述第一输入缓冲器电路的另一个所述差分输入端；

   所述第二输入缓冲器电路中：所述第一输入管的第三端和所述第三输入管的第三端之间短接且短接点连接至所述第一偏置电源；所述第二输入管的第三端和所述第四输入管的第三端作为所述第二输入缓冲器电路的两个差分输入端。
6. 根据权利要求1或5所述的输入缓冲装置，其中，所述输入缓冲器电路采用源极跟随结构。
7. 根据权利要求1所述的输入缓冲装置，其中，每个所述输入缓冲器电路包括两个输入管，所述两个输入管分别为第五输入管和第六输入管；

   所述第一输入缓冲器电路中：所述第五输入管的第三端和所述第六输入管的第三端之间串联两个第二电阻，且所述两个第二电阻之间的连接点连接至第一偏置电源；所述第五输入管的第三端和所述第六输入管的第三端之间串联两个第三电阻，所述两个第三电阻之间的连接点作为所述第一输入缓冲器电路的共模反馈输入端；所述第五输入管的第三端作为所述第一输入缓冲器电路的其中一个所述差分输入端，所述第六输入管的第三端作为所述第一输入缓冲器电路的另一个所述差分输入端；

   所述第二输入缓冲器电路中：所述第五输入管的第三端和所述第六输入管的第三端之间短接且短接点连接至所述第一偏置电源，且所述第五输入管的第三端和所述第六输入管的第三端作为所述第二输入缓冲器电路的两个差分输入端。
8. 根据权利要求1或7所述的输入缓冲装置，其中，所述第二输入缓冲器电路的尺寸小于所述第一输入缓冲器电路的尺寸；其中，所述第二输入缓冲器电路的尺寸越小，功耗越低。
9. 一种电子器件，包括权利要求1至8中任一项所述的输入缓冲装置。
10. 一种电路板组件，包括权利要求1至8中任一项所述的输入缓冲装置。

Images