CN111988039A - 具有内部输入偏移电压的比较器系统 - Google Patents

具有内部输入偏移电压的比较器系统 Download PDF

Info

Publication number
CN111988039A
CN111988039A CN202010395592.7A CN202010395592A CN111988039A CN 111988039 A CN111988039 A CN 111988039A CN 202010395592 A CN202010395592 A CN 202010395592A CN 111988039 A CN111988039 A CN 111988039A
Authority
CN
China
Prior art keywords
resistor
coupled
transistor
offset
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010395592.7A
Other languages
English (en)
Other versions
CN111988039B (zh
Inventor
石田学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN111988039A publication Critical patent/CN111988039A/zh
Application granted granted Critical
Publication of CN111988039B publication Critical patent/CN111988039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0138—Electrical filters or coupling circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本公开涉及具有内部输入偏移电压的比较器系统。一种比较器系统的实施方式可包括第一晶体管，该第一晶体管包括栅极，其中该栅极被配置为耦接到电阻器‑电容器(RC)噪声滤波器，该RC噪声滤波器耦接到电阻器。第一晶体管可包括在PMOS差分对中。第一偏移电阻器可耦接到第一晶体管的源极和包括在PMOS差分对中的第二晶体管的源极。第二偏移电阻器可耦接在第一晶体管和第二晶体管之间。第一晶体管的第一背栅偏置电压和第二晶体管的第二背栅偏置电压之间的电压差可指示通过电阻器的电流值。

Description

具有内部输入偏移电压的比较器系统
相关专利申请的交叉引用
本申请要求授予石田(Ishida)于2019年5月24日提交的名称为“具有内部输入偏移电压的比较器系统(COMPARATOR SYSTEM HAVING INTERNAL INPUT OFFSET VOLTAGE)”的美国临时专利申请62/852,437的提交日期的权益，该申请的公开内容据此全文以引用方式并入本文。
技术领域
本文档的各方面整体涉及半导体电压比较器。
背景技术
电压比较器一般包括用于检测负电流的系统。为此，它们包括正参考电压和电阻器以生成输入偏移电压从而设置特定的负电压值，然后可对其进行检测。如果使用了RC噪声滤波器，则生成输入偏移的电流可在电压比较器的输入端子上产生偏移电压。
发明内容
一种具有内部输入偏移电压的比较器系统的实施方式可包括：晶体管，该晶体管具有栅极，其中栅极可被配置为耦接到电阻器-电容器(RC)噪声滤波器，该RC噪声滤波器耦接到电阻器。晶体管可包括在与第二共源共栅(cascode)设备耦接的第一共源共栅设备内。第一偏移电阻器可耦接到第一共源共栅设备的源极和第二共源共栅设备的源极，并且第二偏移电阻器可耦接在第一共源共栅设备和第二共源共栅设备之间。第一共源共栅设备的第一背栅偏置电压和第二共源共栅设备的第二背栅偏置电压可指示通过电阻器的电流值。
一种具有内部输入偏移电压的比较器系统的实施方式可包括以下各项中的一项、全部或任一项：
第一偏移电阻器可被配置为生成输入偏移电压。
没有电流源可直接用于生成输入偏移电压。
比较器可包括可操作地耦接在一起的四个附加晶体管。
比较器可包括与第一共源共栅设备和第二共源共栅设备耦接的公共接地。
可不存在由RC噪声滤波器产生的偏移电压。
一种具有内部输入偏移电压的比较器系统的实施方式可包括：晶体管，该晶体管具有栅极，其中栅极可被配置为耦接到电阻器-电容器(RC)噪声滤波器，该RC噪声滤波器耦接到电阻器。晶体管可包括在与第二共源共栅设备耦接的第一共源共栅设备中。第一偏移电阻器可耦接到第一共源共栅设备的源极和第二共源共栅设备的源极，并且第二偏移电阻器可耦接在第一共源共栅设备和第二共源共栅设备之间。一个或多个开关可耦接在第一共源共栅设备和第二共源共栅设备之间，并且一个或多个开关可耦接在第二偏移电阻器和第一共源共栅设备之间。
一种具有内部输入偏移电压的比较器系统的实施方式可包括以下各项中的一项、全部或任一项：
第一偏移电阻器的电阻可使用一个或多个开关来更改。
第二偏移电阻器的电阻可使用一个或多个开关更改为等于第一偏移电阻器的电阻。
比较器可包括可操作地耦接在一起的两个附加晶体管。
比较器可包括与第一共源共栅设备和第二共源共栅设备耦接的公共接地。
第一偏移电阻器可被配置为生成输入偏移电压。
可不存在由RC噪声滤波器产生的偏移电压。
一种具有内部输入偏移电压的比较器系统的实施方式可包括：晶体管，该晶体管具有栅极，其中栅极可被配置为耦接到电阻器-电容器(RC)噪声滤波器，该RC噪声滤波器耦接到电阻器。晶体管可包括在与第二共源共栅设备耦接的第一共源共栅设备中。偏移电阻器可耦接在第一共源共栅设备和第二共源共栅设备之间。第一共源共栅设备的第一背栅偏置电压和第二共源共栅设备的第二背栅偏置电压可指示通过电阻器的电流值。
一种具有内部输入偏移电压的比较器系统的实施方式可包括以下各项中的一项、全部或任一项：
第一背栅和第二背栅可耦接到公共接地。
没有电流源可直接用于生成输入偏移电压。
可不存在由RC噪声滤波器产生的偏移电压。
比较器可包括可操作地耦接在一起的六个附加晶体管。
第一共源共栅设备和第二共源共栅设备可各自包括PMOS晶体管。
第一共源共栅设备和第二共源共栅设备可各自包括PMOS晶体管差分对。
一种比较器系统的实施方式可包括第一晶体管，该第一晶体管包括栅极，其中该栅极被配置为耦接到电阻器-电容器(RC)噪声滤波器，该RC噪声滤波器耦接到电阻器。第一晶体管可包括在PMOS差分对中。第一偏移电阻器可耦接到第一晶体管的源极和包括在PMOS差分对中的第二晶体管的源极。第二偏移电阻器可耦接在第一晶体管和第二晶体管之间。第一晶体管的第一背栅偏置电压和第二晶体管的第二背栅偏置电压之间的电压差可指示通过电阻器的电流值。
一种比较器系统的实施方式可包括以下各项中的一项、全部或任一项：
第一偏移电阻器可被配置为生成输入偏移电压。
没有电流源可直接用于生成输入偏移电压。
可包括可操作地耦接在一起的四个附加晶体管。
可包括与PMOS差分对耦接的公共接地。
在各种实施方式中，RC噪声滤波器可能不会产生偏移电压。
一种比较器系统的实施方式可包括晶体管，该晶体管具有栅极，该栅极被配置为耦接到RC噪声滤波器，该RC噪声滤波器与电阻器耦接。晶体管可包括在与第二共源共栅设备耦接的第一共源共栅设备中。第一偏移电阻器可耦接到第一共源共栅设备的源极和第二共源共栅设备的源极。第二偏移电阻器可耦接在第一共源共栅设备的共源共栅尾电流源与第二共源共栅设备之间。第一一个或多个开关可耦接在第一共源共栅设备和第二共源共栅设备之间。第二一个或多个开关可耦接在第二偏移电阻器和第一共源共栅设备之间。
一种比较器系统的实施方式可包括以下各项中的一项、全部或任一项：
第一偏移电阻器的电阻可使用第一一个或多个开关来更改。
第二偏移电阻器的电阻可使用第二一个或多个开关更改为等于第一偏移电阻器的电阻。
可包括可操作地耦接在一起的两个或更多个附加晶体管。
公共接地可与第一共源共栅设备和第二共源共栅设备耦接。
第一偏移电阻器可被配置为生成输入偏移电压。
在各种实施方式中，RC噪声滤波器可能不会产生偏移电压。
一种比较器系统的实施方式可包括第一晶体管，该第一晶体管包括栅极，该栅极被配置为耦接到RC噪声滤波器，该RC噪声滤波器耦接到电阻器。第一晶体管可包括在PMOS差分对中。NMOS电流镜可包括在PMOS差分对内并且耦接到PMOS差分对。第一偏移电阻器可耦接到第一晶体管的源极和PMOS差分对的第二晶体管的源极。第二偏移电阻器可耦接在第一晶体管和第二晶体管之间。第一晶体管的第一背栅偏置电压和第二晶体管的第二背栅偏置电压之间的电压差指示通过电阻器的电流值。
一种比较器系统的实施方式可包括以下各项中的一项、全部或任一项：
第一偏移电阻器可被配置为生成输入偏移电压。
没有电流源可直接用于生成输入偏移电压。
第一背栅和第二背栅可耦接到公共接地。
在各种实施方式中，可不存在由RC噪声滤波器产生的偏移电压。
可包括可操作地耦接在一起的六个附加晶体管。
PMOS差分对可包括第一共源共栅设备，其中第一共源共栅设备包括PMOS晶体管。
对于本领域的普通技术人员而言，通过说明书和附图并且通过权利要求书，上述以及其他方面、特征和优点将会显而易见。
附图说明
将在下文中结合附图来描述实施方式，在附图中类似标号表示类似元件，并且：
图1示出了用于负电流检测的系统的实施方式的电路图；
图2示出了具有两个偏移电阻器的具有内部输入偏移电压的比较器系统的实施方式的电路图；
图3示出了具有一个偏移电阻器的具有内部输入偏移电压的比较器系统的实施方式的电路图；
图4示出了具有一个偏移电阻器的具有内部输入偏移电压的比较器系统的实施方式的电路图的替代视图；
图5示出了具有两个附加电阻器的具有内部输入偏移电压的比较器系统的实施方式的电路图；
图6示出了具有一个或多个开关的具有内部输入偏移电压的比较器系统的实施方式的电路图；
图7示出了具有一个或多个开关的具有内部输入偏移电压的比较器系统的实施方式的电路图，其示出了电压降低；
图8示出了具有一个或多个开关的具有内部输入偏移电压的比较器系统的实施方式的电路图，示出了打开的替代开关；
图9示出了其中RC噪声滤波器的电阻器两端的偏移电压为2mV并且检测到的电流为5.4A的具有内部输入偏移电压的比较器系统的实施方式的电路图；以及
图10示出了其中RC噪声滤波器的电阻器两端的偏移电压为0mV并且检测到的电流为5A的具有内部输入偏移电压的比较器系统的实施方式的电路图。
具体实施方式
本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法元素。本领域已知的符合预期的具有内部输入偏移电压的比较器系统的许多附加的部件、组装工序和/或方法元素将显而易见地与本公开的特定实施方式一起使用。因此，例如，尽管公开了特定实施方式，但是此类实施方式和实施部件可包括符合预期操作和方法的本领域已知用于此类具有内部输入偏移电压的比较器系统以及实施部件和方法的任何形状、尺寸、样式、类型、模型、版本、量度、浓度、材料、数量、方法元素、步骤等。
参见图1，示出了用于负电流检测的系统的实施方式的电路图。如图所示，该系统包括连接在比较器的负输入端处的输入端10。在各种实施方式中，输入端10可被配置为在输出端12处耦接到电阻器-电容器(RC)噪声滤波器14。如图所示，RC噪声滤波器14可耦接到电阻器16。另外，如图所示，该系统可包括公共接地18。在各种实施方式中，该系统可包括正参考电压，该正参考电压与电阻器一起可生成可用于检测负电压的输入偏移电压。在图1所示的系统中，输入端10与10微安电流源之间的电阻器生成输入偏移电压。在该系统中，当利用了RC噪声滤波器14时，生成输入偏移电压的电流可在负输入端上为比较器的输入端子产生不需要的偏移电压。因此，图1所示的系统需要执行各种设计迭代，以便包括具有所需电参数的适当部件，以补偿来自RC噪声滤波器14的不需要的偏移电压。这继而增加了设计时间资源，并且可能会对电路的检测准确性造成负面影响。
本文所公开的系统实施方式是可利用硬件来消除或减小不需要的偏移电压或阈值偏置的各种电路设计。现在参见图2，示出了具有两个偏移电阻器的具有内部输入偏移电压的比较器系统的实施方式的电路图。如图所示，该系统包括晶体管20，该晶体管具有栅极22。在各种实施方式中，作为非限制性示例，栅极22可被配置为耦接到电阻器-电容器(RC)噪声滤波器24。在各种实施方式中，RC噪声滤波器用于确保比较器系统的输入不含来自馈送电阻器26的馈线的电压/电流波动。在各种实施方式中，RC噪声滤波器24可耦接到电阻器26。如图所示，晶体管20包括在耦接到第二共源共栅设备30的第一共源共栅设备28内。第一共源共栅设备28包含PMOS晶体管(如图2所示)，并且第二共源共栅设备30包含对应的PMOS晶体管，从而形成差分对。第一共源共栅设备28还包括NMOS晶体管，第二共源共栅设备30和组合的NMOS设备也形成有源负载。在各种实施方式中，共源共栅结构用作两级放大器，各自具有放大器和电流缓冲器。用半导体材料形成的共源共栅结构常常包括两个晶体管，诸如双极性结型晶体管(BJT)和/或场效应晶体管(FET)。一个晶体管通常作为共源极或共发射极来工作，并且另一个晶体管通常作为共栅极或共基极来工作。在各种实施方式中，使用两个耦接的共源共栅设备可允许比较器进行自调谐或自动调整，其中不需要进行手动调整。这样，比较器系统检测负电压/电流的能力不必使用具有使用迭代设计过程找到的参数的硬件设备来校正，因为即使在使用RC噪声滤波器时，两个共源共栅设备也可一起产生期望的输入电压，因为RC滤波器将不再跨其电阻器部分产生不需要的DC电压。在那些实施方式中，如果偏移电阻器32连接在晶体管42和PMOS晶体管30之间(在与偏移电阻器32相邻的节点的左侧上)，则该系统将能够检测正电压。
仍然参见图2，第一偏移电阻器32耦接到第一共源共栅设备34的源极以及第二共源共栅设备36的源极，如图所示。在各种实施方式中，第一偏移电阻器32可与第一共源共栅设备34的源极耦接以便生成内部输入偏移电压。如图所示，第二偏移电阻器38耦接在第一共源共栅设备28与第二共源共栅设备30之间。在各种实施方式中，第二偏移电阻器38可具有第一偏移电阻器32的电阻的一半。在各种实施方式中，第一共源共栅设备28的第一背栅偏置电压和第二共源共栅设备30的第二背栅偏置电压可指示电阻器26两端的电压差值。在各种实施方式中，作为非限制性示例，第一偏移电阻器32可被配置为生成输入偏移电压。在各种实施方式中，不需要电流源来生成输入偏移电压。
如图所示，比较器系统可包括可操作地耦接在一起的四个附加晶体管42。在各种实施方式中，四个晶体管中的两个可耦接到第二偏移电阻器38的任一端。换句话讲，第二电阻器38可插入在两个晶体管42之间，这两个晶体管构成共源共栅尾电流源。另外，比较器系统包括公共接地44，该公共接地可耦接到电流源。在各种实施方式中，公共接地44还可与第一共源共栅设备28和第二共源共栅设备30耦接。
参见图3，示出了具有一个偏移电阻器的具有内部输入偏移电压的比较器系统的实施方式的电路图。如图所示，晶体管46包括栅极48。在各种实施方式中，栅极48可与RC噪声滤波器50耦接。如图所示，RC噪声滤波器50耦接到用于检测负电压的电阻器52。如图所示，晶体管46包括在与第二共源共栅设备56耦接的第一共源共栅设备54内。如图所示，偏移电阻器58耦接在第一共源共栅设备54和第二共源共栅设备56之间。在各种实施方式中，偏移电阻器58可耦接到晶体管55，如图所示。在各种实施方式中，第一共源共栅设备54的第一背栅偏置电压和第二共源共栅设备56的第二背栅偏置电压与偏移电阻器58结合使用来检测电阻器52两端的电压降/电流。如图所示，第一背栅46和第二背栅耦接到电源。在各种实施方式中，不存在直接用于生成输入偏移电压的电流源。在各种实施方式中，不存在通过使用RC噪声滤波器产生的偏移电压，因为不再存在任何DC电流流过包括在RC滤波器50中的电阻器。
仍然参见图3，第一共源共栅设备54和第二共源共栅设备56可各自包括PMOS晶体管。在各种实施方式中，第一共源共栅设备54和第二共源共栅设备56可形成PMOS晶体管差分对。在各种实施方式中，为了使共源共栅设备检测接近到0V的输入电压，可使用背栅偏置效应来致使PMOS晶体管在饱和区中操作。这样，可能需要通过将第一背栅46和第二背栅两者连接到电源而升高背栅电压来增加PMOS阈值电压的绝对值。在各种实施方式中，M1与M2之间的阈值电压的绝对值应相等。为了使M2的阈值电压与M1的阈值电压匹配，M2的背栅电压可能需要减小偏移电阻器84两端的相同电压值，也如图4所示。还可通过在共源共栅设备之间放置电阻器来减小M2的背栅电压，如图5所示。
现在参见图4，示出了具有一个偏移电阻器的具有内部输入偏移电压的比较器系统的另一实施方式的电路图的替代视图。如图所示，晶体管72包括栅极74。如同在其他各种实施方式中一样，栅极74耦接到RC噪声滤波器76，该RC噪声滤波器耦接到电阻器78。如图所示，晶体管72包括在与第二共源共栅设备82耦接的第一共源共栅设备80内。如图所示，偏移电阻器84耦接在第一共源共栅设备80和第二共源共栅设备82之间。在各种实施方式中，偏移电阻器84可与附加晶体管66耦接，如图所示。在各种实施方式中，第一共源共栅设备80的第一背栅偏置电压与第二共源共栅设备82的第二背栅偏置电压之间的差值可指示在检测时电阻器78两端的电压值。另外，第一背栅72和第二背栅88耦接到供电电压90。在各种实施方式中，可能不存在用于专门生成输入偏移电压的特定电流源(如同在图1所示的系统中一样)。由于使用了第一共源共栅设备80、第二共源共栅设备82和偏移电阻器84，因此在各种实施方式中，不存在通过使用RC噪声滤波器76产生的偏移电压。如图所示，比较器系统可包括可操作地耦接在一起的六个附加晶体管66。在各种实施方式中，第一共源共栅设备80和第二共源共栅设备82可各自包括PMOS晶体管。在此类实施方式中，第一共源共栅设备80和第二共源共栅设备82形成PMOS晶体管差分对，如图所示。
参见图5，示出了具有形成尾电流源的晶体管101的具有内部输入偏移电压的比较器系统的实施方式的电路图。如图所示，电阻器被放置在两个晶体管101之间以形成尾电流源。如图所示，晶体管100包括栅极102，该栅极与RC噪声滤波器104耦接。如图所示，RC噪声滤波器104耦接到用于检测负(或正)电压/电流的电阻器106。如图所示，晶体管100包括在与第二共源共栅设备110耦接的第一共源共栅设备108内。如图所示，偏移电阻器112耦接在第一共源共栅设备108和第二共源共栅设备110之间。在各种实施方式中，比较器系统还可包括附加偏移电阻器。在各种实施方式中，第一共源共栅设备108的第一背栅偏置电压和第二共源共栅设备110的第二背栅偏置电压可用于检测电阻器106两端的电压降为正还是为负。第二偏移电阻器可被插入在形成尾电流源的共源共栅晶体管之间，以便为差分对提供适当的背栅偏置电压。如图所示，第一背栅114和第二背栅116耦接在偏移电阻器(第二偏移电阻器)112的任一侧上。在各种实施方式中，可不存在如同图1所示的系统中那样用于生成输入偏移电压的特定电流源。在各种实施方式中，第一共源共栅设备108和第二共源共栅设备110可各自包括PMOS晶体管。在此类实施方式中，第一共源共栅设备108和第二共源共栅设备110形成PMOS晶体管差分对。
参见图6，示出了具有各种开关的具有内部输入偏移电压的比较器系统的实施方式的电路图。如图所示，晶体管126包括栅极128，该栅极与RC噪声滤波器130耦接。如图所示，RC噪声滤波器130耦接到用于检测负(或正)电压的电阻器132。如图所示，晶体管126包括在与第二共源共栅设备136耦接的第一共源共栅设备134中。如在本文档中公开的其他各种实施方式中，第一偏移电阻器138(其为串联的电阻器对的形式)耦接在第一共源共栅设备140的源极与第二共源共栅设备142的源极之间。第二偏移电阻器144(其为串联的电阻器对的形式)也耦接在第一共源共栅设备134与第二共源共栅设备136之间。第二偏移电阻器144被插入在共源共栅设备的晶体管之间，这些晶体管共同形成尾电流源。在各种实施方式中，串联的附加电阻器可与第一偏移电阻器或第二偏移电阻器耦接。
仍然参见图6，两个开关146耦接在第一共源共栅设备134和第二共源共栅设备136之间，并且耦接在第二偏移电阻器144的串联的电阻器对和第一共源共栅设备134之间。在各种实施方式中，第一偏移电阻器的电阻使用开关146来更改，因为开关的闭合允许将成对电阻器中的一个放置在电路中的电流路径中，从而更改电阻。在各种实施方式中，施加在第一共源共栅设备134与第二共源共栅设备136之间的第二偏移电阻器144的电阻值可使用开关146来更改，这些开关确定哪些成对电阻器接收电流。在各种实施方式中，如果电阻值增加，则可利用开关146中的一个或多个来使第一共源共栅设备140和第二共源共栅设备136之间的电阻值达到相同值。通过调整电阻，也可调整背栅电压。例如，当在第一共源共栅设备134和第二共源共栅设备136之间将第一偏移电阻器和第二偏移电阻器的电阻求和时，背栅电压相应地减小。如图所示，比较器可包括可操作地耦接在一起的两个附加晶体管148。如图所示，公共接地150与第一共源共栅设备134和第二共源共栅设备136耦接并且耦接到供电电压。在各种实施方式中，比较器系统用于生成用于检测负电压(或正电压)的输入偏移电压。
参见图7，示出了具有一个或多个开关的具有内部输入偏移电压的比较器系统的实施方式的电路图，示出了电压降低。与图6类似，两个开关152耦接在第一共源共栅设备154和第二共源共栅设备156之间，并且耦接在第二偏移电阻器158的串联的电阻器对和第一共源共栅设备154之间。在各种实施方式中，第一偏移电阻器158的电阻值使用开关152来更改，因为开关的闭合允许将成对电阻器中的一个放置在电路中的电流路径中，从而更改电阻。在各种实施方式中，通过偏移电阻器158的电压可通过以下公式来计算：r＝6.25kΩ,I＝10μA,(r+r)×2I＝4rI,4r×I＝4rI,4rI＝2.5kΩ×10μA＝25mV在这种情况下，使用开关来根据期望的背栅电压(其对应于偏移电阻器158两端的电压)调整在第一共源共栅设备154和第二共源共栅设备156之间经历的偏置电阻值。
参见图8，示出了具有一个或多个开关的具有内部输入偏移电压的比较器系统的实施方式的电路图，示出了打开的替代开关。与图6类似，两个开关160耦接在第一共源共栅设备162和第二共源共栅设备164之间，并且耦接在第二偏移电阻器166的串联的电阻器对和第一共源共栅设备162之间。在各种实施方式中，第一偏移电阻器166的电阻使用开关160来更改，因为开关的闭合允许将成对电阻器中的一个放置在电路中的电流路径中，从而更改第一共源共栅设备162与第二共源共栅设备164之间的电阻值。在各种实施方式中，偏移电阻器160两端的电压可通过以下公式来计算：r×2I＝2rI,3r×I-r×I＝2rI,2rI＝12.5mV在此类实施方式中，当调整偏移电阻器的电阻值时，相应地调整背栅电压。
参见图9，示出了检测到耦接到RC噪声滤波器的电阻器两端的电压为5安培的具有外部输入偏移电压的比较器系统的实施方式的电路图。该实施方式展示了RC噪声滤波器在该系统实施方式中的存在如何因为使用了外部偏移电阻器而产生2mV的不需要的偏移电压。在此类实施方式中，当反向电流值为5安培时，差分对理想地平衡。然而，由于RC滤波器的存在，阈值略有变化。因此，检测到的电流值为5.4安培，这实际上不反映期望的电流。
参见图10，示出了其中检测到的电流为5安培的具有内部输入偏移电压的比较器系统的实施方式的电路图。在此类实施方式中，即使当RC噪声滤波器在适当的位置时，共源共栅结构之间的偏移电阻器也允许差分对在期望的条件下成功地平衡。这是因为，如图所示，RC噪声滤波器的电阻器两端的电压降变为0mV。在这种情况下，通过RC噪声滤波器所耦接到的电阻器的实际电流正确地读出为5A。
本文所公开的系统可由各种材料诸如硅、二氧化硅、钽、钯、半导体材料、金属、塑料、合金、复合材料等制成。
在各种系统实施方式中，没有电流源可直接用于生成输入偏移电压。
在各种系统实施方式中，该系统可包括可操作地耦接在一起的四个附加晶体管。
在各种系统实施方式中，该系统可包括与PMOS差分对耦接的公共接地。
在各种系统实施方式中，该公共接地可与第一共源共栅设备和第二共源共栅设备耦接。
在各种系统实施方式中，第一偏移电阻器可被配置为生成输入偏移电压。
在各种系统实施方式中，可不存在由RC噪声滤波器产生的偏移电压。
在各种系统实施方式中，可存在可操作地耦接在一起的两个附加晶体管。
在各种系统实施方式中，可存在可操作地耦接在一起的六个附加晶体管。
在以上描述提到具有内部输入偏移电压的比较器系统以及实施部件、子部件、方法和子方法的特定实施方式的地方，应当易于显而易见的是，可在不脱离其实质的情况下作出多种修改，并且这些实施方式、实施部件、子部件、方法和子方法可应用于其他具有内部输入偏移电压的比较器系统。

Claims (10)

1.一种比较器系统，所述比较器系统包括：
第一晶体管，所述第一晶体管包括栅极，所述栅极被配置为耦接到电阻器-电容器(RC)噪声滤波器，所述RC噪声滤波器耦接到电阻器，所述第一晶体管包括在PMOS差分对中；
第一偏移电阻器，所述第一偏移电阻器耦接到所述第一晶体管的源极和包括在所述PMOS差分对中的第二晶体管的源极；和
第二偏移电阻器，所述第二偏移电阻器耦接在所述第一晶体管和所述第二晶体管之间；
其中所述第一晶体管的第一背栅偏置电压和所述第二晶体管的第二背栅偏置电压之间的电压差指示通过所述电阻器的电流值。
2.根据权利要求1所述的系统，其中所述第一偏移电阻器被配置为生成输入偏移电压。
3.根据权利要求1所述的系统，其中不存在由所述RC噪声滤波器产生的偏移电压。
4.一种比较器系统，所述比较器系统包括：
晶体管，所述晶体管包括栅极，所述栅极被配置为耦接到电阻器-电容器(RC)噪声滤波器，所述RC噪声滤波器耦接到电阻器，所述晶体管包括在与第二共源共栅设备耦接的第一共源共栅设备中；
第一偏移电阻器，所述第一偏移电阻器耦接到所述第一共源共栅设备的源极和所述第二共源共栅设备的源极；
第二偏移电阻器，所述第二偏移电阻器耦接在所述第一共源共栅设备和所述第二共源共栅设备的共源共栅尾电流源之间；
一个或多个第一开关，所述一个或多个第一开关耦接在所述第一共源共栅设备和所述第二共源共栅设备之间；和
一个或多个第二开关，所述一个或多个第二开关耦接在所述第二偏移电阻器和所述第一共源共栅设备之间。
5.根据权利要求4所述的系统，其中所述第一偏移电阻器的电阻使用所述一个或多个第一开关来更改。
6.根据权利要求5所述的系统，其中所述第二偏移电阻器的电阻使用所述一个或多个第二开关更改为等于所述第一偏移电阻器的所述电阻。
7.一种比较器系统，所述比较器系统包括：
第一晶体管，所述第一晶体管包括栅极，所述栅极被配置为耦接到电阻器-电容器(RC)噪声滤波器，所述RC噪声滤波器耦接到电阻器，所述第一晶体管包括在PMOS差分对中；
NMOS电流镜，所述NMOS电流镜耦接到所述PMOS差分对；
第一偏移电阻器，所述第一偏移电阻器耦接到所述第一晶体管的源极和所述PMOS差分对的第二晶体管的源极；和
第二偏移电阻器，所述第二偏移电阻器耦接在所述第一晶体管和所述第二晶体管之间；
其中所述第一晶体管的第一背栅偏置电压和所述第二晶体管的第二背栅偏置电压之间的电压差指示通过所述电阻器的电流值。
8.根据权利要求7所述的系统，其中所述第一偏移电阻器被配置为生成输入偏移电压。
9.根据权利要求7所述的系统，其中第一背栅和第二背栅耦接到公共接地。
10.根据权利要求7所述的系统，其中所述PMOS差分对包括第一共源共栅设备，所述第一共源共栅设备包括PMOS晶体管。
CN202010395592.7A 2019-05-24 2020-05-12 具有内部输入偏移电压的比较器系统 Active CN111988039B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962852437P 2019-05-24 2019-05-24
US62/852,437 2019-05-24
US16/502,379 US10823767B1 (en) 2019-05-24 2019-07-03 Comparator system having internal input offset voltage
US16/502,379 2019-07-03

Publications (2)

Publication Number Publication Date
CN111988039A true CN111988039A (zh) 2020-11-24
CN111988039B CN111988039B (zh) 2024-04-26

Family

ID=73019580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010395592.7A Active CN111988039B (zh) 2019-05-24 2020-05-12 具有内部输入偏移电压的比较器系统

Country Status (2)

Country Link
US (2) US10823767B1 (zh)
CN (1) CN111988039B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220033850A (ko) * 2020-09-10 2022-03-17 삼성전자주식회사 집적회로 장치
US11569808B2 (en) * 2020-11-02 2023-01-31 Texas Instruments Incorporated Wide high voltage swing input comparator stage with matching overdrive
US11418187B1 (en) * 2021-09-27 2022-08-16 Advanced Micro Devices, Inc. Low voltage power on reset circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140872A (en) * 1999-10-28 2000-10-31 Burr-Brown Corporation Offset-compensated amplifier input stage and method
US20020050861A1 (en) * 2000-02-15 2002-05-02 Nguyen Thinh Cat Variable transconductance variable gain amplifier utilizing a degenerated differential pair
CN102668373A (zh) * 2009-11-30 2012-09-12 意法半导体股份有限公司 用于获得跨导放大器的增益线性变化的驱动方法和相对应的驱动电路
CN103684286A (zh) * 2012-09-18 2014-03-26 美国博通公司 折叠式共源共栅放大器
US20180323748A1 (en) * 2017-05-02 2018-11-08 Microchip Technology Incorporated Methods of adjusting gain error in instrumentation amplifiers
CN208580144U (zh) * 2017-08-17 2019-03-05 半导体元件工业有限责任公司 电压感测系统和电压阈值感测系统
CN109639244A (zh) * 2017-10-09 2019-04-16 英飞凌科技股份有限公司 用于偏置rf电路的系统和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859095B2 (en) 2002-01-31 2005-02-22 Stmicroelectronics Pvt. Ltd. Non-switched capacitor offset voltage compensation in operational amplifiers
FI116669B (fi) 2003-09-05 2006-01-31 Haloila M Oy Ab Käärintäkone

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140872A (en) * 1999-10-28 2000-10-31 Burr-Brown Corporation Offset-compensated amplifier input stage and method
US20020050861A1 (en) * 2000-02-15 2002-05-02 Nguyen Thinh Cat Variable transconductance variable gain amplifier utilizing a degenerated differential pair
CN102668373A (zh) * 2009-11-30 2012-09-12 意法半导体股份有限公司 用于获得跨导放大器的增益线性变化的驱动方法和相对应的驱动电路
CN103684286A (zh) * 2012-09-18 2014-03-26 美国博通公司 折叠式共源共栅放大器
US20180323748A1 (en) * 2017-05-02 2018-11-08 Microchip Technology Incorporated Methods of adjusting gain error in instrumentation amplifiers
CN208580144U (zh) * 2017-08-17 2019-03-05 半导体元件工业有限责任公司 电压感测系统和电压阈值感测系统
CN109639244A (zh) * 2017-10-09 2019-04-16 英飞凌科技股份有限公司 用于偏置rf电路的系统和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.P. TIMKO 等: "Circuit techniques for achieving high speed-high resolutino A/D conversion", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》, vol. 15, no. 6, pages 1040 - 1051 *

Also Published As

Publication number Publication date
US20200371140A1 (en) 2020-11-26
CN111988039B (zh) 2024-04-26
US10823767B1 (en) 2020-11-03
US20210048457A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
CN111988039B (zh) 具有内部输入偏移电压的比较器系统
US8742819B2 (en) Current limiting circuitry and method for pass elements and output stages
EP1908168B1 (en) Temperature-independent amplifier offset trim circuit
US7498849B2 (en) Sense amplifiers with high voltage swing
WO2010132108A1 (en) Operational trans-conductance amplifier with output clamp circuit
US7843230B1 (en) Differential hysteresis comparator circuits and methods
US20050184805A1 (en) Differential amplifier circuit
US10574200B2 (en) Transconductance amplifier
TW201931045A (zh) 電流產生電路
US7057445B2 (en) Bias voltage generating circuit and differential amplifier
JP6912350B2 (ja) ボルテージレギュレータ
EP4167482A1 (en) Amplifier with low component count and accurate gain
TWI477944B (zh) 電流鏡
US20040189356A1 (en) Power-on detector, and power-on reset circuit using the same
US20160239038A1 (en) Supply-side voltage regulator
US6400185B2 (en) Fixed transconductance bias apparatus
JP6969884B2 (ja) 電流検出アンプ
JP7192075B2 (ja) 電流検出アンプ
JP6306413B2 (ja) レギュレータ回路
US11709516B2 (en) Power supply circuit
TWI763688B (zh) 輸入裝置
TWI542968B (zh) 可調式鏡射比率之電流鏡
JPH09153747A (ja) 差動増幅器の同相電圧帰還回路
JP2002314352A (ja) 半導体回路
KR20080075415A (ko) 증폭회로, 및 이를 구비하는 반도체 집적회로의 입력 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant