TWI763688B - 輸入裝置 - Google Patents

輸入裝置

Info

Publication number
TWI763688B
TWI763688B TW106124289A TW106124289A TWI763688B TW I763688 B TWI763688 B TW I763688B TW 106124289 A TW106124289 A TW 106124289A TW 106124289 A TW106124289 A TW 106124289A TW I763688 B TWI763688 B TW I763688B
Authority
TW
Taiwan
Prior art keywords
electrically connected
resistor
terminal
node
input
Prior art date
Application number
TW106124289A
Other languages
English (en)
Other versions
TW201807953A (zh
Inventor
千葉裕
Original Assignee
日商哉英電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商哉英電子股份有限公司 filed Critical 日商哉英電子股份有限公司
Publication of TW201807953A publication Critical patent/TW201807953A/zh
Application granted granted Critical
Publication of TWI763688B publication Critical patent/TWI763688B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors

Abstract

本實施方式有關輸入裝置，能夠精確且容易地判定輸入訊號的電壓值相對於規定閾值的高低狀態。作為一例，該輸入裝置具有第1和第2MOS電晶體、第1～第4電阻器、及比較電路。第1MOS電晶體具有：汲極，其與第1電位的第1端連接；閘極，其與訊號輸入端連接；以及源極，其經由第1和第3電阻器與第2電位的第2端連接。第2MOS電晶體具有：汲極和閘極，它們與第1端連接；以及源極，其經由第2和第4電阻器，與第2端連接。比較電路輸出與被第1和第3電阻器夾著的節點的電位與被第2和第4電阻器夾著的節點的電位的高低狀態對應的位準的訊號。

Description

輸入裝置
[0001] 本發明有關輸出與輸入訊號的電壓值相對於閾值的高低狀態對應的位準的訊號的輸入裝置。
[0002] 輸入訊號的輸入裝置進行輸入訊號的波形整形，並根據需要進行輸入訊號的放大或失真校正。輸入裝置在進行波形整形時，透過輸出與輸入訊號的電壓值相對於閾值的高低狀態對應的位準的訊號，能夠根據該輸入訊號來生成數位訊號。
[0003] 發明人對現有的輸入裝置進行了探討，結果發現了如下這樣的課題。亦即，在現有的輸入裝置中，在閾值比電源電壓高的情況下（例如，電源電壓為2～3.6V、閾值為3.8V），不容易精確地判定輸入訊號的電壓值相對於閾值的高低狀態。 　　[0004] 美國專利第8080983號說明書（專利文獻1）和日本特開2013-90136號公報（專利文獻2）所記載的輸入裝置利用電阻分割電路生成與輸入訊號的電壓值成比例的低電壓值，從比較電路輸出與該生成的電壓值相對於閾值的高低狀態對應的位準的訊號。但是，這樣的輸入裝置無法精確地判定輸入訊號的電壓值相對於閾值的高低狀態。 　　[0005] 本發明是為了解決上述那樣的課題而完成的，其目的在於提供一種即使在閾值比電源電壓高的情況下，也能夠精確且容易地判定輸入訊號的電壓值相對於閾值的高低狀態的輸入裝置。 　　[0006] 本實施方式的輸入裝置具有第1基準端、第2基準端、用於取入輸入訊號的訊號輸入端、及訊號輸出端。該輸入裝置被在第1基準端（第1基準電位輸入端）設定的第1基準電位和在第2基準端（第2基準電位輸入端）設定的第2基準電位驅動，輸出與輸入訊號的電壓值比閾值高的狀態對應的位準或者與輸入訊號的電壓值比閾值低的狀態對應的位準的訊號。具體而言，該輸入裝置具有第1和第2MOS電晶體、第1～第4電阻器、及比較電路（比較器）。第1MOS電晶體具有：汲極，其與第1基準端電性連接；閘極，其與訊號輸入端電性連接；以及源極。第2MOS電晶體具有：汲極和閘極，它們分別與第1基準端電性連接；以及源極。第1電阻器具有與第1MOS電晶體的源極電性連接的一端和與第1節點電性連接的另一端。第2電阻器具有與第2MOS電晶體的源極電性連接的一端和與第2節點電性連接的另一端。第3電阻器具有與第1節點電性連接的一端和與第2基準端電性連接的另一端。第4電阻器具有與第2節點電性連接的一端和與第2基準端電性連接的另一端。比較電路具有第1輸入端、第2輸入端、及相當於該輸入裝置的訊號輸出端的輸出端。第1輸入端與第1節點電性連接，被設定為與該第1節點相同的電位。第2輸入端與第2節點電性連接，被設定為與該第2節點相同的電位。輸出端輸出與第2輸入端的電位比第1輸入端的電位高的狀態對應的位準或者與第2輸入端的電位比第1輸入端的電位低的狀態對應的位準的訊號。
[0012] [本發明的實施方式的說明] 　　首先，分別單獨列舉本發明的實施方式的內容進行說明。 　　[0013] （1）本實施方式的輸入裝置具有第1基準端（第1基準電位輸入端）、第2基準端（第2基準電位輸入端）、用於取入輸入訊號的訊號輸入端、及訊號輸出端。作為其一個方式，該輸入裝置被在第1基準端設定的第1基準電位和在第2基準端設定的第2基準電位驅動，輸出與輸入訊號的電壓值比閾值高的狀態對應的位準或者與輸入訊號的電壓值比閾值低的狀態對應的位準的訊號。具體而言，該輸入裝置具有第1和第2MOS電晶體、第1～第4電阻器、及比較電路（比較器）。第1MOS電晶體具有：汲極，其與第1基準端電性連接；閘極，其與訊號輸入端電性連接；以及源極。第2MOS電晶體具有：汲極和閘極，它們分別與第1基準端電性連接；以及源極。第1電阻器具有與第1MOS電晶體的源極電性連接的一端和與第1節點電性連接的另一端。第2電阻器具有與第2MOS電晶體的源極電性連接的一端和與第2節點電性連接的另一端。第3電阻器具有與第1節點電性連接的一端和與第2基準端電性連接的另一端。第4電阻器具有與第2節點電性連接的一端和與第2基準端電性連接的另一端。比較電路具有第1輸入端、第2輸入端、及相當於該輸入裝置的訊號輸出端的輸出端。第1輸入端與第1節點電性連接，被設定為與該第1節點相同的電位。第2輸入端與第2節點電性連接，被設定為與該第2節點相同的電位。輸出端輸出與第2輸入端的電位比第1輸入端的電位高的狀態對應的位準或者與第2輸入端的電位比第1輸入端的電位低的狀態對應的位準的訊號。 　　[0014] （2）作為本實施方式的一個方式，優選的是，第3電阻器的電阻值與第4電阻器的電阻值相等。 　　[0015] （3）作為本實施方式的一個方式，優選的是，第3電阻器的電阻值大至第1電阻器的電阻值的10倍以上，並且第4電阻器的電阻值也大至第2電阻器的電阻值的10倍以上。在該情況下，第3電阻器和第4電阻器的電阻值可以相互相等。 　　[0016] （4）作為本實施方式的一個方式，也可以是，該輸入裝置具有第1和第2MOS電晶體、第1和第2電阻器、第1和第2電流源、及比較電路。第1MOS電晶體具有：汲極，其與第1基準端電性連接；閘極，其與訊號輸入端電性連接；以及源極。第2MOS電晶體具有：汲極和閘極，它們與第1基準端電性連接；以及源極。第1電阻器具有與第1MOS電晶體的源極電性連接的一端和與第1節點電性連接的另一端。第2電阻器具有與第2MOS電晶體的源極電性連接的一端和與第2節點電性連接的另一端。第1電流源具有與第1節點電性連接的一端和與第2基準端電性連接的另一端。第2電流源具有與第2節點電性連接的一端和與第2基準端電性連接的另一端。比較電路具有第1輸入端、第2輸入端、及相當於該輸入裝置的訊號輸出端的輸出端。第1輸入端與第1節點電性連接，被設定為與該第1節點相同的電位。第2輸入端與第2節點電性連接，被設定為與該第2節點相同的電位。輸出端輸出與第2輸入端的電位比第1輸入端的電位高的狀態對應的位準或者與第2輸入端的電位比第1輸入端的電位低的狀態對應的位準的訊號。 　　[0017] （5）作為本實施方式的一個方式，優選的是，在第1電流源中流過的電流與在第2電流源中流過的電流相等。 　　[0018] （6）作為本實施方式的一個方式，也可以是，該輸入裝置還具有第5電阻器，該第5電阻器具有與第1基準端電性連接的一端和與第2MOS電晶體的汲極電性連接的另一端。此外，作為本實施方式的一個方式，也可以是，第2電阻器的電阻值和第5電阻器的電阻值之和與第1電阻器的電阻值相等。 　　[0019] 以上，該[本發明的實施方式的說明]的欄中所列舉的各方式能夠分別應用於剩餘的全部方式、或這些剩餘方式的全部組合。 　　[0020] [本發明的實施方式的詳細情況] 　　以下，參閱附圖詳細說明本實施方式的輸入裝置的具體的構造。另外，本發明不限定於這些例示，而透過申請專利範圍來表示，是指包含與申請專利範圍同等的意思和範圍內的所有變更。此外，在圖面的說明中，對相同的要件標記相同的元件符號，並省略重複的說明。 　　[0021] 以下，在對比較例的結構進行了說明以後，對本發明的各實施方式的結構進行說明。 　　[0022] （第1比較例） 　　圖1是表示第1比較例的輸入裝置2A的結構的圖。輸入裝置2A具有電阻器21～24和比較電路51。輸入裝置2A被在第1基準端（第1基準電位輸入端）13設定的第1基準電位（例如電源電位VDD）和在第2基準端（第2基準電位輸入端）14設定的第2基準電位（例如接地電位）驅動，從訊號輸出端12輸出與輸入到訊號輸入端11的輸入訊號的電壓值Vin相對於閾值VTH_IN 的高低狀態對應的位準的訊號。 　　[0023] 電阻器21具有與訊號輸入端11連接的一端和與第1節點15連接的另一端。電阻器22具有與第1基準端13連接的一端和與第2節點16連接的另一端。電阻器23具有與第1節點15連接的一端和與第2基準端14連接的另一端。電阻器24具有與第2節點16連接的一端和與第2基準端14連接的另一端。 　　[0024] 比較電路51具有：第1輸入端，其與第1節點15連接；第2輸入端，其與第2節點16連接；以及訊號輸出端12。比較電路51從訊號輸出端12輸出與第1節點15的電位和第2節點16的電位的高低狀態對應的位準的訊號。 　　[0025] 設電阻器21的電阻值為R1 、電阻器22的電阻值為R2 、電阻器23的電阻值為R3 、且電阻器24的電阻值為R4 。這時，第1節點15的電位用Vin・R3 /（R1 +R3 ）表示，第2節點16的電位用VDD・R4 /（R2 +R4 ）表示。因此，閾值VTH_IN 用以下的式（1）表示。
Figure 02_image001
[0026] 第1比較例的輸入裝置2A透過適當地設定電阻值R1 ～R4 ，即使是在閾值VTH_IN 比由第1基準端13與第2基準端14的電位差規定的電源電壓VDD高的情況下，也能夠判定輸入訊號的電壓值Vin相對於閾值VTH_IN 的高低狀態。 　　[0027] 在第1比較例的輸入裝置2A中，電阻比率的偏差小，所以閾值VTH_IN 的偏差也小。但是，輸入裝置2A的輸入阻抗為R1 +R3 ，輸入裝置2A的輸入不是高阻抗。因此，將訊號送出到該輸入裝置2A的裝置的特性受到影響，輸入訊號的電壓值Vin發生變化。因此，第1比較例的輸入裝置2A難以進行輸入訊號的電壓值相對於閾值的高低狀態的精確判定。 　　[0028] （第2比較例） 　　圖2是表示第2比較例的輸入裝置2B的結構的圖。輸入裝置2B具有MOS電晶體31、電流源41、電阻器22、24和比較電路51。與圖1所示的第1比較例的輸入裝置2A的結構相比，圖2所示的第2比較例的輸入裝置2B在替代電阻器21、23而具有MOS電晶體31和電流源41的方面不同。但是，第2比較例的輸入裝置2B中的其他結構與第1比較例相同。 　　[0029] MOS電晶體31具有：汲極，其與第1基準端13連接；源極，其與第1節點15連接；以及閘極，其與訊號輸入端連接。MOS電晶體31是N通道的MOS電晶體，對與第1基準端13連接的汲極施加電源電壓VDD（設定為電源電位VDD）。將輸入訊號Vin輸入到與訊號輸入端11連接的閘極。電流源41具有與第1節點15連接的一端和與第2基準端14連接的另一端，使恒定量的電流從第1節點15流向第2基準端14。 　　[0030] 在設MOS電晶體31的閘極與源極之間的電位差為VGS 時，第1節點15的電位用Vin-VGS 表示。在設電阻器22的電阻值為R2 、電阻器24的電阻值為R4 時，第2節點16的電位用VDD・R4 /（R2 +R4 ）表示。因此，閾值VTH_IN 用以下的式（2）表示。
Figure 02_image003
[0031] 另外，VGS 用以下的式（3）表示。在式（3）中，L是MOS電晶體的通道長度。μn 是MOS電晶體中的電子的移動度。COX 是MOS電晶體的氧化膜的電容值。W是MOS電晶體的通道寬度。ID 是汲極電流。VTH_NMOS 是MOS電晶體的閾值電壓。一般而言，VGS 是0.4～0.6V。
Figure 02_image005
[0032] 第2比較例的輸入裝置2B透過適當地設定MOS電晶體31的閘極與源極之間的電位差VGS 和電阻值R2 ，R4 ，即使在閾值VTH_IN 比電源電壓VDD高的情況下，也能夠判定輸入訊號的電壓值Vin相對於閾值VTH_IN 的高低狀態。 　　[0033] 在第2比較例的輸入裝置2B中，將輸入訊號輸入到MOS電晶體31的閘極，所以輸入阻抗高，該方面是優選的。但是，MOS電晶體的閾值VTH_NMOS 的偏差大，所以閾值VTH_IN 的偏差也大。因此，第2比較例的輸入裝置2B也難以進行輸入訊號的電壓值相對於閾值的高低狀態的精確判定。 　　[0034] （第1實施方式） 　　圖3是表示第1實施方式的輸入裝置1A的結構的圖。輸入裝置1A具有第1MOS電晶體31、第2MOS電晶體32、第1電阻器21、第2電阻器22、第3電阻器23、第4電阻器24和比較電路51。輸入裝置1A被在第1基準端（第1基準電位輸入端）13設定的第1基準電位（例如電源電位VDD）和在第2基準端（第2基準電位輸入端）14設定的第2基準電位（例如接地電位）驅動，從訊號輸出端12輸出與輸入到訊號輸入端11的輸入訊號的電壓值Vin相對於閾值VTH_IN 的高低狀態對應的位準的訊號。 　　[0035] 第1MOS電晶體31和第2MOS電晶體32是N通道的MOS電晶體，是彼此相同的尺寸，且具有彼此相同的特性。第1MOS電晶體31和第2MOS電晶體32優選在相同的半導體基板上通過彼此相同的設計且彼此相同的工藝進行製造。 　　[0036] 第1MOS電晶體31具有：汲極，其與第1基準端13連接，被施加電源電壓VDD；閘極，其與訊號輸入端11連接，被輸入輸入訊號Vin；以及源極。第2MOS電晶體32具有：汲極和閘極，它們與第1基準端13連接，被施加電源電壓VDD；以及源極。 　　[0037] 第1電阻器21具有與第1MOS電晶體31的源極連接的一端和與第1節點15連接的另一端。第2電阻器22具有與第2MOS電晶體32的源極連接的一端和與第2節點16連接的另一端。第3電阻器23具有與第1節點15連接的一端和與第2基準端14連接的另一端。第4電阻器24具有與第2節點16連接的一端和與第2基準端14連接的另一端。 　　[0038] 比較電路51具有：第1輸入端，其與第1節點15連接；第2輸入端，其與第2節點16連接；以及訊號輸出端12。比較電路51從訊號輸出端12輸出與第1節點15的電位和第2節點16的電位的高低狀態對應的位準的訊號。 　　[0039] 設第1MOS電晶體31和第2MOS電晶體32各自的閘極與源極之間的電位差為VGS 。設第1電阻器21的電阻值為R1 、第2電阻器22的電阻值為R2 、第3電阻器23的電阻值為R3 、第4電阻器24的電阻值為R4 。這時，第1節點15的電位用以下的式（4）表示，第2節點16的電位用以下的式（5）表示。因此，閾值VTH_IN 用以下的式（6a）和（6b）表示。
Figure 02_image007
Figure 02_image009
Figure 02_image011
[0040] 上述式（6b）的α用各電阻值之比表示，所以偏差小。透過適當地設定電阻值R1 ～R4 ，能夠使α的值比1大。此外，透過設上述式（6a）的右邊第2項的係數（1-α）的絕對值小於1，能夠減少VGS 的偏差的影響。例如，將α設為1.05～1.1左右即可。此外，在本實施方式中，將輸入訊號輸入到第1MOS電晶體31的閘極，所以輸入阻抗高。因此，本實施方式的輸入裝置1A即使在閾值比電源電壓高的情況下，也能夠精確地判定輸入訊號的電壓值相對於閾值的高低狀態。 　　[0041] 另外，第3電阻器23的電阻值R3 和第4電阻器24的電阻值R4 優選相互相等。此外，第3電阻器23的電阻值R3 優選大至第1電阻器21的電阻值R1 的10倍以上，第4電阻器24的電阻值R4 優選大至第2電阻器22的電阻值R2 的10倍以上。在這些情況下，在第1MOS電晶體31、第1電阻器21和第3電阻器23中流過的電流的大小與在第2MOS電晶體32、第2電阻器22和第4電阻器24中流過的電流的大小之差變小。因此，由於第1MOS電晶體31與第2MOS電晶體32之間的特性差引起的影響變小，能夠更加精確地判定輸入訊號的電壓值與閾值之間的高低關係。 　　[0042] （第2實施方式） 　　圖4是表示第2實施方式的輸入裝置1B的結構的圖。輸入裝置1B具有第1MOS電晶體31、第2MOS電晶體32、第1電阻器21、第2電阻器22、第1電流源41、第2電流源42和比較電路51。輸入裝置1B被在第1基準端13設定的第1基準電位（例如電源電位VDD）和在第2基準端14設定的第2基準電位（例如接地電位）驅動，從訊號輸出端12輸出與輸入到訊號輸入端11的輸入訊號的電壓值Vin相對於閾值VTH_IN 的高低狀態對應的位準的訊號。 　　[0043] 與圖3所示的第1實施方式的輸入裝置1A的結構相比，圖4所示的第2實施方式的輸入裝置1B在替代第3電阻器23和第4電阻器24而具有第1電流源41和第2電流源42的方面不同。另外，第2實施方式的輸入裝置1B中的其他結構與第1實施方式相同。第1電流源41具有與第1節點15連接的一端和與第2基準端14連接的另一端，使恒定量的電流從第1節點15流向第2基準端14。第2電流源42具有與第2節點16連接的一端和與第2基準端14連接的另一端，使恒定量的電流從第2節點16流向第2基準端14。 　　[0044] 設第1MOS電晶體31和第2MOS電晶體32各自的閘極與源極之間的電位差為VGS 。設第1電阻器21的電阻值為R1 、第2電阻器22的電阻值為R2 。設在第1電流源41中流過的電流為I1 、在第2電流源42中流過的電流為I2 。這時，第1節點15的電位用Vin-VGS -I1 R1 表示，第2節點16的電位用VDD-VGS -I2 R2 表示。因此，閾值VTH_IN 用以下的式（7）表示。
Figure 02_image013
[0045] 在本實施方式中，也將輸入訊號輸入到第1MOS電晶體31的閘極，所以輸入阻抗高。在本實施方式中，透過適當地設定電阻值R1 、R2 和電流I1 、I2 ，即使在閾值比電源電壓高的情況下，也能夠精確地判定輸入訊號的電壓值相對於閾值的高低狀態。另外，優選為電流I1 、I2 相互相等。在電阻值的偏差小的情況下，本實施方式的結構是有效的。 　　[0046] （第3實施方式） 　　圖5是表示第3實施方式的輸入裝置1C的結構的圖。輸入裝置1C具有第1MOS電晶體31、第2MOS電晶體32、第1電阻器21、第2電阻器22、第3電阻器23、第4電阻器24、第5電阻器25和比較電路51。輸入裝置1C被在第1基準端13設定的第1基準電位（例如電源電位VDD）和在第2基準端14設定的第2基準電位（例如接地電位）驅動，從訊號輸出端12輸出與輸入到訊號輸入端11的輸入訊號的電壓值Vin相對於閾值VTH_IN 的高低狀態對應的位準的訊號。 　　[0047] 與圖3所示的第1實施方式的輸入裝置1A的結構相比，圖5所示的第3實施方式的輸入裝置1C在還具有第5電阻器25的方面不同。另外，第3實施方式的輸入裝置1C中的其他結構與第1實施方式相同。第5電阻器25具有與第1基準端連接的一端和與第2MOS電晶體32的汲極連接的另一端。在本實施方式中，優選為第2電阻器22和第5電阻器25各自的電阻值之和與第1電阻器21的電阻值相等。 　　[0048] 本實施方式中的閾值VTH_IN 用上述式（6a）和（6b）表示。在本實施方式的情況下，也具有與第1實施方式的情況相同的效果。除此以外，在本實施方式的情況下，由於設置有第5電阻器25，能夠減少MOS電晶體的通道長度調變效應。亦即，本實施方式的輸入裝置1C能夠得到比第1實施方式的情況更良好的特性。 　　[0049] 另外，在圖4所示的第2實施方式的結構中，透過在第2MOS電晶體32的汲極與第1基準端13之間設置第5電阻器25，也能夠得到與第3實施方式相同的效果。亦即，在該情況下（第5實施方式），追加到圖4所示的結構中的第5電阻器25具有與第1基準端連接的一端和與第2MOS電晶體32的汲極連接的另一端。 　　[0050] 如以上般，根據本實施方式，即使在閾值比電源電壓高的情況下，也能夠精確且容易地判定輸入訊號的電壓值相對於閾值的高低狀態。
[0051]1A～1C‧‧‧輸入裝置11‧‧‧訊號輸入端12‧‧‧訊號輸出端13‧‧‧第1基準端14‧‧‧第2基準端15‧‧‧第1節點16‧‧‧第2節點21‧‧‧第1電阻器22‧‧‧第2電阻器23‧‧‧第3電阻器24‧‧‧第4電阻器25‧‧‧第5電阻器31‧‧‧第1MOS電晶體32‧‧‧第2MOS電晶體41‧‧‧第1電流源42‧‧‧第2電流源51‧‧‧比較電路
[0007] 圖1是表示第1比較例的輸入裝置2A的結構的圖。 　　[0008] 圖2是表示第2比較例的輸入裝置2B的結構的圖。 　　[0009] 圖3是表示第1實施方式的輸入裝置1A的結構的圖。 　　[0010] 圖4是表示第2實施方式的輸入裝置1B的結構的圖。 　　[0011] 圖5是表示第3實施方式的輸入裝置1C的結構的圖。
1A‧‧‧輸入裝置
11‧‧‧訊號輸入端
12‧‧‧訊號輸出端
13‧‧‧第1基準端
14‧‧‧第2基準端
15‧‧‧第1節點
16‧‧‧第2節點
21‧‧‧第1電阻器
22‧‧‧第2電阻器
23‧‧‧第3電阻器
24‧‧‧第4電阻器
31‧‧‧第1MOS電晶體
32‧‧‧第2MOS電晶體
51‧‧‧比較電路

Claims (6)

  1. 一種輸入裝置，具有：第1基準端，其被設定為第1基準電位；第2基準端，其被設定為第2基準電位；訊號輸入端，其用於取入輸入訊號；以及訊號輸出端，其輸出與前述輸入訊號的電壓值相對於規定的閾值的高低狀態對應的位準的訊號；其特徵為具備：第1MOS電晶體，其具有：與前述第1基準端電性連接的汲極、與前述訊號輸入端電性連接的閘極、以及源極；第2MOS電晶體，其具有：分別與前述第1基準端電性連接的汲極和閘極、以及源極；第1電阻器，其具有：與前述第1MOS電晶體的前述源極電性連接的一端、和與第1節點電性連接的另一端；第2電阻器，其具有：與前述第2MOS電晶體的前述源極電性連接的一端、和與第2節點電性連接的另一端；第3電阻器，其具有：與前述第1節點電性連接的一端、和與前述第2基準端電性連接的另一端；第4電阻器，其具有：與前述第2節點電性連接的一端、和與前述第2基準端電性連接的另一端；比較電路，其具有：第1輸入端，其與前述第1節點電性連接，被設定為與前述第1節點相同的電位；第2輸入端，其與前述第2節點電性連接，被設定為與前述第2節點相同的電位；以及輸出端，其相當於前述訊號輸出端，輸出與前述第1輸入端和第2輸入端各自的電位之間的高低狀 態對應的位準的訊號；以及第5電阻器，其具有：與前述第1基準端電性連接的一端、和與前述第2MOS電晶體的前述汲極電性連接的另一端。
  2. 如請求項第1項的輸入裝置，其中，前述第3電阻器的電阻值與前述第4電阻器的電阻值相等。
  3. 如請求項第1或2項的輸入裝置，其中，前述第3電阻器的電阻值大至前述第1電阻器的電阻值的10倍以上，前述第4電阻器的電阻值大至前述第2電阻器的電阻值的10倍以上。
  4. 一種輸入裝置，具有：第1基準端，其被設定為第1基準電位；第2基準端，其被設定為第2基準電位；訊號輸入端，其用於取入輸入訊號；以及訊號輸出端，其輸出與前述輸入訊號的電壓值相對於規定的閾值的高低狀態對應的位準的訊號；其特徵為具備：第1MOS電晶體，其具有：與前述第1基準端電性連接的汲極、與前述訊號輸入端電性連接的閘極、以及源極；第2MOS電晶體，其具有：與前述第1基準端電性連接的汲極和閘極、以及源極； 第1電阻器，其具有：與前述第1MOS電晶體的前述源極電性連接的一端、和與第1節點電性連接的另一端；第2電阻器，其具有：與前述第2MOS電晶體的前述源極電性連接的一端、和與第2節點電性連接的另一端；第1電流源，其具有：與前述第1節點電性連接的一端、和與前述第2基準端電性連接的另一端；第2電流源，其具有：與前述第2節點電性連接的一端、和與前述第2基準端電性連接的另一端；比較電路，其具有：第1輸入端，其與前述第1節點電性連接，被設定為與前述第1節點相同的電位；第2輸入端，其與前述第2節點電性連接，被設定為與前述第2節點相同的電位；以及輸出端，其相當於前述訊號輸出端，輸出與前述第1輸入端和第2輸入端各自的電位之間的高低狀態對應的位準的訊號；第5電阻器，其具有：與前述第1基準端電性連接的一端、和與前述第2MOS電晶體的前述汲極電性連接的另一端。
  5. 如請求項第4項的輸入裝置，其中，在前述第1電流源中流過的電流與在前述第2電流源中流過的電流相等。
  6. 如請求項第1、2、4、5項中任一項的輸入裝置，其中， 前述第2電阻器的電阻值和前述第5電阻器的電阻值之和，與前述第1電阻器的電阻值相等。
TW106124289A 2016-07-22 2017-07-20 輸入裝置 TWI763688B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016144445A JP6744604B2 (ja) 2016-07-22 2016-07-22 入力装置
JP2016-144445 2016-07-22

Publications (2)

Publication Number Publication Date
TW201807953A TW201807953A (zh) 2018-03-01
TWI763688B true TWI763688B (zh) 2022-05-11

Family

ID=60989591

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106124289A TWI763688B (zh) 2016-07-22 2017-07-20 輸入裝置

Country Status (4)

Country Link
US (1) US10250245B2 (zh)
JP (1) JP6744604B2 (zh)
CN (1) CN107643785B (zh)
TW (1) TWI763688B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586986B2 (en) * 2000-12-27 2003-07-01 Hynix Semiconductor Inc. Circuit for generating internal power voltage in a semiconductor device
US7233174B2 (en) * 2004-07-19 2007-06-19 Texas Instruments Incorporated Dual polarity, high input voltage swing comparator using MOS input transistors
US8013639B2 (en) * 2008-03-26 2011-09-06 Panasonic Corporation MOS integrated circuit and electronic equipment including the same
US9350337B2 (en) * 2012-03-15 2016-05-24 Fairchild Semiconductor Corporation Clamp circuit and method for clamping voltage

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4524351A (en) * 1981-08-20 1985-06-18 Nittan Company, Limited Smoke detector
JPH0690655B2 (ja) * 1987-12-18 1994-11-14 株式会社東芝 中間電位発生回路
CN1154605A (zh) * 1995-12-26 1997-07-16 三菱电机株式会社 输入电路
JP3159247B2 (ja) * 1997-09-29 2001-04-23 日本電気株式会社 入力回路
US5942921A (en) * 1997-12-19 1999-08-24 Advanced Micro Devices, Inc. Differential comparator with an extended input range
JP2001094368A (ja) * 1999-09-27 2001-04-06 Matsushita Electric Works Ltd 演算増幅回路
JP3593486B2 (ja) * 2000-01-28 2004-11-24 株式会社東芝 電圧比較回路およびこれを用いた基板バイアス調整回路
JP3966016B2 (ja) * 2002-02-26 2007-08-29 株式会社デンソー クランプ回路
US6586984B1 (en) * 2002-07-12 2003-07-01 Lsi Logic Corporation Method for preventing damage to IO devices due to over voltage at pin
JP4344698B2 (ja) * 2002-12-25 2009-10-14 株式会社半導体エネルギー研究所 補正回路を備えたデジタル回路及びそれを有する電子機器
JP4075823B2 (ja) * 2004-02-25 2008-04-16 株式会社デンソー コンパレータ回路装置
TWI266166B (en) * 2004-12-16 2006-11-11 Realtek Semiconductor Corp Source follower and stabilizing current feedback circuit thereof
JP4650011B2 (ja) * 2005-02-09 2011-03-16 株式会社デンソー コンパレータ回路
JP4475309B2 (ja) * 2007-09-19 2010-06-09 ヤマハ株式会社 コンパレータ
CN101540603A (zh) * 2008-03-21 2009-09-23 意法半导体研发（上海）有限公司 用于高频信号的功效推挽式缓冲电路、系统和方法
US8080983B2 (en) 2008-11-03 2011-12-20 Microchip Technology Incorporated Low drop out (LDO) bypass voltage regulator
CN101408564A (zh) * 2008-11-18 2009-04-15 上海贝岭矽创微电子有限公司 电压检测电路
JP2013090136A (ja) 2011-10-18 2013-05-13 Asahi Kasei Electronics Co Ltd ソースフォロア回路
JP5900149B2 (ja) * 2012-05-18 2016-04-06 富士電機株式会社 入力判定回路
CN104407661A (zh) * 2014-11-18 2015-03-11 重庆市金泽鑫科技有限公司 具有电压调节及延时功能的稳压器电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586986B2 (en) * 2000-12-27 2003-07-01 Hynix Semiconductor Inc. Circuit for generating internal power voltage in a semiconductor device
US7233174B2 (en) * 2004-07-19 2007-06-19 Texas Instruments Incorporated Dual polarity, high input voltage swing comparator using MOS input transistors
US8013639B2 (en) * 2008-03-26 2011-09-06 Panasonic Corporation MOS integrated circuit and electronic equipment including the same
US9350337B2 (en) * 2012-03-15 2016-05-24 Fairchild Semiconductor Corporation Clamp circuit and method for clamping voltage

Also Published As

Publication number Publication date
CN107643785B (zh) 2020-08-21
JP2018014677A (ja) 2018-01-25
CN107643785A (zh) 2018-01-30
TW201807953A (zh) 2018-03-01
US10250245B2 (en) 2019-04-02
US20180026616A1 (en) 2018-01-25
JP6744604B2 (ja) 2020-08-19

Similar Documents

Publication Publication Date Title
TW201106126A (en) Reference voltage circuit and electronic device
JP2010268350A (ja) 終端抵抗調整回路
JP2008067143A (ja) 差動増幅回路、サンプルホールド回路
JP2017228751A5 (zh)
JP2007102563A (ja) 電流発生回路
JP4829650B2 (ja) 差動増幅回路
JP2009105811A (ja) 増幅装置及びＧｍ補償バイアス回路
US9369098B2 (en) Inverting amplifier
US9246459B2 (en) Variable gain amplifier
TW201838327A (zh) 跨導放大器
TWI763688B (zh) 輸入裝置
TWI698731B (zh) 電壓調節器
TWI644195B (zh) 緩衝級和控制電路
JPWO2019229593A5 (zh)
US9705485B1 (en) High-resolution current and method for generating a current
US9455676B2 (en) Semiconductor circuit and amplifier circuit
JP2007257104A (ja) シリーズレギュレータ
US20150015326A1 (en) Bulk-modulated current source
US9729113B2 (en) Constant transconductance bias circuit
JP2010130555A (ja) ボルテージフォロワ回路
JP3945412B2 (ja) レベルシフト回路
TWI739215B (zh) 放大裝置以及電壓電流轉換裝置
JP2005354558A (ja) 差動増幅回路
JPH1115545A (ja) 半導体装置
JP2711030B2 (ja) 基準電圧発生回路