JP2018014677A - 入力装置 - Google Patents
入力装置 Download PDFInfo
- Publication number
- JP2018014677A JP2018014677A JP2016144445A JP2016144445A JP2018014677A JP 2018014677 A JP2018014677 A JP 2018014677A JP 2016144445 A JP2016144445 A JP 2016144445A JP 2016144445 A JP2016144445 A JP 2016144445A JP 2018014677 A JP2018014677 A JP 2018014677A
- Authority
- JP
- Japan
- Prior art keywords
- input
- resistor
- node
- reference potential
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】入力装置1Aは、MOSトランジスタ31,32、抵抗器21〜24および比較回路51を備える。MOSトランジスタ31は、第1基準電位入力端13に接続されるドレインと、入力端11に接続されて入力信号Vinが入力されるゲートと、ソースとを有する。MOSトランジスタ32は、第1基準電位入力端13に接続されるドレインおよびゲートと、ソースとを有する。比較回路51は、第1ノード15に接続される第1入力端、第2ノード16に接続される第2入力端、および、出力端12を有し、第1ノード15および第2ノード16それぞれの電位の高低関係に応じたレベルの信号を出力端12から出力する。
【選択図】図3
Description
以下では、比較例の構成について説明した後に、本発明の実施形態の構成について説明する。
図1は、第1比較例の入力装置2Aの構成を示す図である。入力装置2Aは、抵抗器21〜24および比較回路51を備える。入力装置2Aは、第1基準電位入力端13に入力される第1基準電位(例えば電源電位VDD)と第2基準電位入力端14に入力される第2基準電位(例えば接地電位)とにより駆動され、入力端11に入力される入力信号の電圧値Vinと閾値VTH_INとの間の高低関係に応じたレベルの信号を出力端12から出力する。
図2は、第2比較例の入力装置2Bの構成を示す図である。入力装置2Bは、MOSトランジスタ31、電流源41、抵抗器22,24および比較回路51を備える。図1に示された第1比較例の入力装置2Aの構成と比べると、図2に示される第2比較例の入力装置2Bは、抵抗器21,23に替えてMOSトランジスタ31および電流源41を備える点で相違する。
図3は、第1実施形態の入力装置1Aの構成を示す図である。入力装置1Aは、第1MOSトランジスタ31、第2MOSトランジスタ32、第1抵抗器21、第2抵抗器22、第3抵抗器23、第4抵抗器24および比較回路51を備える。入力装置1Aは、第1基準電位入力端13に入力される第1基準電位(例えば電源電位VDD)と第2基準電位入力端14に入力される第2基準電位(例えば接地電位)とにより駆動され、入力端11に入力される入力信号の電圧値Vinと閾値VTH_INとの間の高低関係に応じたレベルの信号を出力端12から出力する。
図4は、第2実施形態の入力装置1Bの構成を示す図である。入力装置1Bは、第1MOSトランジスタ31、第2MOSトランジスタ32、第1抵抗器21、第2抵抗器22、第1電流源41、第2電流源42および比較回路51を備える。入力装置1Bは、第1基準電位入力端13に入力される第1基準電位(例えば電源電位VDD)と第2基準電位入力端14に入力される第2基準電位(例えば接地電位)とにより駆動され、入力端11に入力される入力信号の電圧値Vinと閾値VTH_INとの間の高低関係に応じたレベルの信号を出力端12から出力する。
図5は、第3実施形態の入力装置1Cの構成を示す図である。入力装置1Cは、第1MOSトランジスタ31、第2MOSトランジスタ32、第1抵抗器21、第2抵抗器22、第3抵抗器23、第4抵抗器24、第5抵抗器25および比較回路51を備える。入力装置1Cは、第1基準電位入力端13に入力される第1基準電位(例えば電源電位VDD)と第2基準電位入力端14に入力される第2基準電位(例えば接地電位)とにより駆動され、入力端11に入力される入力信号の電圧値Vinと閾値VTH_INとの間の高低関係に応じたレベルの信号を出力端12から出力する。
Claims (7)
- 第1基準電位入力端に入力される第1基準電位と第2基準電位入力端に入力される第2基準電位とにより駆動され、入力信号の電圧値と閾値との間の高低関係に応じたレベルの信号を出力する入力装置であって、
ドレイン、ゲートおよびソースを有し、前記第1基準電位入力端が前記ドレインに接続され、前記入力信号が前記ゲートに入力される第1MOSトランジスタと、
ドレイン、ゲートおよびソースを有し、前記第1基準電位入力端が前記ドレインおよび前記ゲートに接続された第2MOSトランジスタと、
前記第1MOSトランジスタの前記ソースと第1ノードとの間に設けられた第1抵抗器と、
前記第2MOSトランジスタの前記ソースと第2ノードとの間に設けられた第2抵抗器と、
前記第1ノードと前記第2基準電位入力端との間に設けられた第3抵抗器と、
前記第2ノードと前記第2基準電位入力端との間に設けられた第4抵抗器と、
第1入力端、第2入力端および出力端を有し、前記第1ノードの電位が前記第1入力端に入力され、前記第2ノードの電位が前記第2入力端に入力され、これら入力された2つの電位の高低関係に応じたレベルの信号を前記出力端から出力する比較回路と、
を備える入力装置。 - 前記第3抵抗器の抵抗値と前記第4抵抗器の抵抗値とが互いに等しい、
請求項1に記載の入力装置。 - 前記第3抵抗器の抵抗値が前記第1抵抗器の抵抗値の10倍以上大きく、
前記第4抵抗器の抵抗値が前記第2抵抗器の抵抗値の10倍以上大きい、
請求項1または2に記載の入力装置。 - 第1基準電位入力端に入力される第1基準電位と第2基準電位入力端に入力される第2基準電位とにより駆動され、入力信号の電圧値と閾値との間の高低関係に応じたレベルの信号を出力する入力装置であって、
ドレイン、ゲートおよびソースを有し、前記第1基準電位入力端が前記ドレインに接続され、前記入力信号が前記ゲートに入力される第1MOSトランジスタと、
ドレイン、ゲートおよびソースを有し、前記第1基準電位入力端が前記ドレインおよび前記ゲートに接続された第2MOSトランジスタと、
前記第1MOSトランジスタの前記ソースと第1ノードとの間に設けられた第1抵抗器と、
前記第2MOSトランジスタの前記ソースと第2ノードとの間に設けられた第2抵抗器と、
前記第1ノードと前記第2基準電位入力端との間に設けられた第1電流源と、
前記第2ノードと前記第2基準電位入力端との間に設けられた第2電流源と、
第1入力端、第2入力端および出力端を有し、前記第1ノードの電位が前記第1入力端に入力され、前記第2ノードの電位が前記第2入力端に入力され、これら入力された2つの電位の高低関係に応じたレベルの信号を前記出力端から出力する比較回路と、
を備える入力装置。 - 前記第1電流源に流れる電流と前記第2電流源に流れる電流とが互いに等しい、
請求項4に記載の入力装置。 - 前記第2MOSトランジスタの前記ドレインと前記第1基準電位入力端との間に設けられた第5抵抗器を更に備える、
請求項1〜5の何れか1項に記載の入力装置。 - 前記第2抵抗器および前記第5抵抗器それぞれの抵抗値の和が前記第1抵抗器の抵抗値と等しい、
請求項6に記載の入力装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016144445A JP6744604B2 (ja) | 2016-07-22 | 2016-07-22 | 入力装置 |
CN201710585528.3A CN107643785B (zh) | 2016-07-22 | 2017-07-18 | 输入装置 |
TW106124289A TWI763688B (zh) | 2016-07-22 | 2017-07-20 | 輸入裝置 |
US15/656,107 US10250245B2 (en) | 2016-07-22 | 2017-07-21 | Input device which outputs a signal having a level corresponding to a state in which a voltage value of an input signal is higher or lower than a threshold value |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016144445A JP6744604B2 (ja) | 2016-07-22 | 2016-07-22 | 入力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018014677A true JP2018014677A (ja) | 2018-01-25 |
JP6744604B2 JP6744604B2 (ja) | 2020-08-19 |
Family
ID=60989591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016144445A Active JP6744604B2 (ja) | 2016-07-22 | 2016-07-22 | 入力装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10250245B2 (ja) |
JP (1) | JP6744604B2 (ja) |
CN (1) | CN107643785B (ja) |
TW (1) | TWI763688B (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217692A (ja) * | 2000-01-28 | 2001-08-10 | Toshiba Corp | 電圧比較回路およびこれを用いた基板バイアス調整回路 |
US6586984B1 (en) * | 2002-07-12 | 2003-07-01 | Lsi Logic Corporation | Method for preventing damage to IO devices due to over voltage at pin |
JP2003258581A (ja) * | 2002-02-26 | 2003-09-12 | Denso Corp | クランプ回路 |
JP2005244439A (ja) * | 2004-02-25 | 2005-09-08 | Denso Corp | コンパレータ回路装置 |
US20060012405A1 (en) * | 2004-07-19 | 2006-01-19 | Martins Marcus M | Dual polarity, high input voltage swing comparator using MOS input transistors |
US20060132240A1 (en) * | 2004-12-16 | 2006-06-22 | Realtek Semiconductor Corp. | Source follower and current feedback circuit thereof |
JP2006222654A (ja) * | 2005-02-09 | 2006-08-24 | Denso Corp | コンパレータ回路 |
JP2009077003A (ja) * | 2007-09-19 | 2009-04-09 | Yamaha Corp | コンパレータ |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4524351A (en) * | 1981-08-20 | 1985-06-18 | Nittan Company, Limited | Smoke detector |
JPH0690655B2 (ja) * | 1987-12-18 | 1994-11-14 | 株式会社東芝 | 中間電位発生回路 |
CN1154605A (zh) * | 1995-12-26 | 1997-07-16 | 三菱电机株式会社 | 输入电路 |
JP3159247B2 (ja) * | 1997-09-29 | 2001-04-23 | 日本電気株式会社 | 入力回路 |
US5942921A (en) * | 1997-12-19 | 1999-08-24 | Advanced Micro Devices, Inc. | Differential comparator with an extended input range |
JP2001094368A (ja) * | 1999-09-27 | 2001-04-06 | Matsushita Electric Works Ltd | 演算増幅回路 |
KR100353544B1 (en) * | 2000-12-27 | 2002-09-27 | Hynix Semiconductor Inc | Circuit for generating internal supply voltage of semiconductor memory device |
AU2003292565A1 (en) * | 2002-12-25 | 2004-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Digital circuit having correction circuit and electronic instrument having same |
CN101540603A (zh) * | 2008-03-21 | 2009-09-23 | 意法半导体研发(上海)有限公司 | 用于高频信号的功效推挽式缓冲电路、系统和方法 |
JP2009239471A (ja) * | 2008-03-26 | 2009-10-15 | Panasonic Corp | Mos集積回路、及びそれを備えた電子機器 |
US8080983B2 (en) | 2008-11-03 | 2011-12-20 | Microchip Technology Incorporated | Low drop out (LDO) bypass voltage regulator |
CN101408564A (zh) * | 2008-11-18 | 2009-04-15 | 上海贝岭矽创微电子有限公司 | 电压检测电路 |
JP2013090136A (ja) | 2011-10-18 | 2013-05-13 | Asahi Kasei Electronics Co Ltd | ソースフォロア回路 |
CN103312330B (zh) * | 2012-03-15 | 2017-07-28 | 飞兆半导体公司 | 箝位电路及箝位电压的方法 |
JP5900149B2 (ja) * | 2012-05-18 | 2016-04-06 | 富士電機株式会社 | 入力判定回路 |
CN104407661A (zh) * | 2014-11-18 | 2015-03-11 | 重庆市金泽鑫科技有限公司 | 具有电压调节及延时功能的稳压器电路 |
-
2016
- 2016-07-22 JP JP2016144445A patent/JP6744604B2/ja active Active
-
2017
- 2017-07-18 CN CN201710585528.3A patent/CN107643785B/zh active Active
- 2017-07-20 TW TW106124289A patent/TWI763688B/zh active
- 2017-07-21 US US15/656,107 patent/US10250245B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217692A (ja) * | 2000-01-28 | 2001-08-10 | Toshiba Corp | 電圧比較回路およびこれを用いた基板バイアス調整回路 |
JP2003258581A (ja) * | 2002-02-26 | 2003-09-12 | Denso Corp | クランプ回路 |
US6586984B1 (en) * | 2002-07-12 | 2003-07-01 | Lsi Logic Corporation | Method for preventing damage to IO devices due to over voltage at pin |
JP2005244439A (ja) * | 2004-02-25 | 2005-09-08 | Denso Corp | コンパレータ回路装置 |
US20060012405A1 (en) * | 2004-07-19 | 2006-01-19 | Martins Marcus M | Dual polarity, high input voltage swing comparator using MOS input transistors |
US20060132240A1 (en) * | 2004-12-16 | 2006-06-22 | Realtek Semiconductor Corp. | Source follower and current feedback circuit thereof |
JP2006222654A (ja) * | 2005-02-09 | 2006-08-24 | Denso Corp | コンパレータ回路 |
JP2009077003A (ja) * | 2007-09-19 | 2009-04-09 | Yamaha Corp | コンパレータ |
Also Published As
Publication number | Publication date |
---|---|
TW201807953A (zh) | 2018-03-01 |
US10250245B2 (en) | 2019-04-02 |
TWI763688B (zh) | 2022-05-11 |
CN107643785B (zh) | 2020-08-21 |
CN107643785A (zh) | 2018-01-30 |
US20180026616A1 (en) | 2018-01-25 |
JP6744604B2 (ja) | 2020-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9213350B2 (en) | Impedance transformation with transistor circuits | |
JP4192191B2 (ja) | 差動増幅回路、サンプルホールド回路 | |
JP2010268350A (ja) | 終端抵抗調整回路 | |
US20160276991A1 (en) | Summing amplifier and method thereof | |
JP2007102563A (ja) | 電流発生回路 | |
JP2007251507A (ja) | 差動増幅回路 | |
US9369098B2 (en) | Inverting amplifier | |
TW201838327A (zh) | 跨導放大器 | |
JP6744604B2 (ja) | 入力装置 | |
JPWO2019229593A5 (ja) | ||
JP2015159530A (ja) | 増幅回路 | |
JP6971048B2 (ja) | 電流センス回路 | |
US20150280663A1 (en) | Semiconductor circuit and amplifier circuit | |
CN109412541B (zh) | 运算放大器的输出级和运算放大器中的方法 | |
JP5482126B2 (ja) | 参照電圧発生回路および受信回路 | |
EP2824534A2 (en) | Bulk-modulated current source | |
JP2018157238A (ja) | 半導体装置、オペアンプ及び電子機器 | |
JP2010233102A (ja) | バイアス回路、マイク回路 | |
WO2018186390A1 (ja) | 半導体装置 | |
JP2010130555A (ja) | ボルテージフォロワ回路 | |
US20060001471A1 (en) | Linear multiplier circuit | |
CN105375893B (zh) | 一种ab类推挽放大器 | |
TWI739215B (zh) | 放大裝置以及電壓電流轉換裝置 | |
US20160315593A1 (en) | Constant transconductance bias circuit | |
JP2011130067A (ja) | 電圧加算回路およびd/a変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200310 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6744604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |