JP6971048B2 - 電流センス回路 - Google Patents
電流センス回路 Download PDFInfo
- Publication number
- JP6971048B2 JP6971048B2 JP2017074967A JP2017074967A JP6971048B2 JP 6971048 B2 JP6971048 B2 JP 6971048B2 JP 2017074967 A JP2017074967 A JP 2017074967A JP 2017074967 A JP2017074967 A JP 2017074967A JP 6971048 B2 JP6971048 B2 JP 6971048B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- transistor
- operational amplifier
- backflow prevention
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
のようになり、同相入力電圧Voffb は電源電圧に対して最低でも0.9Vだけ低いことが必要である。
図1に本発明の第1実施例の電流センス回路10Aを示す。図4、図5の電流センス回路10Dにおいて説明したものと同じものには、同じ符号をつけて重複説明は省略する。本実施例の電流センス回路10Aでは、逆流防止ダイオードD2と抵抗R2の間に、正電圧クランプ用のPMOSトランジスタM4を挿入接続している。このトランジスタM4は、ゲートがGNDに接地され、ソースが逆流防止ダイオードD2のカソードに接続され、ドレインが抵抗R2の片端に接続されている。
図2に本発明の第2実施例の電流センス回路10Bを示す。実施例1の電流センス回路10Aと共通する回路については説明を省略する。トランジスタM4を接続したときは、同相入力電圧の最大値はそのトランジスタM4のゲート・ソース間の耐圧によって制限されてしまう。
図3に本発明の第3実施例の電流センス回路10Cを示す。第2実施例の電流センス回路10Bと共通する回路については説明を省略する。第3実施例の電流センス回路19Cは、第2実施例の電流センス回路10Bの逆流防止ダイオードD2をPMOSの逆流防止トランジスタM5に置き換え、逆流防止ダイオードD1をNMOSの逆流防止トランジスタM6に置き換えた回路である。
10A〜10D:電流センス回路、11:第1入力端子、12:第2入力端子、13:電源端子、14:検出出力端子、15A:第1演算増幅器、15B:第2演算増幅器、16:第3演算増幅器、17:電流源
21:P型基板、22:N型埋込層、23:N型エピタキシャル層、24:P型素子分離層、25:P型ウエル、26:P型拡散層、27:N型拡散層、28:ゲート電極、29:ゲート端子、30:ドレイン端子、31:ソース/バックゲート端子、32:アノード端子、33:カソード端子
Claims (5)
- 信号入力端子と負荷との間に接続されるセンス抵抗の前記信号入力端子の側に接続された第1入力端子と、前記センス抵抗の前記負荷の側に接続された第2入力端子と、電源端子と、検出出力端子とを備え、前記センス抵抗に流れる電流に応じた電圧を前記検出出力端子に出力する電流センス回路において、
非反転入力端子が第1抵抗を介して前記第1入力端子に接続され、反転入力端子が第2抵抗を介して前記第2入力端子に接続された第1演算増幅器と、
反転入力端子が前記第1抵抗を介して前記第1入力端子に接続され、非反転入力端子が前記第2抵抗を介して前記第2入力端子に接続された第2演算増幅器と、
ゲートが前記第1演算増幅器の出力端子に接続されソースが前記検出出力端子に接続された第1導電型の第1トランジスタと、
アノードが前記第1演算増幅器の非反転入力端子に接続されカソードが前記第1トランジスタのドレインに接続された第1逆流防止ダイオードと、
ゲートが前記第2演算増幅器の出力端子に接続されソースが第3抵抗を介して前記電源端子に接続された第2導電型の第2トランジスタと、
アノードが前記第2トランジスタのドレインに接続されカソードが前記第2演算増幅器の非反転入力端子に接続された第2逆流防止ダイオードと、
反転入力端子が前記第2トランジスタのソースに接続され非反転入力端子が第4抵抗を介して前記電源端子に接続された第3演算増幅器と、
ゲートが前記第3演算増幅器の出力端子に接続されソースが前記第3演算増幅器の非反転入力端子に接続されドレインが前記検出出力端子に接続された第2導電型の第3トランジスタと、
前記検出出力端子と接地間に接続された第5抵抗とを備え、
前記第2逆流防止ダイオードのカソードと前記第2演算増幅器の非反転入力端子との間に、ゲートが接地されソースが前記第2逆流防止ダイオードのカソードに接続されドレインが前記第2演算増幅器の非反転入力端子に接続された第2導電型の第4トランジスタが挿入接続され、
P型半導体基板上に形成されていることを特徴とする電流センス回路。 - 請求項1に記載の電流センス回路において、
アノードが前記第2入力端子に接続されカソードが前記第4トランジスタのゲートに接続された第3逆流防止ダイオードと、前記第3逆流防止ダイオードのカソードと接地との間に接続された電流源を備え、前記第4トランジスタのゲートは接地との直接接続が解除されていることを特徴とする電流センス回路。 - 請求項2に記載の電流センス回路において、
前記第2逆流防止ダイオードを、ドレインが前記第2トランジスタのドレインに接続されソースが前記第4トランジスタのソースに接続されゲートが前記第4トランジスタのゲートに接続された第2導電型の第5トランジスタに置き換えたことを特徴とする電流センス回路。 - 請求項1、2又は3に記載の電流センス回路において、
前記第1逆流防止ダイオードを、ゲートが前記第1入力端子に接続されソースが前記第1演算増幅器の非反転入力端子に接続されドレインが前記第1トランジスタのドレインに接続された第1導電型の第6トランジスタに置き換えたことを特徴とする電流センス回路。 - 請求項4に記載の電流センス回路において、
前記第6トランジスタはデプレッショントランジスタであることを特徴とする電流セン
ス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017074967A JP6971048B2 (ja) | 2017-04-05 | 2017-04-05 | 電流センス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017074967A JP6971048B2 (ja) | 2017-04-05 | 2017-04-05 | 電流センス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018179571A JP2018179571A (ja) | 2018-11-15 |
JP6971048B2 true JP6971048B2 (ja) | 2021-11-24 |
Family
ID=64274948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017074967A Active JP6971048B2 (ja) | 2017-04-05 | 2017-04-05 | 電流センス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6971048B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116087582B (zh) * | 2023-04-07 | 2023-07-07 | 成都芯翼科技有限公司 | 电压输入侧保护电路、电流检测放大器及电压检测放大器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5258378A (en) * | 1975-11-08 | 1977-05-13 | Toshiba Corp | Protection of input to mos type integrated circuit |
JPS5549940A (en) * | 1978-10-04 | 1980-04-11 | Seiko Instr & Electronics | Charge control circuit |
US7196581B2 (en) * | 2005-05-20 | 2007-03-27 | Texas Instruments Incorporated | Amplifier switching control circuit and method for current shunt instrumentation amplifier having extended position and negative input common mode range |
JP5962593B2 (ja) * | 2013-06-07 | 2016-08-03 | 株式会社デンソー | 電流検出装置 |
US9240718B2 (en) * | 2013-08-15 | 2016-01-19 | Linear Technology Corporation | Accurate current sensing in H-bridge applications without amplifier having high common mode rejection ratio |
-
2017
- 2017-04-05 JP JP2017074967A patent/JP6971048B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018179571A (ja) | 2018-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7521971B2 (en) | Buffer circuit | |
US8575986B2 (en) | Level shift circuit and switching regulator using the same | |
US7852142B2 (en) | Reference voltage generating circuit for use of integrated circuit | |
US7339402B2 (en) | Differential amplifier with over-voltage protection and method | |
US8198875B2 (en) | Voltage regulator | |
US7317358B2 (en) | Differential amplifier circuit | |
JP6962851B2 (ja) | 電源供給回路 | |
CN106066419A (zh) | 电流检测电路 | |
US10574200B2 (en) | Transconductance amplifier | |
JP6971048B2 (ja) | 電流センス回路 | |
JP6700550B2 (ja) | レギュレータ | |
JP2007251507A (ja) | 差動増幅回路 | |
US6759878B2 (en) | Voltage comparator circuit and substrate bias adjusting circuit using same | |
US9369098B2 (en) | Inverting amplifier | |
US7057445B2 (en) | Bias voltage generating circuit and differential amplifier | |
US9543905B2 (en) | Amplifier circuit | |
JP2017005609A (ja) | 過電圧検出回路 | |
JP5849585B2 (ja) | 過電流検出回路 | |
JP6672067B2 (ja) | 安定化電源回路 | |
JP6744604B2 (ja) | 入力装置 | |
JP7341072B2 (ja) | 増幅器 | |
JP2012244558A (ja) | 差動増幅回路 | |
US6433634B2 (en) | Electronic circuit for providing a desired common mode voltage to a differential output of an amplifier stage | |
JP3945412B2 (ja) | レベルシフト回路 | |
JP2015207151A (ja) | レギュレータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20200220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200225 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6971048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |