CN107643785A - 输入装置 - Google Patents

输入装置 Download PDF

Info

Publication number
CN107643785A
CN107643785A CN201710585528.3A CN201710585528A CN107643785A CN 107643785 A CN107643785 A CN 107643785A CN 201710585528 A CN201710585528 A CN 201710585528A CN 107643785 A CN107643785 A CN 107643785A
Authority
CN
China
Prior art keywords
resistor
input
electrically connected
node
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710585528.3A
Other languages
English (en)
Other versions
CN107643785B (zh
Inventor
千叶裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Publication of CN107643785A publication Critical patent/CN107643785A/zh
Application granted granted Critical
Publication of CN107643785B publication Critical patent/CN107643785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors

Abstract

本实施方式涉及输入装置，能够精确且容易地判定输入信号的电压值相对于规定阈值的高低状态。作为一例，该输入装置具有第1和第2MOS晶体管、第1～第4电阻器、及比较电路。第1MOS晶体管具有：漏极，其与第1电位的第1端连接；栅极，其与信号输入端连接；以及源极，其经由第1和第3电阻器与第2电位的第2端连接。第2MOS晶体管具有：漏极和栅极，它们与第1端连接；以及源极，其经由第2和第4电阻器，与第2端连接。比较电路输出与被第1和第3电阻器夹着的节点的电位与被第2和第4电阻器夹着的节点的电位的高低状态对应的电平的信号。

Description

输入装置
技术领域
本发明涉及输出与输入信号的电压值相对于阈值的高低状态对应的电平的信号的输入装置。
背景技术
输入信号的输入装置进行输入信号的波形整形，并根据需要进行输入信号的放大或失真校正。输入装置在进行波形整形时，通过输出与输入信号的电压值相对于阈值的高低状态对应的电平的信号，能够根据该输入信号来生成数字信号。
发明内容
发明人对现有的输入装置进行了探讨，结果发现了如下这样的课题。即，在现有的输入装置中，在阈值比电源电压高的情况下(例如，电源电压为2～3.6V、阈值为3.8V)，不容易精确地判定输入信号的电压值相对于阈值的高低状态。
美国专利第8080983号说明书(专利文献1)和日本特开2013－90136号公报(专利文献2)所记载的输入装置利用电阻分割电路生成与输入信号的电压值成比例的低电压值，从比较电路输出与该生成的电压值相对于阈值的高低状态对应的电平的信号。但是，这样的输入装置无法精确地判定输入信号的电压值相对于阈值的高低状态。
本发明是为了解决上述那样的课题而完成的，其目的在于提供一种即使在阈值比电源电压高的情况下，也能够精确且容易地判定输入信号的电压值相对于阈值的高低状态的输入装置。
本实施方式的输入装置具有第1基准端、第2基准端、用于取入输入信号的信号输入端、及信号输出端。该输入装置被在第1基准端(第1基准电位输入端)设定的第1基准电位和在第2基准端(第2基准电位输入端)设定的第2基准电位驱动，输出与输入信号的电压值比阈值高的状态对应的电平或者与输入信号的电压值比阈值低的状态对应的电平的信号。具体而言，该输入装置具有第1和第2MOS晶体管、第1～第4电阻器、及比较电路(比较器)。第1MOS晶体管具有：漏极，其与第1基准端电连接；栅极，其与信号输入端电连接；以及源极。第2MOS晶体管具有：漏极和栅极，它们分别与第1基准端电连接；以及源极。第1电阻器具有与第1MOS晶体管的源极电连接的一端和与第1节点电连接的另一端。第2电阻器具有与第2MOS晶体管的源极电连接的一端和与第2节点电连接的另一端。第3电阻器具有与第1节点电连接的一端和与第2基准端电连接的另一端。第4电阻器具有与第2节点电连接的一端和与第2基准端电连接的另一端。比较电路具有第1输入端、第2输入端、及相当于该输入装置的信号输出端的输出端。第1输入端与第1节点电连接，被设定为与该第1节点相同的电位。第2输入端与第2节点电连接，被设定为与该第2节点相同的电位。输出端输出与第2输入端的电位比第1输入端的电位高的状态对应的电平或者与第2输入端的电位比第1输入端的电位低的状态对应的电平的信号。
附图说明
图1是示出第1比较例的输入装置2A的结构的图。
图2是示出第2比较例的输入装置2B的结构的图。
图3是示出第1实施方式的输入装置1A的结构的图。
图4是示出第2实施方式的输入装置1B的结构的图。
图5是示出第3实施方式的输入装置1C的结构的图。
标号说明
1A～1C：输入装置；11：信号输入端；12：信号输出端；13：第1基准端；14：第2基准端；15：第1节点；16：第2节点；21：第1电阻器；22：第2电阻器；23：第3电阻器；24：第4电阻器；25：第5电阻器；31：第1MOS晶体管；32：第2MOS晶体管；41：第1电流源；42：第2电流源；51：比较电路。
具体实施方式
(本发明实施方式的说明)
首先，分别单独列举本发明的实施方式的内容进行说明。
(1)本实施方式的输入装置具有第1基准端(第1基准电位输入端)、第2基准端(第2基准电位输入端)、用于取入输入信号的信号输入端、及信号输出端。作为其一个方式，该输入装置被在第1基准端设定的第1基准电位和在第2基准端设定的第2基准电位驱动，输出与输入信号的电压值比阈值高的状态对应的电平或者与输入信号的电压值比阈值低的状态对应的电平的信号。具体而言，该输入装置具有第1和第2MOS晶体管、第1～第4电阻器、及比较电路(比较器)。第1MOS晶体管具有：漏极，其与第1基准端电连接；栅极，其与信号输入端电连接；以及源极。第2MOS晶体管具有：漏极和栅极，它们分别与第1基准端电连接；以及源极。第1电阻器具有与第1MOS晶体管的源极电连接的一端和与第1节点电连接的另一端。第2电阻器具有与第2MOS晶体管的源极电连接的一端和与第2节点电连接的另一端。第3电阻器具有与第1节点电连接的一端和与第2基准端电连接的另一端。第4电阻器具有与第2节点电连接的一端和与第2基准端电连接的另一端。比较电路具有第1输入端、第2输入端、及相当于该输入装置的信号输出端的输出端。第1输入端与第1节点电连接，被设定为与该第1节点相同的电位。第2输入端与第2节点电连接，被设定为与该第2节点相同的电位。输出端输出与第2输入端的电位比第1输入端的电位高的状态对应的电平或者与第2输入端的电位比第1输入端的电位低的状态对应的电平的信号。
(2)作为本实施方式的一个方式，优选的是，第3电阻器的电阻值与第4电阻器的电阻值相等。
(3)作为本实施方式的一个方式，优选的是，第3电阻器的电阻值大至第1电阻器的电阻值的10倍以上，并且第4电阻器的电阻值也大至第2电阻器的电阻值的10倍以上。在该情况下，第3电阻器和第4电阻器的电阻值可以相互相等。
(4)作为本实施方式的一个方式，也可以是，该输入装置具有第1和第2MOS晶体管、第1和第2电阻器、第1和第2电流源、及比较电路。第1MOS晶体管具有：漏极，其与第1基准端电连接；栅极，其与信号输入端电连接；以及源极。第2MOS晶体管具有：漏极和栅极，它们与第1基准端电连接；以及源极。第1电阻器具有与第1MOS晶体管的源极电连接的一端和与第1节点电连接的另一端。第2电阻器具有与第2MOS晶体管的源极电连接的一端和与第2节点电连接的另一端。第1电流源具有与第1节点电连接的一端和与第2基准端电连接的另一端。第2电流源具有与第2节点电连接的一端和与第2基准端电连接的另一端。比较电路具有第1输入端、第2输入端、及相当于该输入装置的信号输出端的输出端。第1输入端与第1节点电连接，被设定为与该第1节点相同的电位。第2输入端与第2节点电连接，被设定为与该第2节点相同的电位。输出端输出与第2输入端的电位比第1输入端的电位高的状态对应的电平或者与第2输入端的电位比第1输入端的电位低的状态对应的电平的信号。
(5)作为本实施方式的一个方式，优选的是，在第1电流源中流过的电流与在第2电流源中流过的电流相等。
(6)作为本实施方式的一个方式，也可以是，该输入装置还具有第5电阻器，该第5电阻器具有与第1基准端电连接的一端和与第2MOS晶体管的漏极电连接的另一端。此外，作为本实施方式的一个方式，也可以是，第2电阻器的电阻值和第5电阻器的电阻值之和与第1电阻器的电阻值相等。
以上，该[本发明实施方式的说明]的栏中所列举的各方式能够分别应用于剩余的全部方式、或这些剩余方式的全部组合。
[本发明实施方式的详细情况]
以下，参照附图详细说明本实施方式的输入装置的具体结构。另外，本发明不限定于这些例示，而通过权利要求来表示，是指包含与权利要求同等的意思和范围内的所有变更。此外，在附图的说明中，对相同的要素标记相同的标号，并省略重复的说明。
以下，在对比较例的结构进行了说明以后，对本发明的各实施方式的结构进行说明。
(第1比较例)
图1是示出第1比较例的输入装置2A的结构的图。输入装置2A具有电阻器21～24和比较电路51。输入装置2A被在第1基准端(第1基准电位输入端)13设定的第1基准电位(例如电源电位VDD)和在第2基准端(第2基准电位输入端)14设定的第2基准电位(例如接地电位)驱动，从信号输出端12输出与输入到信号输入端11的输入信号的电压值Vin相对于阈值VTH_IN的高低状态对应的电平的信号。
电阻器21具有与信号输入端11连接的一端和与第1节点15连接的另一端。电阻器22具有与第1基准端13连接的一端和与第2节点16连接的另一端。电阻器23具有与第1节点15连接的一端和与第2基准端14连接的另一端。电阻器24具有与第2节点16连接的一端和与第2基准端14连接的另一端。
比较电路51具有：第1输入端，其与第1节点15连接；第2输入端，其与第2节点16连接；以及信号输出端12。比较电路51从信号输出端12输出与第1节点15的电位和第2节点16的电位的高低状态对应的电平的信号。
设电阻器21的电阻值为R1、电阻器22的电阻值为R2、电阻器23的电阻值为R3、且电阻器24的电阻值为R4。这时，第1节点15的电位用Vin·R3/(R1+R3)表示，第2节点16的电位用VDD·R4/(R2+R4)表示。因此，阈值VTH_IN用以下的式(1)表示。
第1比较例的输入装置2A通过适当地设定电阻值R1～R4，即使是在阈值VTH_IN比由第1基准端13与第2基准端14的电位差规定的电源电压VDD高的情况下，也能够判定输入信号的电压值Vin相对于阈值VTH_IN的高低状态。
在第1比较例的输入装置2A中，电阻比率的偏差小，所以阈值VTH_IN的偏差也小。但是，输入装置2A的输入阻抗为R1+R3，输入装置2A的输入不是高阻抗。因此，将信号送出到该输入装置2A的装置的特性受到影响，输入信号的电压值Vin发生变化。因此，第1比较例的输入装置2A难以进行输入信号的电压值相对于阈值的高低状态的精确判定。
(第2比较例)
图2是示出第2比较例的输入装置2B的结构的图。输入装置2B具有MOS晶体管31、电流源41、电阻器22、24和比较电路51。与图1所示的第1比较例的输入装置2A的结构相比，图2所示的第2比较例的输入装置2B在替代电阻器21、23而具有MOS晶体管31和电流源41的方面不同。但是，第2比较例的输入装置2B中的其他结构与第1比较例相同。
MOS晶体管31具有：漏极，其与第1基准端13连接；源极，其与第1节点15连接；以及栅极，其与信号输入端连接。MOS晶体管31是N沟道的MOS晶体管，对与第1基准端13连接的漏极施加电源电压VDD(设定为电源电位VDD)。将输入信号Vin输入到与信号输入端11连接的栅极。电流源41具有与第1节点15连接的一端和与第2基准端14连接的另一端，使恒定量的电流从第1节点15流向第2基准端14。
在设MOS晶体管31的栅极与源极之间的电位差为VGS时，第1节点15的电位用Vin-VGS表示。在设电阻器22的电阻值为R2、电阻器24的电阻值为R4时，第2节点16的电位用VDD·R4/(R2+R4)表示。因此，阈值VTH_IN用以下的式(2)表示。
另外，VGS用以下的式(3)表示。在式(3)中，L是MOS晶体管的沟道长度。μn是MOS晶体管中的电子的移动度。COX是MOS晶体管的氧化膜的电容值。W是MOS晶体管的沟道宽度。ID是漏极电流。VTH_NMOS是MOS晶体管的阈值电压。一般而言，VGS是0.4～0.6V。
第2比较例的输入装置2B通过适当地设定MOS晶体管31的栅极与源极之间的电位差VGS和电阻值R2，R4，即使在阈值VTH_IN比电源电压VDD高的情况下，也能够判定输入信号的电压值Vin相对于阈值VTH_IN的高低状态。
在第2比较例的输入装置2B中，将输入信号输入到MOS晶体管31的栅极，所以输入阻抗高，该方面是优选的。但是，MOS晶体管的阈值VTH_NMOS的偏差大，所以阈值VTH_IN的偏差也大。因此，第2比较例的输入装置2B也难以进行输入信号的电压值相对于阈值的高低状态的精确判定。
(第1实施方式)
图3是示出第1实施方式的输入装置1A的结构的图。输入装置1A具有第1MOS晶体管31、第2MOS晶体管32、第1电阻器21、第2电阻器22、第3电阻器23、第4电阻器24和比较电路51。输入装置1A被在第1基准端(第1基准电位输入端)13设定的第1基准电位(例如电源电位VDD)和在第2基准端(第2基准电位输入端)14设定的第2基准电位(例如接地电位)驱动，从信号输出端12输出与输入到信号输入端11的输入信号的电压值Vin相对于阈值VTH_IN的高低状态对应的电平的信号。
第1MOS晶体管31和第2MOS晶体管32是N沟道的MOS晶体管，是彼此相同的尺寸，且具有彼此相同的特性。第1MOS晶体管31和第2MOS晶体管32优选在相同的半导体基板上通过彼此相同的设计且彼此相同的工艺进行制造。
第1MOS晶体管31具有：漏极，其与第1基准端13连接，被施加电源电压VDD；栅极，其与信号输入端11连接，被输入输入信号Vin；以及源极。第2MOS晶体管32具有：漏极和栅极，它们与第1基准端13连接，被施加电源电压VDD；以及源极。
第1电阻器21具有与第1MOS晶体管31的源极连接的一端和与第1节点15连接的另一端。第2电阻器22具有与第2MOS晶体管32的源极连接的一端和与第2节点16连接的另一端。第3电阻器23具有与第1节点15连接的一端和与第2基准端14连接的另一端。第4电阻器24具有与第2节点16连接的一端和与第2基准端14连接的另一端。
比较电路51具有：第1输入端，其与第1节点15连接；第2输入端，其与第2节点16连接；以及信号输出端12。比较电路51从信号输出端12输出与第1节点15的电位和第2节点16的电位的高低状态对应的电平的信号。
设第1MOS晶体管31和第2MOS晶体管32各自的栅极与源极之间的电位差为VGS。设第1电阻器21的电阻值为R1、第2电阻器22的电阻值为R2、第3电阻器23的电阻值为R3、第4电阻器24的电阻值为R4。这时，第1节点15的电位用以下的式(4)表示，第2节点16的电位用以下的式(5)表示。因此，阈值VTH_IN用以下的式(6a)和(6b)表示。
VTH_IN＝α·VDD+(1-α)·VGS (6a)
上述式(6b)的α用各电阻值之比表示，所以偏差小。通过适当地设定电阻值R1～R4，能够使α的值比1大。此外，通过设上述式(6a)的右边第2项的系数(1－α)的绝对值小于1，能够减少VGS的偏差的影响。例如，将α设为1.05～1.1左右即可。此外，在本实施方式中，将输入信号输入到第1MOS晶体管31的栅极，所以输入阻抗高。因此，本实施方式的输入装置1A即使在阈值比电源电压高的情况下，也能够精确地判定输入信号的电压值相对于阈值的高低状态。
另外，第3电阻器23的电阻值R3和第4电阻器24的电阻值R4优选相互相等。此外，第3电阻器23的电阻值R3优选大至第1电阻器21的电阻值R1的10倍以上，第4电阻器24的电阻值R4优选大至第2电阻器22的电阻值R2的10倍以上。在这些情况下，在第1MOS晶体管31、第1电阻器21和第3电阻器23中流过的电流的大小与在第2MOS晶体管32、第2电阻器22和第4电阻器24中流过的电流的大小之差变小。因此，由于第1MOS晶体管31与第2MOS晶体管32之间的特性差引起的影响变小，能够更加精确地判定输入信号的电压值与阈值之间的高低关系。
(第2实施方式)
图4是示出第2实施方式的输入装置1B的结构的图。输入装置1B具有第1MOS晶体管31、第2MOS晶体管32、第1电阻器21、第2电阻器22、第1电流源41、第2电流源42和比较电路51。输入装置1B被在第1基准端13设定的第1基准电位(例如电源电位VDD)和在第2基准端14设定的第2基准电位(例如接地电位)驱动，从信号输出端12输出与输入到信号输入端11的输入信号的电压值Vin相对于阈值VTH_IN的高低状态对应的电平的信号。
与图3所示的第1实施方式的输入装置1A的结构相比，图4所示的第2实施方式的输入装置1B在替代第3电阻器23和第4电阻器24而具有第1电流源41和第2电流源42的方面不同。另外，第2实施方式的输入装置1B中的其他结构与第1实施方式相同。第1电流源41具有与第1节点15连接的一端和与第2基准端14连接的另一端，使恒定量的电流从第1节点15流向第2基准端14。第2电流源42具有与第2节点16连接的一端和与第2基准端14连接的另一端，使恒定量的电流从第2节点16流向第2基准端14。
设第1MOS晶体管31和第2MOS晶体管32各自的栅极与源极之间的电位差为VGS。设第1电阻器21的电阻值为R1、第2电阻器22的电阻值为R2。设在第1电流源41中流过的电流为I1、在第2电流源42中流过的电流为I2。这时，第1节点15的电位用Vin－VGS－I1R1表示，第2节点16的电位用VDD－VGS－I2R2表示。因此，阈值VTH_IN用以下的式(7)表示。
VTH_IN＝VDD+I1R1-I2R2 (7)
在本实施方式中，也将输入信号输入到第1MOS晶体管31的栅极，所以输入阻抗高。在本实施方式中，通过适当地设定电阻值R1、R2和电流I1、I2，即使在阈值比电源电压高的情况下，也能够精确地判定输入信号的电压值相对于阈值的高低状态。另外，优选电流I1、I2相互相等。在电阻值的偏差小的情况下，本实施方式的结构是有效的。
(第3实施方式)
图5是示出第3实施方式的输入装置1C的结构的图。输入装置1C具有第1MOS晶体管31、第2MOS晶体管32、第1电阻器21、第2电阻器22、第3电阻器23、第4电阻器24、第5电阻器25和比较电路51。输入装置1C被在第1基准端13设定的第1基准电位(例如电源电位VDD)和在第2基准端14设定的第2基准电位(例如接地电位)驱动，从信号输出端12输出与输入到信号输入端11的输入信号的电压值Vin相对于阈值VTH_IN的高低状态对应的电平的信号。
与图3所示的第1实施方式的输入装置1A的结构相比，图5所示的第3实施方式的输入装置1C在还具有第5电阻器25的方面不同。另外，第3实施方式的输入装置1C中的其他结构与第1实施方式相同。第5电阻器25具有与第1基准端连接的一端和与第2MOS晶体管32的漏极连接的另一端。在本实施方式中，优选第2电阻器22和第5电阻器25各自的电阻值之和与第1电阻器21的电阻值相等。
本实施方式中的阈值VTH_IN用上述式(6a)和(6b)表示。在本实施方式的情况下，也具有与第1实施方式的情况相同的效果。除此以外，在本实施方式的情况下，由于设置有第5电阻器25，能够减少MOS晶体管的沟道长度调制效果。即，本实施方式的输入装置1C能够得到比第1实施方式的情况更良好的特性。
另外，在图4所示的第2实施方式的结构中，通过在第2MOS晶体管32的漏极与第1基准端13之间设置第5电阻器25，也能够得到与第3实施方式相同的效果。即，在该情况下(第5实施方式)，追加到图4所示的结构中的第5电阻器25具有与第1基准端连接的一端和与第2MOS晶体管32的漏极连接的另一端。
如以上那样，根据本实施方式，即使在阈值比电源电压高的情况下，也能够精确且容易地判定输入信号的电压值相对于阈值的高低状态。

Claims (7)

1.一种输入装置，其具有：第1基准端，其被设定为第1基准电位；第2基准端，其被设定为第2基准电位；信号输入端，其用于取入输入信号；以及信号输出端，其输出与所述输入信号的电压值相对于规定的阈值的高低状态对应的电平的信号，其中，该输入装置具有：
第1MOS晶体管，其具有：与所述第1基准端电连接的漏极；与所述信号输入端电连接的栅极；以及源极；
第2MOS晶体管，其具有：分别与所述第1基准端电连接的漏极和栅极；以及源极；
第1电阻器，其具有与所述第1MOS晶体管的所述源极电连接的一端和与第1节点电连接的另一端；
第2电阻器，其具有与所述第2MOS晶体管的所述源极电连接的一端和与第2节点电连接的另一端；
第3电阻器，其具有与所述第1节点电连接的一端和与所述第2基准端电连接的另一端；
第4电阻器，其具有与所述第2节点电连接的一端和与所述第2基准端电连接的另一端；以及
比较电路，其具有：第1输入端，其与所述第1节点电连接，被设定为与所述第1节点相同的电位；第2输入端，其与所述第2节点电连接，被设定为与所述第2节点相同的电位；以及输出端，其相当于所述信号输出端，输出与所述第1输入端和第2输入端各自的电位之间的高低状态对应的电平的信号。
2.根据权利要求1所述的输入装置，其中，
所述第3电阻器的电阻值与所述第4电阻器的电阻值相等。
3.根据权利要求1或2所述的输入装置，其中，
所述第3电阻器的电阻值大至所述第1电阻器的电阻值的10倍以上，
所述第4电阻器的电阻值大至所述第2电阻器的电阻值的10倍以上。
4.一种输入装置，其具有：第1基准端，其被设定为第1基准电位；第2基准端，其被设定为第2基准电位；信号输入端，其用于取入输入信号；以及信号输出端，其输出与所述输入信号的电压值相对于规定的阈值的高低状态对应的电平的信号，其中，该输入装置具有：
第1MOS晶体管，其具有：与所述第1基准端电连接的漏极；与所述信号输入端电连接的栅极；以及源极；
第2MOS晶体管，其具有：与所述第1基准端电连接的漏极和栅极；以及源极；
第1电阻器，其具有与所述第1MOS晶体管的所述源极电连接的一端和与第1节点电连接的另一端；
第2电阻器，其具有与所述第2MOS晶体管的所述源极电连接的一端和与第2节点电连接的另一端；
第1电流源，其具有与所述第1节点电连接的一端和与所述第2基准端电连接的另一端；
第2电流源，其具有与所述第2节点电连接的一端和与所述第2基准端电连接的另一端；以及
比较电路，其具有：第1输入端，其与所述第1节点电连接，被设定为与所述第1节点相同的电位；第2输入端，其与所述第2节点电连接，被设定为与所述第2节点相同的电位；以及输出端，其相当于所述信号输出端，输出与所述第1输入端和第2输入端各自的电位之间的高低状态对应的电平的信号。
5.根据权利要求4所述的输入装置，其中，
在所述第1电流源中流过的电流与在所述第2电流源中流过的电流相等。
6.根据权利要求1～5中的任意一项所述的输入装置，其中，
该输入装置还具有第5电阻器，该第5电阻器具有与所述第1基准端电连接的一端和与所述第2MOS晶体管的所述漏极电连接的另一端。
7.根据权利要求6所述的输入装置，其中，
所述第2电阻器的电阻值和所述第5电阻器的电阻值之和与所述第1电阻器的电阻值相等。
CN201710585528.3A 2016-07-22 2017-07-18 输入装置 Active CN107643785B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-144445 2016-07-22
JP2016144445A JP6744604B2 (ja) 2016-07-22 2016-07-22 入力装置

Publications (2)

Publication Number Publication Date
CN107643785A true CN107643785A (zh) 2018-01-30
CN107643785B CN107643785B (zh) 2020-08-21

Family

ID=60989591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710585528.3A Active CN107643785B (zh) 2016-07-22 2017-07-18 输入装置

Country Status (4)

Country Link
US (1) US10250245B2 (zh)
JP (1) JP6744604B2 (zh)
CN (1) CN107643785B (zh)
TW (1) TWI763688B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0321226A1 (en) * 1987-12-18 1989-06-21 Kabushiki Kaisha Toshiba Intermediate potential generation circuit for generating a potential intermediate between a power source potential and ground potential
CN1154605A (zh) * 1995-12-26 1997-07-16 三菱电机株式会社 输入电路
CN1213222A (zh) * 1997-09-29 1999-04-07 日本电气株式会社 输入电路
JP2001094368A (ja) * 1999-09-27 2001-04-06 Matsushita Electric Works Ltd 演算増幅回路
JP2001217692A (ja) * 2000-01-28 2001-08-10 Toshiba Corp 電圧比較回路およびこれを用いた基板バイアス調整回路
JP2003258581A (ja) * 2002-02-26 2003-09-12 Denso Corp クランプ回路
US20060012405A1 (en) * 2004-07-19 2006-01-19 Martins Marcus M Dual polarity, high input voltage swing comparator using MOS input transistors
CN1732622A (zh) * 2002-12-25 2006-02-08 株式会社半导体能源研究所 配备了校正电路的数字电路及具有该数字电路的电子装置
JP2006222654A (ja) * 2005-02-09 2006-08-24 Denso Corp コンパレータ回路
JP2009077003A (ja) * 2007-09-19 2009-04-09 Yamaha Corp コンパレータ
CN101408564A (zh) * 2008-11-18 2009-04-15 上海贝岭矽创微电子有限公司 电压检测电路
CN101540603A (zh) * 2008-03-21 2009-09-23 意法半导体研发（上海）有限公司 用于高频信号的功效推挽式缓冲电路、系统和方法
JP2013243500A (ja) * 2012-05-18 2013-12-05 Fuji Electric Co Ltd 入力判定回路
CN104407661A (zh) * 2014-11-18 2015-03-11 重庆市金泽鑫科技有限公司 具有电压调节及延时功能的稳压器电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4524351A (en) * 1981-08-20 1985-06-18 Nittan Company, Limited Smoke detector
US5942921A (en) * 1997-12-19 1999-08-24 Advanced Micro Devices, Inc. Differential comparator with an extended input range
KR100353544B1 (en) * 2000-12-27 2002-09-27 Hynix Semiconductor Inc Circuit for generating internal supply voltage of semiconductor memory device
US6586984B1 (en) * 2002-07-12 2003-07-01 Lsi Logic Corporation Method for preventing damage to IO devices due to over voltage at pin
JP4075823B2 (ja) * 2004-02-25 2008-04-16 株式会社デンソー コンパレータ回路装置
TWI266166B (en) * 2004-12-16 2006-11-11 Realtek Semiconductor Corp Source follower and stabilizing current feedback circuit thereof
JP2009239471A (ja) * 2008-03-26 2009-10-15 Panasonic Corp Ｍｏｓ集積回路、及びそれを備えた電子機器
US8080983B2 (en) 2008-11-03 2011-12-20 Microchip Technology Incorporated Low drop out (LDO) bypass voltage regulator
JP2013090136A (ja) 2011-10-18 2013-05-13 Asahi Kasei Electronics Co Ltd ソースフォロア回路
CN107395162B (zh) * 2012-03-15 2020-05-01 飞兆半导体公司 箝位电路及箝位电压的方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0321226A1 (en) * 1987-12-18 1989-06-21 Kabushiki Kaisha Toshiba Intermediate potential generation circuit for generating a potential intermediate between a power source potential and ground potential
CN1154605A (zh) * 1995-12-26 1997-07-16 三菱电机株式会社 输入电路
CN1213222A (zh) * 1997-09-29 1999-04-07 日本电气株式会社 输入电路
JP2001094368A (ja) * 1999-09-27 2001-04-06 Matsushita Electric Works Ltd 演算増幅回路
JP2001217692A (ja) * 2000-01-28 2001-08-10 Toshiba Corp 電圧比較回路およびこれを用いた基板バイアス調整回路
JP2003258581A (ja) * 2002-02-26 2003-09-12 Denso Corp クランプ回路
CN101025535A (zh) * 2002-12-25 2007-08-29 株式会社半导体能源研究所 液晶显示装置
CN1732622A (zh) * 2002-12-25 2006-02-08 株式会社半导体能源研究所 配备了校正电路的数字电路及具有该数字电路的电子装置
US20060012405A1 (en) * 2004-07-19 2006-01-19 Martins Marcus M Dual polarity, high input voltage swing comparator using MOS input transistors
JP2006222654A (ja) * 2005-02-09 2006-08-24 Denso Corp コンパレータ回路
JP2009077003A (ja) * 2007-09-19 2009-04-09 Yamaha Corp コンパレータ
CN101540603A (zh) * 2008-03-21 2009-09-23 意法半导体研发（上海）有限公司 用于高频信号的功效推挽式缓冲电路、系统和方法
CN101408564A (zh) * 2008-11-18 2009-04-15 上海贝岭矽创微电子有限公司 电压检测电路
JP2013243500A (ja) * 2012-05-18 2013-12-05 Fuji Electric Co Ltd 入力判定回路
CN104407661A (zh) * 2014-11-18 2015-03-11 重庆市金泽鑫科技有限公司 具有电压调节及延时功能的稳压器电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
NGOK-MAN SZE: "Threshold Voltage Start-up Boost Converter for Sub-mA Applications", 《4TH IEEE INTERNATIONAL SYMPOSIUM ON ELECTRONIC DESIGN, TEST AND APPLICATIONS》 *
陈超: "基于迟滞比较器的双阈值稳压供电控制电路", 《探测与控制学报》 *

Also Published As

Publication number Publication date
US20180026616A1 (en) 2018-01-25
TW201807953A (zh) 2018-03-01
JP6744604B2 (ja) 2020-08-19
TWI763688B (zh) 2022-05-11
CN107643785B (zh) 2020-08-21
JP2018014677A (ja) 2018-01-25
US10250245B2 (en) 2019-04-02

Similar Documents

Publication Publication Date Title
US9806553B2 (en) Depletion MOSFET driver
CN104656732B (zh) 电压基准电路
TWI382667B (zh) 比較器
KR20160111984A (ko) 하이 측 전력 트랜지스터들을 구동하기 위한 통합된 하이 측 게이트 구동기 구조 및 회로
CN105391282B (zh) 用于驱动具有高阈值电压的晶体管的系统和方法
CN102866721B (zh) 一种基准电压源电路
CN106301310A (zh) 半导体装置
US20150155699A1 (en) Short Circuit Protection Circuit, Semiconductor Device and Electronic Machine
CN107437933A (zh) 一种高端负载开关电路及ic
CN107924205A (zh) 具有改进的栅极至源极电压调节的可配置高侧nmos栅极控制的方法与装置
US6861889B2 (en) Amplitude converting circuit
EP2824835B1 (en) Impedance component having low sensitivity to power supply variations
CN105788559A (zh) 稳压装置
CN106959718A (zh) 调节器
CN103916115B (zh) 传输门电路
CN105391402A (zh) 振荡器电路
CN107643785A (zh) 输入装置
KR101311358B1 (ko) 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로
CN108762361A (zh) 低压差线性稳压器
CN109787613B (zh) 一种输出级的驱动电路和电子设备
CN208656642U (zh) 一种降压型dc_dc变换器电路
KR20130073842A (ko) 기준 전위 생성 회로
EP2824534A2 (en) Bulk-modulated current source
CN106708149A (zh) 缓冲器电路及应用其的电压产生器
CN102355253A (zh) 用以输出随工艺变异的驱动电流的输出级电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant