JP2001094368A

JP2001094368A - 演算増幅回路

Info

Publication number: JP2001094368A
Application number: JP27234799A
Authority: JP
Inventors: Hisaharu Ito; 久治伊藤; Masaharu Kitado; 正晴北堂
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1999-09-27
Filing date: 1999-09-27
Publication date: 2001-04-06

Abstract

(57)【要約】【課題】入力信号の電圧レベルに応じて、出力信号が所
望の電圧範囲内となるよう増幅率を自動的に変化させる
演算増幅回路を提供する。【解決手段】入力端子ＩＮと演算増幅器ＯＰの反転入力
端子との間には、抵抗Ｒ１１及びＭＯＳＦＥＴＱ１の直
列回路と、抵抗Ｒ１２及びＭＯＳＦＥＴＱ２の直列回路
とが並列接続され、演算増幅器ＯＰの反転入力端子と出
力端子ＯＵＴとの間には抵抗Ｒ２１が接続される。比較
器ＣＰ１は入力信号Ｖinとしきい値電圧Ｖｒｅｆとの高
低を比較し、その出力信号はＭＯＳＦＥＴＱ２のゲート
に入力されると共に、出力信号を反転した信号がＭＯＳ
ＦＥＴＱ１のゲートに入力される。入力信号Ｖinがしき
い値電圧Ｖｒｅｆを越えると、比較器ＣＰ１の出力がロ
ーからハイに反転し、ＭＯＳＦＥＴＱ１がオフ、ＭＯＳ
ＦＥＴＱ２がオンになるので、増幅率が（−Ｒ２１／Ｒ
１１）から（−Ｒ２１／Ｒ１２）に変化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、演算増幅器を用い
た演算増幅回路に関するものである。

【０００２】

【従来の技術】従来より、図１１に示すような演算増幅
回路があった。この回路は演算増幅器ＯＰを用いた反転
増幅回路であり、演算増幅器ＯＰの非反転入力端子はグ
ランドラインに接続され、反転入力端子と入力端子ＩＮ
との間には可変抵抗器からなる抵抗Ｒ１１が接続され、
反転入力端子と出力端子ＯＵＴとの間には抵抗Ｒ２１が
接続されている。而して、入力端子ＩＮに入力された入
力信号は、演算増幅器ＯＰによって所定の増幅率で増幅
され、出力端子ＯＵＴから出力される。ここで、演算増
幅器ＯＰの増幅率は、抵抗Ｒ１１及びＲ２１の抵抗値の
比率で決定され、その絶対値は（Ｒ２１／Ｒ１１）とな
る。

【０００３】また、図１２は演算増幅器ＯＰの内部回路
図を示しており、トランジスタＴ１〜Ｔ６などから構成
され、反転入力端子ＩＮＮに入力される信号と非反転入
力端子ＩＮＰに入力される信号との差を出力する差動入
力回路部１１と、トランジスタＴ７〜Ｔ９及びコンデン
サＣ１などから構成され、差動入力回路部１１の出力を
増幅する増幅回路部１２と、トランジスタＴ１０〜Ｔ１
５などから構成される出力回路部１３と、トランジスタ
Ｔ１６〜Ｔ２５などから構成され、バイアス端子ＢＩＡ
Ｓに入力される信号に比例したバイアス電流を各回路部
１１〜１２に供給するバイアス回路部１４とで構成され
る。

【０００４】ところで、上述した反転増幅回路において
抵抗Ｒ１１に固定抵抗器を用いた場合、反転増幅回路の
増幅率が固定されるので、入力信号の電圧レベルを考慮
して抵抗Ｒ１１，Ｒ２１の抵抗値を設計する必要があっ
た。また、増幅率を可変にするためには、抵抗Ｒ１１，
Ｒ２１の内、少なくとも一方を可変抵抗器とすれば良い
が（図１１に示す回路では抵抗Ｒ１１を可変抵抗器とし
ている。）、製造時に可変抵抗器の抵抗値を所定の抵抗
値に調整する調整作業が必要であった。

【０００５】

【発明が解決しようとする課題】上記構成の演算増幅回
路では、増幅率が所望の設定値に固定されているので、
入力信号にノイズが重畳すると、出力信号はこのノイズ
を増幅した信号となり、演算増幅回路から電圧レベルの
高い信号が出力されてしまい、後段の回路に悪影響を与
える虞があった。しかしながら、どのようなノイズが入
力されるかを設計段階で予測するのは難しく、演算増幅
回路の周辺にノイズ対策の保護回路を設ける必要があ
り、システム全体としてコストアップになるという問題
があった。

【０００６】本発明は上記問題点に鑑みて為されたもの
であり、その目的とするところは、入力信号の電圧レベ
ルに応じて、出力信号が所望の電圧範囲内となるよう増
幅率を自動的に変化させる演算増幅回路を提供すること
にある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明では、入力信号を所定の増幅率で増
幅する演算増幅器を用いた増幅手段、及び、入力信号の
電圧値に応じて出力信号の電圧値が所望の電圧範囲内と
なるように増幅率を変化させる増幅率可変手段を備えて
成ることを特徴とし、増幅率可変手段は、出力信号の電
圧レベルが所望の電圧範囲内となるよう、入力信号の電
圧値に応じて増幅率を変化させているので、予め入力信
号の電圧レベルを考慮して増幅率を設計したり、増幅率
の調整作業を行う必要がなく、所望の電圧レベルの出力
信号を自動的に得ることができる。

【０００８】請求項２の発明では、請求項１の発明にお
いて、前記増幅手段は演算増幅器と増幅率設定用の抵抗
とを少なくとも具備した増幅回路からなり、前記抵抗
は、抵抗器及びスイッチ素子の直列回路を複数個並列に
接続して構成され、前記増幅率可変手段は入力信号の電
圧値と所定のしきい値との高低を比較する比較器からな
り、前記比較器の出力に応じて各スイッチ素子がオン／
オフされることを特徴とし、各スイッチ素子は比較器の
出力に応じてオン／オフされるので、入力信号の大きさ
に応じて増幅率設定用の抵抗の抵抗値が２段階に切り換
えられ、増幅率を自動的に切り換えることができる。

【０００９】請求項３の発明では、請求項１の発明にお
いて、前記増幅手段は演算増幅器と増幅率設定用の抵抗
とを少なくとも具備した増幅回路からなり、前記抵抗
は、抵抗器及びスイッチ素子の直列回路を複数個並列に
接続して構成され、前記増幅率可変手段は、入力信号を
Ａ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器の出力信
号に応じて所定のスイッチ素子をオンさせるデコーダと
で構成されることを特徴とし、デコーダはＡ／Ｄ変換器
の出力信号に応じて、所定のスイッチ素子をオンさせて
おり、入力信号の大きさに応じてオンされるスイッチ素
子が切り替わり、増幅率設定用の抵抗値が切り換えられ
るので、増幅率を自動的に切り換えることができる。

【００１０】請求項４の発明では、請求項１の発明にお
いて、前記増幅手段は、出力電圧を所定のリミット電圧
に制限する電圧制限手段を具備した演算増幅器からな
り、前記電圧制限手段は、電圧設定用抵抗と、前記電圧
設定用抵抗に電流を流して電圧設定用抵抗の両端間にリ
ミット電圧を発生させる定電流源とで構成され、前記増
幅率可変手段は、演算増幅器の入力端子に入力される入
力信号の最大値を保持するピークホールド回路と、ピー
クホールド回路の出力が大きくなるにつれて、定電流源
の電流値を低下させる電流値可変回路からなることを特
徴とし、入力信号の電圧値に応じてピークホールド回路
の出力が増加すると、電流値可変回路が電圧設定用抵抗
に流れる電流を低下させているので、電圧設定用抵抗の
両端電圧すなわち演算増幅器のリミット電圧を低下させ
ることができ、演算増幅器の増幅率の上限値を低下させ
ることができる。

【００１１】請求項５の発明では、請求項１の発明にお
いて、前記増幅手段は、出力電圧を所定のリミット電圧
に制限する電圧制限手段を具備した演算増幅器からな
り、前記電圧制限手段は、電圧設定用抵抗と、前記電圧
設定用抵抗に電流を流して電圧設定用抵抗の両端間にリ
ミット電圧を発生させる定電流源とで構成され、上記増
幅率可変手段は、演算増幅器の入力端子に入力される入
力信号の電圧レベルに応じて電圧設定用抵抗の抵抗値を
変化させる抵抗値可変回路からなることを特徴とし、抵
抗値可変回路は入力信号の電圧レベルに応じて電圧設定
用抵抗の抵抗値を変化させているので、電圧設定用抵抗
の両端電圧すなわち演算増幅器のリミット電圧を変化さ
せることができ、演算増幅器の増幅率の上限値を変化さ
せることができる。

【００１２】請求項６の発明では、請求項５の発明にお
いて、前記電圧設定用抵抗は複数の抵抗器の直列回路か
らなり、前記抵抗値可変回路は、入力信号の電圧値と所
定のしきい値との高低を比較する比較器と、入力信号の
電圧値がしきい値を越えて比較器の出力が反転すると、
その反転出力を保持する保持回路とで構成され、保持回
路の出力端と前記複数の抵抗器の接続点とを接続したこ
とを特徴とし、入力信号の電圧値がしきい値を越えると
比較器の出力が反転し、比較器の出力に応じて保持回路
の出力が反転し、保持回路はその反転出力を保持するの
で、複数の抵抗器の接続点の電位が変化し、電圧設定用
抵抗の両端電圧すなわち演算増幅器のリミット電圧を変
化させることができる。

【００１３】請求項７の発明では、請求項５の発明にお
いて、前記電圧設定用抵抗は、抵抗器及びスイッチ素子
の直列回路が複数個並列に接続して構成され、前記抵抗
値可変回路は、入力信号の電圧値と所定のしきい値との
高低を比較する比較器からなり、前記スイッチ素子は比
較器の出力に応じてオン／オフされることを特徴とし、
比較器の出力に応じてスイッチ素子がオン／オフされる
ので、入力信号の大きさに応じて電圧設定用抵抗の抵抗
値が２段階に切り換えられ、演算増幅器のリミット電圧
を２段階に変化させることができる。

【００１４】請求項８の発明では、請求項５の発明にお
いて、前記電圧設定用抵抗は、抵抗器及びスイッチ素子
の直列回路が複数個並列に接続して構成され、前記抵抗
値可変回路は、入力信号をＡ／Ｄ変換するＡ／Ｄ変換器
と、Ａ／Ｄ変換器の出力信号に応じて所定のスイッチ素
子をオンさせるデコーダとで構成されることを特徴と
し、デコーダはＡ／Ｄ変換器の出力信号に応じて、所定
のスイッチ素子をオンさせており、入力信号の大きさに
応じてオンされるスイッチ素子が切り替わり、増幅率設
定用の抵抗値が切り換えられるので、増幅率を自動的に
切り換えることができる。

【００１５】請求項９の発明では、請求項２、３、７又
は８の発明において、上記スイッチ素子はＭＯＳ型電界
効果トランジスタからなることを特徴とし、請求項２、
３、７又は８の発明と同様の作用を奏する。

【００１６】

【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。

【００１７】（実施形態１）図１に本実施形態の演算増
幅回路を示す。この演算増幅回路は演算増幅器ＯＰを用
いた反転増幅回路から構成される。演算増幅器ＯＰの非
反転入力端子はグランドラインに接続される。入力端子
ＩＮと演算増幅器ＯＰの反転入力端子との間には、抵抗
Ｒ１１及びＭＯＳ型電界効果トランジスタ（以下、ＭＯ
ＳＦＥＴと略す）Ｑ１の直列回路と、抵抗Ｒ１２及びＭ
ＯＳＦＥＴＱ２の直列回路とがそれぞれ接続され、演算
増幅器ＯＰの反転入力端子と出力端子ＯＵＴとの間には
抵抗Ｒ２１が接続される。また本回路は、入力端子ＩＮ
から入力される入力信号Ｖinと、一定電圧Ｖccを抵抗Ｒ
ａ，Ｒｂで分圧したしきい値電圧Ｖｒｅｆとの高低を比
較する比較器ＣＰ１を備えており、比較器ＣＰ１の出力
をインバータＩＮＶを介してＭＯＳＦＥＴＱ１のゲート
に入力すると共に、比較器ＣＰ１の出力をＭＯＳＦＥＴ
Ｑ２のゲートに入力している。ここに、スイッチ素子と
してのＭＯＳＦＥＴＱ１，Ｑ２及び抵抗Ｒ１１，Ｒ１２
から増幅率設定用の抵抗が構成される。尚、抵抗Ｒ１１
の抵抗値と抵抗Ｒ１２の抵抗値とは互いに異なってい
る。

【００１８】ここで、入力端子ＩＮに入力される入力信
号Ｖinがしきい値電圧Ｖｒｅｆよりも低い場合は、比較
器ＣＰ１の出力の信号レベルがロー、インバータＩＮＶ
の出力の信号レベルがハイになるので、ＭＯＳＦＥＴＱ
１がオン、ＭＯＳＦＥＴＱ２がオフになり、オペアンプ
の増幅率は（−Ｒ２１／Ｒ１１）となる。

【００１９】一方、入力信号Ｖinがしきい値電圧Ｖｒｅ
ｆよりも高くなると、比較器ＣＰ１の出力の信号レベル
がハイ、インバータＩＮＶの出力の信号レベルがローに
なるので、ＭＯＳＦＥＴＱ１がオフ、ＭＯＳＦＥＴＱ２
がオンになり、オペアンプの増幅率は（−Ｒ２１／Ｒ１
２）となる。

【００２０】したがって、入力信号Ｖinとしきい値電圧
Ｖｒｅｆとの高低に応じて、演算増幅回路の増幅率を２
段階に切り換えることができる。また、抵抗Ｒ１２に、
抵抗Ｒ１１よりも抵抗値の大きな抵抗を用いることによ
って、入力信号Ｖinがしきい値電圧Ｖｒｅｆよりも高い
場合は、出力信号が所望の電圧範囲内となるように増幅
率を下げることができ、演算増幅回路から電圧レベルの
高い出力信号が出力されるのを防止できる。

【００２１】尚、本実施形態では、入力端子ＩＮと演算
増幅器ＯＰの反転入力端子との間に接続された抵抗の抵
抗値を、入力信号Ｖinの大きさに応じて切り換えること
により、反転増幅回路の増幅率を切り換えているが、出
力端子ＯＵＴと演算増幅器ＯＰの反転入力端子との間に
接続された抵抗の抵抗値を、入力信号Ｖinの大きさに応
じて切り換えることにより、反転増幅回路の増幅率を切
り換えても良い。また、本実施形態では演算増幅器ＯＰ
を用いた反転増幅回路を例として説明しているが、回路
構成を上記の回路構成に限定する趣旨のものではなく、
演算増幅器ＯＰを用いた増幅回路であれば非反転増幅回
路などの回路でも良いことは勿論のことである。

【００２２】（実施形態２）図２に本実施形態の演算増
幅回路を示す。この演算増幅回路は演算増幅器ＯＰを用
いた反転増幅回路から構成される。入力信号Ｖinが入力
される入力端子ＩＮには複数の抵抗Ｒ１１〜Ｒ１ｎの一
端が接続され、各抵抗Ｒ１１〜Ｒ１ｎの他端はスイッチ
ングマトリックス３の接点Ｓ１〜Ｓｎを介して演算増幅
器ＯＰの反転入力端子に接続されており、演算増幅器Ｏ
Ｐの反転入力端子と出力端子ＯＵＴとの間には抵抗Ｒ２
１が接続される。ここに、スイッチ素子としての接点Ｓ
１〜Ｓｎ及び抵抗Ｒ１１〜Ｒ１ｎ，Ｒ２１から増幅率設
定用の抵抗が構成される。

【００２３】また、入力端子ＩＮに入力される入力信号
ＶinをＡ／Ｄ変換するＡ／Ｄコンバータ（Ａ／Ｄ変換
器）１と、Ａ／Ｄコンバータ１の出力信号をデコードし
て、スイッチングマトリックス３の所定の接点Ｓ１…を
オンさせるデコーダ２とが設けられている。ここで、入
力信号Ｖinの大きさに応じて、デコーダ２が所定の接点
をオンすることにより、入力端子ＩＮと演算増幅器ＯＰ
の反転入力端子との間の合成抵抗の抵抗値を切り換える
ことができ、反転増幅回路の増幅率が切り換えられる。
例えば各抵抗Ｒ１１〜Ｒ１ｎの抵抗値が全て等しく、そ
の抵抗値がＲ（Ω）の場合、デコーダ２が接点Ｓ１…を
１個オンすると、合成抵抗の抵抗値はＲ（Ω）となり、
増幅率は（−Ｒ２１／Ｒ）となる。デコーダ２が接点Ｓ
１…を２個オンすると、合成抵抗の抵抗値は（Ｒ／２）
（Ω）となり、増幅率は（−２×Ｒ２１／Ｒ）となる。
またデコーダ２が接点Ｓ１…を３個オンすると、合成抵
抗の抵抗値は（Ｒ／３）（Ω）となり、増幅率は（−３
×Ｒ２１／Ｒ）となる。このように、デコーダ２がオン
させる接点Ｓ１…の数を増やすにつれて増幅率が低下す
るので、入力信号Ｖinの大きさが大きくなるにつれて、
出力信号が所望の電圧範囲内となるように、オンさせる
接点Ｓ１…の数を増やして、増幅率を段階的に低下させ
ることにより、演算増幅回路から電圧レベルの高い出力
信号が出力されるのを防止できる。

【００２４】ところで、図３はスイッチングマトリック
ス３の具体回路図であり、スイッチングマトリックス３
の各接点をＭＯＳＦＥＴＱ１〜Ｑ５で構成している。
尚、図３に示す例では、スイッチングマトリックス３の
接点の個数を５個としている。

【００２５】尚、本実施形態では、入力端子ＩＮと演算
増幅器ＯＰの反転入力端子との間に接続された抵抗の抵
抗値を、入力信号Ｖinの大きさに応じて切り換えること
により、反転増幅回路の増幅率を切り換えているが、出
力端子ＯＵＴと演算増幅器ＯＰの反転入力端子との間に
接続された抵抗の抵抗値を、入力信号Ｖinの大きさに応
じて切り換えることにより、反転増幅回路の増幅率を切
り換えても良い。すなわち、図４に示すように、入力端
子ＩＮと演算増幅器ＯＰの反転入力端子との間に抵抗Ｒ
１１を接続し、演算増幅器ＯＰの反転入力端子に抵抗Ｒ
２１〜Ｒ２ｎの一端を接続すると共に、抵抗Ｒ２１〜Ｒ
２ｎの他端と演算増幅器ＯＰの出力端子ＯＵＴとの間に
スイッチングマトリックス３の接点Ｓ１〜Ｓｎを接続し
て反転増幅回路を構成しても良い。

【００２６】ここで、Ａ／Ｄコンバータ１は入力信号Ｖ
inをＡ／Ｄ変換し、デコーダ２はＡ／Ｄコンバータ１の
出力をデコードして、所定の接点Ｓ１〜Ｓｎをオンさせ
ており、入力信号Ｖinの大きさに応じて、デコーダ２が
所望の接点をオンすることにより、演算増幅器ＯＰの反
転入力端子と出力端子ＯＵＴとの間の合成抵抗の抵抗値
を切り換えることができ、反転増幅回路の増幅率が切り
換えられる。例えば各抵抗Ｒ２１〜Ｒ２ｎの抵抗値が全
て等しく、その抵抗値がＲ（Ω）の場合、デコーダ２が
接点Ｓ１…を１個オンすると、合成抵抗の抵抗値はＲ
（Ω）となり、増幅率は（−Ｒ／Ｒ１１）となる。デコ
ーダ２が接点Ｓ１…を２個オンすると、合成抵抗の抵抗
値は（Ｒ／２）（Ω）となり、増幅率は（−Ｒ／（２×
Ｒ１１））となる。またデコーダ２が接点Ｓ１…を３個
オンすると、合成抵抗の抵抗値は（Ｒ／３）（Ω）とな
り、増幅率は（−Ｒ／（３×Ｒ１１））となる。このよ
うに、デコーダ２がオンする接点Ｓ１…の数を増やすに
つれて増幅率が低下するので、入力信号Ｖinの大きさが
大きくなるにつれて、出力信号が所望の電圧範囲内とな
るように、オンさせる接点Ｓ１…の数を増やして、増幅
率を段階的に低下させることができ、演算増幅回路から
電圧レベルの高い出力信号が出力されるのを防止でき
る。

【００２７】尚、本実施形態では演算増幅器ＯＰを用い
た反転増幅回路を例として説明しているが、回路構成を
上記の回路構成に限定する趣旨のものではなく、演算増
幅器ＯＰを用いた増幅回路であれば非反転増幅回路など
の回路でも良いことは勿論のことである。。

【００２８】（実施形態３）上述した実施形態１又は２
の演算増幅回路では、入力信号Ｖinの大きさに応じて、
外付けの抵抗の抵抗値を変化させることにより、演算増
幅回路の増幅率を変化させているが、本実施形態では、
演算増幅器ＯＰの反転入力端子ＩＮＮに入力される入力
信号Ｖinnの大きさに応じて、演算増幅器ＯＰの出力を
制限することにより、演算増幅回路の増幅率を変化させ
ている。

【００２９】図５は本実施形態の演算増幅回路を構成す
る演算増幅器ＯＰの内部回路図である。尚、演算増幅器
ＯＰの基本的な回路構成は上述した図１２の回路と同様
であるので、同一の構成要素には同一の符号を付して、
その説明を省略する。この演算増幅器ＯＰは、出力電圧
を所定のリミット電圧に制限する電圧制限回路（電圧制
限手段）１５と、入力信号Ｖinnの大きさに応じてリミ
ット電圧を２段階に切り換えるリミット電圧切換回路１
６とを備えている。電圧制限回路１５はトランジスタＴ
３１〜Ｔ３８、抵抗Ｒ３１〜Ｒ３３、直流電源Ｅなどか
ら構成され、リミット電圧切換回路１６は比較器ＣＰ２
とサンプルホールド回路１７とで構成される。ここで、
演算増幅器ＯＰの出力電圧は点Ｐの電圧Ｖｐに制限され
るのであるが、この電圧Ｖｐは電圧設定用抵抗たる抵抗
Ｒ３１，Ｒ３２の両端電圧によって決定される。

【００３０】電圧制限回路１５では、トランジスタＴ３
１〜Ｔ３４のベース・エミッタ間電圧を無視すると、抵
抗Ｒ３３の両端間に直流電源Ｅの電源電圧Ｖｅが印加さ
れているので、抵抗Ｒ３３に流れる電流Ｉ１は、Ｉ１＝
Ｖｅ／Ｒ３３となる。ここで、トランジスタＴ３５，Ｔ
３６はカレントミラー回路を構成しているので、抵抗Ｒ
３１にも電流Ｉ１が流れ、抵抗Ｒ３１の両端間に発生す
る電圧は（Ｉ１×Ｒ３１）となる。尚、直流電源Ｅ、ト
ランジスタＴ３１〜Ｔ３６、抵抗Ｒ３３などから、抵抗
Ｒ３１，Ｒ３２に一定電流を供給する定電流源が構成さ
れる。

【００３１】ところで、図６に示すように、比較器ＣＰ
２は、反転入力端子ＩＮＮに入力される入力信号Ｖinn
と、所定のしきい値電圧Ｖｒｅｆとの高低を比較してお
り、入力信号Ｖinnがしきい値電圧Ｖｒｅｆを越える
と、比較器ＣＰ２の出力がハイからローに反転し、その
反転出力は保持回路としてのサンプルホールド回路１７
で保持される。

【００３２】ここで、入力信号Ｖinnがしきい値電圧Ｖ
ｒｅｆよりも低い場合は、サンプルホールド回路１７の
出力はハイになる。したがって、サンプルホールド回路
１７の出力をＶ１とすると、点Ｐの電圧Ｖｐは（Ｖ１＋
Ｉ１×Ｒ３１）となる。

【００３３】一方、入力信号Ｖinnがしきい値電圧Ｖｒ
ｅｆを越えると、比較器ＣＰ２の出力が反転して、サン
プルホールド回路１７の出力は０Ｖとなる。したがっ
て、抵抗Ｒ３１の両端電圧がリミット電圧となり、リミ
ット電圧は（Ｉ１×Ｒ３１）となる。

【００３４】このように、入力信号Ｖinnがしきい値電
圧Ｖｒｅｆよりも低い場合は、抵抗Ｒ３１，Ｒ３２の両
端電圧によりリミット電圧が設定され、入力信号Ｖinn
がしきい値電圧Ｖｒｅｆを越えると、抵抗Ｒ３１の両端
電圧のみでリミット電圧が設定されており、入力信号Ｖ
innの大きさに応じて、電圧設定用抵抗の抵抗値を低下
させることができる。したがって、出力信号が所望の電
圧範囲内となるように、入力信号Ｖinnの大きさに応じ
て電圧設定用抵抗の抵抗値を低下させることにより、演
算増幅器ＯＰのリミット電圧を低下させ、増幅率を低下
させることができる。

【００３５】（実施形態４）上述した実施形態１又は２
の演算増幅回路では、入力信号Ｖinの大きさに応じて、
外付けの抵抗の抵抗値を変化させることにより、演算増
幅回路の増幅率を変化させているが、本実施形態では、
演算増幅器ＯＰの反転入力端子ＩＮＮに入力される入力
信号Ｖinnの大きさに応じて演算増幅器ＯＰの出力を制
限することにより、演算増幅回路の増幅率を変化させて
いる。

【００３６】図７は本実施形態の演算増幅回路を構成す
る演算増幅器ＯＰの内部回路図である。尚、演算増幅器
ＯＰの基本的な回路構成は上述した図１２の回路と同様
であるので、同一の構成要素には同一の符号を付して、
その説明を省略する。この演算増幅器ＯＰは、出力電圧
を所定のリミット電圧に制限する電圧制限回路１５を備
えており、電圧制限回路１５はトランジスタＴ４１〜Ｔ
５７、抵抗Ｒ３３〜Ｒ３７、直流電源Ｅなどから構成さ
れ、演算増幅器ＯＰの出力信号は点Ｐの電位Ｖｐに制限
される。

【００３７】本実施形態の回路では、演算増幅器ＯＰの
反転入力端子ＩＮＮに入力される入力信号Ｖinnのピー
ク値を保持するピークホールド回路１８を設けており、
トランジスタＴ４１のベース・エミッタ間電圧を無視す
ると、抵抗Ｒ３７の両端間にはピークホールド回路１８
の出力電圧Ｖ２が印加され、抵抗Ｒ３７に流れる電流Ｉ
２は、Ｉ２＝Ｖ２／Ｒ３７となる。ここで、トランジス
タＴ４２，Ｔ４３、トランジスタＴ４４，Ｔ４５はそれ
ぞれカレントミラー回路を構成しているので、トランジ
スタＴ４５にも電流Ｉ２が流れる。

【００３８】また、トランジスタＴ４６のベース・エミ
ッタ間電圧を無視すると、抵抗Ｒ３３の両端間には直流
電源Ｅの電源電圧Ｖｅが印加されるので、抵抗Ｒ３３に
流れる電流Ｉ３は、Ｉ３＝Ｖｅ／Ｒ３３となる。ここ
で、トランジスタＴ４７，Ｔ４８，Ｔ４９はカレントミ
ラー回路を構成しているので、トランジスタＴ４８にも
電流Ｉ３が流れる。したがって、抵抗Ｒ３４，Ｒ３５の
直列回路にも電流Ｉ３が流れ、抵抗Ｒ３４，Ｒ３５の抵
抗値を共にＲとすると、抵抗Ｒ３４，Ｒ３５の両端電圧
Ｖ３は、Ｖ３＝２×Ｒ×Ｉ３となる。

【００３９】ところで、演算増幅器ＯＰの出力の最大値
はＰ点の電圧Ｖｐで決まるのであるが、Ｐ点の電圧Ｖｐ
はトランジスタＴ５６，Ｔ５７のベース・エミッタ間電
圧を無視すると、抵抗Ｒ３６の両端電圧Ｖ４に略等しく
なる。ここで、トランジスタＴ４９に流れる電流をＩ４
とすると、抵抗Ｒ３６には電流（Ｉ４−Ｉ２）が流れる
ので、Ｐ点の電圧Ｖｐは次式で表される。

【００４０】Ｖｐ＝Ｖ４＝（Ｉ４−Ｉ２）×Ｒ３６・・・（１）ここで、ピークホールド回路１８の出力電圧Ｖ２がゼロ
の場合、電流Ｉ２もゼロとなり、抵抗Ｒ３６に流れる電
流はＩ４となる。また、抵抗Ｒ３６の両端電圧Ｖ４は、
抵抗Ｒ３４，Ｒ３５の両端電圧Ｖ３に等しくなる。した
がって、電流Ｉ４は式（１）より次式のように表され
る。

【００４１】Ｉ４＝Ｖ４／Ｒ３６＝Ｖ３／Ｒ３６＝２×Ｒ×Ｉ３／Ｒ３６＝２×Ｒ×Ｖｅ／（Ｒ３３×Ｒ３６）・・・（２）一方、ピークホールド回路１８に出力電圧Ｖ２が発生す
ると、Ｐ点の電圧Ｖｐは式（１）、式（２）より次式の
ように表される。

【００４２】Ｖｐ＝（Ｉ４−Ｉ２）×Ｒ３６＝（２×Ｒ×Ｖｅ／（Ｒ３３×Ｒ３６）−Ｖ２／Ｒ３７）×Ｒ３６＝（２×Ｒ／Ｒ３３）×Ｖｅ−（Ｒ３６／Ｒ３７）×Ｖ２したがって、直流電源Ｅの電源電圧Ｖｅを略一定とする
と、演算増幅器ＯＰの出力のリミット値はピークホール
ド回路１８の出力電圧Ｖ２によって決定され、出力電圧
Ｖ２が大きくなるにつれて（すなわち入力信号Ｖinnが
大きくなるにつれて）、リミット値が低下する。

【００４３】但し、Ｑ点の電圧は抵抗Ｒ３５の両端電圧
（＝Ｒ×Ｉ３）以下にはならないので、演算増幅器ＯＰ
の出力のリミット電圧は、ピークホールド回路１８の出
力電圧Ｖ２に応じて、（Ｒ×Ｉ３）以上且つ（（２×Ｒ
／Ｒ３３）×Ｖｅ）以下の電圧範囲で変化する。したが
って、入力信号Ｖinnが大きくなるにつれて、演算増幅
器ＯＰの出力の制限値をリニアに低下させることがで
き、出力信号が所望の電圧範囲内となるよう増幅率を制
限することができる。ここに、直流電源Ｅ、トランジス
タＴ４７〜Ｔ５６、抵抗Ｒ３３〜Ｒ３６などから電圧設
定用抵抗たる抵抗Ｒ３６に一定電流を供給する定電流源
が構成され、トランジスタＴ４１〜Ｔ４５及び抵抗Ｒ４
４などから、入力信号Ｖinnの大きさに応じて定電流源
の電流値を低下させる電流可変回路が構成される。

【００４４】（実施形態５）上述した実施形態１又は２
の演算増幅回路では、入力信号Ｖinの大きさに応じて、
外付けの抵抗の抵抗値を変化させることにより、演算増
幅回路の増幅率を変化させているが、本実施形態では、
演算増幅器ＯＰの反転入力端子ＩＮＮに入力される入力
信号Ｖinnの大きさに応じて、演算増幅器ＯＰの出力を
制限することにより、演算増幅回路の増幅率を変化させ
ている。

【００４５】図８は本実施形態の演算増幅回路を構成す
る演算増幅器ＯＰの内部回路図である。尚、演算増幅器
ＯＰの基本的な回路構成は上述した実施形態３の回路と
同様であるので、同一の構成要素には同一の符号を付し
て、その説明を省略する。この演算増幅器ＯＰは、出力
電圧を所定のリミット電圧に制限する電圧制限回路１５
と、入力信号の大きさに応じてリミット電圧を２段階に
切り換えるリミット電圧切換回路１６とを備えている。

【００４６】電圧制限回路１５は直流電源Ｅ、トランジ
スタＴ３１〜Ｔ３８、抵抗Ｒ３３などから構成される。
また、リミット電圧切換回路１６は、一定電圧Ｖccを抵
抗Ｒａ，Ｒｂで分圧したしきい値電圧Ｖｒｅｆと入力信
号Ｖinnとの高低を比較する比較器ＣＰ３、比較器ＣＰ
３の出力を反転させるインバータＩＮＶ、一端がトラン
ジスタＴ３７のエミッタにそれぞれ接続され、インバー
タＩＮＶ及び比較器ＣＰ３の出力に応じて夫々オン／オ
フされるＭＯＳＦＥＴＱ１，Ｑ２、トランジスタＴ３７
のエミッタとグランドラインとの間にＭＯＳＦＥＴＱ
１，Ｑ２を介して夫々接続された抵抗Ｒ４１，Ｒ４２、
とで構成される。ここで、演算増幅器ＯＰの出力電圧は
点Ｐの電圧Ｖｐに制限され、この電圧Ｖｐは抵抗Ｒ４１
又は抵抗Ｒ４２の両端電圧によって決定される。尚、抵
抗Ｒ４１，Ｒ４２の抵抗値は互いに異なる抵抗値に設定
されており、抵抗Ｒ４１，Ｒ４２から電圧設定用抵抗が
構成される。

【００４７】電圧制限回路１５では、トランジスタＴ３
１〜Ｔ３４のベース・エミッタ間電圧を無視すると、抵
抗Ｒ３３の両端間に直流電源Ｅの電源電圧Ｖｅが印加さ
れているので、抵抗Ｒ３３に流れる電流Ｉ１は、Ｉ１＝
Ｖｅ／Ｒ３３となる。トランジスタＴ３５，Ｔ３６はカ
レントミラー回路を構成しており、トランジスタＴ３７
にも電流Ｉ１が流れる。

【００４８】ここで、反転入力端子ＩＮＮに入力される
入力信号Ｖinnがしきい値電圧Ｖｒｅｆよりも低い場合
は、比較器ＣＰ３の出力の信号レベルがロー、インバー
タＩＮＶの出力の信号レベルがハイになるので、ＭＯＳ
ＦＥＴＱ１がオン、ＭＯＳＦＥＴＱ２がオフになる。し
たがって、ＭＯＳＦＥＴＱ１を介して抵抗Ｒ４１に電流
Ｉ１が流れ、抵抗Ｒ４１の両端間に（Ｉ１×Ｒ４１）の
電圧が発生するので、トランジスタＴ３７，Ｔ３８のベ
ース・エミッタ間電圧を無視すると、Ｐ点の電圧Ｖｐは
（Ｉ１×Ｒ４１）となり、演算増幅器ＯＰの出力の制限
値は（Ｉ１×Ｒ４１）となる。

【００４９】一方、反転入力端子ＩＮＮに入力される入
力信号Ｖinnがしきい値電圧Ｖｒｅｆを越えると、比較
器ＣＰ３の出力の信号レベルがハイ、インバータＩＮＶ
の出力の信号レベルがローになるので、ＭＯＳＦＥＴＱ
１がオフ、ＭＯＳＦＥＴＱ２がオンになる。したがっ
て、ＭＯＳＦＥＴＱ２を介して抵抗Ｒ４２に電流Ｉ１が
流れ、抵抗Ｒ４２の両端間に（Ｉ１×Ｒ４２）の電圧が
発生するので、トランジスタＴ３７，Ｔ３８のベース・
エミッタ間電圧を無視すると、Ｐ点の電圧Ｖｐは（Ｉ１
×Ｒ４２）となり、演算増幅器ＯＰの出力の制限値は
（Ｉ１×Ｒ４２）となる。

【００５０】このように、入力信号Ｖinnとしきい値電
圧Ｖｒｅｆとの高低に応じて、演算増幅器ＯＰの出力の
リミット電圧を２段階に切り換えることができる。ま
た、抵抗Ｒ４２に、抵抗Ｒ４１よりも抵抗値の小さい抵
抗を用いることによって、入力信号Ｖinnが所定のしき
い値Ｖｒｅｆよりも高い場合は、出力のリミット電圧を
下げることができ、出力信号が所望の電圧範囲内となる
よう増幅率を制限することができる。

【００５１】（実施形態６）図９は本実施形態の演算増
幅回路を構成する演算増幅器ＯＰの内部回路図である。
尚、リミット電圧切換回路１６以外の構成は実施形態５
の演算増幅器ＯＰと同様であるので、同一の構成要素に
は同一の符号を付して、その説明を省略する。

【００５２】本回路では、トランジスタＴ３７のエミッ
タに各接点Ｓ１〜Ｓｎの一端が夫々接続されたスイッチ
ングマトリックス３と、各接点Ｓ１〜Ｓｎの他端とグラ
ンドラインとの間にそれぞれ接続された抵抗Ｒ４１〜Ｒ
４ｎと、反転入力端子ＩＮＮに入力される入力信号Ｖin
nをＡ／Ｄ変換するＡ／Ｄコンバータ１と、Ａ／Ｄコン
バータ１の出力信号をデコードして、スイッチングマト
リックス３の所定の接点Ｓ１〜Ｓｎをオンさせるデコー
ダ２とでリミット電圧切換回路１６を構成している。

【００５３】上述のように、抵抗Ｒ３３の両端間には直
流電源Ｅの電源電圧Ｖｅが印加されているので、抵抗Ｒ
３３に流れる電流Ｉ１は、Ｉ１＝Ｖｅ／Ｒ３３となる。
トランジスタＴ３５，Ｔ３６はカレントミラー回路を構
成しているので、トランジスタＴ３７にも電流Ｉ１が流
れる。

【００５４】ここで、Ａ／Ｄコンバータ１は入力信号Ｖ
innをＡ／Ｄ変換し、デコーダ２はＡ／Ｄコンバータ１
の出力信号をデコードして、所望の接点Ｓ１〜Ｓｎをオ
ンさせている。例えば各抵抗Ｒ４１〜Ｒ４ｎの抵抗値が
全て等しく、その抵抗値がＲ（Ω）の場合、デコーダ２
が接点Ｓ１を１個オンすると、電流Ｉ１は抵抗Ｒ４１の
みを流れ、抵抗Ｒ４１の両端間に（Ｉ１×Ｒ）の電圧が
発生する。したがって、トランジスタＴ３７，Ｔ３８の
ベース・エミッタ間電圧を無視すると、Ｐ点の電圧Ｖｐ
（すなわち演算増幅器ＯＰのリミット電圧）は（Ｉ１×
Ｒ）となる。デコーダ２が２個の接点Ｓ１，Ｓ２をオン
すると、電流Ｉ１は抵抗Ｒ４１，Ｒ４２の並列回路を流
れ、抵抗Ｒ４１，Ｒ４２の両端間に（Ｉ１×Ｒ／２）の
電圧が発生し、Ｐ点の電圧Ｖｐは（Ｉ１×Ｒ／２）とな
る。また、デコーダ２が３個の接点Ｓ１〜Ｓ３をオンす
ると、電流Ｉ１は抵抗Ｒ４１〜Ｒ４３の並列回路を流
れ、抵抗Ｒ４１〜Ｒ４３の両端間に（Ｉ１×Ｒ／３）の
電圧が発生し、Ｐ点の電圧Ｖｐは（Ｉ１×Ｒ／３）とな
る。このように、デコーダ２がオンさせる接点Ｓ１…の
数を増やすにつれて演算増幅器ＯＰのリミット電圧が低
下するので、入力信号Ｖinの大きさが大きくなるにつれ
て、オンさせる接点Ｓ１…の数を増やすことにより、出
力信号が所望の電圧範囲内となるように演算増幅器ＯＰ
の増幅率を制限できる。

【００５５】ところで、図１０は、本実施形態の回路に
おいてスイッチングマトリックス３の各接点Ｓ１…をＭ
ＯＳＦＥＴで構成した回路を示しており、図１０に示す
例では、スイッチングマトリックス３の接点の数を５個
としている。

【００５６】

【発明の効果】上述のように、請求項１の発明は、入力
信号を所定の増幅率で増幅する演算増幅器を用いた増幅
手段、及び、入力信号の電圧値に応じて出力信号の電圧
値が所望の電圧範囲内となるように増幅率を変化させる
増幅率可変手段を備えて成ることを特徴とし、増幅率可
変手段は、出力信号の電圧レベルが所望の電圧範囲内と
なるよう、入力信号の電圧値に応じて増幅率を変化させ
ているので、予め入力信号の電圧レベルを考慮して増幅
率を設計したり、増幅率の調整作業を行う必要がなく、
所望の電圧レベルの出力信号を自動的に得ることができ
るという効果がある。

【００５７】請求項２の発明は、請求項１の発明におい
て、前記増幅手段は演算増幅器と増幅率設定用の抵抗と
を少なくとも具備した増幅回路からなり、前記抵抗は、
抵抗器及びスイッチ素子の直列回路を複数個並列に接続
して構成され、前記増幅率可変手段は入力信号の電圧値
と所定のしきい値との高低を比較する比較器からなり、
前記比較器の出力に応じて各スイッチ素子がオン／オフ
されることを特徴とし、各スイッチ素子は比較器の出力
に応じてオン／オフされるので、入力信号の大きさに応
じて増幅率設定用の抵抗の抵抗値が２段階に切り換えら
れ、増幅率を自動的に切り換えることができるという効
果がある。

【００５８】請求項３の発明は、請求項１の発明におい
て、前記増幅手段は演算増幅器と増幅率設定用の抵抗と
を少なくとも具備した増幅回路からなり、前記抵抗は、
抵抗器及びスイッチ素子の直列回路を複数個並列に接続
して構成され、前記増幅率可変手段は、入力信号をＡ／
Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器の出力信号に
応じて所定のスイッチ素子をオンさせるデコーダとで構
成されることを特徴とし、デコーダはＡ／Ｄ変換器の出
力信号に応じて、所定のスイッチ素子をオンさせてお
り、入力信号の大きさに応じてオンされるスイッチ素子
が切り替わり、増幅率設定用の抵抗値が切り換えられる
ので、増幅率を自動的に切り換えることができるという
効果がある。

【００５９】請求項４の発明は、請求項１の発明におい
て、前記増幅手段は、出力電圧を所定のリミット電圧に
制限する電圧制限手段を具備した演算増幅器からなり、
前記電圧制限手段は、電圧設定用抵抗と、前記電圧設定
用抵抗に電流を流して電圧設定用抵抗の両端間にリミッ
ト電圧を発生させる定電流源とで構成され、前記増幅率
可変手段は、演算増幅器の入力端子に入力される入力信
号の最大値を保持するピークホールド回路と、ピークホ
ールド回路の出力が大きくなるにつれて、定電流源の電
流値を低下させる電流値可変回路からなることを特徴と
し、入力信号の電圧値に応じてピークホールド回路の出
力が増加すると、電流値可変回路が電圧設定用抵抗に流
れる電流を低下させているので、電圧設定用抵抗の両端
電圧すなわち演算増幅器のリミット電圧を低下させるこ
とができ、演算増幅器の増幅率の上限値を低下させるこ
とができるという効果がある。

【００６０】請求項５の発明は、請求項１の発明におい
て、前記増幅手段は、出力電圧を所定のリミット電圧に
制限する電圧制限手段を具備した演算増幅器からなり、
前記電圧制限手段は、電圧設定用抵抗と、前記電圧設定
用抵抗に電流を流して電圧設定用抵抗の両端間にリミッ
ト電圧を発生させる定電流源とで構成され、上記増幅率
可変手段は、演算増幅器の入力端子に入力される入力信
号の電圧レベルに応じて電圧設定用抵抗の抵抗値を変化
させる抵抗値可変回路からなることを特徴とし、抵抗値
可変回路は入力信号の電圧レベルに応じて電圧設定用抵
抗の抵抗値を変化させているので、電圧設定用抵抗の両
端電圧すなわち演算増幅器のリミット電圧を変化させる
ことができ、演算増幅器の増幅率の上限値を変化させる
ことがでという効果がある。

【００６１】請求項６の発明は、請求項５の発明におい
て、前記電圧設定用抵抗は複数の抵抗器の直列回路から
なり、前記抵抗値可変回路は、入力信号の電圧値と所定
のしきい値との高低を比較する比較器と、入力信号の電
圧値がしきい値を越えて比較器の出力が反転すると、そ
の反転出力を保持する保持回路とで構成され、保持回路
の出力端と前記複数の抵抗器の接続点とを接続したこと
を特徴とし、入力信号の電圧値がしきい値を越えると比
較器の出力が反転し、比較器の出力に応じて保持回路の
出力が反転し、保持回路はその反転出力を保持するの
で、複数の抵抗器の接続点の電位が変化し、電圧設定用
抵抗の両端電圧すなわち演算増幅器のリミット電圧を変
化させることができるという効果がある。

【００６２】請求項７の発明は、請求項５の発明におい
て、前記電圧設定用抵抗は、抵抗器及びスイッチ素子の
直列回路が複数個並列に接続して構成され、前記抵抗値
可変回路は、入力信号の電圧値と所定のしきい値との高
低を比較する比較器からなり、前記スイッチ素子は比較
器の出力に応じてオン／オフされることを特徴とし、比
較器の出力に応じてスイッチ素子がオン／オフされるの
で、入力信号の大きさに応じて電圧設定用抵抗の抵抗値
が２段階に切り換えられ、演算増幅器のリミット電圧を
２段階に変化させることができるという効果がある。

【００６３】請求項８の発明は、請求項５の発明におい
て、前記電圧設定用抵抗は、抵抗器及びスイッチ素子の
直列回路が複数個並列に接続して構成され、前記抵抗値
可変回路は、入力信号をＡ／Ｄ変換するＡ／Ｄ変換器
と、Ａ／Ｄ変換器の出力信号に応じて所定のスイッチ素
子をオンさせるデコーダとで構成されることを特徴と
し、デコーダはＡ／Ｄ変換器の出力信号に応じて、所定
のスイッチ素子をオンさせており、入力信号の大きさに
応じてオンされるスイッチ素子が切り替わり、増幅率設
定用の抵抗値が切り換えられるので、増幅率を自動的に
切り換えることができるという効果がある。

【００６４】請求項９の発明は、請求項２、３、７又は
８の発明において、上記スイッチ素子はＭＯＳ型電界効
果トランジスタからなることを特徴とし、請求項２、
３、７又は８の発明と同様の効果を奏する。

【図面の簡単な説明】

【図１】実施形態１の演算増幅回路の回路図である。

【図２】実施形態２の演算増幅回路の回路図である。

【図３】同上の要部回路図である。

【図４】同上の別の演算増幅回路の回路図である。

【図５】実施形態３の演算増幅回路に用いる演算増幅器
の内部回路図である。

【図６】同上の動作を説明する波形図である。

【図７】実施形態４の演算増幅回路を構成する演算増幅
器の内部回路図である。

【図８】実施形態５の演算増幅回路を構成する演算増幅
器の内部回路図である。

【図９】実施形態６の演算増幅回路を構成する演算増幅
器の内部回路図である。

【図１０】同上の演算増幅回路を構成する別の演算増幅
器の内部回路図である。

【図１１】従来の演算増幅回路の回路図である。

【図１２】同上に用いる演算増幅器の内部回路図であ
る。

【符号の説明】

ＣＰ１比較器ＩＮ入力端子ＯＰ演算増幅器ＯＵＴ出力端子Ｖｒｅｆしきい値電圧Ｖin 入力信号Ｒ１１，Ｒ１２，Ｒ２１抵抗

Claims

【特許請求の範囲】

【請求項１】入力信号を所定の増幅率で増幅する演算増
幅器を用いた増幅手段、及び、入力信号の電圧値に応じ
て出力信号の電圧値が所望の電圧範囲内となるように増
幅率を変化させる増幅率可変手段を備えて成ることを特
徴とする演算増幅回路。
【請求項２】前記増幅手段は演算増幅器と増幅率設定用
の抵抗とを少なくとも具備した増幅回路からなり、前記
抵抗は、抵抗器及びスイッチ素子の直列回路を複数個並
列に接続して構成され、前記増幅率可変手段は入力信号
の電圧値と所定のしきい値との高低を比較する比較器か
らなり、前記比較器の出力に応じて各スイッチ素子がオ
ン／オフされることを特徴とする請求項１記載の演算増
幅回路。
【請求項３】前記増幅手段は演算増幅器と増幅率設定用
の抵抗とを少なくとも具備した増幅回路からなり、前記
抵抗は、抵抗器及びスイッチ素子の直列回路を複数個並
列に接続して構成され、前記増幅率可変手段は、入力信
号をＡ／Ｄ変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器の出
力信号に応じて所定のスイッチ素子をオンさせるデコー
ダとで構成されることを特徴とする請求項１記載の演算
増幅回路。
【請求項４】前記増幅手段は、出力電圧を所定のリミッ
ト電圧に制限する電圧制限手段を具備した演算増幅器か
らなり、前記電圧制限手段は、電圧設定用抵抗と、前記
電圧設定用抵抗に電流を流して電圧設定用抵抗の両端間
にリミット電圧を発生させる定電流源とで構成され、前
記増幅率可変手段は、演算増幅器の入力端子に入力され
る入力信号の最大値を保持するピークホールド回路と、
ピークホールド回路の出力が大きくなるにつれて、定電
流源の電流値を低下させる電流値可変回路からなること
を特徴とする請求項１記載の演算増幅回路。
【請求項５】前記増幅手段は、出力電圧を所定のリミッ
ト電圧に制限する電圧制限手段を具備した演算増幅器か
らなり、前記電圧制限手段は、電圧設定用抵抗と、前記
電圧設定用抵抗に電流を流して電圧設定用抵抗の両端間
にリミット電圧を発生させる定電流源とで構成され、上
記増幅率可変手段は、演算増幅器の入力端子に入力され
る入力信号の電圧レベルに応じて電圧設定用抵抗の抵抗
値を変化させる抵抗値可変回路からなることを特徴とす
る請求項１記載の演算増幅回路。
【請求項６】前記電圧設定用抵抗は複数の抵抗器の直列
回路からなり、前記抵抗値可変回路は、入力信号の電圧
値と所定のしきい値との高低を比較する比較器と、入力
信号の電圧値がしきい値を越えて比較器の出力が反転す
ると、その反転出力を保持する保持回路とで構成され、
保持回路の出力端と前記複数の抵抗器の接続点とを接続
したことを特徴とする請求項５記載の演算増幅回路。
【請求項７】前記電圧設定用抵抗は、抵抗器及びスイッ
チ素子の直列回路が複数個並列に接続して構成され、前
記抵抗値可変回路は、入力信号の電圧値と所定のしきい
値との高低を比較する比較器からなり、前記スイッチ素
子は比較器の出力に応じてオン／オフされることを特徴
とする請求項５記載の演算増幅回路。
【請求項８】前記電圧設定用抵抗は、抵抗器及びスイッ
チ素子の直列回路が複数個並列に接続して構成され、前
記抵抗値可変回路は、入力信号をＡ／Ｄ変換するＡ／Ｄ
変換器と、Ａ／Ｄ変換器の出力信号に応じて所定のスイ
ッチ素子をオンさせるデコーダとで構成されることを特
徴とする請求項５記載の演算増幅回路。
【請求項９】上記スイッチ素子はＭＯＳ型電界効果トラ
ンジスタからなることを特徴とする請求項２、３、７又
は８記載の演算増幅回路。