CN113126689A

CN113126689A - 直流修调模块及采用直流修调的带隙基准电路

Info

Publication number: CN113126689A
Application number: CN201911419599.1A
Authority: CN
Inventors: 满雪成
Original assignee: SG Micro Beijing Co Ltd
Current assignee: SG Micro Beijing Co Ltd
Priority date: 2019-12-31
Filing date: 2019-12-31
Publication date: 2021-07-16
Anticipated expiration: 2039-12-31
Also published as: CN113126689B

Abstract

本申请公开了直流修调模块及采用直流修调的带隙基准电路。该直流修调模块包括：第一译码模块，根据控制字的第一组数据位的权重和数值产生相应大小的第一电流；第二译码模块，根据控制字的第二组数据位的权重和数值产生相应大小的第二电流；电流采样模块，将第一电流和第二电流叠加以获得修调电流，以及将修调电流转换成修调电压；以及极性选择模块，根据控制字的第三组数据位的数值，在第一输出端提供修调电压作为第一修调信号，或者在第二输出端提供修调电压作为第二修调信号。采用直流修调模块对放大器的输出信号进行反馈修调以减小放大器的失调电压，从而提高带隙基准电路产生的参考电压的精度和温度稳定性。

Description

直流修调模块及采用直流修调的带隙基准电路

技术领域

本发明涉及电子电路技术领域，更具体地，涉及直流修调模块及采用直流修调的带隙基准电路。

背景技术

带隙基准电路是集成电路中经常使用的参考电压电路，用于提供不受电源电压和环境温度影响的高精度参考电压。

如图1所示，根据现有技术的带隙基准电路100例如包括双极型晶体管Q1和Q2、电阻R11至R13、以及放大器110。电阻R11、电阻R12和双极型晶体管Q1依次连接在供电端和地之间，其中，电阻R11和电阻R12的中间节点为第一节点。电阻R13和双极型晶体管Q2依次连接在供电端和地之间，二者的中间节点为第二节点。双极型晶体管Q1和Q2分别连接在二极管形式，且分别流经不同大小的电流。因此，双极型晶体管Q1和Q2的基极-发射极电压差值与绝对温度成正比。放大器110的反相输入端连接至第一节点，同相输入端连接至第二节点，输出端提供输出电压VOUT。

在理想的带隙基准电路100中，放大器110将正温度系数和负温度系数的两个输入信号叠加以获得与温度系数无关的输出电压VOUT。输出电压VOUT与双极型晶体管Q1和Q2的带隙电压相关，与电阻R11、R12和R13的比值相关，而与环境温度和供电电压无关。

然而，在实际的带际基准电路100中，输出电压VOUT还受到放大器110的失调电压影响。放大器110的性能受到集成电路工艺失配和放大器的有限增益影响，在同相输入端和反相输入端之间存在着不能忽略的失调电压VOS，导致在输出端产生的输出电压VOUT的电压精度变差。由于放大器110的失调电压VOS与温度相关，因此，带隙基准电路100的温度特性也会受到影响。

发明内容

为了解决上述技术问题，本发明提供一种直流修调模块以及采用直流修调的带隙基准电路，采用直流修调模块以产生与放大器的失调电压极性相对应的第一修调信号和第二修调信号以减小放大器的失调电压。

根据本发明的一方面，提供一种直流修调模块，包括：电流源模块，包括用于提供多个恒定电流的多个电流源；第一译码模块，包括分别与所述多个电流源连接的多个电流支路，根据控制字的第一组数据位的权重和数值产生相应大小的第一电流；第二译码模块，包括共同与所述多个电流源中的至少一个电流源连接的多个电流支路，根据控制字的第二组数据位的权重和数值产生相应大小的第二电流；电流采样模块，与所述第一译码模块相连接以接收所述第一电流，以及与所述第二译码模块相连接以接收所述第二电流，将所述第一电流和所述第二电流叠加以获得修调电流，以及将所述修调电流转换成修调电压；以及极性选择模块，根据所述控制字的第三组数据位的数值，在第一输出端和第二输出端之间提供第一修调信号或第二修调信号，其中，所述第一修调信号和所述第二修调信号为相反极性的全差分信号。

优选地，还包括：使能模块，所述使能模块包括串联连接在供电端和地之间的第一晶体管和参考电流源，在使能信号有效时，所述参考电流源提供的恒定电流流经所述第一晶体管。

优选地，所述电流源模块包括采用电流镜方式共同耦合至所述第一晶体管的多个第二晶体管。

优选地，所述电流采样模块包括：采样电阻，所述修调电压为所述采样电阻上的电压降；以及旁路晶体管，连接在所述采样电阻的第二端和地之间。

优选地，所述第一译码模块的所述多个电流支路分别包括：第一开关和第一权重晶体管，串联连接在所述多个电流源的相应电流源和所述采样电阻的第一端之间；以及第二开关，连接在所述多个电流源的相应电流源和中间节点之间。

优选地，所述第一译码模块还包括公共的第二权重晶体管，所述第二权重晶体管连接在所述中间节点和所述采样电阻的第二端之间。

优选地，所述第一译码电路的多个电流分支中的所述第一权重晶体管分别提供权重为1的分支电流，所述第二权重晶体管提供权重为1的分支电流。

优选地，所述第二译码模块的所述多个电流支路分别包括：第三开关和第三权重晶体管，串联连接在所述中间节点和所述采样电阻的第一端之间；以及第四开关，连接在所述第三权重晶体管和所述采样电阻的第二端之间。

优选地，所述第二译码电路的多个电流分支中的所述第三权重晶体管分别提供所述第二组数据位中的相应位权重的分支电流。

优选地，所述第一晶体管和所述第二晶体管、所述第一权重晶体管至所述第三权重晶体管、所述第一开关至所述第四开关分别为P型MOSFET。

优选地，所述第一组数据位是所述控制字的高有效位，所述第二组数据位是所述控制字的低有效位。

优选地，所述第三组数据位是所述控制字的最高有效位。

根据本发明的另一方面，提供一种带隙基准电路，包括：第一双极型晶体管和第二双极型晶体管，各自连接在二极管形式，并且分别流经不同大小的电流以产生第一输入信号和第二输入信号；放大器，所述放大器的同相输入端接收所述第一输入信号，反相输入端接收所述第二输入信号，输出端提供参考电压；检测模块，与所述放大器的输出端相连接，在系统上电期间接收所述参考电压以获得检测信号，所述检测信号表征所述放大器的失调电压；控制模块，与所述检测模块相连接以获得所述检测信号，以及根据所述失调电压产生数字形式的控制字；以及上述的直流修调模块，其中，所述直流修调模块与所述放大器相连接，在所述失调电压为正极性时提供所述第一修调信号，在所述失调电压为负极性时提供所述第二修调信号，以至少部分地抵消所述失调电压。

优选地，所述放大器包括：第一电流支路和第二电流支路，分别根据所述第一输入信号和所述第二输入信号产生相应大小的第一电流和第二电流；以及电流镜，将所述第一电流耦合至所述第二电流支路，从而在所述第二电流支路产生镜像电流，其中，所述放大器将根据所述第一修调信号产生的补偿电流提供至第一电流支路，以及将根据所述第二修调信号产生的补偿电流提供至第二电流支路，以及根据所述第一电流、所述第二电流和所述补偿电流的叠加电流产生所述参考电压。

优选地，所述放大器包括：第四晶体管，控制端接收所述第一修调信号，以及连接至所述第一电流支路以提供所述补偿电流；以及第五晶体管，控制端接收所述第二修调信号，以及连接至所述第二电流支路以提供所述补偿电流。

根据本发明实施例的直流修调模块根据单极性的修调电流产生全差分信号的修调电压。由于单极性相对于全差分的电路设计要容易很多，因此可以降低电路设计的难度。进一步地，采用温度码译码和二进制译码的混合译码方式产生单极性的修调电流，可以具有很高的修调精度和很大的修调范围。在保证性能的同时，控制了电路设计的复杂度。

根据本发明实施例的带隙基准电路，在系统上电时检测失调电压，以及根据失调电压，采用直流修调模块产生与极性相对应的第一修调信号和第二修调信号，对放大器的输出信号进行反馈修调以减小放大器的失调电压，因而提高带隙基准电路产生的参考电压的精度和温度稳定性。

该带隙基准电路的控制模块产生与放大器的失调电压的极性和大小相关的控制字。直流修调模块根据控制字的第一组和第二组数据位控制第一修调信号和第二修调信号的大小，根据控制字的第三组数据位选择第一修调信号和第二修调信号之一。直流修调模块采用单个控制字即可以提供与放大器的失调电压的极性和大小相对应的修调电压，由于无需在直流修调模块内部设计时序模块，因此可以简化直流修调模块的内部电路结构。

该带隙基准电路的放大器包括分别接收第一修调信号和第二修调信号的附加输入端。在放大器内部，根据不同信号输入端的修调电压分别产生相应电流支路上的补偿电流，从而实现针对不同极性的失调电压补偿。该放大器与直流修调模块直接连接，在放大器内部无须根据失调电压的极性进行切换，由于无需在放大器内部设计开关模块，因此可以简化放大器的内部电路结构。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出根据现有技术的带隙基准电路的示意性电路图。

图2示出根据本发明实施例的带隙基准电路的示意性电路图。

图3示出图2所示带隙基准电路中的直流修调模块的详细电路图。

图4示出图2所示带隙基准电路中的放大器的详细电路图。

图5和6分别示出根据本发明实施例的带隙基准电路中的放大器的失调电压和直流修调模块的修调电压随时间的变化。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

下面，参照附图对本发明进行详细说明。

图2示出根据本发明实施例的带隙基准电路的示意性电路图。

如图所示，根据本发明实施例的带隙基准电路200例如包括双极型晶体管Q1和Q2、电阻R11至R15、放大器210、检测模块220、控制模块230、直流修调模块240。

电阻R11、电阻R12和双极型晶体管Q1依次连接在供电端和地之间，其中，电阻R11和电阻R12的中间节点为第一节点。电阻R13和双极型晶体管Q2依次连接在供电端和地之间，二者的中间节点为第二节点。

双极型晶体管Q1和Q2分别连接在二极管形式，且分别流经不同大小的电流。因此，双极型晶体管Q1和Q2的基极-发射极电压差值与绝对温度成正比。

放大器210的反相输入端连接至第一节点，同相输入端连接至第二节点，输出端提供参考电压REF。

放大器210将正温度系数和负温度系数的两个输入信号叠加以获得与温度系数无关的参考电压REF。参考电压REF与双极型晶体管Q1和Q2的带隙电压相关，与电阻R11、R12和R13的比值相关，而与环境温度和供电电压无关。

进一步地，放大器210产生的参考电压REF还受到放大器110的失调电压的影响。由于放大器210的性能受到集成电路工艺失配和放大器的有限增益影响，在放大器210的同相输入端和反相输入端之间存在着不能忽略的失调电压VOS。

检测模块220的第一输入端经由电阻R14接收参考电压REF，第二输入端经由电阻R15接地，输出端提供检测信号DET。检测模块220在带隙基准电路200上电期间将放大器210的参考电压REF与地进行比较以获得检测信号DET。该检测信号DET表征失调电压VOS的极性和大小。

控制模块230的输入端接收检测信号DET，输出端提供控制字CTRL。控制字CTRL例如是9位的数字值，最高有效位的1位为符号位，用于表示修调信号的极性，其余有效位的8位为数据位，用于表示修调信号的大小。在该实施例中，修调信号的极性与失调电压的极性相反，修调信号的大小与失调电压的大小成正比。

优选地，控制模块230还包括用于接收系统时钟信号的时钟输入端以及用于提供使能信号的使能端。控制模块230在系统上电的预定时钟周期将使能信号提供给检测模块220。在系统上电时，控制模块230使能检测模块220，以检测放大器210的失调电压VOS以及产生修调信号的控制字CTRL。在系统上电结束之后，控制模块230则禁用检测模块220。

直流修调模块240的输入端用于接收控制字CTRL，在第一输出端NIP和第二输出端NIM之间提供与失调电压OS反极性的修调信号。

根据本发明实施例的带际基准电路200，在上电时检测失调电压，以及根据失调电压产生与正极性失调电压相对应的第一修调信号和与负极性失调电压相对应的第二修调信号，对放大器的输出信号进行反馈修调以减小放大器的失调电压，从而提高带隙基准电路产生的参考电压的精度和温度稳定性。

如图所示，根据本发明实施例的带隙基准电路200中的直流修调模块240产生修调信号。直流修调模块240例如是提供第一修调信号和第二修调信号的8位直流DAC，用于将数字形式的控制字CTRL转换成与数字值相对应的模拟信号输出，从而提供与失调电压极性相对应的第一修调信号和第二修调信号之一。

直流修调模块240例如包括使能模块、电流源模块、第一译码模块、第二译码模块、电流采样模块、极性选择模块。在图中所示的实施例中，直流修调模块240包括参考电流源Is、电阻R21和R22、晶体管M1至M6、M11至M17、M21至M26、M31至M36、M41和M42、开关K1、K21和K22、K31和K32。其中，晶体管M3、M41和M42分别为N型MOSFET(即，金属氧化物半导体场效应晶体管的英文缩写)，其余晶体管为P型MOSFET。晶体管M11作为权重晶体管，用于产生与控制字的数据位的权重相关的分支电流。

使能模块包括晶体管M1、晶体管M2、电阻R21、晶体管M3和电流源，依次串联连接在供电端和地之间。晶体管M1的栅极连接至晶体管M2和电阻R21的中间节点，源极连接至供电端，晶体管M2的栅极连接至电阻R21和晶体管M3的中间节点。晶体管M3的栅极接收使能信号。在使能信号有效时，参考电流源Is提供的恒定电流流经晶体管M1。

电流源模块包括采用晶体管M4表示的7个电流源和采用晶体管M5表示的1个电流源。在电流源模块中，晶体管M4和M5的栅极与晶体管M1的栅极相连接，源极连接至供电端，因而分别与晶体管M1形成电流镜，分别提供与晶体管M1相对应的恒定电流。

第一译码模块执行温度码译码功能，用于将控制字CTRL的数据位<B7:B5>转换成相应权重的第一电流。第一译码模块包括彼此权重相同且并联连接的8个电流支路、以及公共的晶体管M17。在图中仅示出第一电流支路和第八电流支路。第一电流支路包开关和晶体管M11。该开关包括并联连接的两个晶体管M21和M31。晶体管M21和晶体管M11串联连接在晶体管M4的漏极和节点N1之间，晶体管M31和晶体管M17串联连接在晶体管M4的漏极和节点N2之间。第二至第七电流支路的权重和电路结构相同，在此不再详述。第八电流支路包括开关，该开关例如包括晶体管M6。晶体管M6与晶体管M17串联连接在晶体管M5的漏极和节点N2之间。在第一译码模块中，晶体管M11和M17分别提供权重为1的电流。在直流修调模块将控制字CTRL的数据位<B7:B5>译码成8个开关信号之后，所述8个开关信号用于用于控制8个电流支路中的开关的导通状态，从而提供多个分支电流，所述多个分支电流叠加为第一电流。

第二译码模块执行二进制译码功能，用于将控制字CTRL的数据位<B4:B0>转换成相应权重的第二电流。第二译码模块包括彼此权重不同的5个电流支路、以及公共的晶体管M5和M6。第一电流支路包括串联连接的晶体管M12、以及开关。该开关包括并联连接的两个晶体管M22和M32。晶体管M22和晶体管M12串联连接在晶体管M5的漏极和节点N1之间，晶体管M32和晶体管M12串联连接在晶体管M5的漏极和节点N2之间。在第二译码模块中，第一电流支路中的晶体管M12提供权重为16的电流。第一至第五电流支路的电路结构基本相同，分别提供权重为16、8、4、2、1的共计5个分支电流。直流修调模块将控制字CTRL的数据位<B4:B0>用于5个开关信号，所述5个开关信号用于用于控制5个电流支路中的开关的导通状态，从而提供多个分支电流，所述多个分支电流叠加为第二电流。

在电流采样模块中，电阻R22连接在节点N1和N2之间，晶体管M42连接在节点N2和地之间。晶体管M42为旁路晶体管。晶体管M41连接在在晶体管M42的栅极和源极之间，开关K1连接在晶体管M42的栅极和节点N2之间。电阻R22作为电流采样元件，将第一译码模块产生的第一电流和第二译码模块产生的第二电流叠加形成修调电压。

在极性选择模块中，开关K21的第一端连接至节点N1，开关K22的第一端连接至节点N2，开关K21和K22的第二端彼此连接至第二输出端NIM；开关K31的第一端连接至节点N1，开关K32的第一端连接至节点N2，开关K31和K32的第二端彼此连接至第一输出端NIP。在数据位B<8>有效时，开关K22和K31闭合，而开关K21和K32断开，使得第一输出端NIP和NIM分别对应于节点N1和N2，从而提供第一修调信号。在数据位B<8>无效时，开关K21和K32闭合，而开关K22和K31断开，使得第一输出端NIP和NIM分别对应于节点N2和N1，从而提供第二修调信号。

在第二输出端NIM和NIP两端的差分信号作为第一修调信号和第二修调信号，用于对放大器的失调电压进行校准。在在数据位B<8>的两种状态时，差分信号的幅值不变，但极性发生了翻转。

在直流修调模块的工作期间，第一译码模块根据控制字CTRL的高有效位产生第一电流以及恒定的二级电流，以及第二译码模块根据控制字CTRL的低有效位基于二级电流产生成第二电流。第一译码模块采用温度计码控制晶体管的导通状态，第二译码模块采用二进制码控制晶体管的导通状态。

在表1和2中示出控制字的高有效位与第一译码模块的第一组晶体管和第二组晶体管的导通状态之间的关系。

表1、直流修调模块中作为开关的第一组晶体管的导通状态

B<7>

B<6>

B<5>

M21<1>

M21<2>

M21<3>

M21<4>

M21<5>

M21<6>

M21<7>

0

Off

0

1

On

Off

0

1

0

On

Off

0

1

On

Off

1

0

On

Off

1

0

1

On

Off

1

0

On

Off

1

On

表2、直流修调模块中作为开关的第二组晶体管的导通状态

B<7>

B<6>

B<5>

M31<1>

M31<2>

M31<3>

M31<4>

M31<5>

M31<6>

M31<7>

M6

0

On

Off

0

1

Off

On

Off

0

1

0

Off

On

Off

0

1

Off

On

Off

1

0

Off

On

Off

1

0

1

Off

On

Off

1

0

Off

On

Off

1

Off

On

在控制字CTRL的高有效位B<7:5>＝000时，第一译码模块进行控制字的高有效位的译码，其中，第一译码模块中的第一至第七电流支路的晶体管M21均关断，第一电流支路的晶体管M31导通，第二至第七电流支路的晶体管M31关断，第八电流支路的晶体管M6关断。电流源模块中的第一电流源提供的电流经过第一电流支路的晶体管M31后，由第二译码模块中进一步进行控制字的低有效位的译码。第二译码模块中的晶体管M12至M17根据控制字的低有效位的数值相应导通或关断，产生第二电流。第二电流流向电阻R22，或者直接流向旁路晶体管M42。此时，第二译码模块中的晶体管M12至17的权重总计为1+1+2+4+8+16＝32，因此，最小的电流步长为1/32*I(晶体管M4)，此时流过电阻R22的电流最小为0，最大为31/32*I(晶体管M4)。

在控制字CTRL的高有效位B<7:5>＝001时，例如，控制字CTRL的数值从00011111切换到00100000时，第一译码模块进行控制字的高有效位的译码，其中，第一电流支路的晶体管M21导通，第二至第七电流支路的晶体管M21关断，第一和第二电流支路的晶体管M31导通，第三至第七电流支路的晶体管M31关断，第八电流支路的晶体管M6关断。电流源模块中的第一电流源提供的电流流向电阻，第二电流源提供的电流经过第二电流支路的晶体管M31后，由第二译码模块中进一步进行控制字的低有效位的译码。第二译码模块中的晶体管M12至M17根据控制字的低有效位的数值相应导通或关断，产生第二电流。第二电流流向电阻R22，或者直接流向旁路晶体管M42。此时，第二译码模块中的晶体管M12至17的权重总计为1+1+2+4+8+16＝32，因此，最小的电流步长为1/32*I(晶体管M4)，此时流过电阻R22的电流最小位0，最大为31/32*I(晶体管M4)。

第一译码模块的第二组晶体管M31和M6在任何时刻只有一个晶体管导通，以保证第二译码模块的晶体管M12到M17获得恒定的二级电流，从而在二进制译码时产生恒定的步长。

以此类推，第一译码模块根据控制字CTRL的高有效位产生第一电流，以及第二译码模块根据控制字CTRL的低有效位产生成第二电流。第二译码模块实现的最小的电流步长均为1/32*I(晶体管M4)。进一步地，选择电阻R22的数值可以进一步控制修调电压的步长。

根据本发明实施例的直流修调模块，根据失调电压对应的控制字进行反馈修调，该直流修调模块包括不同权重的多个电流支路和极性选择模块，根据控制字的最高数据位控制极性选择模块的开关，根据控制字的其余数据位控制相应权重的电流支路的开关，从而采用叠加不同权重的多个电流的方式，根据失调电压产生相应极性和相应大小的第一修调信号和第二修调信号。采用第一修调信号和第二修调信号对放大器的输入端进行反馈修调，以减小放大器的失调电压，从而提高带隙基准电路产生的参考电压的精度和温度稳定性。

该直流修调模块根据单极性的修调电流产生全差分信号的修调电压。由于单极性相对于全差分的电路设计要容易很多，因此可以降低电路设计的难度。进一步地，采用温度码译码和二进制译码的混合译码方式产生单极性的修调电流，可以具有很高的修调精度和很大的修调范围。在实际的电路设计中，电流源模块中的8个晶体管会存在匹配误差，假设电流源之间的偏差为10％，则偏差为3个最小的步长。如果全部都采用二进制译码的方式，电流镜之间的匹配误差会大于最小的步长，会产生丢码的现象。在高位采用温度码设计，可以避免电流镜的失配引起的误码或者丢码现象。同时二进制和温度码相结合，在保证性能的同时，控制了电路设计的复杂度。

图4示出图2所示带隙基准电路中的放大器的详细电路图。

如图所示，根据本发明实施例的带隙基准电路200中的放大器210作为带隙基准电路200的一部分，用于将正温度系数和负温度系数的两个输入信号叠加以获得与温度系数无关的输出电压VOUT。

放大器210包括晶体管M1至M9、电阻R1至R3、以及电容C1。其中，晶体管M1和M2、M6至M9为P型MOSFET，晶体管M3至M5为N型MOSFET。

晶体管M5连接在公共节点N0和地之间，用于提供恒定的电流。晶体管M1和M3依次串联连接在供电端和公共节点N0之间，形成第一电流支路。晶体管M2和M4依次串联连接在供电端和公共节点N0之间，形成第二电流支路。晶体管M1和M2控制端彼此连接，并且连接至晶体管M2和M4的中间节点，使得晶体管M1和M2组成电流镜。晶体管M4的控制端作为同相输入端以接收同相输入信号INP，晶体管M3的控制端作为反相输入端以接收反相输入信号INM。

晶体管M8连接在供电端和输出端之间，栅极连接至体管M1和M3之间的中间节点。电容C1和电阻R3依次串联连接在晶体管M1和M3之间的中间节点和输出端之间。

晶体管M9连接在供电端和公共节点N1和地之间，用于提供恒定的电流。电阻R1和晶体管M6依次串联连接在公共节点N1与晶体管M1和M3的中间节点之间，晶体管M6的栅极连接至直流修调模块240的第一输出端NIP。电阻R2和晶体管M7依次串联连接在公共节点N1与晶体管M2和M4的中间节点之间，晶体管M7的栅极连接至直流修调模块240的第二输出端NIM。晶体管M6和M7共同经由第一输出端NIP和第二输出端NIM接收全差分信号的修调电压。

在放大器100的差分放大工作模式中，晶体管M5产生的电流分成流经晶体管M4的第一电流i1和流经晶体管M3的第二电流i2。晶体管M4的控制端接收同相输入信号INP，第一电流i1的大小对应于同相输入信号INP的电平。晶体管M3的控制端接收反相输入信号INM，第二电流i2的大小对应于反相输入信号INM的电平。第一电流i1流经第一支路的晶体管M2和M3，在电流镜为1：1的情形下，在晶体管M4上产生的镜像电流同样为i1。因此，在输出端产生的输出信号VOUT对应于i1-i2，也即，对应于同相输入信号INP与反相输入信号INM的差值。此时，放大器210的失调电压也作为输出信号VOUT的一部分，使得带隙基准电路产生的参考电压的精度和温度稳定性变差。

在启用放大器210的修调功能的情形下，根据失调电压的极性不同，晶体管M6和M7之一向与极性相对应的电流支路注入修调电流i3，该修调电流i3的大小与失调电压的大小相对应。如果失调电压为负极性，则晶体管M6注入电流i3，在放大器210的输出端产生的输出信号VOUT对应于i1-(i2-i3)，从而增大输出信号VOUT以进行补偿。如果失调电压为负极性，则晶体管M7注入电流i3，在放大器210的输出端产生的输出信号VOUT对应于(i1-i3)-i2，从而减小输出信号VOUT以进行补偿。此时，放大器210的失调电压与第一修调信号和第二修调信号之一至少部分地相互抵消，在输出信号VOUT中至少部分去除了失调电压的部分，使得带隙基准电路产生的参考电压的精度和温度稳定性得以改善。

图5和6分别示出根据本发明实施例的带隙基准电路中的放大器的失调电压和直流修调模块的修调信号随时间的变化。如图所示，放大器的失调电压例如为正极性或负极性。直流修调模块例如是提供第一修调信号和第二修调信号的8位直流DAC，用于将数字形式的控制字CTRL转换成与数字值相对应的模拟信号输出，从而提供与正极性失调电压相对应的第一修调信号和与负极性失调电压相对应的第二修调信号。第一修调信号和第二修调信号的大小与失调电压的大小成比例。

应当说明的是，在本发明的描述中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims

1.一种直流修调模块，包括：

电流源模块，包括用于提供多个恒定电流的多个电流源；

第一译码模块，包括分别与所述多个电流源连接的多个电流支路，根据控制字的第一组数据位的权重和数值产生相应大小的第一电流；

第二译码模块，包括共同与所述多个电流源中的至少一个电流源连接的多个电流支路，根据控制字的第二组数据位的权重和数值产生相应大小的第二电流；

电流采样模块，与所述第一译码模块相连接以接收所述第一电流，以及与所述第二译码模块相连接以接收所述第二电流，将所述第一电流和所述第二电流叠加以获得修调电流，以及将所述修调电流转换成修调电压；以及

极性选择模块，根据所述控制字的第三组数据位的数值，在第一输出端和第二输出端之间提供第一修调信号或第二修调信号，

其中，所述第一修调信号和所述第二修调信号为相反极性的全差分信号。

2.根据权利要求1所述的直流修调模块，还包括：使能模块，所述使能模块包括串联连接在供电端和地之间的第一晶体管和参考电流源，在使能信号有效时，所述参考电流源提供的恒定电流流经所述第一晶体管。

3.根据权利要求2所述的直流修调模块，其中，所述电流源模块包括采用电流镜方式共同耦合至所述第一晶体管的多个第二晶体管。

4.根据权利要求1所述的直流修调模块，其中，所述电流采样模块包括：

采样电阻，所述修调电压为所述采样电阻上的电压降；以及

旁路晶体管，连接在所述采样电阻的第二端和地之间。

5.根据权利要求1所述的直流修调模块，其中，所述第一译码模块的所述多个电流支路分别包括：

第一开关和第一权重晶体管，串联连接在所述多个电流源的相应电流源和所述采样电阻的第一端之间；以及

第二开关，连接在所述多个电流源的相应电流源和中间节点之间。

6.根据权利要求5所述的直流修调模块，其中，所述第一译码模块还包括公共的第二权重晶体管，所述第二权重晶体管连接在所述中间节点和所述采样电阻的第二端之间。

7.根据权利要求6所述的直流修调模块，其中，所述第一译码电路的多个电流分支中的所述第一权重晶体管分别提供权重为1的分支电流，所述第二权重晶体管提供权重为1的分支电流。

8.根据权利要求6所述的直流修调模块，其中，所述第二译码模块的所述多个电流支路分别包括：

第三开关和第三权重晶体管，串联连接在所述中间节点和所述采样电阻的第一端之间；以及

第四开关，连接在所述第三权重晶体管和所述采样电阻的第二端之间。

9.根据权利要求8所述的直流修调模块，其中，所述第二译码电路的多个电流分支中的所述第三权重晶体管分别提供所述第二组数据位中的相应位权重的分支电流。

10.根据权利要求8所述的直流修调模块，其中，所述第一晶体管和所述第二晶体管、所述第一权重晶体管至所述第三权重晶体管、所述第一开关至所述第四开关分别为P型MOSFET。

11.根据权利要求1所述的直流修调模块，其中，所述第一组数据位是所述控制字的高有效位，所述第二组数据位是所述控制字的低有效位。

12.根据权利要求1所述的直流修调模块，其中，所述第三组数据位是所述控制字的最高有效位。

13.一种带隙基准电路，包括：

第一双极型晶体管和第二双极型晶体管，各自连接在二极管形式，并且分别流经不同大小的电流以产生第一输入信号和第二输入信号；

放大器，所述放大器的同相输入端接收所述第一输入信号，反相输入端接收所述第二输入信号，输出端提供参考电压；

检测模块，与所述放大器的输出端相连接，在系统上电期间接收所述参考电压以获得检测信号，所述检测信号表征所述放大器的失调电压；

控制模块，与所述检测模块相连接以获得所述检测信号，以及根据所述失调电压产生数字形式的控制字；以及

根据权利要求1至12中任一项所述的直流修调模块，

其中，所述直流修调模块与所述放大器相连接，在所述失调电压为正极性时提供所述第一修调信号，在所述失调电压为负极性时提供所述第二修调信号，以至少部分地抵消所述失调电压。

14.根据权利要求13所述的带隙基准电路，其中，所述放大器包括：

第一电流支路和第二电流支路，分别根据所述第一输入信号和所述第二输入信号产生相应大小的第一电流和第二电流；以及

电流镜，将所述第一电流耦合至所述第二电流支路，从而在所述第二电流支路产生镜像电流，

其中，所述放大器将根据所述第一修调信号产生的补偿电流提供至第一电流支路，以及将根据所述第二修调信号产生的补偿电流提供至第二电流支路，以及根据所述第一电流、所述第二电流和所述补偿电流的叠加电流产生所述参考电压。

15.根据权利要求14所述的带隙基准电路，其中，所述放大器包括：

第四晶体管，控制端接收所述第一修调信号，以及连接至所述第一电流支路以提供所述补偿电流；以及

第五晶体管，控制端接收所述第二修调信号，以及连接至所述第二电流支路以提供所述补偿电流。