JP3585853B2 - 可変利得増幅器 - Google Patents
可変利得増幅器 Download PDFInfo
- Publication number
- JP3585853B2 JP3585853B2 JP2001049282A JP2001049282A JP3585853B2 JP 3585853 B2 JP3585853 B2 JP 3585853B2 JP 2001049282 A JP2001049282 A JP 2001049282A JP 2001049282 A JP2001049282 A JP 2001049282A JP 3585853 B2 JP3585853 B2 JP 3585853B2
- Authority
- JP
- Japan
- Prior art keywords
- variable gain
- transistor
- gain amplifier
- emitter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路で用いられる利得の制御が可能な可変利得増幅器に関し、特にデジタル衛星放送受信用集積回路に用いられる可変利得増幅器に関するものである。
【０００２】
【従来の技術】
図１３は従来の可変利得増幅器１０１の構成を示す回路図である。定電流源Ｉｃがそれぞれ接続されたエミッタ同士がエミッタ抵抗器ＲＥを介して接続され、各ベースに印加される入力信号ＩＮ１、ＩＮ２に応じて、コレクタに流れる電流が制御される第１のトランジスタＱ１と第２のトランジスタＱ２からなる第１の差動増幅回路１１１ａと、
第１のトランジスタＱ１のコレクタにエミッタが共通に接続され、第１のトランジスタで増幅された信号を、ベース間に印加される電圧に応じて減衰して出力する、第３のトランジスタＱ３及び、コレクタが電源Ｖｃｃに接続された第４のトランジスタＱ４からなる第２の差動増幅回路１１１ｂと、
第２のトランジスタＱ２のコレクタにエミッタが共通に接続され、第２のトランジスタで増幅された信号を、ベース間に印加される電圧に応じて減衰して出力する、第６のトランジスタＱ６及び、コレクタが電源に接続された第５のトランジスタＱ５からなる第３の差動増幅回路１１１ｃとが設けられている。第１の差動増幅回路１１１ａ、第２の差動増幅回路１１１ｂ、第３の差動増幅回路１１１ｃによって可変利得増幅回路１１１が構成されている。
【０００３】
また、第３のトランジスタＱ３及び第６のトランジスタＱ６のコレクタと電源Ｖｃｃとの間に負荷抵抗ＲＬが接続され、出力信号ＯＵＴ１、ＯＵＴ２が第３のトランジスタＱ３及び第６のトランジスタＱ６のコレクタから出力される。
【０００４】
第３のトランジスタＱ３及び第６のトランジスタＱ６のベースに基準電圧ＶＢを印加するとともに、第４のトランジスタＱ４及び第５のトランジスタＱ５のベースに制御電圧ＶＣを印加する。
【０００５】
すなわち、第１の差動増幅回路１１１ａにおいては、
第１のトランジスタＱ１のエミッタおよび第２のトランジスタＱ２のエミッタがそれぞれ別個の定電流源Ｉｃに接続されるとともに、第１のトランジスタＱ１のエミッタと第２のトランジスタＱ２のエミッタとがエミッタ抵抗ＲＥを介して互いに接続され、
第１のトランジスタＱ１のベースには入力信号ＩＮ１が印加され、
第２のトランジスタＱ２のベースには入力信号ＩＮ２が印加されるようになっている。
【０００６】
また、第２の差動増幅回路１１１ｂにおいては、
第３のトランジスタＱ３のエミッタおよび第４のトランジスタＱ４のエミッタがいずれも第１のトランジスタＱ１のコレクタに接続され、
第３のトランジスタＱ３のコレクタには、負荷抵抗ＲＬを介して電源Ｖｃｃが接続され、第４のトランジスタＱ４のコレクタには、同じ電源Ｖｃｃが直接接続され、
第３のトランジスタＱ３のベースには基準電圧ＶＢが印加され、
第４のトランジスタＱ４のベースには制御電圧ＶＣが印加されるようになっている。
【０００７】
また、第３の差動増幅回路１１１ｃにおいては、
第５のトランジスタＱ５のエミッタおよび第６のトランジスタＱ６のエミッタがいずれも第２のトランジスタＱ２のコレクタに接続され、
第６のトランジスタＱ６のコレクタには、上記第３のトランジスタＱ３に接続されているのとは異なる負荷抵抗ＲＬを介して上記電源Ｖｃｃが接続され、第５のトランジスタＱ５のコレクタには、同じ電源Ｖｃｃが直接接続され、
第６のトランジスタＱ６のベースは第３のトランジスタＱ３のベースと接続されることで、第６のトランジスタＱ６のベースには上記基準電圧ＶＢが印加され、
第５のトランジスタＱ５のベースは第４のトランジスタＱ４のベースと接続されることで、第５のトランジスタＱ５のベースには上記制御電圧ＶＣが印加されるようになっている。
【０００８】
ＶＣがＶＢより低い条件では、第４のトランジスタＱ４と第５のトランジスタＱ５には電流が流れず、第３のトランジスタＱ３と第６のトランジスタＱ６に電流が流れるため、負荷抵抗ＲＬを通してＯＵＴ１、ＯＵＴ２に増幅信号が出力される。ＶＣをＶＢより大きくしていくと、第４のトランジスタＱ４と第５のトランジスタＱ５に電流が流れだし、第３のトランジスタＱ３と第６のトランジスタＱ６に流れる電流が減るため、利得が減少してくる。制御電圧ＶＣに対する利得の変化を示すと図１４のようになる。
【０００９】
図１３に示すような従来の可変利得増幅器で、雑音指数（ＮＦ：Ｎｏｉｓｅ Ｆｉｇｕｒｅ）特性を良くするためには、第１のトランジスタＱ１及び第２のトランジスタＱ２に流れるコレクタ電流Ｉｃを大きくするか、両トランジスタのエミッタ間に接続された抵抗ＲＥを小さくする必要がある。図１３の可変利得増幅器の最大利得はＲＬとＲＥの比でほぼ決まるため、コレクタ電流を大きくした場合、負荷抵抗ＲＬによる電圧降下も大きくなりトランジスタのコレクタ−エミッタ間電圧（Ｖｃｅ）が低下するという問題が生じる。その場合、ＲＬを小さくすることで対応できるが、ＲＬを小さくしすぎると逆に利得の低下につながる。また、コレクタ電流は消費電流等の設計仕様により制限されるので、雑音指数特性を良くするためには、ある程度のコレクタ電流を流し、エミッタ抵抗を限りなく小さくする（最小は０Ω）のが一般的な手法である。他方、図１３に示す従来の可変利得増幅器の相互変調歪み特性はコレクタ電流Ｉｃとエミッタ抵抗ＲＥの積で決まるため、相互変調歪み特性を良くする（＝入力インターセプトポイントを大きくする）ためにはコレクタ電流を大きくするか、エミッタ抵抗ＲＥを大きくする必要がある。前述したようにコレクタ電流を大きくするには制限があるので、エミッタ抵抗ＲＥを大きくすることで相互変調歪み特性を良くすることが一般的な手法である。
【００１０】
【発明が解決しようとする課題】
このように、従来の可変利得増幅器では、雑音指数特性を良くするためにはエミッタ抵抗ＲＥを小さくする必要があり、逆に相互変調歪み特性を良くするためにはエミッタ抵抗ＲＥを大きくしなければならず、両特性を同時に最適にすることはできない。そのため、従来の可変利得増幅器は用途に応じてどちらかの特性を優先し、もう一方の特性を犠牲にしているのが現状である。
【００１１】
デジタル衛星放送システムや地上波放送システムのような、高入力ダイナミックレンジが要求されるシステムにおいては、入力信号レベルが低い時には低雑音指数特性が要求され、入力信号レベルが高い時には、高相互変調歪み特性が要求される。しかしながら、図１３に示す従来の可変利得増幅器ではこれら両特性を同時に満たすことができないという問題点がある。
【００１２】
本発明は、上記問題点に鑑みなされたものであり、その目的は、雑音指数特性と相互変調歪み特性を同時に満足することができる可変利得増幅器を提供することにある。
【００１３】
【課題を解決するための手段】
上記の課題を解決するため、本発明の可変利得増幅器は、外部から入力される制御電圧の増加に応じて利得を減衰させる可変利得増幅回路を複数個並列に接続し、各可変利得増幅回路が同時に動作することにより各可変利得増幅回路の出力信号の和を出力する可変利得増幅器であって、上記各可変利得増幅回路はそれぞれ、第１のトランジスタのエミッタおよび第２のトランジスタのエミッタがそれぞれ定電流源に接続されるとともに、第１のトランジスタのエミッタと第２のトランジスタのエミッタとがエミッタ抵抗を介して互いに接続され、入力信号が印加されて第１・第２トランジスタの各コレクタからそれぞれコレクタ電流を出力する入力部と、上記入力部から出力される上記コレクタ電流が入力され、上記制御電圧と、外部から入力される各可変利得増幅回路の基準電圧との電圧差に応じた利得で上記出力信号を出力する出力部とを備えており、上記エミッタ抵抗は各可変利得増幅回路間で値の異なるものが含まれ、各可変利得増幅回路の上記電圧差が、上記エミッタ抵抗の値の小さなものほど大きいことにより、各可変利得増幅回路の上記制御電圧が大きくなるにつれて、上記エミッタ抵抗の小さい可変利得増幅回路から順に、最大利得から利得を減衰させる減衰動作を開始することを特徴としている。
また、可変利得増幅器として、
外部から入力される制御電圧の増加に応じて利得を減衰させる可変利得増幅回路を複数個並列に接続し、
上記各可変利得増幅回路はそれぞれ、
第１のトランジスタのエミッタおよび第２のトランジスタのエミッタがそれぞれ定電流源に接続されるとともに、第１のトランジスタのエミッタと第２のトランジスタのエミッタとがエミッタ抵抗を介して互いに接続され、入力信号が印加されて第１・第２トランジスタの各コレクタからそれぞれコレクタ電流を出力する入力部と、
上記入力部から出力されるコレクタ電流が入力されて、上記制御電圧に応じた利得にて出力信号を出力する出力部とを備えており、
上記複数の可変利得増幅回路のうちでエミッタ抵抗の最も小さい可変利得増幅回路をＡ１とすると、
各可変利得増幅回路において利得の減衰が始まるときの、上記可変利得増幅回路Ａ１の制御電圧（ＶＣ１）の値が大きい可変利得増幅回路ほど、エミッタ抵抗が大きいことを特徴とするものも考えられる。
【００１４】
上記の構成により、上記複数の可変利得増幅回路のうち、利得の減衰が始まるときの、上記可変利得増幅回路Ａ１の制御電圧の値が小さい可変利得増幅回路ほど、すなわち、利得の減衰が始まるときの入力信号レベルが低い可変利得増幅回路ほど、エミッタ抵抗を小さくする。
【００１５】
上記構成は、上記可変利得増幅回路Ａ１の制御電圧（ＶＣ１）が増加すると、エミッタ抵抗の小さいもの順に、可変利得増幅回路の利得が減衰を開始する構成である。例えば、上記各可変利得増幅回路の制御電圧がいずれも一つの電圧制御信号（ＶＡＧＣ）に応じて定まり、上記電圧制御信号の変化により、上記可変利得増幅回路Ａ１の制御電圧（ＶＣ１）が増加する構成とすることができる。このとき、上記電圧制御信号は、ＶＣ１と同一の電圧を用いてもよい。また、上記電圧制御信号は、電圧でなくてもよい。
【００１６】
これにより、ＶＣ１が増加したとき、例えばＶＣ１が増加するようにＶＡＧＣが変化したときに、エミッタ抵抗が大きい可変利得増幅回路ほど、利得の減衰開始時期を遅くすることができる。すなわち、利得の減衰開始時期が遅い可変利得増幅回路ほど、エミッタ抵抗が大きい。そのため、ＶＣ１を増加させると、エミッタ抵抗の小さい可変利得増幅回路が減衰し終わる前に、それより少し小さい利得を持った次の可変利得増幅回路の利得減衰曲線へと、次々に移行していく。その結果、全体として、制御電圧の増加により全体の利得を徐々に減衰させていくことができる。
【００１７】
そして、上記のように、利得の減衰開始時期が遅い可変利得増幅回路ほど、エミッタ抵抗が大きい。
【００１８】
例えば、上記複数の可変利得増幅回路として２つの可変利得増幅回路を設けた場合、第１・第２可変利得増幅回路とで、利得の減衰が始まるときのＶＣ１が小さいほうでは、すなわち、利得の減衰が始まるときの入力信号レベルが低いほうでは、所望の雑音指数特性となるようにエミッタ抵抗が小さく、他方では、所望の相互変調歪み特性となるようにエミッタ抵抗が大きいように構成することができる。
【００１９】
可変利得増幅回路が３つ以上ある場合でも同様であり、利得の減衰が始まるときのＶＣ１が小さい、すなわち、利得の減衰が始まるときの入力信号レベルが低い可変利得増幅回路ほど、所望の雑音指数特性となるようにエミッタ抵抗が小さく、利得の減衰が始まるときのＶＣ１が大きい、すなわち、利得の減衰が始まるときの入力信号レベルが高い可変利得増幅回路ほど、所望の相互変調歪み特性となるようにエミッタ抵抗が大きいように構成することができる。
【００２０】
したがって、入力信号レベルが低いときは、エミッタ抵抗の十分小さい可変利得増幅回路を使用して、雑音指数特性を良好にすることができるとともに、入力信号レベルが高いときは、エミッタ抵抗の十分大きい可変利得増幅回路を使用して、相互変調歪み特性を良好にすることができる。
【００２１】
それゆえ、全体として利得を問題なく可変することを可能にしながら、同時に、雑音指数特性と相互変調歪み特性とを同時に満足することができる。特に、デジタル衛星放送受信用集積回路において、入力信号レベルが高いときおよび低いときのいずれにおいても良好な受信を行うことができるようになる。
【００２２】
また、本発明の可変利得増幅器は、上記の構成に加え、上記各可変利得増幅回路において、上記制御電圧（ＶＣｋ）が、外部から入力される各可変利得増幅回路の所定の基準電圧（ＶＢｋ）より大きくなったときに、利得の減衰を開始し、上記エミッタ抵抗が大きい可変利得増幅回路ほど、上記基準電圧が大きく、すべての可変利得増幅回路について上記制御電圧が等しいことを特徴としている。
【００２３】
上記の構成により、上記エミッタ抵抗が大きい可変利得増幅回路ほど、基準電圧が大きい。したがって、１種類の制御電圧を印加するだけで、ＶＣ１を増加させたときの各可変利得増幅回路の利得の減衰時期をずらすことができる。それゆえ、上記の構成による効果に加えて、構成をより簡素化することができる。
【００２４】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記各可変利得増幅回路において、上記制御電圧（ＶＣｋ）が、外部から入力される各可変利得増幅回路の所定の基準電圧（ＶＢｋ）より大きくなったときに、利得の減衰を開始し、すべての可変利得増幅回路について上記基準電圧が等しいことを特徴としている。
【００２５】
上記の構成により、すべての可変利得増幅回路について上記基準電圧が等しい。したがって、上記基準電圧として、１種類用意するだけでよい。それゆえ、上記の構成による効果に加えて、構成をより簡素化することができる。
【００２６】
例えば、ｋ＝２、３、…、ｎとすると、すべての上記可変利得増幅回路について、ＶＣｋが、ＶＣ（ｋ−１）よりも、例えば所定値（Ｖα）だけ、常に小さいように構成することができる。その結果、ＶＣ１が増加したときに、ＶＣｋが、ＶＣ（ｋ−１）よりも、基準電圧に達するのが遅くなる。
【００２７】
また、例えば、ｋ＝２、３、…、ｎとすると、すべての上記可変利得増幅回路について、ＶＣｋが増加を始めるときのＶＣ１の値が、ＶＣ（ｋ−１）が増加を始めるときのＶＣ１の値より大きいように構成することができる。その結果、ＶＣ１が増加したときに、ＶＣｋが、ＶＣ（ｋ−１）よりも、増加を始めるのが遅くなる。
【００２８】
この場合、ＶＣ１が増加したときに、各ＶＣｋは、例えば、それぞれ、まず一定の値を保ち、次いで減少し、次いで一定の値を保ち、次いで上記のように増加するように構成することができる。
【００２９】
また、本発明の可変利得増幅器は、上記の構成に加えて、
ｋ番目の上記可変利得増幅回路Ａｋの第ｘ番目のトランジスタをＱ（ｋ、ｘ）と表すと、
上記すべての可変利得増幅回路Ａｋについて、
上記入力部は、
第１のトランジスタＱ（ｋ、１）のエミッタおよび第２のトランジスタＱ（ｋ、２）のエミッタがそれぞれ定電流源Ｉｃに接続されるとともに、第１のトランジスタＱ（ｋ、１）のエミッタと第２のトランジスタＱ（ｋ、２）のエミッタとがエミッタ抵抗ＲＥを介して互いに接続され、
第１のトランジスタＱ（ｋ、１）のベースには入力信号ＩＮ１が印加され、
第２のトランジスタＱ（ｋ、２）のベースには入力信号ＩＮ２が印加されるようになっている第１の差動増幅回路を備え、
上記出力部は、
第３のトランジスタＱ（ｋ、３）のエミッタおよび第４のトランジスタＱ（ｋ、４）のエミッタがいずれも第１のトランジスタＱ（ｋ、１）のコレクタに接続され、
第４のトランジスタＱ（ｋ、４）のコレクタには電源Ｖｃｃが接続されるとともに、第３のトランジスタＱ（ｋ、３）のコレクタには、負荷抵抗ＲＬを介して電源Ｖｃｃが接続され、
第３のトランジスタＱ（ｋ、３）のベースには基準電圧ＶＢｋが印加され、
第４のトランジスタＱ（ｋ、４）のベースには制御電圧ＶＣｋが印加されるようになっている第２の差動増幅回路と、
第５のトランジスタＱ（ｋ、５）のエミッタおよび第６のトランジスタＱ（ｋ、６）のエミッタがいずれも第２のトランジスタＱ（ｋ、２）のコレクタに接続され、
第５のトランジスタＱ（ｋ、５）のコレクタには電源Ｖｃｃが接続されるとともに、第６のトランジスタＱ（ｋ、６）のコレクタには、負荷抵抗ＲＬを介して電源Ｖｃｃが接続され、
第６のトランジスタＱ（ｋ、６）のベースは第３のトランジスタＱ（ｋ、３）のベースと接続されることで、第６のトランジスタＱ（ｋ、６）のベースには上記基準電圧ＶＢｋが印加され、
第５のトランジスタＱ（ｋ、５）のベースは第４のトランジスタＱ（ｋ、４）のベースと接続されることで、第５のトランジスタＱ（ｋ、５）のベースには上記制御電圧ＶＣｋが印加されるようになっている第３の差動増幅回路とを備えており、
すべての可変利得増幅回路について、
第１のトランジスタＱ（ｋ、１）のベース同士が互いに接続され、
第２のトランジスタＱ（ｋ、２）のベース同士が互いに接続され、
第３のトランジスタＱ（ｋ、３）のコレクタ同士が互いに接続され、
第６のトランジスタＱ（ｋ、６）のコレクタ同士が互いに接続されていることを特徴としている。
【００３０】
例えば図１等では、Ｑ（２、１）＝Ｑ７、Ｑ（２、２）＝Ｑ８、Ｑ（２、３）＝Ｑ９、Ｑ（２、４）＝Ｑ１０、Ｑ（２、５）＝Ｑ１１、Ｑ（２、６）＝Ｑ１２と表される。
【００３１】
上記の構成により、出力部が、制御電圧ＶＣｋの入力される第４および第５のトランジスタと、基準電圧ＶＢｋの入力される第３および第６のトランジスタとを有している。
【００３２】
したがって、出力部において、制御電圧（ＶＣｋ）と基準電圧（ＶＢｋ）との大小関係に応じて、第３ないし第６のトランジスタに流れる電流を制御し、利得の減衰の有無や程度を決定することができる。それゆえ、上記の構成による効果に加えて、簡素な構成で、雑音指数特性と相互変調歪み特性を同時に満足することができる。
【００３３】
例えば、各制御電圧ＶＣｋ同士はすべて、常に互いに等しい値をとるものとし、基準電圧ＶＢｋ同士はすべて互いに異なる値とすることができる。また例えば、制御電圧ＶＣｋ同士は、独立しているものとし、基準電圧ＶＢｋ同士はすべて互いに等しい値とすることができる。
【００３４】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記すべての可変利得増幅回路の制御電圧を決定する電圧制御信号（ＶＡＧＣ）が入力されて、上記各可変利得増幅回路に上記各制御電圧を出力することで、動作させる可変利得増幅回路を選択する制御手段を備えたことを特徴としている。
【００３５】
上記の構成により、上記制御手段によって、上記電圧制御信号が入力されて、上記各可変利得増幅回路に上記各制御電圧を出力することで、選択された可変利得増幅回路のみが動作する。上記電圧制御信号は、制御電圧ＶＣ１と同一の電圧を用いることができる。また、上記電圧制御信号は、各制御電圧を決定できればよく、電圧でなくてもよい。
【００３６】
例えば、基準電圧はすべての可変利得増幅回路において同一とし、上記制御手段が、上記電圧制御信号の値に応じて、可変利得増幅回路ごとに異なる制御電圧を出力することで、動作する可変利得増幅回路が選択される。
【００３７】
また例えば、基準電圧は可変利得増幅回路ごとに異なるとし、上記制御手段が、上記電圧制御信号の値に応じて、各可変利得増幅回路に等しい制御電圧を出力することで、動作する可変利得増幅回路が選択される。
【００３８】
したがって、一つの電圧制御信号を調節するだけで、複数の可変利得増幅回路の利得減衰の動作点（開始時期）を可変利得増幅回路ごとに所望のようにずらすことができ、複数の可変利得増幅回路のうち所望の特性を有するもののみを選んで作動させることができる。それゆえ、上記の構成による効果に加えて、容易に、所望の利得を得ることができる。
【００３９】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記制御手段は、上記電圧制御信号をデジタルデータに変換するアナログ・デジタル変換回路と、上記アナログ・デジタル変換回路で変換された上記デジタルデータから、可変利得増幅回路を選択するための制御データを発生するデコーダ回路とを備えたことを特徴としている。
【００４０】
上記の構成により、上記電圧制御信号がデジタルデータに変換され、そこから、可変利得増幅回路を選択するための制御データが発生する。
【００４１】
したがって、上記電圧制御信号として、ＶＡＧＣではあるがＶＣ１とは異なる電圧や、あるいは、電圧以外の任意のデータを用いるなどのように、上記電圧制御信号を種々変更しても、上記アナログ・デジタル変換回路での変換処理部分、あるいは、上記デコーダ回路における制御データ発生処理部分のみを変更するだけで、対応することができる。それゆえ、上記の構成による効果に加えて、いっそう容易に、所望の利得を得ることができる。
【００４２】
１つの上記電圧制御信号からｎ個のデータすなわちＶＣ１、ＶＣ２、…、ＶＣｎを得るために、上記電圧制御信号のとりうる全ての値とそのときのＶＣ１、ＶＣ２、…、ＶＣｎとして設定すべき各値との対応を、デコーダ回路内の記憶部等に記憶しておく構成とすることができる。
【００４３】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記制御手段は、選択する可変利得増幅回路を切り替える際に、切り替え前に動作してした可変利得増幅回路と、切り替え後に動作する可変利得増幅回路との両方を選択することを特徴としている。
【００４４】
上記の構成により、上記電圧制御信号に応じて選択する可変利得増幅回路を切り替える際に、切り替え前に動作してした可変利得増幅回路と、切り替え後に動作する可変利得増幅回路との両方を選択し、動作させる。
【００４５】
したがって、両方の可変利得増幅回路が動作している範囲では、一方の可変利得増幅回路の利得が大幅に減衰する前に、次の可変利得増幅回路によって、十分大きな利得を得ることができる。それゆえ、上記の構成による効果に加えて、可変利得増幅回路の切り替えポイントにおける利得の必要以上の低下を防ぎ、より容易に所望の利得が得られるように制御することができる。
【００４６】
なお、本発明に係る可変利得増幅器は、以下のように構成してもよい。すなわち、本発明の可変利得増幅器は、外部からの制御電圧によって利得を変更できる複数の可変利得増幅回路を並列接続してなる可変利得増幅器であって、
前記一つの可変利得増幅回路は、
定電流源が接続されたエミッタ同士が抵抗器を介して接続され、各ベースに印加される入力信号に応じてコレクタに流れる電流が制御される第１のトランジスタ及び第２のトランジスタからなる第１の差動増幅回路と、
前記第１のトランジスタのコレクタにエミッタが共通に接続され、前記第１のトランジスタで増幅された信号をベース間に印加される電圧に応じて減衰して出力する第３のトランジスタ及びコレクタが電源に接続された第４のトランジスタからなる第２の差動増幅回路と、
前記第２のトランジスタのコレクタにエミッタが共通に接続され、前記第２のトランジスタで増幅された信号をベース間に印加される電圧に応じて減衰して出力する第５のトランジスタ及びコレクタが電源に接続された第６のトランジスタからなる第３の差動増幅回路とから構成され、
前記第３のトランジスタのコレクタ同士、前記第６のトランジスタのコレクタ同士をそれぞれ接続し、前記エミッタ抵抗値をそれぞれ異なる抵抗値とした構成とすることができる。
【００４７】
これにより、雑音指数特性と相互変調歪み特性を同時に満足する可変利得増幅器を提供することが可能になる。
【００４８】
また、本発明の可変利得増幅器は、前記第３のトランジスタと第６のトランジスタのベースに印加される基準電圧を可変利得増幅回路毎にそれぞれ異なる電圧値とし、前記第４のトランジスタと第５のトランジスタのベースに印加される制御電圧を複数の可変利得増幅回路で同じ電圧値にした構成とすることができる。これにより、複数の可変利得増幅回路の利得減衰（ゲインリダクション）の動作点を可変利得増幅回路毎にずらすことができ、各制御電圧値において、雑音指数特性や相互変調歪み特性の最適な特性を得ることが可能になる。
【００４９】
また、本発明の可変利得増幅器は、前記第３のトランジスタと第６のトランジスタのベースに印加される基準電圧を複数の可変利得増幅回路で同じ電圧値とし、前記第４のトランジスタと第５のトランジスタのベースに印加される制御電圧を可変利得増幅回路毎にそれぞれ異なる電圧値にした構成とすることができる。これにより、複数の可変利得増幅回路の利得減衰（ゲインリダクション）の動作点を可変利得増幅回路毎にずらすことができ、各制御電圧値において、雑音指数特性や相互変調歪み特性の最適な特性を得ることが可能になる。
【００５０】
また、本発明の可変利得増幅器は、前記制御電圧値に基づき、前記複数の可変利得増幅回路のうち選択された可変利得増幅回路のみを動作させる制御手段を備えた構成とすることができる。これにより、複数の可変利得増幅回路の利得減衰（ゲインリダクション）の動作点を可変利得増幅回路毎にずらすことができ、各制御電圧値において、雑音指数特性や相互変調歪み特性の最適な特性を得ることが可能になる。
【００５１】
また、本発明の可変利得増幅器は、前記制御手段はＡＧＣ電圧をデジタルデータに変換するアナログ・デジタル変換回路と、このアナログ・デジタル変換回路で変換されたデータから前記所望する可変利得増幅回路を選択するための制御データを発生するデコーダ回路を備えた構成とすることができる。
【００５２】
これにより、複数の可変利得増幅回路の利得を任意に制御することが可能になる。
【００５３】
また、本発明可変利得増幅器は、前記制御手段は、可変利得増幅回路の動作が切り替わる制御電圧のしきい値において、切り替え前に動作していた可変利得増幅回路と、切り替え後に動作する可変利得増幅回路の両方とも動作させる範囲を設けた構成とすることができる。
【００５４】
これにより、可変利得増幅回路の切り替えポイントにおける利得の低下を防ぐことが可能になる。
【００５５】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図４に基づいて説明すれば、以下の通りである。
【００５６】
以下、本発明の実施の形態について、図面を参照して説明する。図１は、本実施の形態における可変利得増幅器１の回路図である。
【００５７】
図１に示すように、可変利得増幅器１は、外部からの制御電圧によって利得を変更できる２つの可変利得増幅回路（１１、１２）が並列接続されている構成である。そして、一つの可変利得増幅回路（１１、１２）は、
定電流源Ｉｃが接続されたエミッタ抵抗器（ＲＥ１、ＲＥ２）を介して接続され、各ベースに印加される入力信号に応じてコレクタに流れる電流が制御される第１のトランジスタＱ１（Ｑ７）と、第２のトランジスタＱ２（Ｑ８）からなる第１の差動増幅回路１１ａ（１２ａ）と、
第１のトランジスタＱ１（Ｑ７）のコレクタにエミッタが共通に接続され、ベース間に印加される電圧に応じて減衰して出力する、コレクタが負荷抵抗ＲＬを通して電源Ｖｃｃに接続された第３のトランジスタＱ３（Ｑ９）及び、コレクタが電源Ｖｃｃに接続された第４のトランジスタＱ４（Ｑ１０）からなる第２の差動増幅回路１１ｂ（１２ｂ）と、
第２のトランジスタＱ２（Ｑ８）のコレクタにエミッタが共通に接続され、ベース間に印加される電圧に応じて減衰して出力する、コレクタが負荷抵抗ＲＬを通して電源Ｖｃｃに接続された第６のトランジスタＱ６（Ｑ１２）及び、コレクタが電源Ｖｃｃに接続された第５のトランジスタＱ５（Ｑ１１）からなる第３の差動増幅回路１１ｃ（１２ｃ）とから構成されて、
前記第３のトランジスタＱ３と第９のトランジスタＱ９のコレクタ同士、前記第６のトランジスタＱ６と第１２のトランジスタＱ１２同士をそれぞれ接続した構成である。
【００５８】
第１の差動増幅回路１１ａによって入力部が構成され、第２の差動増幅回路１１ｂと第３の差動増幅回路１１ｃとによって出力部が構成されている。同様に、第１の差動増幅回路１２ａによって入力部が構成され、第２の差動増幅回路１２ｂと第３の差動増幅回路１２ｃとによって出力部が構成されている。
【００５９】
各可変利得増幅回路（１１、１２）において定電流源Ｉｃのカレントミラー回路のトランジスタも含めてトランジスタが３段積み構成であり、コレクタ−エミッタ間電圧Ｖｃｅが０．８Ｖとすると、電源Ｖｃｃは２．４Ｖ（＝０．８Ｖ×３）以上とすればよい。
【００６０】
また、各可変利得増幅回路（１１、１２）の最大利得（Ｇとする）は、
Ｇ＝ＲＬ／（ｒｅ＋ＲＥ／２）
と表される。ただし、ボルツマン定数をｋ、絶対温度をＴ、電子の電荷量をｑとするとき、
ｒｅ＝ｋＴ／（ｑ・Ｉｃ）
である。そのため、ここから、所望の利得が得られるように、ＲＬ、Ｉｃ、ＲＥを決めればよい。
【００６１】
可変利得増幅回路１１において、第４のトランジスタＱ４や第５のトランジスタＱ５のベースに印加される制御電圧（ＶＣ１）が増加して、第３のトランジスタＱ３や第６のトランジスタＱ６のベースに印加される基準電圧（ＶＢ１）の値に達すると、言い換えれば、第４のトランジスタＱ４や第５のトランジスタＱ５と第３のトランジスタＱ３や第６のトランジスタＱ６とのベース間に印加される電圧、すなわち、制御電圧ＶＣ１から基準電圧ＶＢ１を引いた値（駆動電圧ＶＤ１と称する）が負の値から０、さらには正の値になると、利得が減衰を開始する。
【００６２】
可変利得増幅回路１２においても同様であり、第４のトランジスタＱ１０や第５のトランジスタＱ１１のベースに印加される制御電圧（ＶＣ１）が増加して、第３のトランジスタＱ９や第６のトランジスタＱ１２のベースに印加される基準電圧（ＶＢ２）の値に達すると、言い換えれば、第４のトランジスタＱ４や第５のトランジスタＱ５と第３のトランジスタＱ３や第６のトランジスタＱ６とのベース間に印加される電圧、すなわち、制御電圧ＶＣ２から基準電圧ＶＢ２を引いた値（駆動電圧ＶＤ２と称する）が負の値から０、さらには正の値になると、利得が減衰を開始する。
【００６３】
ここで、前記第１のトランジスタＱ１と第２のトランジスタＱ２のエミッタ間のエミッタ抵抗器ＲＥ１の抵抗値（エミッタ抵抗）ＲＥ１を所望の雑音指数特性になるような値にし、前記第７のトランジスタＱ７と第８のトランジスタＱ８のエミッタ間のエミッタ抵抗器ＲＥ２の抵抗値（エミッタ抵抗）ＲＥ２を所望の相互変調歪み特性となるような値とする。すなわち、エミッタ抵抗ＲＥ１とＲＥ２とは互いに異なっており、ここではＲＥ１＜ＲＥ２に設定している。
【００６４】
ここで、差動増幅回路１１ｂ（１２ｂ）、差動増幅回路１１ｃ（１２ｃ）の制御方法としては、本実施の形態においては、前記第３のトランジスタＱ３と第６のトランジスタＱ６、前記第９のトランジスタＱ９と第１２のトランジスタＱ１２のベースに印加される基準電圧を、それぞれＶＢ１、ＶＢ２のように互いに異なる電圧値とし、前記第４のトランジスタＱ４と第５のトランジスタＱ５のベースに印加される制御電圧ＶＣ１を、２つの可変利得増幅回路で同じ電圧値にする。ここでは、ＶＢ１＜ＶＢ２に設定する。
【００６５】
制御電圧ＶＣ１は、所定の電圧制御信号ＶＡＧＣ（図示せず）に応じて設定することとすることができ、例えば、この電圧制御信号ＶＡＧＣとしては、制御電圧ＶＣ１そのものを用いることができる。
【００６６】
図２に、図１に示した可変利得増幅器のＶＣ１に対する利得の変化を示す。曲線ａはエミッタ抵抗がＲＥ１の可変利得増幅回路単体での特性、曲線ｂはエミッタ抵抗がＲＥ２の可変利得増幅回路単体での特性、曲線ｃは２つの可変利得増幅回路トータルの特性を示している。
【００６７】
このような可変利得増幅回路においては、入力信号レベルが低いときほど、制御電圧（ＶＣ１）の値を小さくし、それにより、十分大きい利得が得られるようにする。逆に、入力信号レベルが高いときほど、制御電圧（ＶＣ１）の値を大きくし、それにより利得を減衰させることで、あまり大きな利得とならないようにしている。
【００６８】
ＶＣ１＜ＶＢ１の領域では、Ｑ３、Ｑ６、Ｑ９、Ｑ１２に全電流が流れ、Ｑ４、Ｑ５、Ｑ１０、Ｑ１１には電流が流れないので、トータルの利得は、２つの可変利得増幅回路の最大利得を足し合わせたものになる。
【００６９】
ＶＢ１＜ＶＣ１＜ＶＢ２の領域では、Ｑ４、Ｑ５のトランジスタが動作し、電流が流れ出すために、曲線ａで示すように利得が低下してくるが、Ｑ１０、Ｑ１１のトランジスタにはまだ動作せず電流が流れないので、曲線ｂで示すように利得は最大のままである。
【００７０】
ＶＢ２＜ＶＣ１の領域では、Ｑ１０、Ｑ１１のトランジスタにも電流が流れ出すので、曲線ｂで示すように利得も低下してくる。よって２つの可変利得増幅回路のＶＣ１に対する利得のトータル特性は、曲線ｃで示すようになる。
【００７１】
ここで、可変利得増幅器がＶＣ１＜ＶＢ１の条件で動作するのは、トランジスタＱ１、Ｑ２、Ｑ７、Ｑ８に入力される信号レベルが低い場合であり、低雑音指数特性が要求される。前述したように雑音指数特性を良くするためには、コレクタ電流値を大きくして、エミッタ抵抗値を小さくすることが必要である。エミッタ抵抗ＲＥ２を有する可変利得増幅回路単体の雑音指数は悪いが、図１の回路では、雑音指数を決める要因のうち、エミッタ抵抗値ＲＥ１とＲＥ２をパラメータとする項が、
（Ｇｖ１２ ／Ｇｖ２ ）×ＲＥ１＋（Ｇｖ２２ ／Ｇｖ２ ）×ＲＥ２
に比例するため、ＲＥ２が大きくてもＧｖ２２ ／Ｇｖ２ が小さくなるので第２項の影響は小さくなる。ただし、Ｇｖ１は、エミッタ抵抗ＲＥ１を有する可変利得増幅回路１１の利得であり、Ｇｖ２は、エミッタ抵抗ＲＥ２を有する可変利得増幅回路１２の利得であり、
Ｇｖ＝Ｇｖ１＋Ｇｖ２
である。
【００７２】
ＲＥ１に対してＲＥ２が非常に大きければ、上式は、ほぼＲＥ１に等しくなるので、トータルの雑音指数特性を良くすることが可能になる。
【００７３】
他方、可変利得増幅器がＶＢ２＜ＶＣ１の条件で動作するのは、トランジスタＱ１、Ｑ２、Ｑ７、Ｑ８に入力される信号レベルが高い場合であり、高い相互変調歪み特性（高入力インターセプトポイント）が要求される。前述したように、相互変調歪み特性を良くするためには、コレクタ電流、すなわちここでは第１の差動増幅回路１１ａのトランジスタＱ１、Ｑ２のコレクタや第１の差動増幅回路１２ａのトランジスタＱ７、Ｑ８のコレクタを流れる電流を大きくし、エミッタ抵抗を大きくすることが必要である。ＶＢ２＜ＶＣ１では、トランジスタＱ３〜Ｑ６においては、コレクタ電流はほぼトランジスタＱ４、Ｑ５に流れ、トランジスタＱ９〜Ｑ１２においては、トランジスタＱ９、Ｑ１２に流れていたコレクタ電流がＱ１０、Ｑ１１にも流れ始めている状態である。エミッタ抵抗ＲＥ１を有する可変利得増幅回路単体の相互変調歪み特性は悪いが、ＶＢ２＜ＶＣ１の動作領域では、出力信号の大部分は、Ｑ９、Ｑ１２に流れるコレクタ電流を通して増幅された信号のため、相互変調歪み特性はエミッタ抵抗ＲＥ２を有する可変利得増幅回路でほぼ決まる。そのため、高い相互変調歪み特性（高インターセプトポイント）が得られる。
【００７４】
図３に、本実施の形態における可変利得増幅器（図１の回路）と従来の可変利得増幅器（図１３の回路）の利得減衰量に対する雑音指数特性を示す。曲線ａは、図１３の従来の可変利得増幅器において、所望の低雑音指数特性となるようにエミッタ抵抗ＲＥの値を設定した場合の特性であり、曲線ｂは、図１３の従来の可変利得増幅器において、所望の高相互変調歪み特性となるようにエミッタ抵抗ＲＥの値を設定した場合の特性であり、曲線ｃは、図１に示された可変利得増幅器において、所望の低雑音指数特性となるようにエミッタ抵抗ＲＥ１の値を設定するとともに、所望の高相互変調歪み特性となるようにエミッタ抵抗ＲＥ２の値を設定した場合の特性である。
【００７５】
図３から分かるように、本実施の形態の可変利得増幅器１は、利得減衰量が小さい時、即ち入力信号レベルが低い時に、曲線ａの従来の可変利得増幅器と同等な低雑音指数特性を得られることが分かる。また、曲線ａより曲線ｃの雑音指数特性が良くなっているのは、雑音指数を決める要因のうち、エミッタ抵抗以外の要因による影響が図１の回路のほうが小さくなるためである。
【００７６】
図４に、本実施の形態における可変利得増幅器（図１の回路）と従来の可変利得増幅器（図１３の回路）の利得減衰量に対する相互変調歪み特性（入力インターセプトポイント特性）を示す。ＩＩＰ３は、３次高調波と基本波との出力信号レベルが仮想的に同一になるときの入力信号レベルである。曲線ａは、図１３の従来の可変利得増幅器において、所望の低雑音指数特性となるようにエミッタ抵抗ＲＥの値を設定した場合の特性であり、曲線ｂは、図１３の従来の可変利得増幅器において、所望の高相互変調歪み特性となるようにエミッタ抵抗ＲＥの値を設定した場合の特性であり、曲線ｃは、図１に示された可変利得増幅器において、所望の低雑音指数特性となるようにエミッタ抵抗ＲＥ１の値を設定するとともに、所望の高相互変調歪み特性となるようにエミッタ抵抗ＲＥ２の値を設定した場合の特性である。
【００７７】
図４から分かるように、本実施の形態における可変利得増幅器は、利得減衰量が大きい時、即ち入力信号の信号レベルが高い時に、曲線ｂの従来の可変利得増幅器と同等な高相互変調歪み特性を得られることが分かる。
【００７８】
〔実施の形態２〕
本発明の他の実施の形態について図５ないし図８に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【００７９】
図５は、本実施の形態における可変利得増幅器３の回路図である。基本的な回路は図１と同じである。差動増幅回路１１ｂ・１２ｂ、差動増幅回路１１ｃ・１２ｃの制御方法としては、前記第３のトランジスタＱ３と第６のトランジスタＱ６、第９のトランジスタＱ９と第１２のトランジスタＱ１２のベースに印加される基準電圧をそれぞれ同一の電圧値（ＶＢ１とする）とし、前記第４のトランジスタＱ４と第５のトランジスタＱ５のベースに印加される制御電圧をＶＣ１、前記第１０のトランジスタＱ１０と第１１のトランジスタＱ１１のベースに印加される制御電圧をＶＣ２とする。ＶＣ１とＶＣ２の制御によって、２つの可変利得増幅回路の利得を自由に制御することが可能になる。
【００８０】
図１の回路では、可変利得増幅回路ごとに基準電圧が異なるため、下段のトランジスタ（図１の例ではＱ１、Ｑ２とＱ７、Ｑ８）のコレクタ−エミッタ間電圧Ｖｃｅが可変利得増幅回路ごとに異なることになる。そのため、アーリー効果によりコレクタ電流のばらつきが生じる。一方、図５の回路では、基準電圧は可変利得増幅回路にかかわらず同じであるので、下段のトランジスタのコレクタ−エミッタ間電圧は等しくなり、アーリー効果によるコレクタ電流のばらつきは生じない。そのため、上記のようなばらつきが顕著な場合など、上記のばらつきの発生を抑えたい場合に、図５の回路は特に好適である。
【００８１】
一例として、図６に、ＶＣ１とＶＣ２が、所定の電圧制御信号ＶＡＧＣに対してそれぞれ、
ＶＣ１＝ＶＡＧＣ＋Ｖα，ＶＣ２＝ＶＡＧＣ（Ｖα＞０）
の関係を持っている場合のＶＡＧＣに対する利得を示す。図６に示すように、エミッタ抵抗ＲＥ１を有する可変利得増幅回路１１は、ＶＢ１−Ｖαで利得の減衰（利得の減少、ゲインリダクション）が始まり、エミッタ抵抗ＲＥ２を有する可変利得増幅回路１２は、ＶＢ１で利得の減衰が始まる。この場合は図２と同等な特性が得られる。
【００８２】
また、別の例として、図５の回路において利得制御方法の具体的な一例を図７に示す。ここで、ＶＣ１に対するＶＣ２が図８に示すような関係にあるとする。ここでＶＣ１＝ＶＡＧＣとする。図７に示すように、エミッタ抵抗ＲＥ１を有する可変利得増幅回路１１は、ＶＢ１で利得の減衰が始まり、図７の曲線ａで示すような特性を示す。エミッタ抵抗ＲＥ２を有する可変利得増幅回路１２は、図８で示したＶＣ１に対するＶＣ２の特性に従って、ＶＣ１＜Ｖα１では利得がＧ１を保ち、Ｖα１＜ＶＣ１＜Ｖα２では利得がＧ２まで上昇し、Ｖα２＜ＶＣ１＜Ｖα３では利得がＧ２で一定になり、Ｖα３＜ＶＣ１＜Ｖα４では利得がＧ１まで減少し、Ｖα４＜ＶＣ１では利得がＧ１を保つように制御され、図７の曲線ｂで示すような特性を示す。２つの可変利得増幅回路のトータルの特性は曲線ｃで示すようになる。
【００８３】
すなわち、Ｖα１＜ＶＡＧＣ、かつ、曲線ａの利得が０になるまでの範囲において、両方の可変利得増幅回路１１、１２を動作させている。このように、２つの可変利得増幅回路の切り替え領域において両方の可変利得増幅回路を動作させることによって、制御電圧ＶＣ１を変化させたときに切り替え領域において利得が一旦０になってしまうのを防ぐことができる。そのため、利得の制御電圧特性に不連続な領域が生じて利得の制御電圧特性曲線がのこぎり状になるのを防ぎ、図２と同等な特性を得ることができる。
【００８４】
このように、制御電圧をＶＣ１とＶＣ２とのように可変利得増幅回路ごとに別にすることで、電圧制御信号ＶＡＧＣに基づき、２つの可変利得増幅回路のうち選択された回路のみを動作させることができる。また、切り替えられる両方の可変利得増幅回路ともが動作する制御電圧範囲（言い換えれば入力信号レベルの範囲）を設け、その範囲の幅も任意に制御することが可能になる。
【００８５】
なお、実施の形態１では、基準電圧を可変利得増幅回路ごとに異ならせる（ＶＢ１、ＶＢ２）とともに制御電圧を全可変利得増幅回路で共通（ＶＣ１）としている。また、実施の形態２では、制御電圧を可変利得増幅回路ごとに異ならせる（ＶＣ１、ＶＣ２）とともに基準電圧を全可変利得増幅回路で共通（ＶＢ１）としている。これら以外にも、制御電圧、基準電圧とも、可変利得増幅回路ごとに異ならせるように構成することもできる。
【００８６】
〔実施の形態３〕
本発明のさらに他の実施の形態について図９ないし図１２に基づいて説明すれば以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【００８７】
図９に、本実施の形態における可変利得増幅器５の回路図を示す。図５の可変利得増幅回路（１１、１２）と同一の構成を有するｎ個（ｎは２以上の整数）の可変利得増幅回路ＡＭＰ１、ＡＭＰ２、…、ＡＭＰｎを並列に接続する。図５で示した回路と同様に基準電圧は共通（ＶＢ１）とし、可変利得増幅回路ＡＭＰ１〜ＡＭＰｎの制御電圧をそれぞれＶＣ１〜ＶＣｎとする。本構成は、図５、図７、図８で示した制御をｎ個の可変利得増幅回路に拡張したものである。
【００８８】
可変利得増幅回路ＡＭＰ１、ＡＭＰ２、…、ＡＭＰｎのエミッタ抵抗（図示せず）ＲＥ１、ＲＥ２、…、ＲＥｎは、ＲＥ１＜ＲＥ２＜…＜ＲＥｎとする。
【００８９】
ＡＧＣ（自動利得制御）電圧である電圧制御信号ＶＡＧＣをデジタルデータに変換するアナログ・デジタル変換回路（制御手段）３１と、このアナログ・デジタル変換回路３１で変換された上記デジタルデータからＶＣ１〜ＶＣｎの制御電圧を発生させるデコーダ回路（制御手段）３２とにより、ＶＣ１〜ＶＣｎを任意に制御することが可能になる。
【００９０】
本実施の形態においては、１つの上記電圧制御信号ＶＡＧＣからｎ個のデータすなわちｎ個の制御電圧ＶＣ１、ＶＣ２、…、ＶＣｎを得るために、上記電圧制御信号ＶＡＧＣのＡ／Ｄ（アナログ／デジタル）変換後のデータ（デジタルデータ）のとりうる全ての値とそのときのＶＣ１、ＶＣ２、…、ＶＣｎとして設定すべき各デジタル値（デジタル制御電圧データ）との対応（テーブル）を、デコーダ回路３２内の図示しない記憶部に記憶している。そして、デコーダ回路３２は、アナログ・デジタル変換回路３１から上記デジタルデータを受け取ると、図示しない参照部にて、受け取ったデジタルデータと上記記憶部内のテーブルに記憶しているデジタルデータとを照合し、制御データとして、受け取ったデジタルデータに対応するデジタル制御電圧データを上記テーブルから選び出す。
【００９１】
そして、デコーダ回路３２は、その内部に設けられた、図１０に示すような抵抗ストリングＤ／Ａ変換回路３３にて上記デジタル制御電圧データをＤ／Ａ（デジタル／アナログ）変換し、各デジタル制御電圧データに該当するアナログデータである各制御電圧ＶＣ１、ＶＣ２、…、ＶＣｎを出力するようになっている。すなわち、抵抗ストリングＤ／Ａ変換回路３３は、可変利得増幅回路の個数分設けられており、例えば制御電圧ＶＣ２出力用の抵抗ストリングＤ／Ａ変換回路において、制御電圧ＶＣ２に該当する上述のデジタル制御電圧データの各ビットの値（Ｂ１ないしＢｎ）がスイッチ制御部３３ａに入力されて、電源Ｖｒに直列に接続された抵抗器Ｒ１ないしＲ（２ｎ）と並列に設けられたスイッチＳＷ１ないしＳＷ（２ｎ）がこれらの各ビットの値に応じてオンオフされ、得られた電圧（制御電圧ＶＣ２）が出力ＶＯとして出力される。
【００９２】
なお、電圧制御信号ＶＡＧＣとしては、例えば、可変利得増幅回路ＡＭＰ１の制御電圧ＶＣ１と同一の電圧信号を用いることができ、それにより、電圧制御信号ＶＡＧＣとして全く新たな信号を生成する必要が無く、その分構成を簡素化することができる。
【００９３】
制御の一例を図１１および図１２に示す。図１２は、ＶＣ１（ここではＶＡＧＣと同一）、ＶＣ２、ＶＣ３、…、ＶＣｎの関係を示したものであり、言い換えれば、上記記憶部に記憶されているデータをグラフにしたものである。この関係に従って、一つの制御電圧信号ＶＡＧＣからｎ個の制御電圧の値を生成している。なお、図１２では、図を見やすくするために、各制御電圧の縦軸上の位置を少しずつずらして描いている。
【００９４】
ＶＡＧＣ（＝ＶＣ１）の任意の値（例えば図１２のＶα）をアナログ・デジタル変換回路３１にてＡ／Ｄ（アナログ・デジタル）変換し、得られた２値（０、１）データを、デコーダ回路３２にて、図１２の縦軸の値（ＶＣ２からＶＣｎまで）に相当する２値（０、１）データに変換する。
【００９５】
ＶＣ１〜ＶＣｎは、ｎ個の可変利得増幅回路を順次切り替え動作させ、実施の形態２で述べたのと同様の理由により、切り替え前に動作していた可変利得増幅回路と切り替え後に動作する可変利得増幅回路の両方とも動作させる制御電圧範囲を設けるように制御する。
【００９６】
トータルの利得の制御電圧特性は、図１１に示すように、ＡＧＣ電圧に対して（ｎ−１）段の段差部分を持つような特性になる。可変利得増幅回路を複数にし、細かく切り替え制御することで、切り替えによる感度（利得／電圧）が０の領域（図７ではＶα２＜ＶＣ１＜Ｖα３の領域に相当）を少なくし、なめらかに変化する特性を実現することが可能になる。
【００９７】
なお、本実施の形態によるｎ個並列接続した回路で、図１１の例とは異なり、図２や図６の例でいえばＡＧＣ電圧が低い領域、つまり、制御電圧ＶＣ１を増加させた場合の切り替え前の可変利得増幅回路（図２でいえば可変利得増幅回路１１）における利得が、減衰開始前の領域や減衰開始直後などであってまだ十分大きな値を持っているような領域（図７でいえば、例えば、ＶＡＧＣ＜Ｖα１、あるいはＶＡＧＣ＜Ｖα２）で、複数の可変利得増幅回路が同時に動作するように制御することもできる。ただし、そのようにすれば、複数の可変利得増幅回路が同時に動作する領域で負荷抵抗ＲＬに流れる電流が非常に大きくなり、トランジスタのコレクタ−エミッタ間電圧が低下してしまう恐れがある。
【００９８】
これに対し、図１１の例では、図２や図６に示した例とは異なり、ｎ個の可変利得増幅回路を順次切り替えている。そのため、上記のように切り替え前の可変利得増幅回路における利得がまだ十分大きな値を持っているような領域では、複数の可変利得増幅回路が同時に動作する領域は、無いかまたはごくわずかに抑えられている。その結果、図１１の例では、負荷抵抗ＲＬに流れる電流は、最大でも一つの可変利得増幅回路に流れるコレクタ電流程度となる。したがって、上記のようなトランジスタのコレクタ−エミッタ間電圧が低下するのを防ぐことができる。
【００９９】
【発明の効果】
以上のように、本発明の可変利得増幅器は、外部から入力される制御電圧の増加に応じて利得を減衰させる可変利得増幅回路を複数個並列に接続し、各可変利得増幅回路が同時に動作することにより各可変利得増幅回路の出力信号の和を出力する可変利得増幅器であって、上記各可変利得増幅回路はそれぞれ、第１のトランジスタのエミッタおよび第２のトランジスタのエミッタがそれぞれ定電流源に接続されるとともに、第１のトランジスタのエミッタと第２のトランジスタのエミッタとがエミッタ抵抗を介して互いに接続され、入力信号が印加されて第１・第２トランジスタの各コレクタからそれぞれコレクタ電流を出力する入力部と、上記入力部から出力される上記コレクタ電流が入力され、上記制御電圧と、外部から入力される各可変利得増幅回路の基準電圧との電圧差に応じた利得で上記出力信号を出力する出力部とを備えており、上記エミッタ抵抗は各可変利得増幅回路間で値の異なるものが含まれ、各可変利得増幅回路の上記電圧差が、上記エミッタ抵抗の値の小さなものほど大きいことにより、各可変利得増幅回路の上記制御電圧が大きくなるにつれて、上記エミッタ抵抗の小さい可変利得増幅回路から順に、最大利得から利得を減衰させる減衰動作を開始する構成である。
また、外部から入力される制御電圧の増加に応じて利得を減衰させる可変利得増幅回路を複数個並列に接続し、
上記各可変利得増幅回路はそれぞれ、
第１のトランジスタのエミッタおよび第２のトランジスタのエミッタがそれぞれ定電流源に接続されるとともに、第１のトランジスタのエミッタと第２のトランジスタのエミッタとがエミッタ抵抗を介して互いに接続され、入力信号が印加されて第１・第２トランジスタの各コレクタからそれぞれコレクタ電流を出力する入力部と、
上記入力部から出力されるコレクタ電流が入力されて、上記制御電圧に応じた利得にて出力信号を出力する出力部とを備えており、
上記複数の可変利得増幅回路のうちでエミッタ抵抗の最も小さい可変利得増幅回路をＡ１とすると、
各可変利得増幅回路において利得の減衰が始まるときの、上記可変利得増幅回路Ａ１の制御電圧（ＶＣ１）の値が大きい可変利得増幅回路ほど、エミッタ抵抗が大きい構成とすることもできる。
【０１００】
これにより、全体として、制御電圧の増加により全体の利得を徐々に減衰させていくことができる。また、入力信号レベルが低いときは、エミッタ抵抗の十分小さい可変利得増幅回路を使用して、雑音指数特性を良好にすることができるとともに、入力信号レベルが高いときは、エミッタ抵抗の十分大きい可変利得増幅回路を使用して、相互変調歪み特性を良好にすることができる。それゆえ、全体として利得を問題なく可変することを可能にしながら、同時に、雑音指数特性と相互変調歪み特性とを同時に満足することができるという効果を奏する。
【０１０１】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記各可変利得増幅回路において、上記制御電圧（ＶＣｋ）が、外部から入力される各可変利得増幅回路の所定の基準電圧（ＶＢｋ）より大きくなったときに、利得の減衰を開始し、上記エミッタ抵抗が大きい可変利得増幅回路ほど、上記基準電圧が大きく、すべての可変利得増幅回路について上記制御電圧が等しい構成である。
【０１０２】
これにより、１種類の制御電圧を印加するだけで、ＶＣ１を増加させたときの各可変利得増幅回路の利得の減衰時期をずらすことができる。それゆえ、上記の構成による効果に加えて、構成をより簡素化することができるという効果を奏する。
【０１０３】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記各可変利得増幅回路において、上記制御電圧（ＶＣｋ）が、外部から入力される各可変利得増幅回路の所定の基準電圧（ＶＢｋ）より大きくなったときに、利得の減衰を開始し、すべての可変利得増幅回路について上記基準電圧が等しい構成である。
【０１０４】
これにより、上記基準電圧として、１種類用意するだけでよい。それゆえ、上記の構成による効果に加えて、構成をより簡素化することができるという効果を奏する。
【０１０５】
また、本発明の可変利得増幅器は、上記の構成に加えて、
ｋ番目の上記可変利得増幅回路Ａｋの第ｘ番目のトランジスタをＱ（ｋ、ｘ）と表すと、
上記すべての可変利得増幅回路Ａｋについて、
上記入力部は、
第１のトランジスタＱ（ｋ、１）のエミッタおよび第２のトランジスタＱ（ｋ、２）のエミッタがそれぞれ定電流源Ｉｃに接続されるとともに、第１のトランジスタＱ（ｋ、１）のエミッタと第２のトランジスタＱ（ｋ、２）のエミッタとがエミッタ抵抗ＲＥを介して互いに接続され、
第１のトランジスタＱ（ｋ、１）のベースには入力信号ＩＮ１が印加され、
第２のトランジスタＱ（ｋ、２）のベースには入力信号ＩＮ２が印加されるようになっている第１の差動増幅回路を備え、
上記出力部は、
第３のトランジスタＱ（ｋ、３）のエミッタおよび第４のトランジスタＱ（ｋ、４）のエミッタがいずれも第１のトランジスタＱ（ｋ、１）のコレクタに接続され、
第４のトランジスタＱ（ｋ、４）のコレクタには電源Ｖｃｃが接続されるとともに、第３のトランジスタＱ（ｋ、３）のコレクタには、負荷抵抗ＲＬを介して電源Ｖｃｃが接続され、
第３のトランジスタＱ（ｋ、３）のベースには基準電圧ＶＢｋが印加され、
第４のトランジスタＱ（ｋ、４）のベースには制御電圧ＶＣｋが印加されるようになっている第２の差動増幅回路と、
第５のトランジスタＱ（ｋ、５）のエミッタおよび第６のトランジスタＱ（ｋ、６）のエミッタがいずれも第２のトランジスタＱ（ｋ、２）のコレクタに接続され、
第５のトランジスタＱ（ｋ、５）のコレクタには電源Ｖｃｃが接続されるとともに、第６のトランジスタＱ（ｋ、６）のコレクタには、負荷抵抗ＲＬを介して電源Ｖｃｃが接続され、
第６のトランジスタＱ（ｋ、６）のベースは第３のトランジスタＱ（ｋ、３）のベースと接続されることで、第６のトランジスタＱ（ｋ、６）のベースには上記基準電圧ＶＢｋが印加され、
第５のトランジスタＱ（ｋ、５）のベースは第４のトランジスタＱ（ｋ、４）のベースと接続されることで、第５のトランジスタＱ（ｋ、５）のベースには上記制御電圧ＶＣｋが印加されるようになっている第３の差動増幅回路とを備えており、
すべての可変利得増幅回路について、
第１のトランジスタＱ（ｋ、１）のベース同士が互いに接続され、
第２のトランジスタＱ（ｋ、２）のベース同士が互いに接続され、
第３のトランジスタＱ（ｋ、３）のコレクタ同士が互いに接続され、
第６のトランジスタＱ（ｋ、６）のコレクタ同士が互いに接続されている構成である。
【０１０６】
これにより、出力部において、制御電圧（ＶＣｋ）と基準電圧（ＶＢｋ）との大小関係に応じて、第３ないし第６のトランジスタに流れる電流を制御し、利得の減衰の有無や程度を決定することができる。それゆえ、上記の構成による効果に加えて、簡素な構成で、雑音指数特性と相互変調歪み特性を同時に満足することができるという効果を奏する。
【０１０７】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記すべての可変利得増幅回路の制御電圧を決定する電圧制御信号が入力されて、上記各可変利得増幅回路に上記各制御電圧を出力することで、動作させる可変利得増幅回路を選択する制御手段を備えた構成である。
【０１０８】
これにより、一つの電圧制御信号を調節するだけで、複数の可変利得増幅回路の利得減衰の動作点（開始時期）を可変利得増幅回路ごとに所望のようにずらすことができる。それゆえ、上記の構成による効果に加えて、容易に、所望の利得を得ることができるという効果を奏する。
【０１０９】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記制御手段は、上記電圧制御信号をデジタルデータに変換するアナログ・デジタル変換回路と、上記アナログ・デジタル変換回路で変換された上記デジタルデータから、可変利得増幅回路を選択するための制御データを発生するデコーダ回路とを備えた構成である。
【０１１０】
これにより、電圧制御信号を種々変更しても、上記アナログ・デジタル変換回路や上記デコーダ回路の内部処理部分のみを変更するだけで対応することができる。それゆえ、上記の構成による効果に加えて、いっそう容易に、所望の利得を得ることができるという効果を奏する。
【０１１１】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記制御手段は、選択する可変利得増幅回路を切り替える際に、切り替え前に動作してした可変利得増幅回路と、切り替え後に動作する可変利得増幅回路との両方を選択する構成である。
【０１１２】
これにより、一方の可変利得増幅回路の利得が大幅に減衰する前に、次の可変利得増幅回路によって、十分大きな利得を得ることができる。それゆえ、上記の構成による効果に加えて、可変利得増幅回路の切り替えポイントにおける利得の必要以上の低下を防ぎ、より容易に所望の利得が得られるように制御することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る可変利得増幅器の一構成例を示す回路図である。
【図２】図１の構成における利得の制御電圧特性の一例を示すグラフである。
【図３】利得減衰量に対する雑音指数特性を示すグラフである。
【図４】利得減衰量に対する相互変調歪み特性を示すグラフである。
【図５】本発明に係る可変利得増幅器の他の構成例を示す回路図である。
【図６】図５の構成における利得の制御電圧特性の一例を示すグラフである。
【図７】図５の構成における利得の制御電圧特性の他の例を示すグラフである。
【図８】図７の例における制御電圧と電圧制御信号との関係の一例を示すグラフである。
【図９】本発明に係る可変利得増幅器のさらに他の構成例を示す回路図である。
【図１０】抵抗ストリングＤ／Ａ変換回路の構成例を示す回路図である。
【図１１】図９の構成における利得の制御電圧特性の一例を示すグラフである。
【図１２】図１１の例における制御電圧と電圧制御信号との関係の一例を示すグラフである。
【図１３】従来の可変利得増幅器の構成例を示す回路図である。
【図１４】従来の可変利得増幅器における利得の制御電圧特性の一例を示すグラフである。
【符号の説明】
１ 可変利得増幅器
３ 可変利得増幅器
５ 可変利得増幅器
１１ 可変利得増幅回路
１１ａ 第１の差動増幅回路（入力部）
１１ｂ 第２の差動増幅回路（出力部）
１１ｃ 第３の差動増幅回路（出力部）
１２ 可変利得増幅回路
１２ａ 第１の差動増幅回路（入力部）
１２ｂ 第２の差動増幅回路（出力部）
１２ｃ 第３の差動増幅回路（出力部）
３１ アナログ・デジタル変換回路（制御手段）
３２ デコーダ回路（制御手段）
３３ 抵抗ストリングＤ／Ａ変換回路
３３ａ スイッチ制御部
ＡＭＰ１、ＡＭＰ２、ＡＭＰｎ 可変利得増幅回路
Ｉｃ 定電流源
ＩＮ１、ＩＮ２ 入力信号
ＯＵＴ１、ＯＵＴ２ 出力信号
Ｒ１、…、Ｒ（２ｎ） 抵抗器
ＲＥ１、ＲＥ２ エミッタ抵抗
ＲＬ 負荷抵抗
ＳＷ１、…、ＳＷ（２ｎ） スイッチ
ＶＢ１、ＶＢ２ 基準電圧
ＶＣ１、ＶＣ２ 制御電圧
Ｖｃｃ 電源
ＶＯ 出力
Ｖｒ 電源
【発明の属する技術分野】
本発明は、集積回路で用いられる利得の制御が可能な可変利得増幅器に関し、特にデジタル衛星放送受信用集積回路に用いられる可変利得増幅器に関するものである。
【０００２】
【従来の技術】
図１３は従来の可変利得増幅器１０１の構成を示す回路図である。定電流源Ｉｃがそれぞれ接続されたエミッタ同士がエミッタ抵抗器ＲＥを介して接続され、各ベースに印加される入力信号ＩＮ１、ＩＮ２に応じて、コレクタに流れる電流が制御される第１のトランジスタＱ１と第２のトランジスタＱ２からなる第１の差動増幅回路１１１ａと、
第１のトランジスタＱ１のコレクタにエミッタが共通に接続され、第１のトランジスタで増幅された信号を、ベース間に印加される電圧に応じて減衰して出力する、第３のトランジスタＱ３及び、コレクタが電源Ｖｃｃに接続された第４のトランジスタＱ４からなる第２の差動増幅回路１１１ｂと、
第２のトランジスタＱ２のコレクタにエミッタが共通に接続され、第２のトランジスタで増幅された信号を、ベース間に印加される電圧に応じて減衰して出力する、第６のトランジスタＱ６及び、コレクタが電源に接続された第５のトランジスタＱ５からなる第３の差動増幅回路１１１ｃとが設けられている。第１の差動増幅回路１１１ａ、第２の差動増幅回路１１１ｂ、第３の差動増幅回路１１１ｃによって可変利得増幅回路１１１が構成されている。
【０００３】
また、第３のトランジスタＱ３及び第６のトランジスタＱ６のコレクタと電源Ｖｃｃとの間に負荷抵抗ＲＬが接続され、出力信号ＯＵＴ１、ＯＵＴ２が第３のトランジスタＱ３及び第６のトランジスタＱ６のコレクタから出力される。
【０００４】
第３のトランジスタＱ３及び第６のトランジスタＱ６のベースに基準電圧ＶＢを印加するとともに、第４のトランジスタＱ４及び第５のトランジスタＱ５のベースに制御電圧ＶＣを印加する。
【０００５】
すなわち、第１の差動増幅回路１１１ａにおいては、
第１のトランジスタＱ１のエミッタおよび第２のトランジスタＱ２のエミッタがそれぞれ別個の定電流源Ｉｃに接続されるとともに、第１のトランジスタＱ１のエミッタと第２のトランジスタＱ２のエミッタとがエミッタ抵抗ＲＥを介して互いに接続され、
第１のトランジスタＱ１のベースには入力信号ＩＮ１が印加され、
第２のトランジスタＱ２のベースには入力信号ＩＮ２が印加されるようになっている。
【０００６】
また、第２の差動増幅回路１１１ｂにおいては、
第３のトランジスタＱ３のエミッタおよび第４のトランジスタＱ４のエミッタがいずれも第１のトランジスタＱ１のコレクタに接続され、
第３のトランジスタＱ３のコレクタには、負荷抵抗ＲＬを介して電源Ｖｃｃが接続され、第４のトランジスタＱ４のコレクタには、同じ電源Ｖｃｃが直接接続され、
第３のトランジスタＱ３のベースには基準電圧ＶＢが印加され、
第４のトランジスタＱ４のベースには制御電圧ＶＣが印加されるようになっている。
【０００７】
また、第３の差動増幅回路１１１ｃにおいては、
第５のトランジスタＱ５のエミッタおよび第６のトランジスタＱ６のエミッタがいずれも第２のトランジスタＱ２のコレクタに接続され、
第６のトランジスタＱ６のコレクタには、上記第３のトランジスタＱ３に接続されているのとは異なる負荷抵抗ＲＬを介して上記電源Ｖｃｃが接続され、第５のトランジスタＱ５のコレクタには、同じ電源Ｖｃｃが直接接続され、
第６のトランジスタＱ６のベースは第３のトランジスタＱ３のベースと接続されることで、第６のトランジスタＱ６のベースには上記基準電圧ＶＢが印加され、
第５のトランジスタＱ５のベースは第４のトランジスタＱ４のベースと接続されることで、第５のトランジスタＱ５のベースには上記制御電圧ＶＣが印加されるようになっている。
【０００８】
ＶＣがＶＢより低い条件では、第４のトランジスタＱ４と第５のトランジスタＱ５には電流が流れず、第３のトランジスタＱ３と第６のトランジスタＱ６に電流が流れるため、負荷抵抗ＲＬを通してＯＵＴ１、ＯＵＴ２に増幅信号が出力される。ＶＣをＶＢより大きくしていくと、第４のトランジスタＱ４と第５のトランジスタＱ５に電流が流れだし、第３のトランジスタＱ３と第６のトランジスタＱ６に流れる電流が減るため、利得が減少してくる。制御電圧ＶＣに対する利得の変化を示すと図１４のようになる。
【０００９】
図１３に示すような従来の可変利得増幅器で、雑音指数（ＮＦ：Ｎｏｉｓｅ Ｆｉｇｕｒｅ）特性を良くするためには、第１のトランジスタＱ１及び第２のトランジスタＱ２に流れるコレクタ電流Ｉｃを大きくするか、両トランジスタのエミッタ間に接続された抵抗ＲＥを小さくする必要がある。図１３の可変利得増幅器の最大利得はＲＬとＲＥの比でほぼ決まるため、コレクタ電流を大きくした場合、負荷抵抗ＲＬによる電圧降下も大きくなりトランジスタのコレクタ−エミッタ間電圧（Ｖｃｅ）が低下するという問題が生じる。その場合、ＲＬを小さくすることで対応できるが、ＲＬを小さくしすぎると逆に利得の低下につながる。また、コレクタ電流は消費電流等の設計仕様により制限されるので、雑音指数特性を良くするためには、ある程度のコレクタ電流を流し、エミッタ抵抗を限りなく小さくする（最小は０Ω）のが一般的な手法である。他方、図１３に示す従来の可変利得増幅器の相互変調歪み特性はコレクタ電流Ｉｃとエミッタ抵抗ＲＥの積で決まるため、相互変調歪み特性を良くする（＝入力インターセプトポイントを大きくする）ためにはコレクタ電流を大きくするか、エミッタ抵抗ＲＥを大きくする必要がある。前述したようにコレクタ電流を大きくするには制限があるので、エミッタ抵抗ＲＥを大きくすることで相互変調歪み特性を良くすることが一般的な手法である。
【００１０】
【発明が解決しようとする課題】
このように、従来の可変利得増幅器では、雑音指数特性を良くするためにはエミッタ抵抗ＲＥを小さくする必要があり、逆に相互変調歪み特性を良くするためにはエミッタ抵抗ＲＥを大きくしなければならず、両特性を同時に最適にすることはできない。そのため、従来の可変利得増幅器は用途に応じてどちらかの特性を優先し、もう一方の特性を犠牲にしているのが現状である。
【００１１】
デジタル衛星放送システムや地上波放送システムのような、高入力ダイナミックレンジが要求されるシステムにおいては、入力信号レベルが低い時には低雑音指数特性が要求され、入力信号レベルが高い時には、高相互変調歪み特性が要求される。しかしながら、図１３に示す従来の可変利得増幅器ではこれら両特性を同時に満たすことができないという問題点がある。
【００１２】
本発明は、上記問題点に鑑みなされたものであり、その目的は、雑音指数特性と相互変調歪み特性を同時に満足することができる可変利得増幅器を提供することにある。
【００１３】
【課題を解決するための手段】
上記の課題を解決するため、本発明の可変利得増幅器は、外部から入力される制御電圧の増加に応じて利得を減衰させる可変利得増幅回路を複数個並列に接続し、各可変利得増幅回路が同時に動作することにより各可変利得増幅回路の出力信号の和を出力する可変利得増幅器であって、上記各可変利得増幅回路はそれぞれ、第１のトランジスタのエミッタおよび第２のトランジスタのエミッタがそれぞれ定電流源に接続されるとともに、第１のトランジスタのエミッタと第２のトランジスタのエミッタとがエミッタ抵抗を介して互いに接続され、入力信号が印加されて第１・第２トランジスタの各コレクタからそれぞれコレクタ電流を出力する入力部と、上記入力部から出力される上記コレクタ電流が入力され、上記制御電圧と、外部から入力される各可変利得増幅回路の基準電圧との電圧差に応じた利得で上記出力信号を出力する出力部とを備えており、上記エミッタ抵抗は各可変利得増幅回路間で値の異なるものが含まれ、各可変利得増幅回路の上記電圧差が、上記エミッタ抵抗の値の小さなものほど大きいことにより、各可変利得増幅回路の上記制御電圧が大きくなるにつれて、上記エミッタ抵抗の小さい可変利得増幅回路から順に、最大利得から利得を減衰させる減衰動作を開始することを特徴としている。
また、可変利得増幅器として、
外部から入力される制御電圧の増加に応じて利得を減衰させる可変利得増幅回路を複数個並列に接続し、
上記各可変利得増幅回路はそれぞれ、
第１のトランジスタのエミッタおよび第２のトランジスタのエミッタがそれぞれ定電流源に接続されるとともに、第１のトランジスタのエミッタと第２のトランジスタのエミッタとがエミッタ抵抗を介して互いに接続され、入力信号が印加されて第１・第２トランジスタの各コレクタからそれぞれコレクタ電流を出力する入力部と、
上記入力部から出力されるコレクタ電流が入力されて、上記制御電圧に応じた利得にて出力信号を出力する出力部とを備えており、
上記複数の可変利得増幅回路のうちでエミッタ抵抗の最も小さい可変利得増幅回路をＡ１とすると、
各可変利得増幅回路において利得の減衰が始まるときの、上記可変利得増幅回路Ａ１の制御電圧（ＶＣ１）の値が大きい可変利得増幅回路ほど、エミッタ抵抗が大きいことを特徴とするものも考えられる。
【００１４】
上記の構成により、上記複数の可変利得増幅回路のうち、利得の減衰が始まるときの、上記可変利得増幅回路Ａ１の制御電圧の値が小さい可変利得増幅回路ほど、すなわち、利得の減衰が始まるときの入力信号レベルが低い可変利得増幅回路ほど、エミッタ抵抗を小さくする。
【００１５】
上記構成は、上記可変利得増幅回路Ａ１の制御電圧（ＶＣ１）が増加すると、エミッタ抵抗の小さいもの順に、可変利得増幅回路の利得が減衰を開始する構成である。例えば、上記各可変利得増幅回路の制御電圧がいずれも一つの電圧制御信号（ＶＡＧＣ）に応じて定まり、上記電圧制御信号の変化により、上記可変利得増幅回路Ａ１の制御電圧（ＶＣ１）が増加する構成とすることができる。このとき、上記電圧制御信号は、ＶＣ１と同一の電圧を用いてもよい。また、上記電圧制御信号は、電圧でなくてもよい。
【００１６】
これにより、ＶＣ１が増加したとき、例えばＶＣ１が増加するようにＶＡＧＣが変化したときに、エミッタ抵抗が大きい可変利得増幅回路ほど、利得の減衰開始時期を遅くすることができる。すなわち、利得の減衰開始時期が遅い可変利得増幅回路ほど、エミッタ抵抗が大きい。そのため、ＶＣ１を増加させると、エミッタ抵抗の小さい可変利得増幅回路が減衰し終わる前に、それより少し小さい利得を持った次の可変利得増幅回路の利得減衰曲線へと、次々に移行していく。その結果、全体として、制御電圧の増加により全体の利得を徐々に減衰させていくことができる。
【００１７】
そして、上記のように、利得の減衰開始時期が遅い可変利得増幅回路ほど、エミッタ抵抗が大きい。
【００１８】
例えば、上記複数の可変利得増幅回路として２つの可変利得増幅回路を設けた場合、第１・第２可変利得増幅回路とで、利得の減衰が始まるときのＶＣ１が小さいほうでは、すなわち、利得の減衰が始まるときの入力信号レベルが低いほうでは、所望の雑音指数特性となるようにエミッタ抵抗が小さく、他方では、所望の相互変調歪み特性となるようにエミッタ抵抗が大きいように構成することができる。
【００１９】
可変利得増幅回路が３つ以上ある場合でも同様であり、利得の減衰が始まるときのＶＣ１が小さい、すなわち、利得の減衰が始まるときの入力信号レベルが低い可変利得増幅回路ほど、所望の雑音指数特性となるようにエミッタ抵抗が小さく、利得の減衰が始まるときのＶＣ１が大きい、すなわち、利得の減衰が始まるときの入力信号レベルが高い可変利得増幅回路ほど、所望の相互変調歪み特性となるようにエミッタ抵抗が大きいように構成することができる。
【００２０】
したがって、入力信号レベルが低いときは、エミッタ抵抗の十分小さい可変利得増幅回路を使用して、雑音指数特性を良好にすることができるとともに、入力信号レベルが高いときは、エミッタ抵抗の十分大きい可変利得増幅回路を使用して、相互変調歪み特性を良好にすることができる。
【００２１】
それゆえ、全体として利得を問題なく可変することを可能にしながら、同時に、雑音指数特性と相互変調歪み特性とを同時に満足することができる。特に、デジタル衛星放送受信用集積回路において、入力信号レベルが高いときおよび低いときのいずれにおいても良好な受信を行うことができるようになる。
【００２２】
また、本発明の可変利得増幅器は、上記の構成に加え、上記各可変利得増幅回路において、上記制御電圧（ＶＣｋ）が、外部から入力される各可変利得増幅回路の所定の基準電圧（ＶＢｋ）より大きくなったときに、利得の減衰を開始し、上記エミッタ抵抗が大きい可変利得増幅回路ほど、上記基準電圧が大きく、すべての可変利得増幅回路について上記制御電圧が等しいことを特徴としている。
【００２３】
上記の構成により、上記エミッタ抵抗が大きい可変利得増幅回路ほど、基準電圧が大きい。したがって、１種類の制御電圧を印加するだけで、ＶＣ１を増加させたときの各可変利得増幅回路の利得の減衰時期をずらすことができる。それゆえ、上記の構成による効果に加えて、構成をより簡素化することができる。
【００２４】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記各可変利得増幅回路において、上記制御電圧（ＶＣｋ）が、外部から入力される各可変利得増幅回路の所定の基準電圧（ＶＢｋ）より大きくなったときに、利得の減衰を開始し、すべての可変利得増幅回路について上記基準電圧が等しいことを特徴としている。
【００２５】
上記の構成により、すべての可変利得増幅回路について上記基準電圧が等しい。したがって、上記基準電圧として、１種類用意するだけでよい。それゆえ、上記の構成による効果に加えて、構成をより簡素化することができる。
【００２６】
例えば、ｋ＝２、３、…、ｎとすると、すべての上記可変利得増幅回路について、ＶＣｋが、ＶＣ（ｋ−１）よりも、例えば所定値（Ｖα）だけ、常に小さいように構成することができる。その結果、ＶＣ１が増加したときに、ＶＣｋが、ＶＣ（ｋ−１）よりも、基準電圧に達するのが遅くなる。
【００２７】
また、例えば、ｋ＝２、３、…、ｎとすると、すべての上記可変利得増幅回路について、ＶＣｋが増加を始めるときのＶＣ１の値が、ＶＣ（ｋ−１）が増加を始めるときのＶＣ１の値より大きいように構成することができる。その結果、ＶＣ１が増加したときに、ＶＣｋが、ＶＣ（ｋ−１）よりも、増加を始めるのが遅くなる。
【００２８】
この場合、ＶＣ１が増加したときに、各ＶＣｋは、例えば、それぞれ、まず一定の値を保ち、次いで減少し、次いで一定の値を保ち、次いで上記のように増加するように構成することができる。
【００２９】
また、本発明の可変利得増幅器は、上記の構成に加えて、
ｋ番目の上記可変利得増幅回路Ａｋの第ｘ番目のトランジスタをＱ（ｋ、ｘ）と表すと、
上記すべての可変利得増幅回路Ａｋについて、
上記入力部は、
第１のトランジスタＱ（ｋ、１）のエミッタおよび第２のトランジスタＱ（ｋ、２）のエミッタがそれぞれ定電流源Ｉｃに接続されるとともに、第１のトランジスタＱ（ｋ、１）のエミッタと第２のトランジスタＱ（ｋ、２）のエミッタとがエミッタ抵抗ＲＥを介して互いに接続され、
第１のトランジスタＱ（ｋ、１）のベースには入力信号ＩＮ１が印加され、
第２のトランジスタＱ（ｋ、２）のベースには入力信号ＩＮ２が印加されるようになっている第１の差動増幅回路を備え、
上記出力部は、
第３のトランジスタＱ（ｋ、３）のエミッタおよび第４のトランジスタＱ（ｋ、４）のエミッタがいずれも第１のトランジスタＱ（ｋ、１）のコレクタに接続され、
第４のトランジスタＱ（ｋ、４）のコレクタには電源Ｖｃｃが接続されるとともに、第３のトランジスタＱ（ｋ、３）のコレクタには、負荷抵抗ＲＬを介して電源Ｖｃｃが接続され、
第３のトランジスタＱ（ｋ、３）のベースには基準電圧ＶＢｋが印加され、
第４のトランジスタＱ（ｋ、４）のベースには制御電圧ＶＣｋが印加されるようになっている第２の差動増幅回路と、
第５のトランジスタＱ（ｋ、５）のエミッタおよび第６のトランジスタＱ（ｋ、６）のエミッタがいずれも第２のトランジスタＱ（ｋ、２）のコレクタに接続され、
第５のトランジスタＱ（ｋ、５）のコレクタには電源Ｖｃｃが接続されるとともに、第６のトランジスタＱ（ｋ、６）のコレクタには、負荷抵抗ＲＬを介して電源Ｖｃｃが接続され、
第６のトランジスタＱ（ｋ、６）のベースは第３のトランジスタＱ（ｋ、３）のベースと接続されることで、第６のトランジスタＱ（ｋ、６）のベースには上記基準電圧ＶＢｋが印加され、
第５のトランジスタＱ（ｋ、５）のベースは第４のトランジスタＱ（ｋ、４）のベースと接続されることで、第５のトランジスタＱ（ｋ、５）のベースには上記制御電圧ＶＣｋが印加されるようになっている第３の差動増幅回路とを備えており、
すべての可変利得増幅回路について、
第１のトランジスタＱ（ｋ、１）のベース同士が互いに接続され、
第２のトランジスタＱ（ｋ、２）のベース同士が互いに接続され、
第３のトランジスタＱ（ｋ、３）のコレクタ同士が互いに接続され、
第６のトランジスタＱ（ｋ、６）のコレクタ同士が互いに接続されていることを特徴としている。
【００３０】
例えば図１等では、Ｑ（２、１）＝Ｑ７、Ｑ（２、２）＝Ｑ８、Ｑ（２、３）＝Ｑ９、Ｑ（２、４）＝Ｑ１０、Ｑ（２、５）＝Ｑ１１、Ｑ（２、６）＝Ｑ１２と表される。
【００３１】
上記の構成により、出力部が、制御電圧ＶＣｋの入力される第４および第５のトランジスタと、基準電圧ＶＢｋの入力される第３および第６のトランジスタとを有している。
【００３２】
したがって、出力部において、制御電圧（ＶＣｋ）と基準電圧（ＶＢｋ）との大小関係に応じて、第３ないし第６のトランジスタに流れる電流を制御し、利得の減衰の有無や程度を決定することができる。それゆえ、上記の構成による効果に加えて、簡素な構成で、雑音指数特性と相互変調歪み特性を同時に満足することができる。
【００３３】
例えば、各制御電圧ＶＣｋ同士はすべて、常に互いに等しい値をとるものとし、基準電圧ＶＢｋ同士はすべて互いに異なる値とすることができる。また例えば、制御電圧ＶＣｋ同士は、独立しているものとし、基準電圧ＶＢｋ同士はすべて互いに等しい値とすることができる。
【００３４】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記すべての可変利得増幅回路の制御電圧を決定する電圧制御信号（ＶＡＧＣ）が入力されて、上記各可変利得増幅回路に上記各制御電圧を出力することで、動作させる可変利得増幅回路を選択する制御手段を備えたことを特徴としている。
【００３５】
上記の構成により、上記制御手段によって、上記電圧制御信号が入力されて、上記各可変利得増幅回路に上記各制御電圧を出力することで、選択された可変利得増幅回路のみが動作する。上記電圧制御信号は、制御電圧ＶＣ１と同一の電圧を用いることができる。また、上記電圧制御信号は、各制御電圧を決定できればよく、電圧でなくてもよい。
【００３６】
例えば、基準電圧はすべての可変利得増幅回路において同一とし、上記制御手段が、上記電圧制御信号の値に応じて、可変利得増幅回路ごとに異なる制御電圧を出力することで、動作する可変利得増幅回路が選択される。
【００３７】
また例えば、基準電圧は可変利得増幅回路ごとに異なるとし、上記制御手段が、上記電圧制御信号の値に応じて、各可変利得増幅回路に等しい制御電圧を出力することで、動作する可変利得増幅回路が選択される。
【００３８】
したがって、一つの電圧制御信号を調節するだけで、複数の可変利得増幅回路の利得減衰の動作点（開始時期）を可変利得増幅回路ごとに所望のようにずらすことができ、複数の可変利得増幅回路のうち所望の特性を有するもののみを選んで作動させることができる。それゆえ、上記の構成による効果に加えて、容易に、所望の利得を得ることができる。
【００３９】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記制御手段は、上記電圧制御信号をデジタルデータに変換するアナログ・デジタル変換回路と、上記アナログ・デジタル変換回路で変換された上記デジタルデータから、可変利得増幅回路を選択するための制御データを発生するデコーダ回路とを備えたことを特徴としている。
【００４０】
上記の構成により、上記電圧制御信号がデジタルデータに変換され、そこから、可変利得増幅回路を選択するための制御データが発生する。
【００４１】
したがって、上記電圧制御信号として、ＶＡＧＣではあるがＶＣ１とは異なる電圧や、あるいは、電圧以外の任意のデータを用いるなどのように、上記電圧制御信号を種々変更しても、上記アナログ・デジタル変換回路での変換処理部分、あるいは、上記デコーダ回路における制御データ発生処理部分のみを変更するだけで、対応することができる。それゆえ、上記の構成による効果に加えて、いっそう容易に、所望の利得を得ることができる。
【００４２】
１つの上記電圧制御信号からｎ個のデータすなわちＶＣ１、ＶＣ２、…、ＶＣｎを得るために、上記電圧制御信号のとりうる全ての値とそのときのＶＣ１、ＶＣ２、…、ＶＣｎとして設定すべき各値との対応を、デコーダ回路内の記憶部等に記憶しておく構成とすることができる。
【００４３】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記制御手段は、選択する可変利得増幅回路を切り替える際に、切り替え前に動作してした可変利得増幅回路と、切り替え後に動作する可変利得増幅回路との両方を選択することを特徴としている。
【００４４】
上記の構成により、上記電圧制御信号に応じて選択する可変利得増幅回路を切り替える際に、切り替え前に動作してした可変利得増幅回路と、切り替え後に動作する可変利得増幅回路との両方を選択し、動作させる。
【００４５】
したがって、両方の可変利得増幅回路が動作している範囲では、一方の可変利得増幅回路の利得が大幅に減衰する前に、次の可変利得増幅回路によって、十分大きな利得を得ることができる。それゆえ、上記の構成による効果に加えて、可変利得増幅回路の切り替えポイントにおける利得の必要以上の低下を防ぎ、より容易に所望の利得が得られるように制御することができる。
【００４６】
なお、本発明に係る可変利得増幅器は、以下のように構成してもよい。すなわち、本発明の可変利得増幅器は、外部からの制御電圧によって利得を変更できる複数の可変利得増幅回路を並列接続してなる可変利得増幅器であって、
前記一つの可変利得増幅回路は、
定電流源が接続されたエミッタ同士が抵抗器を介して接続され、各ベースに印加される入力信号に応じてコレクタに流れる電流が制御される第１のトランジスタ及び第２のトランジスタからなる第１の差動増幅回路と、
前記第１のトランジスタのコレクタにエミッタが共通に接続され、前記第１のトランジスタで増幅された信号をベース間に印加される電圧に応じて減衰して出力する第３のトランジスタ及びコレクタが電源に接続された第４のトランジスタからなる第２の差動増幅回路と、
前記第２のトランジスタのコレクタにエミッタが共通に接続され、前記第２のトランジスタで増幅された信号をベース間に印加される電圧に応じて減衰して出力する第５のトランジスタ及びコレクタが電源に接続された第６のトランジスタからなる第３の差動増幅回路とから構成され、
前記第３のトランジスタのコレクタ同士、前記第６のトランジスタのコレクタ同士をそれぞれ接続し、前記エミッタ抵抗値をそれぞれ異なる抵抗値とした構成とすることができる。
【００４７】
これにより、雑音指数特性と相互変調歪み特性を同時に満足する可変利得増幅器を提供することが可能になる。
【００４８】
また、本発明の可変利得増幅器は、前記第３のトランジスタと第６のトランジスタのベースに印加される基準電圧を可変利得増幅回路毎にそれぞれ異なる電圧値とし、前記第４のトランジスタと第５のトランジスタのベースに印加される制御電圧を複数の可変利得増幅回路で同じ電圧値にした構成とすることができる。これにより、複数の可変利得増幅回路の利得減衰（ゲインリダクション）の動作点を可変利得増幅回路毎にずらすことができ、各制御電圧値において、雑音指数特性や相互変調歪み特性の最適な特性を得ることが可能になる。
【００４９】
また、本発明の可変利得増幅器は、前記第３のトランジスタと第６のトランジスタのベースに印加される基準電圧を複数の可変利得増幅回路で同じ電圧値とし、前記第４のトランジスタと第５のトランジスタのベースに印加される制御電圧を可変利得増幅回路毎にそれぞれ異なる電圧値にした構成とすることができる。これにより、複数の可変利得増幅回路の利得減衰（ゲインリダクション）の動作点を可変利得増幅回路毎にずらすことができ、各制御電圧値において、雑音指数特性や相互変調歪み特性の最適な特性を得ることが可能になる。
【００５０】
また、本発明の可変利得増幅器は、前記制御電圧値に基づき、前記複数の可変利得増幅回路のうち選択された可変利得増幅回路のみを動作させる制御手段を備えた構成とすることができる。これにより、複数の可変利得増幅回路の利得減衰（ゲインリダクション）の動作点を可変利得増幅回路毎にずらすことができ、各制御電圧値において、雑音指数特性や相互変調歪み特性の最適な特性を得ることが可能になる。
【００５１】
また、本発明の可変利得増幅器は、前記制御手段はＡＧＣ電圧をデジタルデータに変換するアナログ・デジタル変換回路と、このアナログ・デジタル変換回路で変換されたデータから前記所望する可変利得増幅回路を選択するための制御データを発生するデコーダ回路を備えた構成とすることができる。
【００５２】
これにより、複数の可変利得増幅回路の利得を任意に制御することが可能になる。
【００５３】
また、本発明可変利得増幅器は、前記制御手段は、可変利得増幅回路の動作が切り替わる制御電圧のしきい値において、切り替え前に動作していた可変利得増幅回路と、切り替え後に動作する可変利得増幅回路の両方とも動作させる範囲を設けた構成とすることができる。
【００５４】
これにより、可変利得増幅回路の切り替えポイントにおける利得の低下を防ぐことが可能になる。
【００５５】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図４に基づいて説明すれば、以下の通りである。
【００５６】
以下、本発明の実施の形態について、図面を参照して説明する。図１は、本実施の形態における可変利得増幅器１の回路図である。
【００５７】
図１に示すように、可変利得増幅器１は、外部からの制御電圧によって利得を変更できる２つの可変利得増幅回路（１１、１２）が並列接続されている構成である。そして、一つの可変利得増幅回路（１１、１２）は、
定電流源Ｉｃが接続されたエミッタ抵抗器（ＲＥ１、ＲＥ２）を介して接続され、各ベースに印加される入力信号に応じてコレクタに流れる電流が制御される第１のトランジスタＱ１（Ｑ７）と、第２のトランジスタＱ２（Ｑ８）からなる第１の差動増幅回路１１ａ（１２ａ）と、
第１のトランジスタＱ１（Ｑ７）のコレクタにエミッタが共通に接続され、ベース間に印加される電圧に応じて減衰して出力する、コレクタが負荷抵抗ＲＬを通して電源Ｖｃｃに接続された第３のトランジスタＱ３（Ｑ９）及び、コレクタが電源Ｖｃｃに接続された第４のトランジスタＱ４（Ｑ１０）からなる第２の差動増幅回路１１ｂ（１２ｂ）と、
第２のトランジスタＱ２（Ｑ８）のコレクタにエミッタが共通に接続され、ベース間に印加される電圧に応じて減衰して出力する、コレクタが負荷抵抗ＲＬを通して電源Ｖｃｃに接続された第６のトランジスタＱ６（Ｑ１２）及び、コレクタが電源Ｖｃｃに接続された第５のトランジスタＱ５（Ｑ１１）からなる第３の差動増幅回路１１ｃ（１２ｃ）とから構成されて、
前記第３のトランジスタＱ３と第９のトランジスタＱ９のコレクタ同士、前記第６のトランジスタＱ６と第１２のトランジスタＱ１２同士をそれぞれ接続した構成である。
【００５８】
第１の差動増幅回路１１ａによって入力部が構成され、第２の差動増幅回路１１ｂと第３の差動増幅回路１１ｃとによって出力部が構成されている。同様に、第１の差動増幅回路１２ａによって入力部が構成され、第２の差動増幅回路１２ｂと第３の差動増幅回路１２ｃとによって出力部が構成されている。
【００５９】
各可変利得増幅回路（１１、１２）において定電流源Ｉｃのカレントミラー回路のトランジスタも含めてトランジスタが３段積み構成であり、コレクタ−エミッタ間電圧Ｖｃｅが０．８Ｖとすると、電源Ｖｃｃは２．４Ｖ（＝０．８Ｖ×３）以上とすればよい。
【００６０】
また、各可変利得増幅回路（１１、１２）の最大利得（Ｇとする）は、
Ｇ＝ＲＬ／（ｒｅ＋ＲＥ／２）
と表される。ただし、ボルツマン定数をｋ、絶対温度をＴ、電子の電荷量をｑとするとき、
ｒｅ＝ｋＴ／（ｑ・Ｉｃ）
である。そのため、ここから、所望の利得が得られるように、ＲＬ、Ｉｃ、ＲＥを決めればよい。
【００６１】
可変利得増幅回路１１において、第４のトランジスタＱ４や第５のトランジスタＱ５のベースに印加される制御電圧（ＶＣ１）が増加して、第３のトランジスタＱ３や第６のトランジスタＱ６のベースに印加される基準電圧（ＶＢ１）の値に達すると、言い換えれば、第４のトランジスタＱ４や第５のトランジスタＱ５と第３のトランジスタＱ３や第６のトランジスタＱ６とのベース間に印加される電圧、すなわち、制御電圧ＶＣ１から基準電圧ＶＢ１を引いた値（駆動電圧ＶＤ１と称する）が負の値から０、さらには正の値になると、利得が減衰を開始する。
【００６２】
可変利得増幅回路１２においても同様であり、第４のトランジスタＱ１０や第５のトランジスタＱ１１のベースに印加される制御電圧（ＶＣ１）が増加して、第３のトランジスタＱ９や第６のトランジスタＱ１２のベースに印加される基準電圧（ＶＢ２）の値に達すると、言い換えれば、第４のトランジスタＱ４や第５のトランジスタＱ５と第３のトランジスタＱ３や第６のトランジスタＱ６とのベース間に印加される電圧、すなわち、制御電圧ＶＣ２から基準電圧ＶＢ２を引いた値（駆動電圧ＶＤ２と称する）が負の値から０、さらには正の値になると、利得が減衰を開始する。
【００６３】
ここで、前記第１のトランジスタＱ１と第２のトランジスタＱ２のエミッタ間のエミッタ抵抗器ＲＥ１の抵抗値（エミッタ抵抗）ＲＥ１を所望の雑音指数特性になるような値にし、前記第７のトランジスタＱ７と第８のトランジスタＱ８のエミッタ間のエミッタ抵抗器ＲＥ２の抵抗値（エミッタ抵抗）ＲＥ２を所望の相互変調歪み特性となるような値とする。すなわち、エミッタ抵抗ＲＥ１とＲＥ２とは互いに異なっており、ここではＲＥ１＜ＲＥ２に設定している。
【００６４】
ここで、差動増幅回路１１ｂ（１２ｂ）、差動増幅回路１１ｃ（１２ｃ）の制御方法としては、本実施の形態においては、前記第３のトランジスタＱ３と第６のトランジスタＱ６、前記第９のトランジスタＱ９と第１２のトランジスタＱ１２のベースに印加される基準電圧を、それぞれＶＢ１、ＶＢ２のように互いに異なる電圧値とし、前記第４のトランジスタＱ４と第５のトランジスタＱ５のベースに印加される制御電圧ＶＣ１を、２つの可変利得増幅回路で同じ電圧値にする。ここでは、ＶＢ１＜ＶＢ２に設定する。
【００６５】
制御電圧ＶＣ１は、所定の電圧制御信号ＶＡＧＣ（図示せず）に応じて設定することとすることができ、例えば、この電圧制御信号ＶＡＧＣとしては、制御電圧ＶＣ１そのものを用いることができる。
【００６６】
図２に、図１に示した可変利得増幅器のＶＣ１に対する利得の変化を示す。曲線ａはエミッタ抵抗がＲＥ１の可変利得増幅回路単体での特性、曲線ｂはエミッタ抵抗がＲＥ２の可変利得増幅回路単体での特性、曲線ｃは２つの可変利得増幅回路トータルの特性を示している。
【００６７】
このような可変利得増幅回路においては、入力信号レベルが低いときほど、制御電圧（ＶＣ１）の値を小さくし、それにより、十分大きい利得が得られるようにする。逆に、入力信号レベルが高いときほど、制御電圧（ＶＣ１）の値を大きくし、それにより利得を減衰させることで、あまり大きな利得とならないようにしている。
【００６８】
ＶＣ１＜ＶＢ１の領域では、Ｑ３、Ｑ６、Ｑ９、Ｑ１２に全電流が流れ、Ｑ４、Ｑ５、Ｑ１０、Ｑ１１には電流が流れないので、トータルの利得は、２つの可変利得増幅回路の最大利得を足し合わせたものになる。
【００６９】
ＶＢ１＜ＶＣ１＜ＶＢ２の領域では、Ｑ４、Ｑ５のトランジスタが動作し、電流が流れ出すために、曲線ａで示すように利得が低下してくるが、Ｑ１０、Ｑ１１のトランジスタにはまだ動作せず電流が流れないので、曲線ｂで示すように利得は最大のままである。
【００７０】
ＶＢ２＜ＶＣ１の領域では、Ｑ１０、Ｑ１１のトランジスタにも電流が流れ出すので、曲線ｂで示すように利得も低下してくる。よって２つの可変利得増幅回路のＶＣ１に対する利得のトータル特性は、曲線ｃで示すようになる。
【００７１】
ここで、可変利得増幅器がＶＣ１＜ＶＢ１の条件で動作するのは、トランジスタＱ１、Ｑ２、Ｑ７、Ｑ８に入力される信号レベルが低い場合であり、低雑音指数特性が要求される。前述したように雑音指数特性を良くするためには、コレクタ電流値を大きくして、エミッタ抵抗値を小さくすることが必要である。エミッタ抵抗ＲＥ２を有する可変利得増幅回路単体の雑音指数は悪いが、図１の回路では、雑音指数を決める要因のうち、エミッタ抵抗値ＲＥ１とＲＥ２をパラメータとする項が、
（Ｇｖ１２ ／Ｇｖ２ ）×ＲＥ１＋（Ｇｖ２２ ／Ｇｖ２ ）×ＲＥ２
に比例するため、ＲＥ２が大きくてもＧｖ２２ ／Ｇｖ２ が小さくなるので第２項の影響は小さくなる。ただし、Ｇｖ１は、エミッタ抵抗ＲＥ１を有する可変利得増幅回路１１の利得であり、Ｇｖ２は、エミッタ抵抗ＲＥ２を有する可変利得増幅回路１２の利得であり、
Ｇｖ＝Ｇｖ１＋Ｇｖ２
である。
【００７２】
ＲＥ１に対してＲＥ２が非常に大きければ、上式は、ほぼＲＥ１に等しくなるので、トータルの雑音指数特性を良くすることが可能になる。
【００７３】
他方、可変利得増幅器がＶＢ２＜ＶＣ１の条件で動作するのは、トランジスタＱ１、Ｑ２、Ｑ７、Ｑ８に入力される信号レベルが高い場合であり、高い相互変調歪み特性（高入力インターセプトポイント）が要求される。前述したように、相互変調歪み特性を良くするためには、コレクタ電流、すなわちここでは第１の差動増幅回路１１ａのトランジスタＱ１、Ｑ２のコレクタや第１の差動増幅回路１２ａのトランジスタＱ７、Ｑ８のコレクタを流れる電流を大きくし、エミッタ抵抗を大きくすることが必要である。ＶＢ２＜ＶＣ１では、トランジスタＱ３〜Ｑ６においては、コレクタ電流はほぼトランジスタＱ４、Ｑ５に流れ、トランジスタＱ９〜Ｑ１２においては、トランジスタＱ９、Ｑ１２に流れていたコレクタ電流がＱ１０、Ｑ１１にも流れ始めている状態である。エミッタ抵抗ＲＥ１を有する可変利得増幅回路単体の相互変調歪み特性は悪いが、ＶＢ２＜ＶＣ１の動作領域では、出力信号の大部分は、Ｑ９、Ｑ１２に流れるコレクタ電流を通して増幅された信号のため、相互変調歪み特性はエミッタ抵抗ＲＥ２を有する可変利得増幅回路でほぼ決まる。そのため、高い相互変調歪み特性（高インターセプトポイント）が得られる。
【００７４】
図３に、本実施の形態における可変利得増幅器（図１の回路）と従来の可変利得増幅器（図１３の回路）の利得減衰量に対する雑音指数特性を示す。曲線ａは、図１３の従来の可変利得増幅器において、所望の低雑音指数特性となるようにエミッタ抵抗ＲＥの値を設定した場合の特性であり、曲線ｂは、図１３の従来の可変利得増幅器において、所望の高相互変調歪み特性となるようにエミッタ抵抗ＲＥの値を設定した場合の特性であり、曲線ｃは、図１に示された可変利得増幅器において、所望の低雑音指数特性となるようにエミッタ抵抗ＲＥ１の値を設定するとともに、所望の高相互変調歪み特性となるようにエミッタ抵抗ＲＥ２の値を設定した場合の特性である。
【００７５】
図３から分かるように、本実施の形態の可変利得増幅器１は、利得減衰量が小さい時、即ち入力信号レベルが低い時に、曲線ａの従来の可変利得増幅器と同等な低雑音指数特性を得られることが分かる。また、曲線ａより曲線ｃの雑音指数特性が良くなっているのは、雑音指数を決める要因のうち、エミッタ抵抗以外の要因による影響が図１の回路のほうが小さくなるためである。
【００７６】
図４に、本実施の形態における可変利得増幅器（図１の回路）と従来の可変利得増幅器（図１３の回路）の利得減衰量に対する相互変調歪み特性（入力インターセプトポイント特性）を示す。ＩＩＰ３は、３次高調波と基本波との出力信号レベルが仮想的に同一になるときの入力信号レベルである。曲線ａは、図１３の従来の可変利得増幅器において、所望の低雑音指数特性となるようにエミッタ抵抗ＲＥの値を設定した場合の特性であり、曲線ｂは、図１３の従来の可変利得増幅器において、所望の高相互変調歪み特性となるようにエミッタ抵抗ＲＥの値を設定した場合の特性であり、曲線ｃは、図１に示された可変利得増幅器において、所望の低雑音指数特性となるようにエミッタ抵抗ＲＥ１の値を設定するとともに、所望の高相互変調歪み特性となるようにエミッタ抵抗ＲＥ２の値を設定した場合の特性である。
【００７７】
図４から分かるように、本実施の形態における可変利得増幅器は、利得減衰量が大きい時、即ち入力信号の信号レベルが高い時に、曲線ｂの従来の可変利得増幅器と同等な高相互変調歪み特性を得られることが分かる。
【００７８】
〔実施の形態２〕
本発明の他の実施の形態について図５ないし図８に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【００７９】
図５は、本実施の形態における可変利得増幅器３の回路図である。基本的な回路は図１と同じである。差動増幅回路１１ｂ・１２ｂ、差動増幅回路１１ｃ・１２ｃの制御方法としては、前記第３のトランジスタＱ３と第６のトランジスタＱ６、第９のトランジスタＱ９と第１２のトランジスタＱ１２のベースに印加される基準電圧をそれぞれ同一の電圧値（ＶＢ１とする）とし、前記第４のトランジスタＱ４と第５のトランジスタＱ５のベースに印加される制御電圧をＶＣ１、前記第１０のトランジスタＱ１０と第１１のトランジスタＱ１１のベースに印加される制御電圧をＶＣ２とする。ＶＣ１とＶＣ２の制御によって、２つの可変利得増幅回路の利得を自由に制御することが可能になる。
【００８０】
図１の回路では、可変利得増幅回路ごとに基準電圧が異なるため、下段のトランジスタ（図１の例ではＱ１、Ｑ２とＱ７、Ｑ８）のコレクタ−エミッタ間電圧Ｖｃｅが可変利得増幅回路ごとに異なることになる。そのため、アーリー効果によりコレクタ電流のばらつきが生じる。一方、図５の回路では、基準電圧は可変利得増幅回路にかかわらず同じであるので、下段のトランジスタのコレクタ−エミッタ間電圧は等しくなり、アーリー効果によるコレクタ電流のばらつきは生じない。そのため、上記のようなばらつきが顕著な場合など、上記のばらつきの発生を抑えたい場合に、図５の回路は特に好適である。
【００８１】
一例として、図６に、ＶＣ１とＶＣ２が、所定の電圧制御信号ＶＡＧＣに対してそれぞれ、
ＶＣ１＝ＶＡＧＣ＋Ｖα，ＶＣ２＝ＶＡＧＣ（Ｖα＞０）
の関係を持っている場合のＶＡＧＣに対する利得を示す。図６に示すように、エミッタ抵抗ＲＥ１を有する可変利得増幅回路１１は、ＶＢ１−Ｖαで利得の減衰（利得の減少、ゲインリダクション）が始まり、エミッタ抵抗ＲＥ２を有する可変利得増幅回路１２は、ＶＢ１で利得の減衰が始まる。この場合は図２と同等な特性が得られる。
【００８２】
また、別の例として、図５の回路において利得制御方法の具体的な一例を図７に示す。ここで、ＶＣ１に対するＶＣ２が図８に示すような関係にあるとする。ここでＶＣ１＝ＶＡＧＣとする。図７に示すように、エミッタ抵抗ＲＥ１を有する可変利得増幅回路１１は、ＶＢ１で利得の減衰が始まり、図７の曲線ａで示すような特性を示す。エミッタ抵抗ＲＥ２を有する可変利得増幅回路１２は、図８で示したＶＣ１に対するＶＣ２の特性に従って、ＶＣ１＜Ｖα１では利得がＧ１を保ち、Ｖα１＜ＶＣ１＜Ｖα２では利得がＧ２まで上昇し、Ｖα２＜ＶＣ１＜Ｖα３では利得がＧ２で一定になり、Ｖα３＜ＶＣ１＜Ｖα４では利得がＧ１まで減少し、Ｖα４＜ＶＣ１では利得がＧ１を保つように制御され、図７の曲線ｂで示すような特性を示す。２つの可変利得増幅回路のトータルの特性は曲線ｃで示すようになる。
【００８３】
すなわち、Ｖα１＜ＶＡＧＣ、かつ、曲線ａの利得が０になるまでの範囲において、両方の可変利得増幅回路１１、１２を動作させている。このように、２つの可変利得増幅回路の切り替え領域において両方の可変利得増幅回路を動作させることによって、制御電圧ＶＣ１を変化させたときに切り替え領域において利得が一旦０になってしまうのを防ぐことができる。そのため、利得の制御電圧特性に不連続な領域が生じて利得の制御電圧特性曲線がのこぎり状になるのを防ぎ、図２と同等な特性を得ることができる。
【００８４】
このように、制御電圧をＶＣ１とＶＣ２とのように可変利得増幅回路ごとに別にすることで、電圧制御信号ＶＡＧＣに基づき、２つの可変利得増幅回路のうち選択された回路のみを動作させることができる。また、切り替えられる両方の可変利得増幅回路ともが動作する制御電圧範囲（言い換えれば入力信号レベルの範囲）を設け、その範囲の幅も任意に制御することが可能になる。
【００８５】
なお、実施の形態１では、基準電圧を可変利得増幅回路ごとに異ならせる（ＶＢ１、ＶＢ２）とともに制御電圧を全可変利得増幅回路で共通（ＶＣ１）としている。また、実施の形態２では、制御電圧を可変利得増幅回路ごとに異ならせる（ＶＣ１、ＶＣ２）とともに基準電圧を全可変利得増幅回路で共通（ＶＢ１）としている。これら以外にも、制御電圧、基準電圧とも、可変利得増幅回路ごとに異ならせるように構成することもできる。
【００８６】
〔実施の形態３〕
本発明のさらに他の実施の形態について図９ないし図１２に基づいて説明すれば以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【００８７】
図９に、本実施の形態における可変利得増幅器５の回路図を示す。図５の可変利得増幅回路（１１、１２）と同一の構成を有するｎ個（ｎは２以上の整数）の可変利得増幅回路ＡＭＰ１、ＡＭＰ２、…、ＡＭＰｎを並列に接続する。図５で示した回路と同様に基準電圧は共通（ＶＢ１）とし、可変利得増幅回路ＡＭＰ１〜ＡＭＰｎの制御電圧をそれぞれＶＣ１〜ＶＣｎとする。本構成は、図５、図７、図８で示した制御をｎ個の可変利得増幅回路に拡張したものである。
【００８８】
可変利得増幅回路ＡＭＰ１、ＡＭＰ２、…、ＡＭＰｎのエミッタ抵抗（図示せず）ＲＥ１、ＲＥ２、…、ＲＥｎは、ＲＥ１＜ＲＥ２＜…＜ＲＥｎとする。
【００８９】
ＡＧＣ（自動利得制御）電圧である電圧制御信号ＶＡＧＣをデジタルデータに変換するアナログ・デジタル変換回路（制御手段）３１と、このアナログ・デジタル変換回路３１で変換された上記デジタルデータからＶＣ１〜ＶＣｎの制御電圧を発生させるデコーダ回路（制御手段）３２とにより、ＶＣ１〜ＶＣｎを任意に制御することが可能になる。
【００９０】
本実施の形態においては、１つの上記電圧制御信号ＶＡＧＣからｎ個のデータすなわちｎ個の制御電圧ＶＣ１、ＶＣ２、…、ＶＣｎを得るために、上記電圧制御信号ＶＡＧＣのＡ／Ｄ（アナログ／デジタル）変換後のデータ（デジタルデータ）のとりうる全ての値とそのときのＶＣ１、ＶＣ２、…、ＶＣｎとして設定すべき各デジタル値（デジタル制御電圧データ）との対応（テーブル）を、デコーダ回路３２内の図示しない記憶部に記憶している。そして、デコーダ回路３２は、アナログ・デジタル変換回路３１から上記デジタルデータを受け取ると、図示しない参照部にて、受け取ったデジタルデータと上記記憶部内のテーブルに記憶しているデジタルデータとを照合し、制御データとして、受け取ったデジタルデータに対応するデジタル制御電圧データを上記テーブルから選び出す。
【００９１】
そして、デコーダ回路３２は、その内部に設けられた、図１０に示すような抵抗ストリングＤ／Ａ変換回路３３にて上記デジタル制御電圧データをＤ／Ａ（デジタル／アナログ）変換し、各デジタル制御電圧データに該当するアナログデータである各制御電圧ＶＣ１、ＶＣ２、…、ＶＣｎを出力するようになっている。すなわち、抵抗ストリングＤ／Ａ変換回路３３は、可変利得増幅回路の個数分設けられており、例えば制御電圧ＶＣ２出力用の抵抗ストリングＤ／Ａ変換回路において、制御電圧ＶＣ２に該当する上述のデジタル制御電圧データの各ビットの値（Ｂ１ないしＢｎ）がスイッチ制御部３３ａに入力されて、電源Ｖｒに直列に接続された抵抗器Ｒ１ないしＲ（２ｎ）と並列に設けられたスイッチＳＷ１ないしＳＷ（２ｎ）がこれらの各ビットの値に応じてオンオフされ、得られた電圧（制御電圧ＶＣ２）が出力ＶＯとして出力される。
【００９２】
なお、電圧制御信号ＶＡＧＣとしては、例えば、可変利得増幅回路ＡＭＰ１の制御電圧ＶＣ１と同一の電圧信号を用いることができ、それにより、電圧制御信号ＶＡＧＣとして全く新たな信号を生成する必要が無く、その分構成を簡素化することができる。
【００９３】
制御の一例を図１１および図１２に示す。図１２は、ＶＣ１（ここではＶＡＧＣと同一）、ＶＣ２、ＶＣ３、…、ＶＣｎの関係を示したものであり、言い換えれば、上記記憶部に記憶されているデータをグラフにしたものである。この関係に従って、一つの制御電圧信号ＶＡＧＣからｎ個の制御電圧の値を生成している。なお、図１２では、図を見やすくするために、各制御電圧の縦軸上の位置を少しずつずらして描いている。
【００９４】
ＶＡＧＣ（＝ＶＣ１）の任意の値（例えば図１２のＶα）をアナログ・デジタル変換回路３１にてＡ／Ｄ（アナログ・デジタル）変換し、得られた２値（０、１）データを、デコーダ回路３２にて、図１２の縦軸の値（ＶＣ２からＶＣｎまで）に相当する２値（０、１）データに変換する。
【００９５】
ＶＣ１〜ＶＣｎは、ｎ個の可変利得増幅回路を順次切り替え動作させ、実施の形態２で述べたのと同様の理由により、切り替え前に動作していた可変利得増幅回路と切り替え後に動作する可変利得増幅回路の両方とも動作させる制御電圧範囲を設けるように制御する。
【００９６】
トータルの利得の制御電圧特性は、図１１に示すように、ＡＧＣ電圧に対して（ｎ−１）段の段差部分を持つような特性になる。可変利得増幅回路を複数にし、細かく切り替え制御することで、切り替えによる感度（利得／電圧）が０の領域（図７ではＶα２＜ＶＣ１＜Ｖα３の領域に相当）を少なくし、なめらかに変化する特性を実現することが可能になる。
【００９７】
なお、本実施の形態によるｎ個並列接続した回路で、図１１の例とは異なり、図２や図６の例でいえばＡＧＣ電圧が低い領域、つまり、制御電圧ＶＣ１を増加させた場合の切り替え前の可変利得増幅回路（図２でいえば可変利得増幅回路１１）における利得が、減衰開始前の領域や減衰開始直後などであってまだ十分大きな値を持っているような領域（図７でいえば、例えば、ＶＡＧＣ＜Ｖα１、あるいはＶＡＧＣ＜Ｖα２）で、複数の可変利得増幅回路が同時に動作するように制御することもできる。ただし、そのようにすれば、複数の可変利得増幅回路が同時に動作する領域で負荷抵抗ＲＬに流れる電流が非常に大きくなり、トランジスタのコレクタ−エミッタ間電圧が低下してしまう恐れがある。
【００９８】
これに対し、図１１の例では、図２や図６に示した例とは異なり、ｎ個の可変利得増幅回路を順次切り替えている。そのため、上記のように切り替え前の可変利得増幅回路における利得がまだ十分大きな値を持っているような領域では、複数の可変利得増幅回路が同時に動作する領域は、無いかまたはごくわずかに抑えられている。その結果、図１１の例では、負荷抵抗ＲＬに流れる電流は、最大でも一つの可変利得増幅回路に流れるコレクタ電流程度となる。したがって、上記のようなトランジスタのコレクタ−エミッタ間電圧が低下するのを防ぐことができる。
【００９９】
【発明の効果】
以上のように、本発明の可変利得増幅器は、外部から入力される制御電圧の増加に応じて利得を減衰させる可変利得増幅回路を複数個並列に接続し、各可変利得増幅回路が同時に動作することにより各可変利得増幅回路の出力信号の和を出力する可変利得増幅器であって、上記各可変利得増幅回路はそれぞれ、第１のトランジスタのエミッタおよび第２のトランジスタのエミッタがそれぞれ定電流源に接続されるとともに、第１のトランジスタのエミッタと第２のトランジスタのエミッタとがエミッタ抵抗を介して互いに接続され、入力信号が印加されて第１・第２トランジスタの各コレクタからそれぞれコレクタ電流を出力する入力部と、上記入力部から出力される上記コレクタ電流が入力され、上記制御電圧と、外部から入力される各可変利得増幅回路の基準電圧との電圧差に応じた利得で上記出力信号を出力する出力部とを備えており、上記エミッタ抵抗は各可変利得増幅回路間で値の異なるものが含まれ、各可変利得増幅回路の上記電圧差が、上記エミッタ抵抗の値の小さなものほど大きいことにより、各可変利得増幅回路の上記制御電圧が大きくなるにつれて、上記エミッタ抵抗の小さい可変利得増幅回路から順に、最大利得から利得を減衰させる減衰動作を開始する構成である。
また、外部から入力される制御電圧の増加に応じて利得を減衰させる可変利得増幅回路を複数個並列に接続し、
上記各可変利得増幅回路はそれぞれ、
第１のトランジスタのエミッタおよび第２のトランジスタのエミッタがそれぞれ定電流源に接続されるとともに、第１のトランジスタのエミッタと第２のトランジスタのエミッタとがエミッタ抵抗を介して互いに接続され、入力信号が印加されて第１・第２トランジスタの各コレクタからそれぞれコレクタ電流を出力する入力部と、
上記入力部から出力されるコレクタ電流が入力されて、上記制御電圧に応じた利得にて出力信号を出力する出力部とを備えており、
上記複数の可変利得増幅回路のうちでエミッタ抵抗の最も小さい可変利得増幅回路をＡ１とすると、
各可変利得増幅回路において利得の減衰が始まるときの、上記可変利得増幅回路Ａ１の制御電圧（ＶＣ１）の値が大きい可変利得増幅回路ほど、エミッタ抵抗が大きい構成とすることもできる。
【０１００】
これにより、全体として、制御電圧の増加により全体の利得を徐々に減衰させていくことができる。また、入力信号レベルが低いときは、エミッタ抵抗の十分小さい可変利得増幅回路を使用して、雑音指数特性を良好にすることができるとともに、入力信号レベルが高いときは、エミッタ抵抗の十分大きい可変利得増幅回路を使用して、相互変調歪み特性を良好にすることができる。それゆえ、全体として利得を問題なく可変することを可能にしながら、同時に、雑音指数特性と相互変調歪み特性とを同時に満足することができるという効果を奏する。
【０１０１】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記各可変利得増幅回路において、上記制御電圧（ＶＣｋ）が、外部から入力される各可変利得増幅回路の所定の基準電圧（ＶＢｋ）より大きくなったときに、利得の減衰を開始し、上記エミッタ抵抗が大きい可変利得増幅回路ほど、上記基準電圧が大きく、すべての可変利得増幅回路について上記制御電圧が等しい構成である。
【０１０２】
これにより、１種類の制御電圧を印加するだけで、ＶＣ１を増加させたときの各可変利得増幅回路の利得の減衰時期をずらすことができる。それゆえ、上記の構成による効果に加えて、構成をより簡素化することができるという効果を奏する。
【０１０３】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記各可変利得増幅回路において、上記制御電圧（ＶＣｋ）が、外部から入力される各可変利得増幅回路の所定の基準電圧（ＶＢｋ）より大きくなったときに、利得の減衰を開始し、すべての可変利得増幅回路について上記基準電圧が等しい構成である。
【０１０４】
これにより、上記基準電圧として、１種類用意するだけでよい。それゆえ、上記の構成による効果に加えて、構成をより簡素化することができるという効果を奏する。
【０１０５】
また、本発明の可変利得増幅器は、上記の構成に加えて、
ｋ番目の上記可変利得増幅回路Ａｋの第ｘ番目のトランジスタをＱ（ｋ、ｘ）と表すと、
上記すべての可変利得増幅回路Ａｋについて、
上記入力部は、
第１のトランジスタＱ（ｋ、１）のエミッタおよび第２のトランジスタＱ（ｋ、２）のエミッタがそれぞれ定電流源Ｉｃに接続されるとともに、第１のトランジスタＱ（ｋ、１）のエミッタと第２のトランジスタＱ（ｋ、２）のエミッタとがエミッタ抵抗ＲＥを介して互いに接続され、
第１のトランジスタＱ（ｋ、１）のベースには入力信号ＩＮ１が印加され、
第２のトランジスタＱ（ｋ、２）のベースには入力信号ＩＮ２が印加されるようになっている第１の差動増幅回路を備え、
上記出力部は、
第３のトランジスタＱ（ｋ、３）のエミッタおよび第４のトランジスタＱ（ｋ、４）のエミッタがいずれも第１のトランジスタＱ（ｋ、１）のコレクタに接続され、
第４のトランジスタＱ（ｋ、４）のコレクタには電源Ｖｃｃが接続されるとともに、第３のトランジスタＱ（ｋ、３）のコレクタには、負荷抵抗ＲＬを介して電源Ｖｃｃが接続され、
第３のトランジスタＱ（ｋ、３）のベースには基準電圧ＶＢｋが印加され、
第４のトランジスタＱ（ｋ、４）のベースには制御電圧ＶＣｋが印加されるようになっている第２の差動増幅回路と、
第５のトランジスタＱ（ｋ、５）のエミッタおよび第６のトランジスタＱ（ｋ、６）のエミッタがいずれも第２のトランジスタＱ（ｋ、２）のコレクタに接続され、
第５のトランジスタＱ（ｋ、５）のコレクタには電源Ｖｃｃが接続されるとともに、第６のトランジスタＱ（ｋ、６）のコレクタには、負荷抵抗ＲＬを介して電源Ｖｃｃが接続され、
第６のトランジスタＱ（ｋ、６）のベースは第３のトランジスタＱ（ｋ、３）のベースと接続されることで、第６のトランジスタＱ（ｋ、６）のベースには上記基準電圧ＶＢｋが印加され、
第５のトランジスタＱ（ｋ、５）のベースは第４のトランジスタＱ（ｋ、４）のベースと接続されることで、第５のトランジスタＱ（ｋ、５）のベースには上記制御電圧ＶＣｋが印加されるようになっている第３の差動増幅回路とを備えており、
すべての可変利得増幅回路について、
第１のトランジスタＱ（ｋ、１）のベース同士が互いに接続され、
第２のトランジスタＱ（ｋ、２）のベース同士が互いに接続され、
第３のトランジスタＱ（ｋ、３）のコレクタ同士が互いに接続され、
第６のトランジスタＱ（ｋ、６）のコレクタ同士が互いに接続されている構成である。
【０１０６】
これにより、出力部において、制御電圧（ＶＣｋ）と基準電圧（ＶＢｋ）との大小関係に応じて、第３ないし第６のトランジスタに流れる電流を制御し、利得の減衰の有無や程度を決定することができる。それゆえ、上記の構成による効果に加えて、簡素な構成で、雑音指数特性と相互変調歪み特性を同時に満足することができるという効果を奏する。
【０１０７】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記すべての可変利得増幅回路の制御電圧を決定する電圧制御信号が入力されて、上記各可変利得増幅回路に上記各制御電圧を出力することで、動作させる可変利得増幅回路を選択する制御手段を備えた構成である。
【０１０８】
これにより、一つの電圧制御信号を調節するだけで、複数の可変利得増幅回路の利得減衰の動作点（開始時期）を可変利得増幅回路ごとに所望のようにずらすことができる。それゆえ、上記の構成による効果に加えて、容易に、所望の利得を得ることができるという効果を奏する。
【０１０９】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記制御手段は、上記電圧制御信号をデジタルデータに変換するアナログ・デジタル変換回路と、上記アナログ・デジタル変換回路で変換された上記デジタルデータから、可変利得増幅回路を選択するための制御データを発生するデコーダ回路とを備えた構成である。
【０１１０】
これにより、電圧制御信号を種々変更しても、上記アナログ・デジタル変換回路や上記デコーダ回路の内部処理部分のみを変更するだけで対応することができる。それゆえ、上記の構成による効果に加えて、いっそう容易に、所望の利得を得ることができるという効果を奏する。
【０１１１】
また、本発明の可変利得増幅器は、上記の構成に加えて、上記制御手段は、選択する可変利得増幅回路を切り替える際に、切り替え前に動作してした可変利得増幅回路と、切り替え後に動作する可変利得増幅回路との両方を選択する構成である。
【０１１２】
これにより、一方の可変利得増幅回路の利得が大幅に減衰する前に、次の可変利得増幅回路によって、十分大きな利得を得ることができる。それゆえ、上記の構成による効果に加えて、可変利得増幅回路の切り替えポイントにおける利得の必要以上の低下を防ぎ、より容易に所望の利得が得られるように制御することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る可変利得増幅器の一構成例を示す回路図である。
【図２】図１の構成における利得の制御電圧特性の一例を示すグラフである。
【図３】利得減衰量に対する雑音指数特性を示すグラフである。
【図４】利得減衰量に対する相互変調歪み特性を示すグラフである。
【図５】本発明に係る可変利得増幅器の他の構成例を示す回路図である。
【図６】図５の構成における利得の制御電圧特性の一例を示すグラフである。
【図７】図５の構成における利得の制御電圧特性の他の例を示すグラフである。
【図８】図７の例における制御電圧と電圧制御信号との関係の一例を示すグラフである。
【図９】本発明に係る可変利得増幅器のさらに他の構成例を示す回路図である。
【図１０】抵抗ストリングＤ／Ａ変換回路の構成例を示す回路図である。
【図１１】図９の構成における利得の制御電圧特性の一例を示すグラフである。
【図１２】図１１の例における制御電圧と電圧制御信号との関係の一例を示すグラフである。
【図１３】従来の可変利得増幅器の構成例を示す回路図である。
【図１４】従来の可変利得増幅器における利得の制御電圧特性の一例を示すグラフである。
【符号の説明】
１ 可変利得増幅器
３ 可変利得増幅器
５ 可変利得増幅器
１１ 可変利得増幅回路
１１ａ 第１の差動増幅回路（入力部）
１１ｂ 第２の差動増幅回路（出力部）
１１ｃ 第３の差動増幅回路（出力部）
１２ 可変利得増幅回路
１２ａ 第１の差動増幅回路（入力部）
１２ｂ 第２の差動増幅回路（出力部）
１２ｃ 第３の差動増幅回路（出力部）
３１ アナログ・デジタル変換回路（制御手段）
３２ デコーダ回路（制御手段）
３３ 抵抗ストリングＤ／Ａ変換回路
３３ａ スイッチ制御部
ＡＭＰ１、ＡＭＰ２、ＡＭＰｎ 可変利得増幅回路
Ｉｃ 定電流源
ＩＮ１、ＩＮ２ 入力信号
ＯＵＴ１、ＯＵＴ２ 出力信号
Ｒ１、…、Ｒ（２ｎ） 抵抗器
ＲＥ１、ＲＥ２ エミッタ抵抗
ＲＬ 負荷抵抗
ＳＷ１、…、ＳＷ（２ｎ） スイッチ
ＶＢ１、ＶＢ２ 基準電圧
ＶＣ１、ＶＣ２ 制御電圧
Ｖｃｃ 電源
ＶＯ 出力
Ｖｒ 電源
Claims (7)
- 外部から入力される制御電圧の増加に応じて利得を減衰させる可変利得増幅回路を複数個並列に接続し、各可変利得増幅回路が同時に動作することにより各可変利得増幅回路の出力信号の和を出力する可変利得増幅器であって、
上記各可変利得増幅回路はそれぞれ、
第１のトランジスタのエミッタおよび第２のトランジスタのエミッタがそれぞれ定電流源に接続されるとともに、第１のトランジスタのエミッタと第２のトランジスタのエミッタとがエミッタ抵抗を介して互いに接続され、入力信号が印加されて第１・第２トランジスタの各コレクタからそれぞれコレクタ電流を出力する入力部と、
上記入力部から出力される上記コレクタ電流が入力され、上記制御電圧と、外部から入力される各可変利得増幅回路の基準電圧との電圧差に応じた利得で上記出力信号を出力する出力部とを備えており、
上記エミッタ抵抗は各可変利得増幅回路間で値の異なるものが含まれ、
各可変利得増幅回路の上記電圧差が、上記エミッタ抵抗の値の小さな可変利得増幅回路ほど大きいことにより、各可変利得増幅回路の上記制御電圧が大きくなるにつれて、上記エミッタ抵抗の小さい可変利得増幅回路から順に、最大利得から利得を減衰させる減衰動作を開始することを特徴とする可変利得増幅器。 - 上記各可変利得増幅回路において、上記制御電圧が、外部から入力される各可変利得増幅回路の所定の基準電圧より大きくなったときに、利得の減衰を開始し、
上記エミッタ抵抗が大きい可変利得増幅回路ほど、上記基準電圧が大きく、
すべての可変利得増幅回路について上記制御電圧が等しいことを特徴とする請求項１記載の可変利得増幅器。 - 上記各可変利得増幅回路において、上記制御電圧が、外部から入力される各可変利得増幅回路の所定の基準電圧より大きくなったときに、利得の減衰を開始し、
すべての可変利得増幅回路について上記基準電圧が等しいことを特徴とする請求項１記載の可変利得増幅器。 - ｋ番目の上記可変利得増幅回路Ａｋの第ｘ番目のトランジスタをＱ（ｋ、ｘ）と表すと、
上記すべての可変利得増幅回路Ａｋについて、
上記入力部は、
第１のトランジスタＱ（ｋ、１）のエミッタおよび第２のトランジスタＱ（ｋ、２）のエミッタがそれぞれ定電流源Ｉｃに接続されるとともに、第１のトランジスタＱ（ｋ、１）のエミッタと第２のトランジスタＱ（ｋ、２）のエミッタとがエミッタ抵抗ＲＥを介して互いに接続され、
第１のトランジスタＱ（ｋ、１）のベースには入力信号ＩＮ１が印加され、
第２のトランジスタＱ（ｋ、２）のベースには入力信号ＩＮ２が印加されるようになっている第１の差動増幅回路を備え、
上記出力部は、
第３のトランジスタＱ（ｋ、３）のエミッタおよび第４のトランジスタＱ（ｋ、４）のエミッタがいずれも第１のトランジスタＱ（ｋ、１）のコレクタに接続され、
第４のトランジスタＱ（ｋ、４）のコレクタには電源Ｖｃｃが接続されるとともに、第３のトランジスタＱ（ｋ、３）のコレクタには、負荷抵抗ＲＬを介して電源Ｖｃｃが接続され、
第３のトランジスタＱ（ｋ、３）のベースには基準電圧ＶＢｋが印加され、
第４のトランジスタＱ（ｋ、４）のベースには制御電圧ＶＣｋが印加されるようになっている第２の差動増幅回路と、
第５のトランジスタＱ（ｋ、５）のエミッタおよび第６のトランジスタＱ（ｋ、６）のエミッタがいずれも第２のトランジスタＱ（ｋ、２）のコレクタに接続され、
第５のトランジスタＱ（ｋ、５）のコレクタには電源Ｖｃｃが接続されるとともに、第６のトランジスタＱ（ｋ、６）のコレクタには、負荷抵抗ＲＬを介して電源Ｖｃｃが接続され、
第６のトランジスタＱ（ｋ、６）のベースは第３のトランジスタＱ（ｋ、３）のベースと接続されることで、第６のトランジスタＱ（ｋ、６）のベースには上記基準電圧ＶＢｋが印加され、
第５のトランジスタＱ（ｋ、５）のベースは第４のトランジスタＱ（ｋ、４）のベースと接続されることで、第５のトランジスタＱ（ｋ、５）のベースには上記制御電圧ＶＣｋが印加されるようになっている第３の差動増幅回路とを備えており、
すべての可変利得増幅回路について、
第１のトランジスタＱ（ｋ、１）のベース同士が互いに接続され、
第２のトランジスタＱ（ｋ、２）のベース同士が互いに接続され、
第３のトランジスタＱ（ｋ、３）のコレクタ同士が互いに接続され、
第６のトランジスタＱ（ｋ、６）のコレクタ同士が互いに接続されていることを特徴とする請求項１ないし３のいずれかに記載の可変利得増幅器。 - 上記すべての可変利得増幅回路の制御電圧を決定する電圧制御信号が入力されて、上記各可変利得増幅回路に上記各制御電圧を出力することで、動作させる可変利得増幅回路を選択する制御手段を備えたことを特徴とする請求項１ないし４のいずれかに記載の可変利得増幅器。
- 上記制御手段は、
上記電圧制御信号をデジタルデータに変換するアナログ・デジタル変換回路と、
上記アナログ・デジタル変換回路で変換された上記デジタルデータから、可変利得増幅回路を選択するための制御データを発生するデコーダ回路とを備えたことを特徴とする請求項５記載の可変利得増幅器。 - 上記制御手段は、選択する可変利得増幅回路を切り替える際に、切り替え前に動作していた可変利得増幅回路と、切り替え後に動作する可変利得増幅回路との両方を選択することを特徴とする請求項５または６記載の可変利得増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001049282A JP3585853B2 (ja) | 2001-02-23 | 2001-02-23 | 可変利得増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001049282A JP3585853B2 (ja) | 2001-02-23 | 2001-02-23 | 可変利得増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002252532A JP2002252532A (ja) | 2002-09-06 |
| JP3585853B2 true JP3585853B2 (ja) | 2004-11-04 |
Family
ID=18910405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001049282A Expired - Fee Related JP3585853B2 (ja) | 2001-02-23 | 2001-02-23 | 可変利得増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3585853B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004266309A (ja) * | 2003-01-14 | 2004-09-24 | Matsushita Electric Ind Co Ltd | 可変利得増幅回路及び無線通信装置 |
| KR100668455B1 (ko) | 2004-12-10 | 2007-01-16 | 한국전자통신연구원 | 가변 이득 증폭기 |
| JP4935003B2 (ja) | 2005-06-30 | 2012-05-23 | アイコム株式会社 | 可変利得増幅器及び差動増幅器 |
| JP4902250B2 (ja) * | 2006-04-12 | 2012-03-21 | パナソニック株式会社 | 可変利得増幅器 |
| JP4662888B2 (ja) | 2006-05-31 | 2011-03-30 | アイコム株式会社 | 可変利得増幅器及び差動増幅器 |
-
2001
- 2001-02-23 JP JP2001049282A patent/JP3585853B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002252532A (ja) | 2002-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7688144B2 (en) | Variable-gain wide-dynamic-range amplifier | |
| US7339435B2 (en) | Amplifier and device having amplifier, and mutual conductance control method | |
| US5418494A (en) | Variable gain amplifier for low supply voltage systems | |
| JP4291354B2 (ja) | デシベル−線形出力電圧を有する増幅段 | |
| Kang et al. | A 2.16 mW low power digitally-controlled variable gain amplifier | |
| US7362172B2 (en) | Variable gain circuit | |
| KR100342456B1 (ko) | 이득 가변 증폭 회로 | |
| CA2324109A1 (en) | Wide-dynamic-range variable-gain amplifier | |
| US6124761A (en) | Variable gain amplifier with gain linear with control voltage | |
| JP3585853B2 (ja) | 可変利得増幅器 | |
| JPH066229A (ja) | Ｄ／ａ変換器 | |
| JP4252423B2 (ja) | 可変増幅器およびそれを用いた携帯無線端末 | |
| JP2002335158A (ja) | フラッシュ・アナログ・ディジタル変換器の利得を調整するための構造 | |
| US7196577B2 (en) | Amplifier with capacitor selection | |
| JP4284360B2 (ja) | Ａ／ｄ変換器 | |
| TWI406512B (zh) | 接收器 | |
| JP3944662B2 (ja) | 利得制御アンプ | |
| JP2007036621A (ja) | 自動利得制御回路及び受信機 | |
| JPH07202599A (ja) | 音量コントロール回路 | |
| US7138867B2 (en) | Balanced variable gain amplifier capable of achieving performance by low source voltage | |
| JP3832570B2 (ja) | 可変利得増幅器 | |
| JP2005143121A (ja) | 電圧／電流変換器並びに変換方法 | |
| US5838198A (en) | Gain control for parallel-arranged differential pairs | |
| JP2824837B2 (ja) | アナログデジタル変換器 | |
| JP2007096958A (ja) | Ａｇｃ回路およびそれを備えた高周波受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |