JP4284360B2 - A/d変換器 - Google Patents
A/d変換器 Download PDFInfo
- Publication number
- JP4284360B2 JP4284360B2 JP2006521029A JP2006521029A JP4284360B2 JP 4284360 B2 JP4284360 B2 JP 4284360B2 JP 2006521029 A JP2006521029 A JP 2006521029A JP 2006521029 A JP2006521029 A JP 2006521029A JP 4284360 B2 JP4284360 B2 JP 4284360B2
- Authority
- JP
- Japan
- Prior art keywords
- preamplifier
- terminal
- positive
- negative output
- potential difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
- H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
- H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
Koji Sushihara 他4名 "A 6b 800MSample/s CMOS A/D Converter、2000 Feb.7-9、ISSCC2000/SESSION26/ANALOG TECHNIQUES/PAPER WP 26.2 Koji Sushihara、Akira Matsuzawa "A 7b 450MSample/s 50mW CMOS ADC in 0.3mm^2"、2002 Feb.3-7、ISSCC2002/SESSION10/HIGH-SPEED ADCs/10.3
先ず、本発明の第1の実施形態のA/D変換器の構成を説明する。ここでは、プリアンプ列において第n番目のプリアンプに関する構成の説明を行う。
Gn=gm・RL
(gm=gma=gmb=√(βIb)、RL=RLp=RLn 但し、βはMnia及びMnibのサイズ、移動度などのトランジスタ特性から決まる定数である)
となる。また、このときのプリアンプ102の正極出力vop及び負極出力vonは、
vop=von=iL・RL=(Ipb1−Ib/2)・RL
(iL=iLp=iLn、RL=RLp=RLn)
となる。
先ず、本発明の第2の実施形態のA/D変換器の構成を説明する。ここでは、プリアンプ列において第n番目のプリアンプに関する構成の説明を行う。
続いて、本発明の第3の実施形態のA/D変換器の構成を説明する。ここでは、プリアンプ列803において第n番目のプリアンプ802に関する構成の説明を行う。
102 プリアンプ
103 プリアンプ列
104 比較器
105 比較器列
106 プリアンプ正負出力電位差−基準電位比較器
108 サブバイアス回路
109 プリアンプゲイン調整回路
Mnb Nch型トランジスタ(バイアス電流源)
rbypass 抵抗値可変バイパス抵抗(可変抵抗体)
Claims (8)
- 1つ以上のプリアンプを有するプリアンプ列と、1つ以上の比較器を有する比較器列とを備えたA/D変換器において、
前記プリアンプ列のプリアンプは、参照電圧又は差動参照電圧及びアナログ入力信号又は差動アナログ入力信号を入力とすると共に、正極出力端子及び負極出力端子を備え、
前記プリアンプは、前記参照電圧と前記アナログ入力信号との電位差又は前記差動参照電圧間の電位差と前記差動アナログ入力信号間の電位差との電位差をゲイン倍し、このゲイン倍した電位差を前記正極出力端子及び前記負極出力端子から差動出力として出力する機能を備え、
前記各プリアンプの前記正極出力端子及び前記負極出力端子には、前記比較器列の比較器が接続され、
前記比較器は、前記プリアンプの出力と比較参照電圧とを比較、又は隣り合う2つ以上の前記プリアンプの前記正極出力端子と前記負極出力端子との出力電圧を補間し、補間した電圧同士を比較する機能を有するものであり、
前記プリアンプは、各々、プリアンプゲイン調整回路を備え、
前記プリアンプゲイン調整回路は、自己のプリアンプの前記正極出力端子及び前記負極出力端子の電位差であるプリアンプ正負出力電位差が基準電位を超えたとき、自己のプリアンプの前記ゲインを減少させる
ことを特徴とするA/D変換器。 - 前記請求項1記載のA/D変換器において、
前記プリアンプゲイン調整回路は、
前記プリアンプ正負出力電位差と基準電位とを比較して、プリアンプ正負出力電位差−基準電位比較信号を出力するプリアンプ正負出力電位差−基準電位比較器と、
自己のプリアンプに備えるバイアス電流源に与えるバイアス電圧を発生させるサブバイアス回路とを備え、
前記サブバイアス回路は、前記プリアンプ正負出力電位差−基準電位比較信号に応じて、自己のプリアンプのバイアス電流源に与えるバイアス電圧を変化させることにより、前記バイアス電流源のバイアス電流を変化させて、自己のプリアンプのゲインを変化させる
ことを特徴とするA/D変換器。 - 前記請求項1記載のA/D変換器において、
前記プリアンプゲイン調整回路は、
前記プリアンプ正負出力電位差と基準電位とを比較し、プリアンプ正負出力電位差−基準電位比較信号を出力するプリアンプ正負出力電位差−基準電位比較器と、
1つ以上の可変抵抗体とを備え、
前記可変抵抗体は、2つの入出力端子及び抵抗値制御端子を有し、
前記可変抵抗体の前記入出力端子の一方は前記プリアンプの正極出力端子に接続され、前記可変抵抗体の入出力端子の他方は前記プリアンプの負極出力端子に接続され、前記可変抵抗体の前記抵抗値制御端子には自己のプリアンプの正負出力電位差−基準電位比較信号が入力されていて、
前記可変抵抗体の前記抵抗値制御端子に入力される正負出力電位差−基準電位比較信号に応じて、前記可変抵抗体のオン抵抗を変化させることにより、自己のプリアンプのゲインを変化させる
ことを特徴とするA/D変換器。 - 前記請求項3記載のA/D変換器において、
前記可変抵抗体は、
1つのNch型MOSトランジスタを備え、
前記Nch型MOSトランジスタは、そのソース端子又はドレイン端子に自己のプリアンプの正極出力端子が、そのドレイン端子又はソース端子に自己のプリアンプの負極出力端子が、そのゲート端子に前記プリアンプ正負出力電位差−基準電位比較信号が入力され、
前記ゲート端子に入力される前記プリアンプ正負出力電位差−基準電位比較信号に応じて、前記Nch型MOSトランジスタのオン抵抗を変化させて、自己のプリアンプのゲインを変化させる
ことを特徴とするA/D変換器。 - 前記請求項3記載のA/D変換器において、
前記可変抵抗体は、
1つのPch型MOSトランジスタを備え、
前記Pch型MOSトランジスタは、そのソース端子又はドレイン端子に自己のプリアンプの正極出力端子が、そのドレイン端子又はソース端子に自己のプリアンプの負極出力端子が、そのゲート端子に前記プリアンプ正負出力電位差−基準電位比較信号が入力され、
前記ゲート端子に入力される前記プリアンプ正負出力電位差−基準電位比較信号に応じて、前記Pch型MOSトランジスタのオン抵抗を変化させて、自己のプリアンプのゲインを変化させる
ことを特徴とするA/D変換器。 - 前記請求項1記載のA/D変換器において、
前記プリアンプゲイン調整回路は、
2つのNch型MOSトランジスタを備え、
前記2つのNch型MOSトランジスタのうち一方のNch型MOSトランジスタは、そのソース端子又はドレイン端子に自己のプリアンプの正極出力端子が接続され、そのドレイン端子又はソース端子及びゲート端子に自己のプリアンプの負極出力端子が接続され、
前記2つのNch型MOSトランジスタのうち他方のNch型MOSトランジスタは、そのソース端子又はドレイン端子に自己のプリアンプの負極出力端子が接続され、そのドレイン端子又はソース端子及びゲート端子に自己のプリアンプの正極出力端子が接続され、
自己のプリアンプのゲインを変化させる
ことを特徴とするA/D変換器。 - 前記請求項1記載のA/D変換器において、
前記プリアンプゲイン調整回路は、
2つのPch型MOSトランジスタを備え、
前記2つのPch型MOSトランジスタのうち一方のPch型MOSトランジスタは、そのソース端子又はドレイン端子に自己のプリアンプの正極出力端子が接続され、そのドレイン端子又はソース端子及びゲート端子に自己のプリアンプの負極出力端子が接続され、
前記2つのPch型MOSトランジスタのうち他方のPch型MOSトランジスタは、そのソース端子又はドレイン端子に自己のプリアンプの負極出力端子が接続され、そのドレイン端子又はソース端子及びゲート端子に自己のプリアンプの正極出力端子が接続され、
自己のプリアンプのゲインを変化させる
ことを特徴とするA/D変換器。 - 前記請求項1記載のA/D変換器において、
前記プリアンプゲイン調整回路は、
2つのNch型MOSトランジスタ及び2つのPch型MOSトランジスタを備え、
前記2つのNch型MOSトランジスタのうち一方のNch型MOSトランジスタは、そのソース端子又はドレイン端子に自己のプリアンプの正極出力端子が接続され、そのドレイン端子又はソース端子及びゲート端子に自己のプリアンプの負極出力端子が接続され、
前記2つのNch型MOSトランジスタのうち他方のNch型MOSトランジスタは、そのソース端子又はドレイン端子に自己のプリアンプの負極出力端子が接続され、そのドレイン端子又はソース端子及びゲート端子に自己のプリアンプの正極出力端子が接続され、
前記2つのPch型MOSトランジスタのうち一方のPch型MOSトランジスタは、そのソース端子又はドレイン端子に自己のプリアンプの正極出力端子が接続され、そのドレイン端子又はソース端子及びゲート端子に自己のプリアンプの負極出力端子が接続され、
前記2つのPch型MOSトランジスタのうち他方のPch型MOSトランジスタは、そのソース端子又はドレイン端子に自己のプリアンプの負極出力端子が接続され、そのドレイン端子又はソース端子及びゲート端子に自己のプリアンプの正極出力端子が接続され、
自己のプリアンプのゲインを変化させる
ことを特徴とするA/D変換器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005170626 | 2005-06-10 | ||
JP2005170626 | 2005-06-10 | ||
PCT/JP2006/308286 WO2006132036A1 (ja) | 2005-06-10 | 2006-04-20 | A/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006132036A1 JPWO2006132036A1 (ja) | 2009-01-08 |
JP4284360B2 true JP4284360B2 (ja) | 2009-06-24 |
Family
ID=37498243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006521029A Active JP4284360B2 (ja) | 2005-06-10 | 2006-04-20 | A/d変換器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7394417B2 (ja) |
JP (1) | JP4284360B2 (ja) |
CN (1) | CN101032079B (ja) |
WO (1) | WO2006132036A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4879052B2 (ja) * | 2007-03-16 | 2012-02-15 | 株式会社リコー | A/dコンバータ |
JP5233462B2 (ja) * | 2008-07-16 | 2013-07-10 | 富士通株式会社 | Adコンバータ、データ受信装置、及びデータ受信方法 |
JP5316194B2 (ja) * | 2009-04-20 | 2013-10-16 | ソニー株式会社 | Ad変換器 |
JP5684081B2 (ja) * | 2011-09-22 | 2015-03-11 | 株式会社東芝 | アナログ/デジタル変換器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2769773B1 (fr) * | 1997-10-14 | 1999-11-12 | Thomson Multimedia Sa | Dispositif de conversion analogique-numerique |
JP2002271201A (ja) * | 2001-03-09 | 2002-09-20 | Fujitsu Ltd | A/d変換器 |
JP3904495B2 (ja) * | 2001-09-04 | 2007-04-11 | 松下電器産業株式会社 | A/d変換器 |
CN1290266C (zh) * | 2001-09-04 | 2006-12-13 | 松下电器产业株式会社 | A/d转换器 |
JP3647806B2 (ja) * | 2001-12-26 | 2005-05-18 | 松下電器産業株式会社 | A/d変換器、a/d変換方法および信号処理装置 |
JP2003273657A (ja) * | 2002-03-18 | 2003-09-26 | Mitsubishi Electric Corp | バイアス回路及びadコンバータ |
-
2006
- 2006-04-20 US US11/629,402 patent/US7394417B2/en active Active
- 2006-04-20 JP JP2006521029A patent/JP4284360B2/ja active Active
- 2006-04-20 CN CN2006800003592A patent/CN101032079B/zh not_active Expired - Fee Related
- 2006-04-20 WO PCT/JP2006/308286 patent/WO2006132036A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN101032079A (zh) | 2007-09-05 |
WO2006132036A1 (ja) | 2006-12-14 |
US7394417B2 (en) | 2008-07-01 |
US20080030392A1 (en) | 2008-02-07 |
JPWO2006132036A1 (ja) | 2009-01-08 |
CN101032079B (zh) | 2010-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010035402A1 (ja) | 信号生成回路、並びにこれを用いたシングルスロープ型adコンバータ及びカメラ | |
JP2008124726A (ja) | ランプ波発生回路およびadコンバータ | |
JP2007528682A (ja) | ハイリニア可変利得増幅器 | |
JP4284360B2 (ja) | A/d変換器 | |
JP2009516458A (ja) | フォールディング回路 | |
JP2012023616A (ja) | スイッチドキャパシタ型d/aコンバータ | |
US8203474B2 (en) | Pipeline A/D converter | |
JP4580950B2 (ja) | 半導体集積回路 | |
JP5150471B2 (ja) | Ad変換装置の補正方法、ad変換装置、無線機 | |
JP2009089429A (ja) | 半導体集積回路 | |
JP5233755B2 (ja) | D/a変換器の補正回路 | |
US10972122B2 (en) | Sensor arrangement | |
JP4537840B2 (ja) | 電流源セルおよびそれを用いたd/aコンバータ | |
JP2007081568A (ja) | 差動型オペアンプ | |
JP2012039548A (ja) | ダイナミック増幅器 | |
JP5440143B2 (ja) | 電圧加算回路およびd/a変換回路 | |
JP5320503B2 (ja) | 増幅回路 | |
US20120044103A1 (en) | Parallel interpolation a/d converter and digital equalizer | |
JP6399486B2 (ja) | 演算増幅回路 | |
JP5926388B2 (ja) | サンプルホールド回路、a/d変換器およびサンプルホールド回路のキャリブレーション方法 | |
JP2008011051A (ja) | 差動演算増幅器 | |
JP6150439B2 (ja) | アナログデジタル変換器 | |
JP4799315B2 (ja) | デジタルアナログ変換器 | |
Bommireddipalli | Design of a Precision Low Voltage Resistor Multiplying Digital-to-Analog Converter | |
JP5458075B2 (ja) | パイプライン型a/dコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090323 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4284360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |