CN102355253A - 用以输出随工艺变异的驱动电流的输出级电路 - Google Patents

用以输出随工艺变异的驱动电流的输出级电路 Download PDF

Info

Publication number
CN102355253A
CN102355253A CN2011101302113A CN201110130211A CN102355253A CN 102355253 A CN102355253 A CN 102355253A CN 2011101302113 A CN2011101302113 A CN 2011101302113A CN 201110130211 A CN201110130211 A CN 201110130211A CN 102355253 A CN102355253 A CN 102355253A
Authority
CN
China
Prior art keywords
transistorized
type mos
metal oxide
oxide semiconductor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101302113A
Other languages
English (en)
Other versions
CN102355253B (zh
Inventor
夏濬
杨皓然
徐静莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etron Technology Inc
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Publication of CN102355253A publication Critical patent/CN102355253A/zh
Application granted granted Critical
Publication of CN102355253B publication Critical patent/CN102355253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H03K19/09482—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors using a combination of enhancement and depletion transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

用以输出随工艺变异的驱动电流的输出级电路。输出级电路包含第一P型金属氧化物半导体晶体管、第二P型金属氧化物半导体晶体管、N型金属氧化物半导体晶体管及电流源。该第一P型金属氧化物半导体晶体管的第三端的电位为第一电压减去该第一P型金属氧化物半导体晶体管的第一端与第二端之间的电压差，N型金属氧化物半导体晶体管耦接于第一P型金属氧化物半导体晶体管的第三端和电流源之间，第二P型金属氧化物半导体晶体管的第二端耦接于第一P型金属氧化物半导体晶体管的第三端。因此，当N型金属氧化物半导体晶体管的第二端接收升压信号时，流经第二P型金属氧化物半导体晶体管的驱动电流对应于第一P型金属氧化物半导体晶体管的第三端的电位。

Description

用以输出随工艺变异的驱动电流的输出级电路
技术领域
本发明涉及一种输出级电路，尤指一种用以输出随工艺变异的驱动电流的输出级电路。
背景技术
请参照图1，图1为现有技术说明输出级电路100的示意图。输出级电路100包含一N型金属氧化物半导体晶体管102及一P型金属氧化物半导体晶体管104。N型金属氧化物半导体晶体管102具有一漏极端，耦接于一前一级电路103，一栅极端，用以接收一升压信号kick，及一源极端，耦接于一地端GND；P型金属氧化物半导体晶体管104具有一源极端，用以接收一第一电压VDD，一栅极端，耦接于N型金属氧化物半导体晶体管102的漏极端，及一漏极端，耦接于一反馈电路及/或负载106，用以输出一输出电压Vx。
当升压信号kick致能时，N型金属氧化物半导体晶体管102被开启，导致N型金属氧化物半导体晶体管102的漏极端的电位被下拉至地端GND的电位。此时，因为P型金属氧化物半导体晶体管104的栅极端的电位(N型金属氧化物半导体晶体管102的漏极端的电位)被下拉至地端GND的电位，所以P型金属氧化物半导体晶体管104被开启，导致输出电压Vx被拉升以及一驱动电流I流经反馈电路及/或负载106。
因为P型金属氧化物半导体晶体管104的栅极端的电位被下拉至地端GND的电位，所以P型金属氧化物半导体晶体管104的栅极端的电位并不会随着P型金属氧化物半导体晶体管104的工艺漂移，其中驱动电流I由式(1)所决定：
I = 1 2 × kp × W L ( V SG - Vt ) 2 - - - ( 1 )
其中kp为一常数、W为P型金属氧化物半导体晶体管104的宽、L为P型金属氧化物半导体晶体管104的通道长度、VSG为P型金属氧化物半导体晶体管104的栅源极电位差及Vt为P型金属氧化物半导体晶体管104的阀值电压。由式(1)可知，因为kp、W、L及VSG皆已知，所以驱动电流I为一定值。如此，不随P型金属氧化物半导体晶体管104的工艺漂移的驱动电流I将有可能损坏反馈电路及/或负载106。
发明内容
本发明的一实施例提供一种用以输出随工艺变异的驱动电流的输出级电路。该输出级电路包含一第一P型金属氧化物半导体晶体管、一第二P型金属氧化物半导体晶体管、一N型金属氧化物半导体晶体管及一电流源。该第一P型金属氧化物半导体晶体管具有一第一端，用以接收一第一电压，一第二端，及一第三端，耦接于该第二端，其中该第三端的电位为该第一电压减去该第一P型金属氧化物半导体晶体管的第一端与第二端之间的电压差；该第二P型金属氧化物半导体晶体管具有一第一端，用以接收该第一电压，一第二端，耦接于该第一P型金属氧化物半导体晶体管的第三端，及一第三端，用以输出一输出电压；该N型金属氧化物半导体晶体管具有一第一端，耦接于该第一P型金属氧化物半导体晶体管的第三端，一第二端，用以接收一升压信号，及一第三端；及该电流源耦接于该N型金属氧化物半导体晶体管的第三端及一地端之间，用以提供一定电流。
本发明的另一实施例提供一种用以输出随工艺变异的驱动电流的输出级电路。该输出级电路包含一N型金属氧化物半导体晶体管、一第一P型金属氧化物半导体晶体管、一第二P型金属氧化物半导体晶体管及一电流源。该N型金属氧化物半导体晶体管具有一第一端，用以接收一第一电压，一第二端，耦接于该第一端，及一第三端，其中该第三端的电位为该第一电压减去该N型金属氧化物半导体晶体管的第二端与第三端之间的电压差；该第一P型金属氧化物半导体晶体管具有一第一端，用以接收该第一电压，一第二端，耦接于该N型金属氧化物半导体晶体管的第三端，及一第三端，用以输出一输出电压；该第二P型金属氧化物半导体晶体管具有一第一端，耦接于该N型金属氧化物半导体晶体管的第三端，一第二端，用以接收一升压信号，及一第三端；及该电流源耦接于该第二P型金属氧化物半导体晶体管的第三端及一地端之间，用以提供一定电流。
本发明提供一种用以输出随工艺变异的驱动电流的输出级电路利用栅漏极耦接的一P型金属氧化物半导体晶体管或一N型金属氧化物半导体晶体管，耦接于用以输出一输出电压的P型金属氧化物半导体晶体管的栅极或一输出电压的N型金属氧化物半导体晶体管。因此，用以输出该输出电压的金属氧化物半导体晶体管的栅极的电压并非一定值，而是随着栅漏极耦接的该P型金属氧化物半导体晶体管或该N型金属氧化物半导体晶体管的工艺漂移。如此，在该输出级电路中，流经用以输出该输出电压的金属氧化物半导体晶体管的驱动电流亦非一定值，而是随着栅漏极耦接的该P型金属氧化物半导体晶体管或该N型金属氧化物半导体晶体管的工艺漂移，所以不会损坏耦接于用以输出该输出电压的金属氧化物半导体晶体管的其他电路。
附图说明
图1为现有技术说明输出级电路的示意图；
图2为本发明的一实施例说明用以输出随工艺变异的驱动电流的输出级电路的示意图；
图3为本发明的另一实施例说明用以输出随工艺变异的驱动电流的输出级电路的示意图；
图4为本发明的另一实施例说明用以输出随工艺变异的驱动电流的输出级电路的示意图；
图5为本发明的另一实施例说明用以输出随工艺变异的驱动电流的输出级电路的示意图。
其中，附图标记
100、200、300、400、500输出级电路
104P型金属氧化物半导体晶体管
202第一P型金属氧化物半导体晶体管
304第一N型金属氧化物半导体晶体管
103、203、303前一级电路
204、306第二P型金属氧化物半导体晶体管
506第三P型金属氧化物半导体晶体管
102、206、302、402N型金属氧化物半导体晶体管
208、308电流源
106、210、310反馈电路及/或负载
pdrv、ndrv  第三端        VDD第一电压
Vx    输出电压            GND地端
kick  升压信号            I1定电流
I、I2 驱动电流
具体实施方式
请参照图2，图2为本发明的一实施例说明用以输出随工艺变异的驱动电流的输出级电路200的示意图。输出级电路200包含一第一P型金属氧化物半导体晶体管202、一第二P型金属氧化物半导体晶体管204、一N型金属氧化物半导体晶体管206及一电流源208。第一P型金属氧化物半导体晶体管202具有一第一端(源极端)，用以接收一第一电压VDD，一第二端(栅极端)，耦接于一前一级电路203，及一第三端(漏极端)pdrv，耦接于栅极端；第二P型金属氧化物半导体晶体管204具有一第一端(源极端)，用以接收第一电压VDD，一第二端(栅极端)，耦接于第一P型金属氧化物半导体晶体管202的漏极端pdrv，及一第三端(漏极端)，耦接于一反馈电路及/或负载210，用以输出一输出电压Vx；N型金属氧化物半导体晶体管206具有一第一端(漏极端)，耦接于第一P型金属氧化物半导体晶体管202的漏极端pdrv，一第二端(栅极端)，用以接收一升压信号kick，及一第三端(源极端)；电流源208耦接于N型金属氧化物半导体晶体管206的源极端及一地端GND之间，用以提供一定电流I1，其中第一P型金属氧化物半导体晶体管202的通道长度(length)等于第二P型金属氧化物半导体晶体管204的通道长度。当N型金属氧化物半导体晶体管206根据升压信号kick开启时，第一P型金属氧化物半导体晶体管202的漏极端pdrv的电位Vpdrv由式(2)所决定：
Vpdrv＝VDD-VSG1(2)
其中VSG1为第一P型金属氧化物半导体晶体管202的源栅极的电位差。
另外，第二P型金属氧化物半导体晶体管204的源栅极的电位差VSG2由式(3)所决定：
VSG2＝VDD-Vpdrv
    ＝VDD-(VDD-VSG1)    (3)
    ＝VSG1
由式(3)可知，第二P型金属氧化物半导体晶体管204的源栅极的电位差VSG2等于第一P型金属氧化物半导体晶体管202的源栅极的电位差VSG1。另外，因为第一P型金属氧化物半导体晶体管202的通道长度(length)等于第二P型金属氧化物半导体晶体管204的通道长度，所以根据式(1)可知流经第二P型金属氧化物半导体晶体管204的驱动电流I2对应于第一P型金属氧化物半导体晶体管202的源极端和栅极端的之间的电位差VSG1。因此，驱动电流I2并不是一定值，而是随着第一P型金属氧化物半导体晶体管202与第二P型金属氧化物半导体晶体管204的工艺漂移。
请参照图3，图3为本发明的另一实施例说明用以输出随工艺变异的驱动电流的输出级电路500的示意图。输出级电路500和输出级电路200的差别在于输出级电路500利用一第三P型金属氧化物半导体晶体管506取代输出级电路200的N型金属氧化物半导体晶体管206。而输出级电路500的其余操作原理皆和输出级电路200相同，在此不再赘述。
请参照图4，图4为本发明的另一实施例说明用以输出随工艺变异的驱动电流的输出级电路300的示意图。输出级电路300包含一N型金属氧化物半导体晶体管302、一第一N型金属氧化物半导体晶体管304、一第二P型金属氧化物半导体晶体管306及一电流源308。N型金属氧化物半导体晶体管302具有一第一端(漏极端)，用以接收第一电压VDD，一第二端(栅极端)，耦接于漏极端，及一第三端(源极端)ndrv，耦接于一前一级电路303；第一N型金属氧化物半导体晶体管304具有一第一端(漏极端)，用以接收第一电压VDD，一第二端(栅极端)，耦接于N型金属氧化物半导体晶体管302的源极端ndrv，及一第三端(源极端)，耦接于一反馈电路及/或负载310，用以输出一输出电压Vx；第二P型金属氧化物半导体晶体管306具有一第一端(源极端)，耦接于N型金属氧化物半导体晶体管302的源极端ndrv，一第二端(栅极端)，用以接收一升压信号kick，及一第三端(漏极端)；电流源308耦接于第二P型金属氧化物半导体晶体管306的漏极端及地端GND之间，用以提供一定电流I1，其中N型金属氧化物半导体晶体管302的通道长度(length)等于第一N型金属氧化物半导体晶体管304的通道长度。当第二P型金属氧化物半导体晶体管306根据升压信号kick开启时，N型金属氧化物半导体晶体管302的源极端ndrv的电位Vndrv由式(4)所决定：
Vndrv＝VDD-VGS1    (4)
其中VGS1为N型金属氧化物半导体晶体管302的栅源极的电位差，其中VGS1会随着N型金属氧化物半导体晶体管302的工艺飘移。
另外，因为第一N型金属氧化物半导体晶体管304的栅极电位等于N型金属氧化物半导体晶体管302的源极端ndrv的电位Vndrv，且N型金属氧化物半导体晶体管302的通道长度(length)等于第一N型金属氧化物半导体晶体管304的通道长度，所以第一N型金属氧化物半导体晶体管304的栅源极的电位差和N型金属氧化物半导体晶体管302的源极端ndrv的电位Vndrv相依。如此，根据式(1)可知流经第一N型金属氧化物半导体晶体管304的驱动电流I2并不是一定值，而是随着N型金属氧化物半导体晶体管302与第一N型金属氧化物半导体晶体管304的工艺漂移。
请参照图5，图5为本发明的另一实施例说明用以输出随工艺变异的驱动电流的输出级电路400的示意图。输出级电路400和输出级电路300的差别在于输出级电路400利用一N型金属氧化物半导体晶体管206取代输出级电路300的第二P型金属氧化物半导体晶体管306。而输出级电路400的其余操作原理皆和输出级电路300相同，在此不再赘述。
综上所述，本发明所提供的用以输出随工艺变异的驱动电流的输出级电路利用栅漏极耦接的P型金属氧化物半导体晶体管或N型金属氧化物半导体晶体管，耦接于用以输出输出电压的金属氧化物半导体晶体管(P型金属氧化物半导体晶体管或N型金属氧化物半导体晶体管)的栅极。因此，用以输出输出电压的金属氧化物半导体晶体管的栅极的电压并非一定值，而是随着栅漏极耦接的P型金属氧化物半导体晶体管或N型金属氧化物半导体晶体管的工艺漂移。如此，在本发明所提供的输出级电路中，流经用以输出输出电压的金属氧化物半导体晶体管的驱动电流亦非一定值，而是随着栅漏极耦接的P型金属氧化物半导体晶体管或N型金属氧化物半导体晶体管的工艺漂移，所以不会损坏耦接于用以输出输出电压的金属氧化物半导体晶体管的其他电路。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (14)

1.一种用以输出随工艺变异的驱动电流的输出级电路，其特征在于，包含：
一第一P型金属氧化物半导体晶体管，具有一第一端，用以接收一第一电压，一第二端，及一第三端，耦接于该第二端，其中该第三端的电位为该第一电压减去该第一P型金属氧化物半导体晶体管的第一端与第二端之间的电压差；
一第二P型金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接于该第一P型金属氧化物半导体晶体管的第三端，及一第三端，用以输出一输出电压；
一N型金属氧化物半导体晶体管，具有一第一端，耦接于该第一P型金属氧化物半导体晶体管的第三端，一第二端，用以接收一升压信号，及一第三端；及
一电流源，耦接于该N型金属氧化物半导体晶体管的第三端及一地端之间，用以提供一定电流。
2.根据权利要求1所述的输出级电路，其特征在于，其中该第一P型金属氧化物半导体晶体管的通道长度等于该第二P型金属氧化物半导体晶体管的通道长度。
3.根据权利要求1所述的输出级电路，其特征在于，其中流经该第二P型金属氧化物半导体晶体管的电流对应于该第一P型金属氧化物半导体晶体管的第一端和第二端的之间的电位差。
4.根据权利要求1所述的输出级电路，其特征在于，其中该第二P型金属氧化物半导体晶体管的第三端耦接于一反馈电路及/或一负载。
5.根据权利要求1所述的输出级电路，其特征在于，其中该第一P型金属氧化物半导体晶体管的第一端为源极端，该第一P型金属氧化物半导体晶体管的第二端为栅极端，及该第一P型金属氧化物半导体晶体管的第三端为漏极端。
6.根据权利要求1所述的输出级电路，其特征在于，其中该第二P型金属氧化物半导体晶体管的第一端为源极端，该第二P型金属氧化物半导体晶体管的第二端为栅极端，及该第二P型金属氧化物半导体晶体管的第三端为漏极端。
7.根据权利要求1所述的输出级电路，其特征在于，其中该N型金属氧化物半导体晶体管的第一端为漏极端，该N型金属氧化物半导体晶体管的第二端为栅极端，及该N型金属氧化物半导体晶体管的第三端为源极端。
8.一种用以输出随工艺变异的驱动电流的输出级电路，其特征在于，包含：
一N型金属氧化物半导体晶体管，具有一第一端，用以接收一第一电压，一第二端，耦接于该第一端，及一第三端，其中该第三端的电位为该第一电压减去该N型金属氧化物半导体晶体管的第二端与第三端之间的电压差；
一第一P型金属氧化物半导体晶体管，具有一第一端，用以接收该第一电压，一第二端，耦接于该N型金属氧化物半导体晶体管的第三端，及一第三端，用以输出一输出电压；
一第二P型金属氧化物半导体晶体管，具有一第一端，耦接于该N型金属氧化物半导体晶体管的第三端，一第二端，用以接收一升压信号，及一第三端；及
一电流源，耦接于该第二P型金属氧化物半导体晶体管的第三端及一地端之间，用以提供一定电流。
9.根据权利要求8所述的输出级电路，其特征在于，其中该N型金属氧化物半导体晶体管的通道长度等于该第一P型金属氧化物半导体晶体管的通道长度。
10.根据权利要求8所述的输出级电路，其特征在于，其中流经该第一P型金属氧化物半导体晶体管的电流对应于该N型金属氧化物半导体晶体管的第二端和第三端的之间的电位差。
11.根据权利要求8所述的输出级电路，其特征在于，其中该第一P型金属氧化物半导体晶体管的第三端耦接于一反馈电路及/或一负载。
12.根据权利要求8所述的输出级电路，其特征在于，其中该N型金属氧化物半导体晶体管的第一端为漏极端，该N型金属氧化物半导体晶体管的第二端为栅极端，及该N型金属氧化物半导体晶体管的第三端为源极端。
13.根据权利要求8所述的输出级电路，其特征在于，其中该第一P型金属氧化物半导体晶体管的第一端为源极端，该第一P型金属氧化物半导体晶体管的第二端为栅极端，及该第一P型金属氧化物半导体晶体管的第三端为漏极端。
14.根据权利要求8所述的输出级电路，其特征在于，其中该第二P型金属氧化物半导体晶体管的第一端为源极端，该第二P型金属氧化物半导体晶体管的第二端为栅极端，及该第二P型金属氧化物半导体晶体管的第三端为漏极端。
CN201110130211.3A 2011-03-08 2011-05-17 用以输出随工艺变异的驱动电流的输出级电路 Active CN102355253B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100107685 2011-03-08
TW100107685A TWI465040B (zh) 2011-03-08 2011-03-08 用以輸出隨製程變異的驅動電流的輸出級電路

Publications (2)

Publication Number Publication Date
CN102355253A true CN102355253A (zh) 2012-02-15
CN102355253B CN102355253B (zh) 2013-07-24

Family

ID=45578760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110130211.3A Active CN102355253B (zh) 2011-03-08 2011-05-17 用以输出随工艺变异的驱动电流的输出级电路

Country Status (3)

Country Link
US (1) US8536903B2 (zh)
CN (1) CN102355253B (zh)
TW (1) TWI465040B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106105028A (zh) * 2014-03-28 2016-11-09 德州仪器公司 用于高频信号相位调整的线性化电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10644699B2 (en) * 2018-05-31 2020-05-05 Texas Instruments Incorporated Lower voltage switching of current mode logic circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107141A (en) * 1989-11-01 1992-04-21 Hitachi, Ltd. BiCMOS logic circuit using 0.5 micron technology and having an operating potential difference of less than 4 volts
CN1211108A (zh) * 1997-09-11 1999-03-17 三菱电机株式会社 能高速且稳定地传递信号的半导体装置
TW200822023A (en) * 2006-11-10 2008-05-16 Beyond Innovation Tech Co Ltd Circuit for adjusting driving ability of output stage and method thereof
CN101483410A (zh) * 2008-01-08 2009-07-15 联发科技股份有限公司 信号放大装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064230A (en) * 1998-01-28 2000-05-16 Sun Microsystems, Inc. Process compensated output driver with slew rate control
US7307476B2 (en) * 2006-02-17 2007-12-11 Semiconductor Components Industries, L.L.C. Method for nullifying temperature dependence and circuit therefor
TWI381266B (zh) * 2008-08-28 2013-01-01 Etron Technology Inc 一種對於臨界電壓變異有免疫效果的電流源及其產生方法
US7956653B1 (en) * 2009-05-04 2011-06-07 Supertex, Inc. Complementary high voltage switched current source integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107141A (en) * 1989-11-01 1992-04-21 Hitachi, Ltd. BiCMOS logic circuit using 0.5 micron technology and having an operating potential difference of less than 4 volts
CN1211108A (zh) * 1997-09-11 1999-03-17 三菱电机株式会社 能高速且稳定地传递信号的半导体装置
TW200822023A (en) * 2006-11-10 2008-05-16 Beyond Innovation Tech Co Ltd Circuit for adjusting driving ability of output stage and method thereof
CN101483410A (zh) * 2008-01-08 2009-07-15 联发科技股份有限公司 信号放大装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106105028A (zh) * 2014-03-28 2016-11-09 德州仪器公司 用于高频信号相位调整的线性化电路
CN106105028B (zh) * 2014-03-28 2020-09-15 德州仪器公司 用于高频信号相位调整的线性化电路

Also Published As

Publication number Publication date
TW201238250A (en) 2012-09-16
TWI465040B (zh) 2014-12-11
US8536903B2 (en) 2013-09-17
US20120229174A1 (en) 2012-09-13
CN102355253B (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
CN102208898B (zh) 差动放大电路
CN101963819A (zh) 基准电压电路和电子设备
US7940092B2 (en) Gate driver circuit for H bridge circuit
JP6289974B2 (ja) 半導体装置
US8836380B2 (en) Bootstrap circuit
CN101795129A (zh) 上电复位电路
CN108599544B (zh) 应用于dc-dc变换器的高压使能电路
CN106020315A (zh) 半导体装置
EP3152836A1 (en) Bootstrapping circuit and unipolar logic circuits using the same
CN103684398A (zh) 一种抗emi lin总线信号驱动器
CN108183691B (zh) 折叠共源共栅运算放大器
CN102355253B (zh) 用以输出随工艺变异的驱动电流的输出级电路
CN108233701B (zh) 一种升降压电压转换电路
US9312848B2 (en) Glitch suppression in an amplifier
CN108696260A (zh) 跨导放大器
CN102354246B (zh) 一种有源箝位电路
CN103219947A (zh) 电压调节器
CN103647519A (zh) 一种运算放大器的输入级
CN104133514B (zh) 电压追踪电路
CN107395146B (zh) 一种恒定跨导放大器电路
CN103365328B (zh) 电压缓冲器
EP2824534A2 (en) Bulk-modulated current source
EP3509216A1 (en) Level shift device and ic device
CN105322947B (zh) 单位增益缓冲器及相关方法
US10250245B2 (en) Input device which outputs a signal having a level corresponding to a state in which a voltage value of an input signal is higher or lower than a threshold value

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant