CN106105028B - 用于高频信号相位调整的线性化电路 - Google Patents
用于高频信号相位调整的线性化电路 Download PDFInfo
- Publication number
- CN106105028B CN106105028B CN201580011568.6A CN201580011568A CN106105028B CN 106105028 B CN106105028 B CN 106105028B CN 201580011568 A CN201580011568 A CN 201580011568A CN 106105028 B CN106105028 B CN 106105028B
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal path
- compensation
- pac
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Electronic Switches (AREA)
Abstract
本发明涉及一种电路，其包含相位调整电容器PAC(110)，其耦合到信号路径且经配置以调整所述信号路径上的信号的相位。晶体管开关装置(120)与所述PAC(110)串联耦合以提供与所述信号路径并联的电路支路。所述晶体管开关装置(120)经配置以选择性地断开或闭合所述信号路径的所述电路支路以分别启用或禁用经由所述PAC(110)对所述信号路径上的所述信号的所述相位的调整。非线性电容(130)耦合到使所述PAC(110)与所述晶体管开关装置(120)互连的节点。所述非线性电容(130)经配置以相对于所述信号路径上的所述信号与所述晶体管开关装置(120)的电容成反比而变化，且在所述电路支路断开的情况下线性化由所述电路支路提供的总电容。
Description
技术领域
本发明大体上涉及模拟信号处理，且更特定来说，本发明涉及一种补偿相位调整电路的非线性的线性化电路。
背景技术
在某些模拟信号处理应用中，将电容器添加到信号路径以调整信号的相位。举例来说，这可被执行以使信号相对于另一信号的相位匹配，或其可经执行以调谐滤波器特性。控制电容以被调整的最简单及最直接的技术中的一者是通过连接与电容器串联的金属氧化物半导体(MOS)开关。因此，电路可接通开关以将电容添加到给定信号处理电路，且断开开关以不添加电容。
一般来说，选择开关大小足够大以使开关的导通电阻小。举例来说，对于100MHz或更少的信号频率，选择非常大的开关对信号线性具有极少副作用。然而，当信号频率变为数百MHz时，使用大开关可在开关断开的情况下对信号线性具有负面影响。
发明内容
本发明涉及一种补偿相位调整电路的经切换的电容支路中的非线性的线性化电路。
在一个实例中，一种电路包含相位调整电容器(PAC)，其耦合到信号路径且经配置以调整所述信号路径上的信号的相位。晶体管开关装置与所述PAC串联耦合以提供与所述信号路径并联的电路支路。所述晶体管开关装置经配置以选择性地断开或闭合所述信号路径的所述电路支路以分别启用或禁用经由所述PAC对所述信号路径上的信号相位的调整。非线性电容耦合到使所述PAC与所述晶体管开关装置互连的节点。所述非线性电容经配置以相对于所述信号路径上的信号与所述晶体管开关装置的电容成反比而变化，且在所述电路支路断开的情况下线性化由所述电路支路提供的总电容。
在另一实例中，一种电路包含相位调整电容器(PAC)，其耦合到信号路径且经配置以调整所述信号路径上的信号的相位。晶体管开关装置与所述PAC串联耦合以提供与所述信号路径并联的电路支路。所述晶体管开关装置经配置以选择性地断开或闭合所述信号路径的所述电路支路以分别启用或禁用经由所述PAC对所述信号路径上的信号相位的调整。补偿半导体装置包含具有非线性电容的至少一个结。所述补偿半导体装置耦合到使所述PAC与所述晶体管开关装置互连的节点。所述补偿半导体装置的所述非线性电容经配置以相对于所述信号路径上的信号与所述晶体管开关装置的电容成反比而变化，且在所述电路支路断开的情况下线性化由所述电路支路提供的总电容。
在另一实施例中，一种电路包含相位调整电容器(PAC)，其耦合到信号路径且经配置以调整所述信号路径上的信号的相位。晶体管开关装置与所述PAC串联耦合以提供与所述信号路径并联的电路支路。所述晶体管开关装置经配置以选择性地断开或闭合所述信号路径的所述电路支路以分别启用或禁用经由所述PAC对所述信号路径的所述信号相位的调整。具有源极、漏极及栅极的补偿晶体管装置耦合到使所述PAC与所述晶体管开关装置互连的节点。所述补偿晶体管装置经配置以提供形成于所述源极相对于所述补偿晶体管装置的衬底之间或所述漏极相对于所述补偿晶体管装置的衬底之间的非线性电容。所述非线性电容相对于所述信号路径上的所述信号与所述晶体管开关装置的电容成反比而变化，且在所述电路支路断开的情况下线性化由所述电路支路提供的总电容。调谐电压被施加到所述补偿晶体管装置的栅极以基于所述调谐电压调整所述补偿晶体管装置的所述非线性电容。
附图说明
图1说明经配置以补偿相位调整电路中的非线性的实例电路。
图2说明具有经由晶体管开关装置断开的电路支路的实例相位调整电路。
图3说明在电路支路断开的情况下具有非线性电容补偿的实例相位调整电路。
图4说明采用在电路支路断开的情况下提供非线性电容补偿的补偿二极管的实例相位调整电路。
图5说明采用在电路支路断开的情况下提供非线性电容补偿的补偿晶体管的实例相位调整电路。
图6说明采用具有源极及漏极的共同连接且在电路支路断开的情况下提供非线性电容补偿的补偿晶体管的实例相位调整电路。
图7说明采用具有源极及漏极的共同连接且在电路支路断开的情况下提供非线性电容补偿的补偿晶体管的替代实例相位调整电路。
图8说明其中具有非线性电容补偿的相位调整电路被施加得到差分信号路径中的每一路径的差分信号路径。
图9说明其中跨信号路径施加具有非线性电容补偿的多个相位调整电路的信号路径。
图10说明描绘半导体衬底中的源极阱与漏极阱之间的长度参数的金属氧化物半导体晶体管的侧视图。
图11说明描绘晶体管的宽度参数的金属氧化物半导体晶体管的俯视图。
图12说明描绘相对于信号路径非线性的抑制的非线性电容补偿晶体管的宽度参数的作用的信号图。
图13说明描绘相对于信号路径非线性的抑制的非线性电容补偿晶体管的调谐电压的作用的信号图。
具体实施方式
本发明涉及一种补偿相位调整电路的经切换的电容支路中的非线性的线性化电路。相位调整电路包含相位调整电容器(PAC)，其耦合到信号路径且经采用以调整所述信号路径的信号相位。PAC可选择性地耦合到信号路径或从信号路径去耦合，这取决于是否需要对信号路径进行信号相位调整。可将晶体管开关装置与PAC串联耦合以提供与信号路径并联电路支路连接。晶体管开关装置可选择性地断开或闭合信号路径的电路支路以通过启用或禁用连接到PAC的电路来启用或禁用信号路径的信号相位的调整。晶体管开关装置可为出厂设置及/或取决于相应应用的信号相位调整需要而在应用环境中进行设置(例如，接通或断开)。
非线性电容可耦合到使PAC与晶体管开关装置互连的节点。非线性电容经采用以补偿可在信号路径输入频率增加且晶体管开关装置被禁用的情况下出现在信号路径上的非线性。可在晶体管开关装置禁用的情况下由晶体管开关装置的结电容引起相应非线性。因此，随着输入电压变化，在将晶体管开关装置设置为断开的情况下跨晶体管开关装置的电压可变化，这又可致使结电容变化。为抵消晶体管开关装置的断开状态的结电容的影响，非线性电容在晶体管开关装置禁用的情况下改变与晶体管开关装置的电容成反比的其相应电容。此在经由晶体管开关装置断开电路支路的情况下线性化由电路支路提供的总电容，且因此抑制信号路径上的非线性。
图1说明补偿相位调整电路中的非线性的电路100的实例。如本文中使用，术语电路可包含执行电路功能的有源及/或无源元件(例如晶体管或电容器)的集合。此外，举例来说，术语电路可包含其中所有电路元件制造于共同衬底上的集成电路。如图1中所展示，电路100包含其中输入电压频率经施加作为电压输入(VI)且输出频率经供应作为电压输出(VO)的信号路径。典型信号路径组件展示为电阻(R)，但包含并联及/或串联组合的其它路径组件(例如电感器、电容器、半导体)是可能的。
电路100包含相位调整电容器(PAC)110，其耦合到信号路径且经采用以调整信号路径的信号相位。PAC 100可选择性地耦合到信号路径或从信号路径去耦合，这取决于是否需要对信号路径进行信号相位调整。可将晶体管开关装置120与PAC 110串联耦合以提供与信号路径的并联电路支路连接。晶体管开关装置120(例如NMOS或PMOS场效应晶体管)可选择性地断开或闭合信号路径的电路支路以通过启用或禁用到PAC 110的电路连接来启用或禁用信号路径的信号相位的调整。如所展示，控制输入(例如栅极输入)可经采用以断开或闭合晶体管开关装置120。用于晶体管开关装置120的控制输入可为出厂设置及/或取决于相应应用的信号相位调整需要而在应用环境中进行设置(例如高或低)。
非线性电容130可耦合到使PAC 110与晶体管开关装置120互连的节点。非线性电容110经采用以补偿可在信号路径输入电压VI增加且晶体管开关装置120被禁用(例如，控制输入设置到接地)的情况下出现在信号路径上的非线性(例如二次谐波失真)。可在晶体管开关装置120禁用的情况下由晶体管开关装置120的结电容引起相应非线性。随着施加到信号路径的输入电压VI变化，在将晶体管开关装置120设置为断开的情况下跨晶体管开关装置120的电压也可变化，其又可致使结电容变化。为抵消晶体管开关装置120的断开状态的结电容的影响，非线性电容130在电路支路断开的情况下改变与晶体管开关装置的电容成反比的其相应电容。此在经由晶体管开关装置120断开电路支路的情况下线性化由电路支路提供的总电容，且因此抑制信号路径上的非线性。
如以下将参考图2到9说明及描述，针对电路100的各种配置是可能的。在一个实例中，非线性电容130可经配置为具有与晶体管开关装置120的结电容相反变化的结电容的补偿二极管。在另一实例中，非线性电容130可经配置为具有形成自补偿晶体管的结电容的补偿二极管。举例来说，补偿晶体管的源极或漏极(或两者)可形成相对于补偿晶体管的衬底的补偿二极管。调谐电压可被施加到非线性电容130以取决于调谐电压的电压设置而在一定范围内调整其电容。其它参数也可经控制以调整非线性电容，如下文将描述。
图2说明具有经由晶体管开关装置210断开的电路支路的实例相位调整电路200。在此实例中，电阻器R与信号路径串联连接。经由相位调整电容器(PAC)形成电路支路。信号路径电压通过电容器PAC耦合且作为电路支路电压被供应到晶体管开关装置210的连接节点。在此实例中，晶体管开关装置210的栅极位于接地电势，其禁用晶体管开关装置且因此断开电路支路。通过断开电路支路，电容器PAC无法影响信号路径上的电压的相位。然而，当晶体管开关装置210被禁用时，且随着电压沿信号路径增加，归因于经禁用的晶体管开关装置210可引入信号路径非线性。
如所展示，当被禁用时，晶体管开关装置210在被禁用的情况下可经模型化为相对于信号路径反向偏置的电路支路二极管(DC)。二极管DC又与为电路支路电压的函数的结电容(在源极相对于衬底之间或漏极相对于衬底之间)相关联。因此，当信号路径电压增加时，电路支路电压可增加，其致使进一步增加非线性(例如二次谐波失真)的二极管DC的结电容减少出现在信号路径上。图3到7中所描绘的电路说明可如何采用非线性电容来抵消在晶体管开关装置210关闭的情况下晶体管开关装置210的结电容。
图3说明在电路支路断开的情况下具有非线性电容补偿的实例相位调整电路300。在此实例中，二极管DC展示于电路支路中以表示图2中所描绘的断开的晶体管开关装置。如上文提到，当信号路径电压增加时，归因于二极管DC的结电容的改变可发生电路支路电压非线性的对应增加。为抵消此影响，非线性电容310可耦合到使PAC与晶体管开关装置(其在此实例中表示为二极管DC)互连的节点。
非线性电容310可经配置以与由二极管DC表示的晶体管开关装置成反比变化。因而，此非线性电容操作以在电路支路断开的情况下线性化由电路支路提供的总电容。因此，当电路支路电压增加时，跨非线性电容的电压减少。减少电压致使非线性电容的电容又增加，这抑制了表示断开的晶体管开关装置的二极管DC上的电容减少。在一些实例中，DC调谐电压可被施加到非线性电容310以调整非线性电容的电容，如本文中所揭示。图4到7中所描绘的电路说明非线性电容310的实例配置。
图4说明在电路支路断开的情况下采用提供非线性电容补偿的补偿二极管的实例相位调整电路400。在此实例中，非线性电容经配置为补偿二极管410且在电路支路断开的情况下与形成于到PAC的互连节点与晶体管开关装置的衬底之间的结二极管DC并联耦合。调谐电压可被施加到补偿二极管410以调整补偿二极管的非线性电容。在此实例中，如果电路支路电压随二极管DC的结电容的对应减少而增加，那么跨补偿二极管410的电压增加，这是由于其是指调谐电压。
图5到7说明其中补偿二极管410从补偿晶体管配置的替代非线性电容配置。
图5说明在电路支路经由晶体管开关装置520断开的情况下提供非线性电容补偿的补偿晶体管装510的实例相位调整电路500。上文参考图4所描述的补偿二极管可从具有源极、漏极及栅极的补偿晶体管装置510配置。补偿二极管可形成于源极相对于补偿晶体管装置510的衬底之间或漏极相对于补偿晶体管装置510的衬底之间。在图5中所描绘的实例中，补偿晶体管形成于补偿晶体管装置510的源极与衬底之间，而漏极连接到衬底。调谐电压可经施加(例如通过控制电路-未展示)以调整由补偿晶体管510形成的二极管的电容。虚线表示针对补偿晶体管装置510的衬底连接且(举例来说)可如所展示那样耦合到调谐电压。
图6说明采用配置有源极及漏极的共同连接且在经由晶体管开关装置620断开电路支路时提供非线性电容补偿的补偿晶体管装置610的实例相位调整电路600。如图6的实例中所展示，补偿晶体管装置610的源极及漏极中的每一者耦合在一起以相对于补偿晶体管装置的衬底形成补偿二极管。以此方式将源极与漏极耦合在一起增加(例如使加倍)从补偿晶体管装置610配置的补偿二极管的非线性电容。调谐电压可施加(例如通过控制电路-未展示)到补偿晶体管装置610的栅极以调整从补偿晶体管装置配置的补偿二极管的非线性电容。举例来说，施加到栅极的调谐电压可在约1.5伏特到约2.0伏特的范围中以调整从补偿晶体管装置610配置的补偿二极管的非线性电容。虚线表示针对补偿晶体管装置610的衬底连接且(举例来说)可耦合到调谐电压。
图7说明采用具有源极及漏极的共同连接且在经由晶体管开关装置720断开电路支路时提供非线性电容补偿的补偿晶体管装置710的替代实例相位调整电路700。在此实例中，晶体管开关装置720及补偿晶体管装置710经配置为与图5及6中所展示的实例互补的装置。参考图5及6的实例，如果晶体管开关装置经配置为NMOS装置，那么补偿晶体管装置经配置为PMOS装置。参考图7的实例，如果晶体管开关装置720经配置为PMOS装置，那么补偿晶体管装置710经配置为NMOS装置。虚线表示针对补偿晶体管装置710的衬底连接且(举例来说)可耦合到调谐电压。如所展示，当采用PMOS装置作为晶体管开关装置720时，晶体管开关装置的源极耦合到正电源电压(例如VDD)。
图8说明差分信号路径电路800，其中差分信号路径中的每一路径均被应用具有非线性电容补偿的相位调整电路。在此实例中，第一PAC、晶体管开关装置及非线性电容形成第一差分信号路径中的第一相位调整器810。第二PAC、第二晶体管装置及第二非线性电容形成第二差分信号路径中的第二相位调整器820以启用施加到第一及第二差分信号路径的差分信号的差分相位调整。
图9说明其中具有非线性电容补偿的多个相位调整电路跨信号路径而被施加的信号路径900。在此实例中，第一PAC、晶体管开关装置及非线性电容形成用于信号路径的第一相位调整器910。第二PAC、第二晶体管装置及第二非线性电容形成第二相位调整器920。第N相位调整器930也可用于信号路径中以沿信号路径启用多个相位调整，其中N是正整数。
图10说明描绘半导体衬底1010中的源极阱与漏极阱之间的长度参数(L)的金属氧化物半导体晶体管1000的侧视图。由氧化物层1030分离的栅极1020控制形成于源极与漏极之间的沟道。在针对参数L的一个特定实例中，针对晶体管开关装置及补偿晶体管开关装置两者的长度L可为约0.13微米，然而其它尺寸是可能的。
图11说明描绘晶体管的宽度参数(WP)的金属氧化物半导体晶体管1100的俯视图。参考上文参考图5到9描述的电路实例，晶体管开关装置1100可用第一宽度参数来配置且补偿晶体管装置可用小于第一宽度参数的第二宽度参数来配置。举例来说，第一宽度参数(1WP)及第二宽度参数(2WP)形成1WP/2WP的比率，其中1WP/2WP的比率在约5到约2的范围中；然而，其它范围是可能的。在一个实例中，第一宽度参数可为约40微米且第一宽度参数可在约8微米到约16微米的范围中，然而其它范围的宽度参数是可能的。
图12说明描绘相对于信号路径非线性的抑制的非线性电容补偿晶体管的宽度参数的作用的信号曲线1200。在此实例中，将信号非线性描绘于曲线1200的垂直轴上为|H2(dBc)|，其中H2是二次谐波失真且dBc为相对于载子的分贝。曲线1200的水平轴表示上文所描述的范围从约8微米到约16微米的补偿晶体管装置的宽度参数(WP)。展示分别在温度-40C、+40及+127C标绘的三个信号标绘曲线1210、1220及1230。当宽度参数WP在约11微米与14微米之间时且取决于相应温度，峰值非线性补偿性能发生。在标绘信号曲线1200时，针对晶体管开关装置的对应宽度参数保持在约40微米。
图13说明描绘相对于信号路径非线性的抑制的非线性电容补偿晶体管的调谐电压的作用的信号曲线1300。在此实例中，将调谐电压设置为从1.5伏特到2.0伏特，针对每一0.1v有给定信号标绘曲线。因此，分别地，信号标绘曲线1310是针对1.5伏特，信号标绘曲线1320是针对1.6伏特，信号标绘曲线1330是针对1.7伏特，信号标绘曲线1340是针对1.8伏特，信号标绘曲线是1350是针对1.9伏特且信号标绘曲线1360是针对2.0伏特。
所描述的实施例中的修改是可能的，且权利要求书范围内的其它实施例是可能的。
Claims (20)
1.一种电路，其包括：
相位调整电容器PAC，其耦合到信号路径以调整所述信号路径上的信号的相位；
晶体管开关装置，其与所述PAC串联耦合以提供与所述信号路径并联的电路支路，其中所述晶体管开关装置经配置以选择性地断开或闭合所述信号路径的所述电路支路以分别启用或禁用经由所述PAC对所述信号路径上的所述信号的所述相位的调整；及
补偿晶体管装置，其具有第一节点及第二节点，所述第一节点耦合到使所述PAC与所述晶体管开关装置互连的互连节点，所述补偿晶体管装置经配置以基于施加到所述第二节点的调谐电压提供在所述第一节点与所述第二节点之间的非线性电容，在所述电路支路断开时，所述非线性电容经配置以相对于所述信号路径上的信号与所述晶体管开关装置的电容成反比而变化、且线性化由所述电路支路提供的总电容。
2.根据权利要求1所述的电路，其中在所述电路支路断开时，所述补偿晶体管装置与形成于所述互连节点与所述晶体管开关装置的衬底之间的第一结二极管并联耦合。
3.根据权利要求2所述的电路，其中所述非线性电容由形成于所述互连节点与所述第二节点之间的第二结二极管所提供，其中所述第一结二极管及所述第二结二极管中的一者相对于所述互连节点正向偏置，且所述第一结二极管及所述第二结二极管中的另一者相对于所述互连节点反向偏置。
4.根据权利要求1所述的电路，其中所述补偿晶体管装置具有源极、漏极及栅极，所述非线性电容形成于所述源极与所述补偿晶体管装置的衬底之间或所述漏极与所述补偿晶体管装置的衬底之间。
5.根据权利要求4所述的电路，其中所述补偿晶体管装置的所述源极及所述漏极中的一者耦合到所述互连节点以提供相对于所述补偿晶体管装置的所述衬底的所述非线性电容，且所述源极及所述漏极中的另一者耦合到所述补偿晶体管装置的所述衬底。
6.根据权利要求4所述的电路，其中所述补偿晶体管装置的所述源极及所述漏极耦合在一起以提供相对于所述补偿晶体管装置的所述衬底的所述非线性电容且增加所述补偿晶体管装置的所述非线性电容。
7.根据权利要求4所述的电路，其中调谐电压被施加到所述补偿晶体管装置的所述栅极及衬底以调整所述非线性电容。
8.根据权利要求7所述的电路，其中施加到所述栅极的所述调谐电压在约1.5伏特到约2.0伏特的范围中以调整所述非线性电容。
9.根据权利要求4所述的电路，其中所述晶体管开关装置用第一宽度参数来配置且所述补偿晶体管装置用小于所述第一宽度参数的第二宽度参数来配置。
10.根据权利要求9所述的电路，其中所述第一宽度参数1WP及所述第二宽度参数2WP形成1WP/2WP的比率，其中所述1WP/2WP的比率在约5到约2的范围中。
11.根据权利要求4所述的电路，其中所述晶体管开关装置及所述补偿晶体管装置为互补装置，以使得如果所述晶体管开关装置为NMOS装置，那么所述补偿晶体管装置为PMOS装置，或如果所述晶体管开关装置为PMOS装置，那么所述补偿晶体管装置为NMOS装置。
12.根据权利要求1所述的电路，其中所述PAC、所述晶体管开关装置及所述补偿晶体管装置形成第一差分信号路径中的第一相位调整器，所述电路进一步包括第二PAC、第二晶体管装置及第二补偿晶体管装置，所述第二PAC、所述第二晶体管装置及所述第二补偿晶体管装置经配置以形成第二差分信号路径中的第二相位调整器，所述第一及第二差分信号路径启用施加到所述第一及第二差分信号路径的差分信号的差分相位调整。
13.根据权利要求1所述的电路，其中所述PAC、所述晶体管开关装置及所述补偿晶体管装置形成用于所述信号路径的第一相位调整器，所述电路进一步包括第二PAC、第二晶体管装置及第二补偿晶体管装置，所述第二PAC、所述第二晶体管装置及所述第二补偿晶体管装置经配置以形成所述信号路径中的第二相位调整器，所述第一及第二相位调整器启用沿所述信号路径的多个相位调整。
14.一种电路，其包括：
相位调整电容器PAC，其耦合到信号路径以调整所述信号路径上的信号的相位；
晶体管开关装置，其与所述PAC串联耦合以提供与所述信号路径并联的电路支路，所述晶体管开关装置经配置以选择性地断开或闭合所述信号路径的所述电路支路以分别启用或禁用经由所述PAC对所述信号路径的所述信号相位的调整；及
补偿半导体装置，其包含第一节点、第二节点及至少一个结，所述结具有在所述第一节点与所述第二节点之间的非线性电容，所述第一节点耦合到使所述PAC与所述晶体管开关装置互连的互连节点，所述补偿半导体装置的所述非线性电容能够基于施加到所述第二节点的调谐电压调整，并且，在所述电路支路断开时，所述补偿半导体装置的所述非线性电容经配置以相对于所述信号路径上的所述信号与所述晶体管开关装置的电容成反比而变化、且线性化由所述电路支路提供的总电容。
15.根据权利要求14所述的电路，其中所述补偿半导体装置从具有源极、漏极及栅极的补偿晶体管装置配置，所述补偿半导体装置形成于所述源极与所述补偿晶体管装置的衬底之间或所述漏极与所述补偿晶体管装置的衬底之间。
16.根据权利要求15所述的电路，其中所述调谐电压被施加到所述补偿晶体管装置的所述栅极及衬底以基于所述调谐电压调整由所述补偿晶体管装置提供的所述非线性电容。
17.根据权利要求15所述的电路，其中在所述电路支路断开时，所述补偿晶体管装置与形成于所述互连节点与所述晶体管开关装置的衬底之间的第一结二极管并联耦合，且所述非线性电容由形成于所述互连节点与所述第二节点之间的第二结二极管所提供，其中所述第一结二极管及所述第二结二极管中的一者相对于所述互连节点正向偏置，且所述第一结二极管及所述第二结二极管中的另一者相对于所述互连节点反向偏置。
18.一种电路，其包括：
相位调整电容器PAC，其耦合到信号路径以调整所述信号路径上的信号的相位；
晶体管开关装置，其与所述PAC串联耦合以提供与所述信号路径并联的电路支路，所述晶体管开关装置经配置以选择性地断开或闭合所述信号路径的所述电路支路以分别启用或禁用经由所述PAC对所述信号路径的所述信号相位的调整；及
补偿晶体管装置，其具有源极、漏极及栅极，所述源极及所述漏极中的至少一者耦合到使所述PAC与所述晶体管开关装置互连的互连节点，其中所述补偿晶体管装置经配置以基于在所述补偿晶体管装置的所述栅极与衬底处所接收到的调谐电压而提供形成于所述源极及所述漏极中的所述至少一者与相对于所述补偿晶体管装置的衬底之间的非线性电容，在所述电路支路断开时，所述非线性电容经配置以相对于所述信号路径上的所述信号与所述晶体管开关装置的电容成反比变化、且线性化由所述电路支路提供的总电容。
19.根据权利要求18所述的电路，其中所述晶体管开关装置具有第一宽度参数1WP且所述补偿晶体管装置具有第二宽度参数2WP，且形成1WP/2WP的比率，其中所述1WP/2WP的比率在约5到约2的范围中。
20.根据权利要求18所述的电路，其中所述晶体管开关装置及所述补偿晶体管装置经配置为互补装置，使得如果所述晶体管开关装置经配置为NMOS装置，那么所述补偿晶体管装置经配置为PMOS装置，或如果所述晶体管开关装置经配置为PMOS装置，那么所述补偿晶体管装置经配置为NMOS装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/228,495 US9467128B2 (en) | 2014-03-28 | 2014-03-28 | Linearization circuit for high frequency signal phase adjustment |
| US14/228,495 | 2014-03-28 | ||
| PCT/US2015/023382 WO2015149071A1 (en) | 2014-03-28 | 2015-03-30 | Linearization circuit for high frequency signal phase adjustment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106105028A CN106105028A (zh) | 2016-11-09 |
| CN106105028B true CN106105028B (zh) | 2020-09-15 |
Family
ID=54191771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201580011568.6A Active CN106105028B (zh) | 2014-03-28 | 2015-03-30 | 用于高频信号相位调整的线性化电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9467128B2 (zh) |
| CN (1) | CN106105028B (zh) |
| WO (1) | WO2015149071A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10673424B1 (en) * | 2019-04-18 | 2020-06-02 | Xilinx, Inc. | Switch leakage compensation circuits |
| CN111416614B (zh) * | 2020-04-10 | 2023-10-27 | 成都仕芯半导体有限公司 | 高线性度射频电路及改善射频电路线性度的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7230503B1 (en) * | 2002-02-28 | 2007-06-12 | Silicon Laboratories Inc. | Imbalanced differential circuit control |
| CN102355253A (zh) * | 2011-03-08 | 2012-02-15 | 钰创科技股份有限公司 | 用以输出随工艺变异的驱动电流的输出级电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6828858B2 (en) | 2002-04-12 | 2004-12-07 | The Regents Of The University Of California | CMOS class AB power amplifier with cancellation of nonlinearity due to change in gate capacitance of a NMOS input transistor with switching |
| FI20055401A0 (fi) | 2005-07-11 | 2005-07-11 | Nokia Corp | Parannuksia integroituihin RF-piireihin |
| CN101431313B (zh) * | 2007-11-06 | 2013-03-27 | 瑞昱半导体股份有限公司 | 利用栅极非线性电容提高线性度的放大电路及其方法 |
| US8559890B2 (en) | 2007-11-19 | 2013-10-15 | Nxp B.V. | Transceiving circuit for contactless communication |
| US8344808B2 (en) * | 2008-03-31 | 2013-01-01 | Javelin Semiconductor, Inc. | Non-linear capacitance compensation |
| US8787850B2 (en) * | 2008-03-31 | 2014-07-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Compensating for non-linear capacitance effects in a power amplifier |
| EP2532177B1 (en) * | 2010-08-18 | 2017-02-01 | Analog Devices, Inc. | Charge sharing analog computation circuitry and applications |
| CN103633948A (zh) * | 2013-11-27 | 2014-03-12 | 苏州贝克微电子有限公司 | 一种用于补偿非线性电容以尽量减小谐波失真的电路 |
-
2014
- 2014-03-28 US US14/228,495 patent/US9467128B2/en active Active
-
2015
- 2015-03-30 WO PCT/US2015/023382 patent/WO2015149071A1/en active Application Filing
- 2015-03-30 CN CN201580011568.6A patent/CN106105028B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7230503B1 (en) * | 2002-02-28 | 2007-06-12 | Silicon Laboratories Inc. | Imbalanced differential circuit control |
| CN102355253A (zh) * | 2011-03-08 | 2012-02-15 | 钰创科技股份有限公司 | 用以输出随工艺变异的驱动电流的输出级电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150280699A1 (en) | 2015-10-01 |
| WO2015149071A1 (en) | 2015-10-01 |
| US9467128B2 (en) | 2016-10-11 |
| CN106105028A (zh) | 2016-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210328584A1 (en) | Dc-coupled high-voltage level shifter | |
| US10348293B2 (en) | Timing controller for dead-time control | |
| US6759907B2 (en) | Distributed level-shifting network for cascading broadband amplifiers | |
| US7656255B2 (en) | Methods and apparatus for programmable active inductance | |
| US20150236014A1 (en) | Stacked metal oxide semiconductor (mos) and metal oxide metal (mom) capacitor architecture | |
| WO2022174645A1 (zh) | 幅度调制对相位调制的补偿电路、射频功率放大器及设备 | |
| US10224891B2 (en) | Radio frequency power amplifier with noise reduction feedback linearization | |
| US11837997B2 (en) | Differential amplifier with variable neutralization | |
| KR20070079724A (ko) | 전력 증폭기의 선형화를 위한 전치 보정회로 | |
| JP2015122628A (ja) | スイッチング回路および半導体モジュール | |
| US8896158B2 (en) | Variable capacitance circuit | |
| JP2015076839A (ja) | シャントスイッチ | |
| CN106105028B (zh) | 用于高频信号相位调整的线性化电路 | |
| US8547156B2 (en) | Linearizing field effect transistors in the OHMIC region | |
| US8587378B2 (en) | Analog pre-distortion linearizer | |
| US10469121B2 (en) | Non-linear shunt circuit for third order harmonic reduction in RF switches | |
| US20130027092A1 (en) | Digital Output Driver | |
| JP2023126671A (ja) | ドライバ回路 | |
| CN117674745A (zh) | 放大电路和通信装置 | |
| US7847585B2 (en) | Source follower with active inductance as a load | |
| US10116298B2 (en) | Apparatus with main transistor-based switch and on-state linearization network | |
| US10862435B2 (en) | Impedance circuit and bias circuit | |
| CN112003576A (zh) | 提供增益扩展的功率放大器偏置网络 | |
| JP3886642B2 (ja) | 高周波利得可変増幅回路 | |
| EP2814171A2 (en) | Variable inductor circuit and high frequency circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |