CN117674745A - 放大电路和通信装置 - Google Patents

放大电路和通信装置 Download PDF

Info

Publication number
CN117674745A
CN117674745A CN202311155124.2A CN202311155124A CN117674745A CN 117674745 A CN117674745 A CN 117674745A CN 202311155124 A CN202311155124 A CN 202311155124A CN 117674745 A CN117674745 A CN 117674745A
Authority
CN
China
Prior art keywords
transistor
circuit
diode
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311155124.2A
Other languages
English (en)
Inventor
杉本泰崇
那须浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN117674745A publication Critical patent/CN117674745A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/54—Two or more capacitor coupled amplifier stages in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

提供高频信号的输出特性的失真被抑制的放大电路和通信装置。放大电路(1)具备：放大晶体管(11)，其与信号输入端子(110)连接；电源电路(22)，其构成为向放大晶体管(11)提供偏置电压(vg1a)；电阻(32)，其串联配置于将电源电路(22)与放大晶体管(11)连结的偏置路径；晶体管(21)，其与上述偏置路径及电源电路(22)连接，用于模拟放大晶体管(11)；以及检波二极管(31)，其连接于电阻(32)与放大晶体管(11)的栅极之间的偏置路径、以及信号输入端子(110)。

Description

放大电路和通信装置
技术领域
本发明涉及一种放大电路和通信装置。
背景技术
在专利文献1中公开了一种高频功率放大电路，具备对高频信号进行放大的场效应型的放大晶体管、具有与该放大晶体管相同构造的模拟用晶体管、基准偏置电路、偏置校正电路以及电流模拟电路。据此，由于模拟用晶体管具有与放大晶体管相同的温度波动和工艺偏差，因此能够对放大晶体管的偏置点的偏移进行校正来减少高频功率放大电路的放大特性的偏差。
现有技术文献
专利文献
专利文献1：日本特开2005-123861号公报
发明内容
发明要解决的问题
然而，在专利文献1所公开的功率放大电路中，难以抑制因放大晶体管的非线性而引起的高频信号的输出特性的失真。
本发明是为了解决上述问题而完成的，目的在于提供一种高频信号的输出特性的失真被抑制的放大电路以及使用了该放大电路的通信装置。
用于解决问题的方案
为了实现上述目的，本发明的一个方式所涉及的放大电路具备：场效应型的第1晶体管，其与高频输入端子连接；电源电路，其构成为向第1晶体管提供偏置电压；第1电阻，其串联配置于将电源电路与第1晶体管连结的偏置路径；第2晶体管，其与偏置路径及电源电路连接，用于模拟第1晶体管；以及第1二极管，其连接于第1电阻与第1晶体管的栅极之间的偏置路径、以及高频输入端子连接。
另外，本发明的一个方式所涉及的放大电路具备：场效应型的第1晶体管，其与高频输入端子连接；电源电路，其构成为向第1晶体管提供偏置电压；第2晶体管，其与电源电路连接，用于模拟第1晶体管；第1二极管，其连接于电源电路与高频输入端子之间；第2二极管，其用于模拟第1二极管；以及差分检测电路，其连接于第1二极管及第2二极管与电源电路之间，构成为向电源电路输出流过第1二极管的第1电流与流过第2二极管的第2电流的差分电流。
发明的效果
根据本发明，能够提供一种高频信号的输出特性的失真被抑制的放大电路和通信装置。
附图说明
图1是实施方式1所涉及的放大电路和通信装置的电路结构图。
图2A是示出比较例所涉及的放大晶体管的栅极-源极间电压与栅极-源极间电容之间的关系的图。
图2B是示出比较例所涉及的放大电路的输出功率与栅极-源极间电容之间的关系的图。
图2C是示出比较例所涉及的放大电路的输出功率与振幅调制-相位调制变换(AM-PM)特性之间的关系的图。
图3A是示出实施方式1所涉及的放大晶体管的栅极-源极间电压与栅极-源极间电容之间的关系的图。
图3B是示出实施方式1和比较例所涉及的放大电路的输出功率与栅极-源极间电压之间的关系的图。
图3C是示出实施方式1和比较例所涉及的放大电路的输出功率与栅极-源极间电容之间的关系的图。
图3D是示出实施方式1和比较例所涉及的放大电路的输出功率与振幅调制-相位调制变换(AM-PM)特性之间的关系的图。
图4是实施例1所涉及的放大电路的电路结构图。
图5A是示出实施例1所涉及的放大电路的输出功率与二极管电流之间的关系的图。
图5B是示出不使用二极管复制品(replica)而控制为二极管电流固定的情况下的放大电路的输出功率与二极管电流之间的关系的图。
图6A是示出实施例1所涉及的放大电路的输出功率与偏置电压之间的关系的图。
图6B是示出实施例1和比较例所涉及的放大电路的输出功率与栅极-源极间电容之间的关系的图。
图6C是示出实施例1和比较例所涉及的放大电路的输出功率与振幅调制-相位调制变换(AM-PM)特性之间的关系的图。
图7是实施例2所涉及的放大电路的电路结构图。
图8A是实施例2所涉及的电流源电路的电路结构图。
图8B是示出实施例2所涉及的电流源电路的变形例的电路结构图。
图9是示出实施例2所涉及的偏置电路的变形例的电路结构图。
图10是实施例3所涉及的放大电路的电路结构图。
图11是示出实施例3所涉及的偏置电路的变形例的电路结构图。
图12是实施方式2所涉及的放大电路的电路结构图。
图13A是示出实施方式2所涉及的放大电路的输出功率与偏置电压之间的关系的图。
图13B是示出实施方式2和比较例所涉及的放大电路的输出功率与栅极-源极间电容之间的关系的图。
图13C是示出实施方式2和比较例所涉及的放大电路的输出功率与振幅调制-相位调制变换(AM-PM)特性之间的关系的图。
具体实施方式
下面，详细地说明本发明的实施方式。此外，以下说明的实施方式均用于示出总括性的或具体的例子。以下的实施方式所示的数值、形状、材料、结构要素、结构要素的配置及连接方式等是一例，其主旨并非限定本发明。关于以下的实施例和变形例中的结构要素中的、未记载于独立权利要求的结构要素，作为任意的结构要素来进行说明。另外，附图所示的结构要素的大小或大小之比未必严格。在各图中，对实质上相同的结构标注相同的标记，有时省略或简化重复的说明。
另外，在本公开中，平行和垂直等表示要素间的关系性的用语、矩形形状等表示要素的形状的用语、以及数值范围不是仅表示严格的含义，而是指还包括实质上等同的范围、例如百分之几左右的差异。
另外，在本公开中，“连接”不仅是指通过连接端子和/或布线导体来直接连接的情况，而是指还包括经由其它电路元件来电连接的情况。另外，“连接于A与B之间”、“连接于A及B之间”是指在将A与B连结的路径上与A及B连接。
另外，在本公开中，“路径”是指由供高频信号传播的布线、与该布线直接连接的电极、以及与该布线或该电极直接连接的端子等构成的传输线路。
另外，在本公开中，“部件A串联配置于路径B”是指部件A的信号输入端和信号输出端这两方与构成路径B的布线、电极或端子连接。
(实施方式1)
[1.放大电路1和通信装置4的电路结构]
参照图1来说明本实施方式所涉及的放大电路1以及具备该放大电路1的通信装置4的电路结构。图1是实施方式1所涉及的放大电路1和通信装置4的电路结构图。
[1.1通信装置4的电路结构]
通信装置4相当于所谓的用户终端(UE：User Equipment，用户设备)，典型地说，是便携式电话、智能手机、平板电脑等。这样的通信装置4具备放大电路1、天线2以及RF信号处理电路(RFIC：Radio Frequency Integrated Circuit，射频集成电路)3。
放大电路1在天线2与RFIC 3之间传输高频信号。在后面叙述放大电路1的电路结构。
天线2与放大电路1的天线连接端子100连接。天线2从放大电路1接收高频信号后将其输出到外部。
RFIC 3是对高频信号进行处理的信号处理电路的一例。具体地说，RFIC 3对从基带信号处理电路(BBIC：Baseband Integrated Circuit，基带集成电路，未图示)输入的发送信号通过上变频等进行信号处理，并将进行了该信号处理后生成的发送信号输出到放大电路1的信号输入端子110。
此外，在本实施方式所涉及的通信装置4中，天线2不是必需的结构要素。
[1.2放大电路1的电路结构]
接着，说明放大电路1的电路结构。如图1所示，放大电路1具备放大晶体管11、偏置电路20、检波二极管31、电阻32、滤波器40、信号输入端子110以及天线连接端子100。
放大晶体管11是第1晶体管的一例，是与信号输入端子110(第1高频输入端子的一例)连接的场效应型晶体管(FET：Field Effect Transistor)。放大晶体管11例如是N沟道型的FET，栅极与信号输入端子110连接。
偏置电路20构成为向放大晶体管11的栅极提供偏置电压vg1a(第1偏置电压)。偏置电路20具备晶体管21和电源电路22。
电源电路22构成为向晶体管21的栅极提供固定的偏置电压vg1r(第2偏置电压)。另外，电源电路22构成为接受来自检波二极管31的电流Irec(第1电流)和来自晶体管21的偏置电流I21，来向放大晶体管11的栅极提供偏置电压vg1a。
晶体管21是第2晶体管的一例，用于模拟放大晶体管11(复制品)。晶体管21连接于将电源电路22与放大晶体管11连结的偏置路径、以及电源电路22。
此外，“晶体管B是用于模拟晶体管A的晶体管”定义为：晶体管B与晶体管A的构造相同，尺寸相同或不同。
电阻32是第1电阻的一例，串联配置于将电源电路22与放大晶体管11的栅极连结的偏置路径。此外，电阻32也可以是形成上述偏置路径的布线中的至少一部分，另外，也可以是电阻元件。
检波二极管31是第1二极管的一例，连接于电阻32与放大晶体管11的栅极之间的上述偏置路径、以及信号输入端子110。具体地说，检波二极管31的阴极连接于电阻32与放大晶体管11的栅极之间的上述偏置路径，检波二极管31的阳极与未图示的电压源连接。由此，检波二极管31能够输出与从信号输入端子110输入的高频信号的功率对应的电流Irec。此外，检波二极管31中的上述检波利用电压-电流特性通过指数函数表示的二极管的非线性。
滤波器40连接于放大晶体管11与天线连接端子100之间，以规定的频段为通带。此外，滤波器40不是放大电路1所必需的结构要素。
[1.3实施方式和比较例所涉及的放大电路的特性比较]
在此，将实施方式所涉及的放大电路1的放大特性与比较例所涉及的放大电路的放大特性进行比较。此外，与实施方式所涉及的放大电路1相比，比较例所涉及的放大电路的不同点在于未配置检波二极管31。
首先，说明比较例所涉及的放大电路的放大动作。
当在放大晶体管11为接通状态下未被输入高频信号的情况下(无信号或小信号时)，晶体管21的偏置电压vg1r被电源电路22调整为晶体管21的漏极电流成为期望的值。
此时，在上述偏置路径中不流通来自检波二极管31的电流Irec。因此，向放大晶体管11的栅极提供着偏置电压vg1r。
接着，在被输入高频信号的情况下(大信号时)，晶体管21的偏置电压vg1r以及向放大晶体管11提供的偏置电压vg1a为固定的值。
图2A是示出比较例所涉及的放大晶体管11的栅极-源极间电压Vgs与栅极-源极间电容Cgs之间的关系的图。图2B是示出比较例所涉及的放大电路的输出功率与栅极-源极间电容Cgs之间的关系的图。图2C是示出比较例所涉及的放大电路的输出功率与振幅调制-相位调制变换(AM-PM)特性之间的关系的图。
作为放大晶体管11的输出信号的失真的原因的一例，能够列举放大晶体管11的栅极-源极间电容Cgs的非线性。由于栅极-源极间电容Cgs的非线性，放大电路的AM-PM特性产生失真。
如图2A所示，栅极-源极间电容Cgs依赖于栅极-源极间电压Vgs，在被设定栅极-源极间电压Vgs的区域为向上凸的曲线。因此，例如当在将偏置点设定为Vgs＝Vgs0的状态下向栅极(栅极-源极间)输入大信号RFin时，栅极-源极间电容Cgs的时间平均值与小信号时相比会变小。也就是说，如图2B所示，随着放大晶体管11的输出功率Pout变大，栅极-源极间电容Cgs的时间平均值变小。由于该栅极-源极间电容Cgs的变动，如图2C所示，与放大晶体管11的输出功率Pout的变动相伴地，AM-PM特性发生变动。也就是说，由于栅极-源极间电容Cgs的非线性，放大电路的AM-PM特性产生失真。
接着，说明实施方式所涉及的放大电路1的放大动作。
当在放大晶体管11为接通状态下未被输入高频信号的情况下(无信号或小信号时)，晶体管21的偏置电压vg1r被电源电路22调整为晶体管21的漏极电流成为期望的值。
此时，在上述偏置路径中流通来自检波二极管31的电流Irec。因此，当将电阻32的电阻值设为Rc时，向放大晶体管11的栅极提供的偏置电压vg1a通过以下的式1来表示。
vg1a＝vg1r+Irec×Rc (式1)
接着，在被输入了高频信号的情况下(大信号时)，晶体管21的偏置电压vg1r为固定的值。另一方面，检波二极管31的电流Irec与从信号输入端子110输入的高频信号的功率相应地增加。在此，当将电流Irec的增加量设为ΔIrec时，偏置电压vg1a的增加量Δvg1a通过以下的式2来表示。
Δvg1a＝ΔIrec×Rc (式2)
图3A是示出实施方式1所涉及的放大晶体管11的栅极-源极间电压Vgs与栅极-源极间电容Cgs之间的关系的图。图3B是示出实施方式1和比较例所涉及的放大电路的输出功率与栅极-源极间电压Vgs之间的关系的图。图3C是示出实施方式1和比较例所涉及的放大电路的输出功率与栅极-源极间电容Cgs之间的关系的图。图3D是示出实施方式1和比较例所涉及的放大电路的输出功率与AM-PM特性之间的关系的图。
如图3A所示，例如当在将偏置点设定为Vgs＝Vgs0的状态下向栅极(栅极-源极间)输入大信号RFin时，根据式2，偏置电压vg1a(栅极-源极间电压Vgs)变大。也就是说，如图3B所示，随着放大晶体管11的输出功率Pout变大，偏置电压vg1a(栅极-源极间电压Vgs)变大。由此，如图3A所示，能够使大信号时的栅极-源极间电容Cgs的时间平均值与小信号时的栅极-源极间电容Cgs的时间平均值一致。也就是说，如图3C所示，与放大晶体管11的输出功率Pout的变动相对地，能够使栅极-源极间电容Cgs固定。由此，如图3D所示，与放大晶体管11的输出功率Pout的变动相对地，能够使AM-PM特性固定。也就是说，即使栅极-源极间电容Cgs具有非线性，也能够抑制放大电路的AM-PM特性的失真。
在近年来的数字通信中使用着OFDM等多载波多进制调制技术，对功率放大器要求高的线性，寻求不论高频信号的功率如何AM-PM特性都平坦。另外，为了提高通信速度，调制信号的带宽有增加的趋势，但是寻求不论带宽如何功率放大器都为低失真。
对于此，在以往的放大电路中使用了FET的情况下，由于其非线性，因此即使使偏置电压稳定也存在产生功率放大器的失真这样的问题。
与此相对地，根据本实施方式所涉及的放大电路1，向放大晶体管11提供的偏置电压vg1a是将向晶体管21提供的偏置电压vg1r加上在电阻32处产生的电压(Irec×Rc)而得到的值。在电阻32处产生的电压是与在检波二极管31处检测出的高频信号的功率对应的电流Irec同电阻32的电阻值之积。在由电源电路22将偏置电压vg1r控制为固定的情况下，偏置电压vg1a与高频信号的功率相应地变大。由此，当高频信号的功率变大时放大晶体管11的栅极-源极间电容Cgs的时间平均值变小的量通过偏置电压vg1a变大而被补偿。因此，能够抑制由放大晶体管11放大的高频信号的AM-PM失真。另外，偏置电压vg1a参照偏置电压vg1r，因此能够抑制因放大晶体管11的温度波动、工艺偏差而引起的偏置电压vg1a的变动。
[1.4实施例1所涉及的放大电路1B的电路结构]
接着，说明实施例1所涉及的放大电路1B的电路结构。在实施方式1所涉及的放大电路1中，检波二极管31容易受到温度波动、工艺偏差的影响。在本实施例中，提出检波二极管31的温度波动、工艺偏差被抑制的结构。
图4是实施例1所涉及的放大电路1B的电路结构图。如该图所示，放大电路1B具备放大晶体管11、偏置电路20B、检波二极管31、电阻32、滤波器40、信号输入端子110以及天线连接端子100。与实施方式所涉及的放大电路1相比，本实施例所涉及的放大电路1B的偏置电路20B的结构不同。下面，关于本实施例所涉及的放大电路1B，省略关于与实施方式1所涉及的放大电路1相同的结构的说明，以不同的结构为中心进行说明。
偏置电路20B构成为向放大晶体管11的栅极提供偏置电压vg1a。偏置电路20B具备晶体管21、电源电路22以及二极管复制品33。
电源电路22构成为向晶体管21的栅极提供固定的偏置电压vg1r。另外，电源电路22构成为接受来自检波二极管31的电流Irec(第1电流)、来自二极管复制品33的电流Idr(第2电流)、以及来自晶体管21的偏置电流I21，来向放大晶体管11的栅极提供偏置电压vg1a。
二极管复制品33是第2二极管的一例，用于模拟检波二极管31(复制品)。二极管复制品33连接于电阻32与电源电路22之间的偏置路径。也就是说，检波二极管31与电阻32的两端中的放大晶体管11侧的端部连接，二极管复制品33与电阻32的两端中的电源电路22侧的端部连接。此外，电阻32具有低电阻值，例如为几Ω左右。
根据上述结构，检波二极管31检测向放大晶体管11输入的高频信号的功率，并输出与其相应的电流Irec。另一方面，二极管复制品33与高频信号相分离。
此外，“二极管B是用于模拟二极管A的二极管”定义为：二极管B与二极管A的构造相同，尺寸相同或不同。
根据本实施例所涉及的放大电路1B，向电源电路22提供在检波二极管31处产生的电流Irec与在二极管复制品33处产生的电流Idr的合计值，因此通过利用电源电路22控制该合计值，能够抑制因检波二极管31的温度波动、工艺偏差而引起的偏置电压vg1a的变动。
接着，说明电源电路22中的电流Irec和电流Idr的控制。在本实施例所涉及的电源电路22中，检波二极管31的电流Irec与二极管复制品33的电流Idr的合计值Isf被控制为固定为期望的值。
图5A是示出实施例1所涉及的放大电路1B的输出功率与二极管电流之间的关系的图。图5B是示出不使用二极管复制品33而控制为使检波二极管31的Irec固定的情况下的放大电路的输出功率与检波二极管31的电流Irec之间的关系的图。
如图5A所示，在放大电路1B中，不论温度波动和工艺偏差如何，未被输入高频信号的情况下(无信号或小信号时)的流过检波二极管31的电流Irec与流过二极管复制品33的电流Idr之比都为固定(参照后述的式11和式12)。因而，使用常数a来表示为Idr＝a×Irec。
Isf＝Irec+Idr＝(1+a)Irec (式3)
Irec＝(1+a)-1Isf (式4)
根据式3和式4，在将流过2个二极管的电流的合计值Isf控制为固定时，能够使检波二极管31的电流Irec(无信号或小信号时的电流)固定。由此，能够抑制检波二极管31的灵敏度的温度波动和工艺偏差。
另外，如图5A所示，在放大电路1B中，在被输入高频信号的情况下(大信号时)，与高频信号的功率相应地，检波二极管31的电流Irec增加。与此相对地，由于合计值Isf固定，因此电流Idr减少与电流Irec增加的量相当的量。
另外，如图5B所示，假如没有二极管复制品33，则由于即使高频信号进入也无法使电流Irec增加，因此作为检波二极管31而不发挥功能。也就是说，二极管复制品33有助于检波二极管31的电流Irec和灵敏度的稳定化，并且对大信号时的检波二极管31的功能提供支持。
图6A是示出实施例1所涉及的放大电路1B的输出功率与偏置电压之间的关系的图。图6B是示出实施例1和比较例所涉及的放大电路的输出功率与栅极-源极间电容Cgs之间的关系的图。图6C是示出实施例1和比较例所涉及的放大电路的输出功率与AM-PM特性之间的关系的图。
如上所述，通过控制为使电流Isf固定，如图6A所示，与高频信号的功率相应地，放大晶体管11的偏置电压vg1a增加。由此，如图6B和图6C所示，栅极-源极间电容Cgs的时间平均值的变动被补偿，能够抑制AM-PM特性的变动。另外，对于温度波动、工艺偏差，检波二极管31与二极管复制品33的特性向相同方向偏移，因此通过控制电流Isf，能够抑制各个电流的变动。由此，能够抑制检波二极管31的特性变动，能够不受温度波动、工艺偏差的影响地抑制AM-PM特性的变动。
另外，与实施方式所涉及的放大电路1同样地，偏置电压vg1a参照偏置电压vg1r，因此能够抑制因放大晶体管11的温度波动、工艺偏差而引起的偏置电压vg1a的变动。
并且，电阻32的电阻值为几Ω左右的小的值，因此能够使从放大晶体管11来看的偏置电路20B的阻抗Zbias为高速且低阻抗。由此，能够抑制对宽频带的调制信号进行放大的情况下的失真劣化。
在下面，说明通过控制合计值Isf而能够抑制温度波动、工艺偏差的影响的原理。
一般地说，二极管特性近似为指数函数，二极管的电压V与电流I的关系通过式5来表示。
I≈Is·exp(qV/kT)(式5)
在此，q是元电荷，k是玻尔兹曼常数，T是绝对温度，Is是依赖于二极管尺寸等的比例系数。若将电压设为x，将电流设为y，并设为a＝Is、b＝q/k来简化式5，则成为式6。
y＝a·exp(bx/T) (式6)
接着，在温度波动了Δt时，二极管特性如式7那样表示。
y＝a·exp(bx/(T+ΔT)) (式7)
另一方面，由于栅极形状等的工艺偏差而发生变动的二极管的特性使用比例系数m来如式8那样表示。
y＝ma·exp(bx/T) (式8)
接着，说明如检波二极管31和二极管复制品33那样2个二极管并联连接的情况下的行为。
若将对2个二极管施加的电压设为x1(共同)、电流分别设为y1和y2，且设为该2个二极管由于温度波动和工艺偏差而从x1变为x1’、从y1变为y1’、从y2变为y2’，则二极管的特性分别通过以下的式9～式12来表示。
y1＝a1·exp(bx1/T) (式9)
y2＝a2·exp(bx1/T) (式10)
y1’＝ma1·exp(bx1’/(T+ΔT)) (式11)
y2’＝ma2·exp(bx1’/(T+ΔT)) (式12)
根据式9～式12，上述2个二极管的电流比y2/y1及y2’/y1’分别通过以下的式13和式14来表示。
y2/y1＝a2/a1 (式13)
y2’/y1’＝a2/a1 (式14)
根据式13和式14，y2/y1＝y2’/y1’。也就是说，不论温度波动和工艺偏差如何上述2个二极管的电流之比都是固定的。
接着，说明如检波二极管31和二极管复制品33那样2个二极管并联连接的情况下的灵敏度的温度波动和工艺偏差。
若将1个二极管的灵敏度设为z，则z为电流-电压特性的2阶微分，因此通过以下的式15来表示。
z＝d2y/dx2＝ab2T2·exp(bx/T) (式15)
在存在温度波动和工艺偏差的影响的情况下，灵敏度z’通过以下的式16来表示。
z’＝d2y’/dx’2＝mab2(T+ΔT)2·exp(bx’/(T+ΔT)) (式16)
在此，在控制为使二极管的偏置电流不因温度波动和工艺偏差而变动的情况下，y＝y’，得到式17。
a·exp(bx/T)＝ma·exp(bx’/(T+ΔT)) (式17)
当将式17代入式16时，得到以下的式18。
z’＝zT2(T+ΔT)-2 (式18)
根据式18可知，通过使流过二极管的偏置电流固定，(1)理论上说能够使灵敏度的工艺偏差消失，(2)能够将灵敏度的温度波动大幅地抑制为(T2(T+ΔT)-2)。
与此相对地，当使在二极管处产生的电压固定时，灵敏度因工艺偏差和温度波动而大幅变动。
也就是说，通过将电源电路22中的电流Irec与电流Idr的合计值Isf控制为固定为期望的值(使其固定)，能够抑制灵敏度的温度波动和工艺偏差，能够抑制放大晶体管11的输出功率的AM-PM特性的变动。
此外，作为流过二极管的电流的控制方式，使流过二极管的电流具备所意图的温度依赖性，由此能够进一步抑制灵敏度的温度波动。
也可以应用该方式，来将电源电路22中的电流Irec与电流Idr的合计值Isf控制为能够与以下参数中的至少一个参数相应地变化：放大电路1B的温度；对放大晶体管11施加的电源电压；放大晶体管11的输出功率；放大晶体管11的负载阻抗；高频信号的频率；以及工艺偏差。由此，能够抑制放大晶体管11的输出功率的AM-PM特性的变动。
[1.5实施例2所涉及的放大电路1C的电路结构]
接着，说明实施例2所涉及的放大电路1C的电路结构。
图7是实施例2所涉及的放大电路1C的电路结构图。如该图所示，放大电路1C具备放大晶体管11、偏置电路20C、检波二极管31、电阻32、54及55、电感器52及56、电容器53及57、信号输入端子110以及天线连接端子100。本实施例所涉及的放大电路1C是将实施例1所涉及的放大电路1B设为具体的电路结构而得到的。下面，关于本实施例所涉及的放大电路1C，省略关于与实施例1所涉及的放大电路1B相同的结构的说明，以不同的结构为中心进行说明。
放大晶体管11是第1晶体管的一例，是与信号输入端子110连接的FET。放大晶体管11例如是N沟道型的FET，栅极与信号输入端子110连接，漏极与天线连接端子100连接且经由电感器56来与电源电压Vcc连接，源极与地连接。
检波二极管31是第1二极管的一例，关于检波二极管31，例如N沟道型FET的栅极及漏极是阳极，源极是阴极。检波二极管31的阳极经由电阻54来与端子vlin连接，阴极经由电阻55来与信号输入端子110及放大晶体管11的栅极连接。另外，阳极与电容器57连接，从而在高频下接地。电阻55例如具有10Ω以下的电阻值。
电阻32是第1电阻的一例，一个端子经由电感器52与电容器53的并联连接电路来连接于将信号输入端子110与放大晶体管11的栅极连结的信号路径上的节点n1(第1节点)，另一个端子与端子vg1连接。电感器52与电容器53的并联连接电路、以及电阻32作为RF扼流电路和偏置路径这双方发挥功能。
偏置电路20C构成为向放大晶体管11的栅极提供偏置电压vg1a。偏置电路20C具备晶体管21及44、电流源电路41及42、二极管复制品33以及电阻43。此外，晶体管21及44、以及电流源电路41及42构成电源电路。
电流源电路41是第1电流源电路的一例，连接于电源电压Vcc与晶体管21的漏极之间，向晶体管21的漏极提供固定的电流。
晶体管44是第3晶体管的一例，晶体管44的栅极与电流源电路41及晶体管21的漏极连接，晶体管44的漏极与电源电压Vcc连接，晶体管44的源极经由端子vlin来与检波二极管31的阳极及二极管复制品33的阳极连接。
电流源电路42是第2电流源电路的一例，一端经由电阻43来与二极管复制品33的阴极连接，以及经由端子vg1来与电阻32的另一个端子连接，另一端与地连接。
通过晶体管44和电流源电路42，使流过检波二极管31的电流Irec与流过二极管复制品33的电流Idr的合计值Isf为固定的值。
在放大电路1C中，用于向放大晶体管11提供偏置电压vg1a的偏置路径包括晶体管21的栅极、电阻32、节点n1、以及放大晶体管11的栅极。
根据上述结构，合计值Isf被偏置电路20C控制为固定为期望的值。由此，通过与高频信号的功率相应地使放大晶体管11的偏置电压vg1a增加，能够对栅极-源极间电容Cgs的时间平均值的变动进行补偿，从而能够抑制AM-PM特性的变动。另外，对于温度波动、工艺偏差，检波二极管31与二极管复制品33的特性向相同方向偏移，因此通过控制电流Isf，能够抑制各个电流的变动。由此，能够抑制检波二极管31的特性变动，能够不受温度波动、工艺偏差的影响地抑制AM-PM特性的变动。另外，与实施方式所涉及的放大电路1同样地，偏置电压vg1a参照偏置电压vg1r，因此能够抑制因放大晶体管11的温度波动、工艺偏差而引起的偏置电压vg1a的变动。并且，电阻32的电阻值为几Ω左右的小的值，因此能够使从放大晶体管11来看的偏置电路20C的阻抗Zbias为高速且低阻抗。由此，能够抑制对宽频带的调制信号进行放大的情况下的失真劣化。
此外，也可以将合计值Isf控制为能够与以下参数中的至少一个参数相应地变化：放大电路1C的温度；对放大晶体管11施加的电源电压；放大晶体管11的输出功率；放大晶体管11的负载阻抗；高频信号的频率；以及工艺偏差。由此，能够抑制放大晶体管11的输出功率的AM-PM特性的变动。
图8A是实施例2所涉及的电流源电路42的电路结构图的一例，是使合计值Isf能够与放大电路1C的温度等相应地变化的电路。如该图所示，电流源电路42具备恒流源401、电流源402、以及晶体管403、404、405及406。
恒流源401是第1电流电路的一例，是生成固定电流的电路。恒流源401例如是BGR(Band Gap Reference：带隙基准源)电路。
电流源402是第2电流电路的一例，是生成与温度相应的变动电流的电路。
晶体管403是第6晶体管的一例，例如是栅极及漏极与恒流源401连接、源极与地连接的N沟道型FET。
晶体管404是第7晶体管的一例，例如是栅极及漏极与电流源402连接、源极与地连接的N沟道型FET。
晶体管405是第8晶体管的一例，例如是栅极与晶体管403的栅极连接、漏极与二极管复制品33的阴极及电阻32的另一个端子连接、源极与地连接的N沟道型FET。
晶体管406是第9晶体管的一例，例如是栅极与晶体管404的栅极连接、漏极与二极管复制品33的阴极及电阻32的另一个端子连接、源极与地连接的N沟道型FET。
据此，能够使合计值Isf能够与温度波动相对应地变化。
图8B是实施例2所涉及的电流源电路42A(变形例)的电路结构图的一例，是使合计值Isf能够与放大电路1C的温度等相应地变化的电路。如该图所示，电流源电路42A具备恒流源401、晶体管403、405及406、以及开关407及408。
恒流源401是第1电流电路的一例，是生成固定电流的电路。
晶体管403是第6晶体管的一例，例如是栅极及漏极与恒流源401连接、源极与地连接的N沟道型FET。
晶体管405是第7晶体管的一例，例如是栅极经由开关407来与晶体管403的栅极连接、漏极与二极管复制品33的阴极及电阻32的另一个端子连接、源极与地连接的N沟道型FET。
晶体管406是第8晶体管的一例，例如是栅极经由开关408来与晶体管403的栅极连接、漏极与二极管复制品33的阴极及电阻32的另一个端子连接、源极与地连接的N沟道型FET。
据此，能够通过开关407及408来切换合计值Isf。
图9是示出实施例2所涉及的偏置电路20D(变形例)的电路结构图。本变形例所涉及的偏置电路20D具备晶体管21及44、电流源电路41及42、二极管复制品33、以及电阻43及45。与实施例2所涉及的偏置电路20C相比，本变形例所涉及的偏置电路20D的不同点仅为附加有电阻45。下面，关于本变形例所涉及的偏置电路20D，省略关于与实施例2所涉及的偏置电路20C相同的结构的说明，以不同的结构为中心进行说明。
电阻45连接于将端子vg1同晶体管21的栅极连结的偏置路径上的节点与地之间。也就是说，电阻45与电流源电路42并联连接。
将本变形例所涉及的偏置电路20D应用于实施例2所涉及的放大电路1C也能够起到与使用偏置电路20C的情况同样的效果。
[1.6实施例3所涉及的放大电路1E的电路结构]
图10是实施例3所涉及的放大电路1E的电路结构图。如该图所示，放大电路1E具备放大晶体管11a及11b、偏置电路20E、检波二极管31a及31b、电阻32、54、55及58、变压器72及73、信号输入端子111及112、以及天线连接端子101及102。本实施例所涉及的放大电路1E是将实施例1所涉及的放大电路1B设为具体的电路结构而得到的。下面，关于本实施例所涉及的放大电路1E，省略关于与实施例1所涉及的放大电路1B相同的结构的说明，以不同的结构为中心进行说明。
信号输入端子111及112分别是第1高频输入端子的一例，信号输入端子111及112上被输入相位反转的差动(平衡)信号。
变压器72是第1变压器的一例，具有初级侧线圈和次级侧线圈。变压器72的初级侧线圈的一端与信号输入端子111连接，变压器72的初级侧线圈的另一端与信号输入端子112连接。此外，也可以是，变压器72的初级侧线圈的另一端与地连接，从信号输入端子111被输入非平衡信号。
放大晶体管11a是第1晶体管的一例，是经由变压器72来与信号输入端子111或112连接的FET。放大晶体管11a例如是N沟道型的FET，栅极与变压器72的次级侧线圈的一端连接，漏极经由变压器73来与天线连接端子102连接，源极与地连接。
放大晶体管11b是第10晶体管的一例，是经由变压器72来与信号输入端子111或112连接的FET。放大晶体管11b例如是N沟道型的FET，栅极与变压器72的次级侧线圈的另一端连接，漏极经由变压器73来与天线连接端子101连接，源极与地连接。
检波二极管31a是第1二极管的一例，关于检波二极管31a，例如N沟道型FET的栅极及漏极是阳极，源极是阴极。检波二极管31a的阳极经由电阻54来与端子vlin连接，阴极经由电阻55来连接于放大晶体管11a的栅极与变压器72的次级侧线圈之间的偏置路径。
检波二极管31b是第3二极管的一例，关于检波二极管31b，例如N沟道型FET的栅极及漏极是阳极，源极是阴极。检波二极管31b的阳极经由电阻54来与端子vlin连接，阴极经由电阻58来连接于放大晶体管11b的栅极与变压器72的次级侧线圈之间的偏置路径。检波二极管31a的阳极与检波二极管31b的阳极被共同连接，由此虚拟接地。
偏置路径包括晶体管21的栅极、端子vg1、电阻32、变压器72的次级侧线圈、放大晶体管11a的栅极以及放大晶体管11b的栅极。
由此，不使用实施例2所涉及的放大电路1C所必需的电感器52与电容器53的并联连接电路、以及电容器57，就能够将检波二极管31a及31b与放大晶体管11a及11b在高频下分离。
电阻32是第1电阻的一例，一个端子与变压器72的次级侧线圈(的中点)连接，另一个端子与端子vg1连接。
偏置电路20E构成为向放大晶体管21、11a及11b的栅极分别提供偏置电压vg1r、vg1a及vg1b。更具体地说，偏置电路20E是以下电路：检测放大晶体管21的漏极电流和栅极电压，对放大晶体管21、11a及11b分别施加偏置电压vg1r、vg1a及vg1b，以抑制栅极电压的变动，进而抑制漏极电流的变动。
偏置电路20E具备晶体管21、44、61、62、63及64、电流源电路42、二极管复制品33、比较器65、电阻43、67及68、电容器66以及电流源69。此外，晶体管21、44及61、以及电流源电路42构成电源电路。
二极管复制品33的阴极及晶体管21的栅极经由端子vg1来与电阻32的另一个端子连接。
比较器65例如具有正侧输入端子、负侧输入端子以及输出端子，从输出端子输出与施加到正侧输入端子的电压值同施加到负侧输入端子的电压值之差相应的信号。
电阻67和电流源69是生成对比较器65的正侧输入端子施加的电压值即基准值的电路。电阻67的一端与电源电压Vcc连接，另一端与电流源69的一端及比较器65的正侧输入端子连接。电流源69的一端与电阻67的另一端及比较器65的正侧输入端子连接，电流源69的另一端与地连接。通过适当设定由电流源69流通的电流值和电阻67的电阻值，能够生成对比较器65的正侧输入端子施加的基准值。另外，通过在基准值的生成中使用电流源69，能够生成稳定的基准值。
比较器65、电阻67以及电流源69构成误差放大电路。
电阻68是第1偏置检测电路的一例，对晶体管21的漏极电流进行检测。电阻68的一端与晶体管21的漏极及比较器65的负侧输入端子连接，另一端与电源电压Vcc连接。
晶体管61、62、63及44、节点n2及n3、以及电流源电路42构成偏置输出缓冲电路。
晶体管61是第4晶体管的一例，是P沟道型FET。晶体管61连接于比较器65的输出端子与节点n2之间。具体地说，晶体管61的栅极与比较器65的输出端子连接，晶体管61的漏极经由晶体管62来与节点n2(第2节点)连接，晶体管61的源极与电源电压Vcc连接。
晶体管44是第3晶体管的一例，栅极与节点n2连接，漏极与电源电压Vcc连接，源极经由端子vlin来与检波二极管31a及31b的阳极、以及二极管复制品33的阳极连接。
晶体管64构成第2偏置检测电路，例如是N沟道型FET。晶体管64连接于节点n2与节点n3(第3节点)之间。具体地说，晶体管64的栅极与节点n3连接，晶体管64的漏极经由晶体管63来与节点n2连接，晶体管64的源极与地连接。
晶体管62例如是P沟道型FET。晶体管62的栅极与晶体管63的栅极连接，晶体管62的漏极与节点n2连接，晶体管62的源极与晶体管61的漏极连接。
晶体管63例如是N沟道型FET。晶体管63的漏极与节点n2连接，晶体管63的源极与晶体管64的漏极连接。晶体管62的栅极及晶体管63的栅极被输入用于决定晶体管62及63的工作点的电压。
节点n2连接于晶体管61与节点n3之间、以及晶体管61与晶体管64之间。节点n3与二极管复制品33的阴极及晶体管21的栅极连接。电流源电路42连接于节点n3与地之间。
晶体管21的栅极经由端子vg1、电阻32以及变压器72的次级侧线圈来与放大晶体管11a的栅极及放大晶体管11b的栅极连接。
由第1偏置检测电路、误差放大电路以及晶体管61构成的反馈电路构成反馈路径FB1。在反馈路径FB1上设置有增益大的误差放大电路和晶体管61，环路增益大，但是环路带宽窄。因此，由第1偏置检测电路、误差放大电路以及晶体管61构成的反馈电路是环路带宽窄但环路增益大的高精度的低速反馈电路。
由第2偏置检测电路构成的反馈电路构成反馈路径FB2。在反馈路径FB2上仅设置有晶体管64，环路增益小，但是环路带宽宽。此外，晶体管44通过源极向晶体管21的栅极进行输出，没有放大作用。因此，由第2偏置检测电路构成的反馈电路是环路增益小且精度低但环路带宽宽的高速反馈电路。
例如，有时由于干扰或温度变化等而晶体管21的栅极电压发生变动，构成反馈路径FB1的低速反馈电路和构成反馈路径FB2的高速反馈电路分别进行动作以抑制该变动。也就是说，通过上述的低速反馈电路和高速反馈电路，晶体管21的栅极电压增加的变动被抑制。
根据上述结构，合计值Isf被偏置电路20E控制为固定为期望的值。由此，通过与高频信号的功率相应地使放大晶体管11a及11b的偏置电压vg1a及vg1b增加，能够对栅极-源极间电容Cgs的时间平均值的变动进行补偿，从而能够抑制AM-PM特性的变动。另外，对于温度波动、工艺偏差，检波二极管31a及31b与二极管复制品33的特性向相同方向偏移，因此通过控制电流Isf，能够抑制各个电流的变动。由此，能够抑制检波二极管31a及31b的特性变动，能够不受温度波动、工艺偏差的影响地抑制AM-PM特性的变动。另外，与实施方式所涉及的放大电路1同样地，偏置电压vg1a及vg1b参照偏置电压vg1r，因此能够抑制因放大晶体管11a及11b的温度波动、工艺偏差而引起的偏置电压vg1a的变动。并且，电阻32的电阻值为几Ω左右的小的值，因此能够使从放大晶体管11a及11b来看的偏置电路20E的阻抗Zbias为高速且低阻抗。由此，能够抑制对宽频带的调制信号进行放大的情况下的失真劣化。
此外，也可以将合计值Isf控制为能够与以下参数中的至少一个参数相应地变化：放大电路1E的温度；对放大晶体管11a及11b施加的电源电压；放大晶体管11a及11b的输出功率；放大晶体管11a及11b的负载阻抗；高频信号的频率；以及工艺偏差。由此，能够抑制放大晶体管11a及11b的输出功率的AM-PM特性的变动。
例如，在放大电路1E中，也可以是，电阻32及43中的至少一个电阻的电阻值能够根据温度来变化(也可以具有温度依赖性)。据此，能够抵消因检波二极管31a及31b的温度依赖性而导致的放大晶体管11a及11b的特性变动，能够实现不依赖于温度的良好的线性。此外，作为使电阻32及43的电阻值可变的结构，除了使用可变电阻以外，也可以用开关来切换多个电阻元件的连接。也就是说，也可以在二极管复制品33的阴极与节点n3之间连接第1可变电阻电路来取代电阻43。另外，也可以配置电阻值可变的可变电阻电路来取代电阻32。
图11是示出实施例3所涉及的偏置电路20F(变形例)的电路结构图。本变形例所涉及的偏置电路20F具备晶体管21、44、46、61、62、63及64、电流源电路42、二极管复制品33、比较器65、电阻43、67及68、电容器66以及电流源69。与实施例3所涉及的偏置电路20E相比，本变形例所涉及的偏置电路20F的不同点在于：晶体管44和二极管复制品33的参数可变，以及附加有参数可变的晶体管46。下面，关于本变形例所涉及的偏置电路20F，省略关于与实施例3所涉及的偏置电路20E相同的结构的说明，以不同的结构为中心进行说明。
晶体管44、46和二极管复制品33能够与温度、电源电压Vcc、输出功率、负载阻抗、频率、工艺偏差等的监视值相应地切换参数。
另外，晶体管46是第5晶体管的一例，栅极与节点n2连接，漏极与电源电压Vcc连接，源极与端子vlin连接。
据此，能够改变在二极管复制品33处产生的电流Idr与在检波二极管31处产生的电流Irec的比率，能够调整检波二极管31的灵敏度。例如，当使晶体管46断开时，能够将检波二极管31的灵敏度设为零。
根据偏置电路20F，能够将合计值Isf控制为能够与以下参数中的至少一个参数相应地变化：放大电路1E的温度；对放大晶体管11a及11b施加的电源电压；放大晶体管11a及11b的输出功率；放大晶体管11a及11b的负载阻抗；高频信号的频率；以及工艺偏差。
此外，在本实施例所涉及的放大电路1E中，也可以应用实施例2所涉及的偏置电路20C来取代偏置电路20E。
另外，在实施例2所涉及的放大电路1C中，也可以应用实施例3所涉及的偏置电路20E来取代偏置电路20C。
[1.7效果等]
如以上那样，本实施方式所涉及的放大电路1具备：放大晶体管11，其与信号输入端子110连接；电源电路22，其构成为向放大晶体管11提供偏置电压vg1a；电阻32，其串联配置于将电源电路22与放大晶体管11连结的偏置路径；晶体管21，其与上述偏置路径及电源电路22连接，用于模拟放大晶体管11；以及检波二极管31，其连接于电阻32与放大晶体管11的栅极之间的偏置路径、以及信号输入端子110。
据此，向放大晶体管11提供的偏置电压vg1a是将向晶体管21提供的偏置电压vg1r加上在电阻32处产生的电压(Irec×Rc)而得到的。在偏置电压vg1r被电源电路22控制为固定的情况下，偏置电压vg1a与高频信号的功率相应地变大。由此，当高频信号的功率变大时放大晶体管11的栅极-源极间电容Cgs的时间平均值变小的量通过偏置电压vg1a变大而被补偿。因此，能够抑制由放大晶体管11放大的高频信号的AM-PM失真。另外，偏置电压vg1a参照偏置电压vg1r，因此能够抑制因放大晶体管11的温度波动、工艺偏差而引起的偏置电压vg1a的变动。
另外，例如，实施例1所涉及的放大电路1B也可以还具备二极管复制品33，二极管复制品33连接于电阻32与电源电路22之间的偏置路径。
据此，向电源电路22提供在检波二极管31处产生的电流Irec与在二极管复制品33处产生的电流Idr的合计值，因此通过利用电源电路22控制该合计值，能够抑制因检波二极管31的温度波动、工艺偏差而引起的偏置电压vg1a的变动。
另外，例如，在实施方式1所涉及的放大电路1B、1C及1E中，也可以是，电源电路22构成为使流过检波二极管31的电流Irec与流过二极管复制品33的电流Idr的合计值Isf为固定值。
据此，通过将合计值Isf控制为固定为期望的值(使其固定)，能够抑制检波二极管31的灵敏度的温度波动和工艺偏差，能够抑制放大晶体管11的输出功率的AM-PM特性的变动。
另外，例如，在放大电路1B、1C及1E中，也可以是，电源电路22构成为使合计值Isf能够与以下参数中的至少一个参数相应地变化：放大电路的温度；对放大晶体管11施加的电源电压；放大晶体管11的输出功率；放大晶体管11的负载阻抗；高频信号的频率；以及工艺偏差。
据此，能够抑制放大晶体管11的输出功率的AM-PM特性的变动。
另外，例如，在实施例2所涉及的放大电路1C中，也可以是，检波二极管31的阴极与放大晶体管11的栅极连接，电阻32的一个端子连接于将信号输入端子110与放大晶体管11的栅极连结的信号路径上的节点n1，电阻32的另一个端子与二极管复制品33的阴极及晶体管21的栅极连接，偏置路径包括晶体管21的栅极、电阻32、节点n1以及放大晶体管11的栅极，电源电路22具备晶体管44和电流源电路42，该晶体管44的栅极与晶体管21的漏极及源极中的一方、以及电流源电路41连接，该晶体管44的漏极及源极中的一方与电源电压Vcc连接，该晶体管44的漏极及源极中的另一方与检波二极管31的阳极及二极管复制品33的阳极连接，该电流源电路42连接于二极管复制品33的阴极及电阻32的另一个端子与地之间。
据此，合计值Isf被偏置电路20C控制为固定为期望的值。由此，通过与高频信号的功率相应地使放大晶体管11的偏置电压vg1a增加，能够对栅极-源极间电容Cgs的时间平均值的变动进行补偿，从而能够抑制AM-PM特性的变动。另外，对于温度波动、工艺偏差，检波二极管31与二极管复制品33的特性向相同方向偏移，因此通过控制电流Isf，能够抑制各个电流的变动。由此，能够抑制检波二极管31的特性变动，能够不受温度波动、工艺偏差的影响地抑制AM-PM特性的变动。另外，与实施方式所涉及的放大电路1同样地，偏置电压vg1a参照偏置电压vg1r，因此能够抑制因放大晶体管11的温度波动、工艺偏差而引起的偏置电压vg1a的变动。
另外，例如，在实施例3所涉及的放大电路1E中，也可以是，检波二极管31a的阴极与放大晶体管11a的栅极连接，电阻32的一个端子连接于将信号输入端子111或112与放大晶体管11a的栅极连结的信号路径上的节点(在图10中为变压器72的次级侧线圈的中点)，电阻32的另一个端子与二极管复制品33的阴极及晶体管21的栅极连接，偏置路径包括晶体管21的栅极、端子vg1、电阻32以及放大晶体管11a的栅极，放大电路1E还具备第1偏置检测电路、误差放大电路以及第2偏置检测电路，误差放大电路具有比较器65，电源电路具有晶体管44、晶体管61、节点n2、节点n3以及电流源电路42，晶体管44的栅极与节点n2连接，晶体管44的漏极及源极中的一方与电源电压Vcc连接，晶体管44的漏极及源极中的另一方与检波二极管31a的阳极及二极管复制品33的阳极连接，晶体管61连接于比较器65与节点n2之间，节点n2连接于晶体管61与节点n3之间、以及晶体管61与第2偏置检测电路之间，节点n3与二极管复制品33的阴极及晶体管21的栅极连接，电流源电路42连接于节点n3与地之间，第1偏置检测电路连接于晶体管21的漏极及源极中的一方与比较器65之间，第2偏置检测电路连接于节点n2与节点n3之间，晶体管21的栅极与放大晶体管11a的栅极连接。
据此，例如，有时由于干扰或温度变化等而晶体管21的栅极电压发生变动，构成反馈路径FB1的低速反馈电路和构成反馈路径FB2的高速反馈电路分别进行动作以抑制该变动。因此，通过上述的低速反馈电路和高速反馈电路，能够抑制晶体管21的栅极电压增加的变动。
另外，例如，放大电路1E也可以还具备连接于二极管复制品33与节点n3之间的第1可变电阻电路。
据此，能够抵消因检波二极管31a及31b的温度依赖性而导致的放大晶体管11a及11b的特性变动，能够实现不依赖于温度的良好的线性。
另外，例如，放大电路1E也可以还具备晶体管46，该晶体管46的栅极与节点n2连接，该晶体管46的漏极及源极中的一方与电源电压Vcc连接，该晶体管46的漏极及源极中的另一方与检波二极管31a的阳极连接。
据此，能够改变在二极管复制品33处产生的电流Idr与在检波二极管31处产生的电流Irec的比率，能够调整检波二极管31的灵敏度。
另外，例如，在放大电路1C及1E中，也可以是，电流源电路42具备：恒流源401，其生成固定电流；电流源402，其生成与温度相应的变动电流；晶体管403，该晶体管403的漏极及源极中的一方以及栅极连接于恒流源401；晶体管404，该晶体管404的漏极及源极中的一方以及栅极连接于电流源402；晶体管405，该晶体管405的栅极与晶体管403的栅极连接，该晶体管405的漏极及源极中的一方与二极管复制品33的阴极及电阻32的另一个端子连接，该晶体管405的漏极及源极中的另一方与地连接；以及晶体管406，该晶体管406的栅极与晶体管404的栅极连接，该晶体管406的漏极及源极中的一方与二极管复制品33的阴极及电阻32的另一个端子连接，该晶体管406的漏极及源极中的另一方与地连接。
据此，能够使合计值Isf能够与温度波动相对应地变化。
另外，例如，在放大电路1C及1E中，也可以是，电流源电路42A具备：恒流源401，其生成固定电流；晶体管403，该晶体管403的漏极及源极中的一方以及栅极连接于恒流源401；晶体管405，该晶体管405的栅极经由开关407来与晶体管403的栅极连接，该晶体管405的漏极及源极中的一方与二极管复制品33的阴极及电阻32的另一个端子连接，该晶体管405的漏极及源极中的另一方与地连接；以及晶体管406，该晶体管406的栅极经由开关408来与晶体管403的栅极连接，该晶体管406的漏极及源极中的一方与二极管复制品33的阴极及电阻32的另一个端子连接，该晶体管406的漏极及源极中的另一方与地连接。
据此，能够通过开关407及408来切换合计值Isf。
另外，例如，放大电路1E还具备：放大晶体管11b；检波二极管31b；以及变压器72，其具有初级侧线圈和次级侧线圈，初级侧线圈的一端及另一端中的至少一者与信号输入端子111或112连接，次级侧线圈的一端与放大晶体管11a的栅极连接，次级侧线圈的另一端与放大晶体管11b的栅极连接，电阻32的一个端子与次级侧线圈的中点连接，电阻32的另一个端子与电源电路连接，偏置路径包括电源电路、电阻32、次级侧线圈、放大晶体管11a的栅极以及放大晶体管11b的栅极，检波二极管31a的阴极连接于放大晶体管11a的栅极与次级侧线圈之间的偏置路径，检波二极管31b的阴极连接于放大晶体管11b的栅极与次级侧线圈之间的偏置路径，检波二极管31a的阳极与检波二极管31b的阳极连接。
据此，在差动放大型的放大电路1E中，能够抑制AM-PM特性的变动。
另外，例如，在放大电路1E中，也可以是，电阻32的电阻值可变。
据此，例如能够抵消因检波二极管31a及31b的温度依赖性而导致的放大晶体管11a及11b的特性变动，能够实现不依赖于温度的良好的线性。
另外，本实施方式所涉及的通信装置4具备：RFIC 3，其对高频信号进行处理；以及放大电路1，其在RFIC 3与天线2之间传输高频信号。
据此，能够通过通信装置4来实现放大电路1的效果。
(实施方式2)
[2.1放大电路1A的电路结构]
说明实施方式2所涉及的放大电路1A的电路结构。
图12是实施方式2所涉及的放大电路1A的电路结构图。如该图所示，放大电路1A具备放大晶体管11、偏置电路20A、检波二极管31、滤波器40、信号输入端子110以及天线连接端子100。与实施方式1的实施例1所涉及的放大电路1B相比，本实施方式所涉及的放大电路1A的偏置电路20A的结构不同。下面，关于本实施方式所涉及的放大电路1A，省略关于与实施例1所涉及的放大电路1B相同的结构的说明，以不同的结构为中心进行说明。
偏置电路20A构成为向放大晶体管11的栅极提供偏置电压vg1a。偏置电路20A具备晶体管21、电源电路22、二极管复制品33以及差分检测电路34。
电源电路22构成为向晶体管21的栅极提供固定的偏置电压vg1r。另外，电源电路22构成为提供将偏置电压vg1r加上与由差分检测电路34检测出的差分电流对应的电压而得到的偏置电压vg1a。
检波二极管31是第1二极管的一例，连接于差分检测电路34与信号输入端子110之间。具体地说，检波二极管31的一端连接于将信号输入端子110与放大晶体管11的栅极连结的路径上的节点，检波二极管31的另一端与差分检测电路34连接。由此，检波二极管31能够向差分检测电路34输出与从信号输入端子110输入的高频信号的功率对应的电流。
二极管复制品33是第2二极管的一例，用于模拟检波二极管31(复制品)。二极管复制品33与差分检测电路34连接。
差分检测电路34连接于检波二极管31及二极管复制品33与电源电路22之间，构成为向电源电路22输出流过检波二极管31的电流Irec与流过二极管复制品33的电流Idr的差分电流。
图13A是示出实施方式2所涉及的放大电路1A的输出功率与偏置电压之间的关系的图。图13B是示出实施方式2和比较例所涉及的放大电路的输出功率与栅极-源极间电容之间的关系的图。图13C是示出实施方式2和比较例所涉及的放大电路的输出功率与振幅调制-相位调制变换(AM-PM)特性之间的关系的图。
根据本实施方式所涉及的放大电路1A，如图13A所示，向放大晶体管11提供的偏置电压vg1a是将向晶体管21提供的偏置电压vg1r加上与从差分检测电路34输出的差分电流对应的电压而得到的。对于温度波动、工艺偏差，检波二极管31与二极管复制品33的特性向相同方向偏移，因此能够抑制差分电流的变动。另外，是与在检波二极管31处检测出的高频信号的功率对应的电压。由此，当高频信号的功率变大时放大晶体管11的栅极-源极间电容Cgs的时间平均值变小的量通过偏置电压vg1a变大而被补偿(参照图13B)。因此，能够抑制检波二极管31的特性变动，能够不受温度波动、工艺偏差的影响地抑制由放大晶体管11放大的高频信号的AM-PM失真(参照图13C)。另外，偏置电压vg1a参照偏置电压vg1r，因此能够抑制因放大晶体管11的温度波动、工艺偏差而引起的偏置电压vg1a的变动。
[2.2效果等]
如以上那样，本实施方式所涉及的放大电路具备：放大晶体管11，其与信号输入端子110连接；电源电路22，其构成为向放大晶体管11提供偏置电压vg1a；晶体管21，其与电源电路22连接，用于模拟放大晶体管；检波二极管31，其连接于电源电路22与信号输入端子110之间；二极管复制品33，其用于模拟检波二极管31；以及差分检测电路34，其连接于检波二极管31及二极管复制品33与电源电路22之间，构成为向电源电路22输出流过检波二极管31的电流Irec与流过二极管复制品33的电流Idr的差分电流。
据此，向放大晶体管11提供的偏置电压vg1a是将向晶体管21提供的偏置电压vg1r加上与从差分检测电路34输出的差分电流对应的电压而得到的。由此，当高频信号的功率变大时放大晶体管11的栅极-源极间电容Cgs的时间平均值变小的量通过偏置电压vg1a变大而被补偿。因此，能够抑制检波二极管31的特性变动，能够不受温度波动、工艺偏差的影响地抑制由放大晶体管11放大的高频信号的AM-PM失真。另外，偏置电压vg1a参照偏置电压vg1r，因此能够抑制因放大晶体管11的温度波动、工艺偏差而引起的偏置电压vg1a的变动。
(其它实施方式)
以上，关于实施方式所涉及的放大电路和通信装置，列举了实施方式、实施例以及变形例来进行了说明，但是本发明所涉及的放大电路和通信装置并不限定于上述实施方式、实施例以及变形例。将上述实施方式、实施例以及变形例中的任意的结构要素进行组合来实现的其它实施方式、在不脱离本发明的主旨的范围内对上述实施方式、实施例以及变形例实施本领域技术人员想到的各种变形而得到的变形例、内置有上述放大电路和通信装置的各种设备也包括于本发明。
例如，在上述实施方式、实施例以及变形例所涉及的放大电路和通信装置中，也可以在将附图所公开的各电路元件及信号路径连接的路径之间插入其它电路元件和布线等。
在下面，示出基于上述实施方式及变形例来说明的高频模块和通信装置的特征。
<1>
一种放大电路，具备：
场效应型的第1晶体管，其与高频输入端子连接；
电源电路，其构成为向所述第1晶体管提供偏置电压；
第1电阻，其串联配置于将所述电源电路与所述第1晶体管连结的偏置路径；
第2晶体管，其与所述偏置路径及所述电源电路连接，用于模拟所述第1晶体管；以及
第1二极管，其连接于所述第1电阻与所述第1晶体管的栅极之间的所述偏置路径、以及所述高频输入端子。
<2>
根据<1>所记载的放大电路，其中，
还具备第2二极管，该第2二极管用于模拟所述第1二极管，
第2二极管连接于所述第1电阻与所述电源电路之间的所述偏置路径。
<3>
根据<2>所记载的放大电路，其中，
所述电源电路构成为使流过所述第1二极管的第1电流与流过所述第2二极管的第2电流的合计值为固定值。
<4>
根据<2>所记载的放大电路，其中，
所述电源电路构成为使流过所述第1二极管的第1电流与流过所述第2二极管的第2电流的合计值能够与以下参数中的至少一个参数相应地变化：所述放大电路的温度；对所述第1晶体管施加的电源电压；所述第1晶体管的输出功率；所述第1晶体管的负载阻抗；高频信号的频率；以及工艺偏差。
<5>
根据<2>～<4>中的任一项所记载的放大电路，其中，
所述第1二极管的阴极与所述第1晶体管的栅极连接，
所述第1电阻的一个端子连接于将所述高频输入端子与所述第1晶体管的栅极连结的信号路径上的第1节点，
所述第1电阻的另一个端子与所述第2二极管的阴极及所述第2晶体管的栅极连接，
所述偏置路径包括所述第2晶体管的栅极、所述第1电阻、所述第1节点以及所述第1晶体管的栅极，
所述电源电路具备：
第3晶体管，该第3晶体管的栅极与所述第2晶体管的漏极及源极中的一方、以及第1电流源电路连接，该第3晶体管的漏极及源极中的一方与电压源连接，该第3晶体管的漏极及源极中的另一方与所述第1二极管的阳极及所述第2二极管的阳极连接；以及
第2电流源电路，其连接于所述第2二极管的阴极及所述第1电阻的另一个端子与地之间。
<6>
根据<2>～<4>中的任一项所记载的放大电路，其中，
所述第1二极管的阴极与所述第1晶体管的栅极连接，
所述第1电阻的一个端子连接于将所述高频输入端子与所述第1晶体管的栅极连结的信号路径上的第1节点，
所述第1电阻的另一个端子与所述第2二极管的阴极及所述第2晶体管的栅极连接，
所述偏置路径包括所述第2晶体管的栅极、所述第1电阻、所述第1节点以及所述第1晶体管的栅极，
所述放大电路还具备第1偏置检测电路、误差放大电路以及第2偏置检测电路，
所述误差放大电路具有比较器，
所述电源电路具有第3晶体管、第4晶体管、第2节点、第3节点以及第2电流源电路，
所述第3晶体管的栅极与所述第2节点连接，所述第3晶体管的漏极及源极中的一方与电压源连接，所述第3晶体管的漏极及源极中的另一方与所述第1二极管的阳极及所述第2二极管的阳极连接，
所述第4晶体管连接于所述比较器与所述第2节点之间，
所述第2节点连接于所述第4晶体管与所述第3节点之间、以及所述第4晶体管与所述第2偏置检测电路之间，
所述第3节点与所述第2二极管的阴极及所述第2晶体管的栅极连接，
所述第2电流源电路连接于所述第3节点与地之间，
所述第1偏置检测电路连接于所述第2晶体管的漏极及源极中的一方与所述比较器之间，
所述第2偏置检测电路连接于所述第2节点与所述第3节点之间，
所述第2晶体管的栅极与所述第1晶体管的栅极连接。
<7>
根据<6>所记载的放大电路，其中，
还具备连接于所述第2二极管与所述第3节点之间的第1可变电阻电路。
<8>
根据<6>所记载的放大电路，其中，
还具备第5晶体管，该第5晶体管的栅极与所述第2节点连接，该第5晶体管的漏极及源极中的一方与电压源连接，该第5晶体管的漏极及源极中的另一方与所述第1二极管的阳极连接。
<9>
根据<5>～<8>中的任一项所记载的放大电路，其中，
所述第2电流源电路具备：
第1电流电路，其生成固定电流；
第2电流电路，其生成与温度相应的变动电流；
第6晶体管，该第6晶体管的漏极及源极中的一方以及栅极连接于所述第1电流电路；
第7晶体管，该第7晶体管的漏极及源极中的一方以及栅极连接于所述第2电流电路；
第8晶体管，该第8晶体管的栅极与所述第6晶体管的栅极连接，该第8晶体管的漏极及源极中的一方与所述第2二极管的阴极及所述第1电阻的另一个端子连接，该第8晶体管的漏极及源极中的另一方与地连接；以及
第9晶体管，该第9晶体管的栅极与所述第7晶体管的栅极连接，该第9晶体管的漏极及源极中的一方与所述第2二极管的阴极及所述第1电阻的另一个端子连接，该第9晶体管的漏极及源极中的另一方与地连接。
<10>
根据<5>～<8>中的任一项所记载的放大电路，其中，
所述第2电流源电路具备：
第1电流电路，其生成固定电流；
第6晶体管，该第6晶体管的漏极及源极中的一方以及栅极连接于所述第1电流电路；
第7晶体管，该第7晶体管的栅极经由第2开关来与所述第6晶体管的栅极连接，该第7晶体管的漏极及源极中的一方与所述第2二极管的阴极及所述第1电阻的另一个端子连接，该第7晶体管的漏极及源极中的另一方与地连接；以及
第8晶体管，该第8晶体管的栅极经由第3开关来与所述第6晶体管的栅极连接，该第8晶体管的漏极及源极中的一方与所述第2二极管的阴极及所述第1电阻的另一个端子连接，该第8晶体管的漏极及源极中的另一方与地连接。
<11>
根据<1>～<10>中的任一项所记载的放大电路，其中，
还具备：
场效应型的第10晶体管；
第3二极管；以及
第1变压器，其具有初级侧线圈和次级侧线圈，
所述初级侧线圈的一端及另一端中的至少一者与所述高频输入端子连接，
所述次级侧线圈的一端与所述第1晶体管的栅极连接，
所述次级侧线圈的另一端与所述第10晶体管的栅极连接，
所述第1电阻的一个端子与所述次级侧线圈的中点连接，所述第1电阻的另一个端子与所述电源电路连接，
所述偏置路径包括所述电源电路、所述第1电阻、所述次级侧线圈、所述第1晶体管的栅极以及所述第10晶体管的栅极，
所述第1二极管的阴极连接于所述第1晶体管的栅极与所述次级侧线圈之间的所述偏置路径，
所述第3二极管的阴极连接于所述第10晶体管的栅极与所述次级侧线圈之间的所述偏置路径，
所述第1二极管的阳极与所述第3二极管的阳极连接。
<12>
根据<11>所记载的放大电路，其中，
所述第1电阻的电阻值可变。
<13>
一种放大电路，具备：
场效应型的第1晶体管，其与高频输入端子连接；
电源电路，其构成为向所述第1晶体管提供偏置电压；
第2晶体管，其与所述电源电路连接，用于模拟所述第1晶体管；
第1二极管，其连接于所述电源电路与所述高频输入端子之间；
第2二极管，其用于模拟所述第1二极管；以及
差分检测电路，其连接于所述第1二极管及所述第2二极管与所述电源电路之间，构成为向所述电源电路输出流过所述第1二极管的第1电流与流过所述第2二极管的第2电流的差分电流。
<14>
一种通信装置，具备：
信号处理电路，其对高频信号进行处理；以及
根据<1>～<13>中的任一项所记载的放大电路，其在所述信号处理电路与天线之间传输所述高频信号。
产业上的可利用性
本发明作为对高频信号进行放大的功率放大器，能够广泛利用于便携式电话等通信设备。
附图标记说明
1、1A、1B、1C、1E：放大电路；2：天线；3：RFIC；4：通信装置；11、11a、11b：放大晶体管；20、20A、20B、20C、20D、20E、20F：偏置电路；21、44、46、61、62、63、64、403、404、405、406：晶体管；22：电源电路；31、31a、31b：检波二极管；32、43、45、54、55、58、67、68：电阻；33：二极管复制品；34：差分检测电路；40：滤波器；41、42、42A：电流源电路；52、56：电感器；53、57、66：电容器；65：比较器；69：电流源；72、73：变压器；100、101、102：天线连接端子；110、111、112：信号输入端子；401：恒流源；402：电流源；407、408：开关；n1、n2、n3：节点。

Claims (14)

1.一种放大电路，具备：
场效应型的第1晶体管，其与高频输入端子连接；
电源电路，其构成为向所述第1晶体管提供偏置电压；
第1电阻，其串联配置于将所述电源电路与所述第1晶体管连结的偏置路径；
第2晶体管，其与所述偏置路径及所述电源电路连接，用于模拟所述第1晶体管；以及
第1二极管，其连接于所述第1电阻与所述第1晶体管的栅极之间的所述偏置路径、以及所述高频输入端子。
2.根据权利要求1所述的放大电路，其中，
还具备第2二极管，该第2二极管用于模拟所述第1二极管，
所述第2二极管连接于所述第1电阻与所述电源电路之间的所述偏置路径。
3.根据权利要求1或2所述的放大电路，其中，
所述电源电路构成为使流过所述第1二极管的第1电流与流过所述第2二极管的第2电流的合计值为固定值。
4.根据权利要求1～3中的任一项所述的放大电路，其中，
所述电源电路构成为使流过所述第1二极管的第1电流与流过所述第2二极管的第2电流的合计值能够与以下参数中的至少一个参数相应地变化：所述放大电路的温度；对所述第1晶体管施加的电源电压；所述第1晶体管的输出功率；所述第1晶体管的负载阻抗；高频信号的频率；以及工艺偏差。
5.根据权利要求1～4中的任一项所述的放大电路，其中，
所述第1二极管的阴极与所述第1晶体管的栅极连接，
所述第1电阻的一个端子连接于将所述高频输入端子与所述第1晶体管的栅极连结的信号路径上的第1节点，
所述第1电阻的另一个端子与所述第2二极管的阴极及所述第2晶体管的栅极连接，
所述偏置路径包括所述第2晶体管的栅极、所述第1电阻、所述第1节点以及所述第1晶体管的栅极，
所述电源电路具备：
第3晶体管，该第3晶体管的栅极与所述第2晶体管的漏极及源极中的一方、以及第1电流源电路连接，该第3晶体管的漏极及源极中的一方与电压源连接，该第3晶体管的漏极及源极中的另一方与所述第1二极管的阳极及所述第2二极管的阳极连接；以及
第2电流源电路，其连接于所述第2二极管的阴极及所述第1电阻的另一个端子与地之间。
6.根据权利要求1～5中的任一项所述的放大电路，其中，
所述第1二极管的阴极与所述第1晶体管的栅极连接，
所述第1电阻的一个端子连接于将所述高频输入端子与所述第1晶体管的栅极连结的信号路径上的第1节点，
所述第1电阻的另一个端子与所述第2二极管的阴极及所述第2晶体管的栅极连接，
所述偏置路径包括所述第2晶体管的栅极、所述第1电阻、所述第1节点以及所述第1晶体管的栅极，
所述放大电路还具备第1偏置检测电路、误差放大电路以及第2偏置检测电路，
所述误差放大电路具有比较器，
所述电源电路具有第3晶体管、第4晶体管、第2节点、第3节点以及第2电流源电路，
所述第3晶体管的栅极与所述第2节点连接，所述第3晶体管的漏极及源极中的一方与电压源连接，所述第3晶体管的漏极及源极中的另一方与所述第1二极管的阳极及所述第2二极管的阳极连接，
所述第4晶体管连接于所述比较器与所述第2节点之间，
所述第2节点连接于所述第4晶体管与所述第3节点之间、以及所述第4晶体管与所述第2偏置检测电路之间，
所述第3节点与所述第2二极管的阴极及所述第2晶体管的栅极连接，
所述第2电流源电路连接于所述第3节点与地之间，
所述第1偏置检测电路连接于所述第2晶体管的漏极及源极中的一方与所述比较器之间，
所述第2偏置检测电路连接于所述第2节点与所述第3节点之间，
所述第2晶体管的栅极与所述第1晶体管的栅极连接。
7.根据权利要求1～6中的任一项所述的放大电路，其中，
还具备连接于所述第2二极管与所述第3节点之间的第1可变电阻电路。
8.根据权利要求1～7中的任一项所述的放大电路，其中，
还具备第5晶体管，该第5晶体管的栅极与所述第2节点连接，该第5晶体管的漏极及源极中的一方与电压源连接，该第5晶体管的漏极及源极中的另一方与所述第1二极管的阳极连接。
9.根据权利要求1～8中的任一项所述的放大电路，其中，
所述第2电流源电路具备：
第1电流电路，其生成固定电流；
第2电流电路，其生成与温度相应的变动电流；
第6晶体管，该第6晶体管的漏极及源极中的一方以及栅极连接于所述第1电流电路；
第7晶体管，该第7晶体管的漏极及源极中的一方以及栅极连接于所述第2电流电路；
第8晶体管，该第8晶体管的栅极与所述第6晶体管的栅极连接，该第8晶体管的漏极及源极中的一方与所述第2二极管的阴极及所述第1电阻的另一个端子连接，该第8晶体管的漏极及源极中的另一方与地连接；以及
第9晶体管，该第9晶体管的栅极与所述第7晶体管的栅极连接，该第9晶体管的漏极及源极中的一方与所述第2二极管的阴极及所述第1电阻的另一个端子连接，该第9晶体管的漏极及源极中的另一方与地连接。
10.根据权利要求1～9中的任一项所述的放大电路，其中，
所述第2电流源电路具备：
第1电流电路，其生成固定电流；
第6晶体管，该第6晶体管的漏极及源极中的一方以及栅极连接于所述第1电流电路；
第7晶体管，该第7晶体管的栅极经由第2开关来与所述第6晶体管的栅极连接，该第7晶体管的漏极及源极中的一方与所述第2二极管的阴极及所述第1电阻的另一个端子连接，该第7晶体管的漏极及源极中的另一方与地连接；以及
第8晶体管，该第8晶体管的栅极经由第3开关来与所述第6晶体管的栅极连接，该第8晶体管的漏极及源极中的一方与所述第2二极管的阴极及所述第1电阻的另一个端子连接，该第8晶体管的漏极及源极中的另一方与地连接。
11.根据权利要求1～10中的任一项所述的放大电路，还具备：
场效应型的第10晶体管；
第3二极管；以及
第1变压器，其具有初级侧线圈和次级侧线圈，
所述初级侧线圈的一端及另一端中的至少一者与所述高频输入端子连接，
所述次级侧线圈的一端与所述第1晶体管的栅极连接，
所述次级侧线圈的另一端与所述第10晶体管的栅极连接，
所述第1电阻的一个端子与所述次级侧线圈的中点连接，所述第1电阻的另一个端子与所述电源电路连接，
所述偏置路径包括所述电源电路、所述第1电阻、所述次级侧线圈、所述第1晶体管的栅极以及所述第10晶体管的栅极，
所述第1二极管的阴极连接于所述第1晶体管的栅极与所述次级侧线圈之间的所述偏置路径，
所述第3二极管的阴极连接于所述第10晶体管的栅极与所述次级侧线圈之间的所述偏置路径，
所述第1二极管的阳极与所述第3二极管的阳极连接。
12.根据权利要求1～11中的任一项所述的放大电路，其中，
所述第1电阻的电阻值可变。
13.一种放大电路，具备：
场效应型的第1晶体管，其与高频输入端子连接；
电源电路，其构成为向所述第1晶体管提供偏置电压；
第2晶体管，其与所述电源电路连接，用于模拟所述第1晶体管；
第1二极管，其连接于所述电源电路与所述高频输入端子之间；
第2二极管，其用于模拟所述第1二极管；以及
差分检测电路，其连接于所述第1二极管及所述第2二极管与所述电源电路之间，构成为向所述电源电路输出流过所述第1二极管的第1电流与流过所述第2二极管的第2电流的差分电流。
14.一种通信装置，具备：
信号处理电路，其对高频信号进行处理；以及
根据权利要求1～13中的任一项所述的放大电路，其在所述信号处理电路与天线之间传输所述高频信号。
CN202311155124.2A 2022-09-08 2023-09-08 放大电路和通信装置 Pending CN117674745A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-143026 2022-09-08
JP2022143026A JP2024038764A (ja) 2022-09-08 2022-09-08 増幅回路および通信装置

Publications (1)

Publication Number Publication Date
CN117674745A true CN117674745A (zh) 2024-03-08

Family

ID=90067087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311155124.2A Pending CN117674745A (zh) 2022-09-08 2023-09-08 放大电路和通信装置

Country Status (3)

Country Link
US (1) US20240088847A1 (zh)
JP (1) JP2024038764A (zh)
CN (1) CN117674745A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2024038764A (ja) 2024-03-21
US20240088847A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
KR101939845B1 (ko) 전압 레귤레이터
US20040174213A1 (en) Doherty bias circuit to dynamically compensate for process and environmental variations
EP1569062A1 (en) Efficient frequency compensation for linear voltage regulators
US20130069608A1 (en) Voltage regulator stabilization for operation with a wide range of output capacitances
US8508200B2 (en) Power supply circuit using amplifiers and current voltage converter for improving ripple removal rate and differential balance
US10474173B2 (en) Voltage regulator having a phase compensation circuit
US7479832B2 (en) Differential amplifying system
US20220390493A1 (en) Power Detector with Wide Dynamic Range
US6934520B2 (en) CMOS current mode RF detector and method
US6496067B1 (en) Class AB voltage current convertor having multiple transconductance stages and its application to power amplifiers
US6731173B1 (en) Doherty bias circuit to dynamically compensate for process and environmental variations
US11073853B2 (en) Power supply with low variation of total radiated power
CN108429541B (zh) 用于对放大器的线性度进行补偿的前置补偿器
CN101677242A (zh) 偏置控制装置
CN117674745A (zh) 放大电路和通信装置
CN110690861A (zh) 具有线性补偿功能的多级功率放大器
US10056869B2 (en) Power amplifier system and associated control circuit and control method
US11456707B2 (en) Power amplifier circuit
US10333510B2 (en) System and method for biasing an RF switch
US9197176B2 (en) Amplification device and transmitter
US10862435B2 (en) Impedance circuit and bias circuit
JP2009094570A (ja) 増幅器
CN112346505A (zh) 增益调变电路
US11431298B2 (en) Power amplifier with bias current generating and bias current limiting apparatus
US20240088850A1 (en) Transmission circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination