CN102121974A

CN102121974A - 物理量传感器

Info

Publication number: CN102121974A
Application number: CN2010105903035A
Authority: CN
Inventors: 藤村学; 有山稔; 村冈大介; 挽地友生
Original assignee: Seiko Instruments Inc
Current assignee: Ablic Inc
Priority date: 2009-12-07
Filing date: 2010-12-07
Publication date: 2011-07-13
Anticipated expiration: 2030-12-07
Also published as: TWI476374B; KR20110065363A; US20110133812A1; KR101442302B1; US8207778B2; JP5281556B2; JP2011117909A; CN102121974B; TW201140000A

Abstract

本发明提供一种能够提高物理量检测精度的物理量传感器。该物理量传感器包括：基于偏置电流及物理量产生电压的桥接电阻型的物理量检测元件；对物理量检测元件供给偏置电流的电流供给电路；以及使在电流供给电路的开关处于截止时所流过的漏电流流入接地端子的漏电流对策电路。

Description

物理量传感器

技术领域

本发明涉及物理量传感器。

背景技术

作为物理量传感器的例子，对现有的磁性传感器进行说明。图6是表示现有磁性传感器的电路图。

首先，信号S1被控制成为高电平，信号S2被控制成为低电平。信号S1X为信号S1的反相信号，信号S2X为信号S2的反相信号。PMOS晶体管90及NMOS晶体管93导通，偏置(bias)电流经由这些晶体管流入磁性检测元件98。这样，在磁性检测元件98的第四端子与第一端子之间，产生基于该偏置电流及针对磁性检测元件98的磁力的霍尔电压Vh与磁性检测元件98的补偿(offse)电压Voh的合计的电压Va。电压Va由下式(11)表示。

Va＝+Vh+Voh ......(11)

这时，使开关94及95导通，因此电压Va输入至放大器99。

接着，信号S1被控制成为低电平，信号S1X被控制成为高电平，信号S2被控制成为高电平，信号S2X被控制成为低电平。在第三端子与第二端子之间流过的磁性检测元件98的偏置电流被切换成流过第四端子与第一端子之间。在第四端子与第一端子之间产生的磁性检测元件98的霍尔电压Vh被切换成在第三端子与第二端子之间产生。这时的电压Vb由下式(12)表示。

Vb＝-Vh+Voh ......(12)

这时，使开关96及97导通，因此电压Vb输入至放大器99。

其后，经放大器99放大的电压Va和电压Vb，通过未图示的运算电路而被减法处理，补偿电压Voh被抵消(例如，参照专利文献1)。

专利文献1：日本特开2009-002851号公报

但是，在上述那样的磁性传感器中，产生电压Va时，有漏(leak)电流流过处于截止的PMOS晶体管91及NMOS晶体管92。此外，在产生电压Vb时，有漏电流流过处于截止的PMOS晶体管90及NMOS晶体管93。

在此，即便PMOS晶体管90和91以及NMOS晶体管92和93以相同的尺寸制造，因半导体制造偏差而漏电流也会有所不同。这样，不能顺利抵消补偿电压Voh，会降低磁性传感器的磁检测精度。

发明内容

本发明鉴于上述课题而构思，提供能提高物理量检测精度的物理量传感器。

本发明为了解决上述课题，提供一种物理量传感器，其特征在于，包括：电流供给电路，该电流供给电路具有第一至第四开关，对物理量检测元件供给偏置电流；物理量检测元件，是桥接电阻型，其具有第一至第四端子，基于偏置电流及物理量产生电压；以及漏电流对策电路，使电流供给电路中截止时流过开关的漏电流流入电源端子或接地端子。

(发明效果)

在本发明中，即使电流供给电路截止时有漏电流流过开关，由于对电流供给电路设有漏电流对策电路，所以截止时的漏电流也难以流入物理量检测元件。这样，截止时的漏电流难以对基于针对物理量检测元件而言的物理量的电压产生影响。因而，物理量传感器的物理量检测精度升高。

附图说明

图1是表示本实施方式的磁性传感器的电路图。

图2是表示一例本实施方式的磁性传感器的放大器的电路图。

图3是表示本实施方式的磁性传感器的动作时序图。

图4是表示另一例磁性传感器的电路图。

图5是表示另一例磁性传感器的电路图。

图6是表示现有磁性传感器的电路图。

具体实施方式

以下，参照附图，以磁性传感器为例，说明本发明的物理量传感器。

图1是表示本实施方式的磁性传感器的电路图。

本实施方式的磁性传感器具备PMOS晶体管11～16、NMOS晶体管21～26、磁性检测元件31、放大器32、开关36～39、开关41～44、及电容46～47。PMOS晶体管11及NMOS晶体管25和PMOS晶体管14及NMOS晶体管22构成电流供给电路。PMOS晶体管15及NMOS晶体管26是针对PMOS晶体管14的漏电流对策电路。PMOS晶体管13及NMOS晶体管21是针对NMOS晶体管22的漏电流对策电路。PMOS晶体管12及NMOS晶体管23是针对PMOS晶体管11的漏电流对策电路。PMOS晶体管16及NMOS晶体管24是针对NMOS晶体管25的漏电流对策电路。

图2是表示一例本实施方式的磁性传感器的放大器的电路图。放大器32具备例如第一级放大器71、第一级放大器72、斩波电路73、及第二级放大器74。

PMOS晶体管11～13的栅极电压是通过信号S1或信号S1X来控制，PMOS晶体管14～16的栅极电压是通过信号S2或信号S2X来控制。NMOS晶体管21～23的栅极电压是通过信号S2或信号S2X来控制，NMOS晶体管24～26的栅极电压是通过信号S1或信号S1X来控制。此外，开关36～37及开关41是通过信号S1或信号S1X来控制，开关38～39及开关42是通过信号S2或信号S2X来控制，开关43～44是通过信号S3来控制。

PMOS晶体管13的源极与电源端子连接，漏极与NMOS晶体管21的源极和NMOS晶体管22的漏极的连接点连接。PMOS晶体管16的源极与电源端子连接，漏极与NMOS晶体管24的源极和NMOS晶体管25的漏极的连接点连接。NMOS晶体管21的漏极与磁性检测元件31的第一端子连接。NMOS晶体管24的漏极与磁性检测元件31的第二端子连接。NMOS晶体管22及NMOS晶体管25的源极与接地端子连接。

NMOS晶体管23的源极与接地端子连接，漏极与PMOS晶体管11的漏极和PMOS晶体管12的源极的连接点连接。NMOS晶体管26的源极与接地端子连接，漏极与PMOS晶体管14的漏极和PMOS晶体管15的源极的连接点连接。PMOS晶体管12的漏极与磁性检测元件31的第三端子连接。PMOS晶体管15的漏极与磁性检测元件31的第四端子连接。PMOS晶体管11及PMOS晶体管14的源极与电源端子连接。

放大器32的非反相输入端子经由开关38连接至磁性检测元件31的第三端子，且经由开关36连接至磁性检测元件31的第四端子。放大器32的反相输入端子经由开关37连接至磁性检测元件31的第一端子，且经由开关39连接至磁性检测元件31的第二端子。

开关41及开关43依次设于放大器32的输出端子与磁性传感器的输出端子之间。开关42及开关44依次设于放大器32的输出端子与磁性传感器的输出端子之间。电容46设于开关41与开关43的连接点和接地端子之间。电容47设于开关42与开关44的连接点和接地端子之间。

此外，在放大器32中，如图2所示，第一级放大器71及第一级放大器72产生的第一级放大级的输出电压，经由斩波电路73输入至第二级放大器74的第二级放大级。

电流供给电路对磁性检测元件31供给偏置电流。桥接电阻型的磁性检测元件31基于偏置电流及磁气，产生霍尔电压Vh。漏电流对策电路使电流供给电路中截止时流过MOS晶体管的漏电流流入电源端子或接地端子。

接着，对磁性传感器的动作进行说明。图3是表示本实施方式的磁性传感器的动作的时序图。

首先，在期间t0＜t＜t1中，信号S1被控制成为高电平，信号S2被控制成为低电平，信号S3被控制成为低电平。信号S1X是信号S1的反相信号，信号S2X是信号S2的反相信号。PMOS晶体管11～12及NMOS晶体管24～25导通，偏置电流经由这些晶体管流入磁性检测元件31。这样，在磁性检测元件31的第四端子与第一端子之间，产生基于该偏置电流及针对磁性检测元件31的磁力的霍尔电压Vh与磁性检测元件31的补偿电压Voh的合计的电压V0。电压V0由下式(1)表示。

V0＝+Vh+Voh ......(1)

由于开关36～37导通，电压V0输入至放大器32。电压V0及第一级放大器71及第一级放大器72产生的第一级放大级的补偿电压Voa1，通过增益G1的第一级放大级来放大，成为电压V1。电压V1由下式(2)表示。

V1＝G1·(+Vh+Voh+Voa1) ......(2)

斩波电路73不做路径切换，电压V1则原样成为电压V2。电压V2由下式(3)表示。

V2＝G1·(+Vh+Voh+Voa1) ......(3)

电压V2输入至第二级放大器74的第二级放大级。电压V2及第二级放大器74形成的第二级放大级的补偿电压Voa2，通过增益G2的第二级放大级放大，成为电压V3。电压V3由下式(4)表示。

V3＝G1·G2(+Vh+Voh+Voa1)+G2·Voa2 ......(4)

由于开关41导通，电压V3被充电至电容46。

在此，电流供给电路的PMOS晶体管14截止，但会有漏电流流过。但是，在漏电流对策电路中，由于NMOS晶体管26导通，PMOS晶体管14的漏电流经由NMOS晶体管26流入接地端子。而且，PMOS晶体管15中，源极电压成为接地电压VSS，因此通过基板偏置效应而阈值电压升高，使漏电流难以流过。即，PMOS晶体管14的漏电流难以流入磁性检测元件31的第四端子。

此外，在电流供给电路的NMOS晶体管22中也同样会有漏电流过，但是由于PMOS晶体管13及NMOS晶体管21而漏电流难以流过。即，NMOS晶体管22的漏电流难以从磁性检测元件31的第一端子流出。

因而，通过漏电流对策电路，这些漏电流几乎不影响式(1)的电压V0，对输出电压VOUT也几乎不产生影响。

接着，在期间t1＜t＜t2中，信号S1被控制成为低电平，信号S2被控制成为高电平，信号S3被控制成为低电平。在第三端子与第二端子之间流过的磁性检测元件31的偏置电流，被切换成流过第四端子与第一端子之间。在第四端子与第一端子之间产生的磁性检测元件31的霍尔电压Vh，被切换成在第三端子与第二端子之间产生。因而，电压V0～V1由下式(5)～(6)表示。

V0＝-Vh+Voh ......(5)

V1＝G1·(-Vh+Voh+Voa1) ......(6)

斩波电路73进行路径的切换。即，电压V1被斩波电路73斩波，成为电压V2。因而，电压V2～V3由下式(7)～(8)表示。

V2＝G1·(+Vh-Voh-Voa1) ......(7)

V3＝G1·G2(+Vh-Voh-Voa1)+G2·Voa2 ......(8)

将电压V3充电的电容46被切换到电容47。

在此，与上述同样地，PMOS晶体管11的漏电流因NMOS晶体管23和PMOS晶体管12而难以流过。此外，NMOS晶体管25的漏电流因NMOS晶体管24和PMOS晶体管16而难以流过。

因而，通过漏电流对策电路，这些漏电流几乎对式(5)的电压V0不产生影响，对输出电压VOUT也几乎不产生影响。

接着，在期间t2＜t＜t3中，信号S1被控制成为低电平，信号S2被控制成为低电平，信号S3被控制成为高电平。由于开关43～44导通，电容46和电容47并联连接，向各电容分别充电的各电压被平均而成为输出电压VOUT。输出电压VOUT由下式(9)表示。

VOUT＝{V3(式(4))+V3(式(8))}/2

＝G1·G2·Vh+G2·Voa2 ......(9)

如果对电流供给电路而言不存在漏电流对策电路时，即便PMOS晶体管14和PMOS晶体管11被以相同的尺寸制造，由于半导体制造偏差，所以t0＜t＜t1时的PMOS晶体管14截止时的漏电流也会与t1＜t＜t2时的PMOS晶体管11截止时的漏电流不同。这样，在t0＜t＜t1时和t1＜t＜t2时，从截止时的漏电流对电压V0的影响的程度会有所不同。即，可以看到，在t0＜t＜t1时和t1＜t＜t2时，磁性检测元件31的补偿电压Voh会有所不同。这样，在式(9)中，基于磁性检测元件31的补偿电压Voh的电压，会反映于输出电压VOUT中。NMOS晶体管22及NMOS晶体管25也同样。

但是，在本发明中，对于电流供给电路存在漏电流对策电路，在t0＜t＜t1时和t1＜t＜t2时，磁性检测元件31的补偿电压Voh成为大致相同。

这样，在电流供给电路截止时即便有漏电流流过MOS晶体管，由于对电流供给电路设有漏电流对策电路，所以截止时的漏电流也难以流入磁性检测元件31。这样，截止时的漏电流难以对基于针对磁性检测元件31的磁力的电压产生影响。因而，磁性传感器的磁性检测精度变高。

在此，如果温度升高，则截止时的漏电流也相应地增多。因而，特别是在温度较高时，本发明的磁性传感器会发挥显著的效果。

此外，对于电流供给电路即便不存在漏电流对策电路，在PMOS晶体管11及PMOS晶体管14截止时的漏电流对输出电压VOUT几乎不产生影响时，如图4所示，也可以除去PMOS晶体管12、PMOS晶体管15、NMOS晶体管23、和NMOS晶体管26。

此外，对于电流供给电路即便不存在漏电流对策电路，在NMOS晶体管22及NMOS晶体管25截止时的漏电流对输出电压VOUT几乎不产生影响时，如图5所示，也可以除去NMOS晶体管21、NMOS晶体管24、PMOS晶体管13、和PMOS晶体管16。

此外，也可以设置比较器(未图示)，使其第一输入端子与磁性传感器的输出端子连接，第二输入端子与基准电压生成电路(未图示)的输出端子连接。比较器对磁性传感器的输出电压VOUT与基准电压进行比较，基于比较结果，使输出电压反相。即，当基于针对磁性检测元件31的磁力的电压成为规定电压时，比较器使输出电压反相。

此外，作为使截止时的漏电流流过接地端子的MOS晶体管，在图1中，设有利用信号S2来控制的NMOS晶体管23，但设置利用信号S2X来控制的PMOS晶体管(未图示)也可。此外，虽然设有利用信号S1来控制的NMOS晶体管26，但是设置利用信号S1X来控制的PMOS晶体管也可。此外，虽然设有利用信号S1X来控制的PMOS晶体管13，但是设置利用信号S1来控制的NMOS晶体管也可。此外，虽然设有利用信号S2X来控制的PMOS晶体管16，但是设置利用信号S2来控制的NMOS晶体管也可。

此外，作为物理量传感器的例子对磁性传感器进行了说明，但是也可以不是磁性传感器，也可以是具有4个端子且其中的2个端子中流过偏置电流，基于偏置电流及物理量而在其它2个端子产生电压的物理量传感器。例如，基于加速度或压力等，使桥接电阻的压电电阻元件的电阻值发生变化，并基于该电阻值及偏置电流，产生电压的物理量传感器也可。

附图标记说明

11～16PMOS晶体管；21～26NMOS晶体管；31磁性检测元件；32放大器；36～39、41～44开关；46～47电容。

Claims

1.一种物理量传感器，其特征在于，包括：

电流供给电路，具有第一开关、第二开关、第三开关和第四开关，对物理量检测元件供给偏置电流；

所述物理量检测元件，是桥接电阻型，具有第一端子、第二端子、第三端子和第四端子，且基于所述偏置电流及物理量产生电压；以及

漏电流对策电路，使在所述电流供给电路中截止时流过开关的漏电流流入电源端子或接地端子。

2.如权利要求1所述的物理量传感器，其特征在于，

所述第一开关、第二开关、第三开关、第四开关分别是第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管，

所述漏电流对策电路具有第三PMOS晶体管、第四PMOS晶体管、第五NMOS晶体管和第六NMOS晶体管，

所述第五NMOS晶体管的漏极与所述第一PMOS晶体管的漏极和所述第三PMOS晶体管的源极的连接点连接，源极与接地端子连接，

所述第三PMOS晶体管的漏极与所述第三端子连接，

所述第六NMOS晶体管的漏极与所述第二PMOS晶体管的漏极和所述第四PMOS晶体管的源极的连接点连接，源极与接地端子连接，

所述第四PMOS晶体管的漏极与所述第四端子连接。

3.如权利要求1所述的物理量传感器，其特征在于，

所述漏电流对策电路具有第三NMOS晶体管、第四NMOS晶体管、第五PMOS晶体管和第六PMOS晶体管，

所述第五PMOS晶体管的漏极与所述第一NMOS晶体管的漏极和所述第三NMOS晶体管的源极的连接点连接，源极与电源端子连接，

所述第三NMOS晶体管的漏极与所述第一端子连接，

所述第六PMOS晶体管的漏极与所述第二NMOS晶体管的漏极和所述第四NMOS晶体管的源极的连接点连接，源极与电源端子连接，

所述第四NMOS晶体管的漏极与所述第二端子连接。

4.如权利要求2所述的物理量传感器，其特征在于，

所述第三NMOS晶体管的漏极与所述第一端子连接，

所述第四NMOS晶体管的漏极与所述第二端子连接。

5.如权利要求1所述的物理量传感器，其特征在于，

所述漏电流对策电路具有第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、和第六PMOS晶体管，

所述第五PMOS晶体管的源极与所述第一PMOS晶体管的漏极和所述第三PMOS晶体管的源极的连接点连接，漏极与接地端子连接，

所述第三PMOS晶体管的漏极与所述第三端子连接，

所述第六PMOS晶体管的源极与所述第二PMOS晶体管的漏极和所述第四PMOS晶体管的源极的连接点连接，漏极与接地端子连接，

所述第四PMOS晶体管的漏极与所述第四端子连接。

6.如权利要求1所述的物理量传感器，其特征在于，

所述漏电流对策电路具有第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、和第六NMOS晶体管，

所述第五NMOS晶体管的源极与所述第一NMOS晶体管的漏极和所述第三NMOS晶体管的源极的连接点连接，漏极与电源端子连接，

所述第三NMOS晶体管的漏极与所述第一端子连接，

所述第六NMOS晶体管的源极与所述第二NMOS晶体管的漏极和所述第四NMOS晶体管的源极的连接点连接，漏极与电源端子连接，

所述第四NMOS晶体管的漏极与所述第二端子连接。

7.如权利要求5所述的物理量传感器，其特征在于，

所述第三NMOS晶体管的漏极与所述第一端子连接，

所述第四NMOS晶体管的漏极与所述第二端子连接。

8.如权利要求1至7中任一项所述的物理量传感器，其特征在于，所述物理量为磁力。