CN101635560A

CN101635560A - 高速两级运算放大器

Info

Publication number: CN101635560A
Application number: CN200910189633A
Authority: CN
Inventors: 余浩
Original assignee: Individual
Current assignee: Individual
Priority date: 2009-08-26
Filing date: 2009-08-26
Publication date: 2010-01-27

Abstract

本发明是关于一种高速两级运算放大器，包括第一级放大器、第二级放大器及共模反馈电路，第一级放大器包括第一级输入器件、第一共源共栅P型晶体管对、第一共源共栅N型晶体管对及有源负载管，第二级放大器包括第二级输入晶体管对、第二级有源负载管，第一共源共栅N型晶体管对与差分输出端之间设置有频率补偿电容；上述的两级放大器采用在第一共源共栅N型晶体管对与差分输出端之间设置频率补偿电容，第一共源共栅N型晶体管对的输出端形成的反馈点与第一级输出节点之间间隔有第一共源共栅N型晶体管对，第一级放大器在此反馈点的增益不高，产生的前向零点频率很高，不影响相位裕度，瞬态响应与动态特性大大改善，提高了放大器的速度及精度。

Description

高速两级运算放大器

【技术领域】

本发明涉及一种运算放大器，特别涉及进行频率补偿与零点设置的高速高增益两级运算放大器。

【背景技术】

运算放大器是模拟电路中重要的构建模块，广泛应用在数据转换器中，如采样保持电路，每一级求和放大电路等。运算放大器的增益、带宽和相位裕度直接影响到它产生下一个输出电压的逼近时间(Settling time)和精度(Accuracy)。传统的两级运算放大器一般采用密勒补偿，频率补偿电容设置在第一级输出节点与第二级输出节点之间。但这样的补偿引入了前向传输零点，导致相位裕度变差，从而影响回路的稳定性和电路的动态特性，同时也限制了放大器的整体速度及精度。尤其在高速电路中，我们不希望看到过冲或振荡式的逼近方式，更要防止放大器在反馈回路中可能产生的不稳定性。因此对运算放大器自身的相位裕度、增益和带宽提出了较高的要求。

【发明内容】

针对上述放大器的不足，本发明提供一种能提高放大器的速度及精度的高速两级运算放大器。

一种高速两级运算放大器，包括第一级放大器、第二级放大器及与第一级放大器及第二级放大器连接的共模反馈电路，所述第一级放大器包括依次设置的第一级输入器件、第一共源共栅P型晶体管对、第一共源共栅N型晶体管对及有源负载管，所述第一共源共栅P型晶体管对与第一共源共栅N型晶体管对之间形成第一级输出节点，所述第二级放大器包括第二级输入晶体管对、与第二级输入器件连接的第二级有源负载管，第二级输入器件与第二级有源负载管之间设置有差分输出端，所述第一共源共栅N型晶体管对的两个源极与所述差分输出端的两个端点分别连接且在所述第一共源共栅N型晶体管对的两个源极与各自所连接的差分输出端的端点之间设置有频率补偿电容。

优选的，所述第一级输入器件与第一共源共栅P型晶体管对之间设置有第二共源共栅P型晶体管对。

优选的，所述第一级输出节点接入所述第二级输入晶体管对，所述第一共源共栅N型晶体管对与有源负载管之间设置有第二共源共栅N型晶体管对。

优选的，所述频率补偿电容与差分输出端的端点之间进一步设置有电阻。

优选的，第二输入晶体管对为N型晶体管对；所述第一级放大器另包括尾电流P型晶体管，所述尾电流P型晶体管的源极接入外部电源，其漏极接入第一级输入器件并为第一级输入器件提供偏置电流；所述第二级有源负载管由外部电源提供偏置电流。

优选的，所述第二级放大器另包括尾电流N型晶体管，所述尾电流N型晶体管的源极接地、漏极接入第二级输入器件并为第二级输入器件提供偏置电流，所述第一级放大器进一步包括附加放大器。

优选的，所述第一共源共栅P型晶体管对或第二共源共栅P型晶体管对或第一共源共栅N型晶体管对或第二共源共栅N型晶体管对中的每个晶体管的源极、栅极分别与附加放大器的输入端、输出端连接。

优选的，所述第一共源共栅P型晶体管对或第二共源共栅P型晶体管对或第一共源共栅N型晶体管对或第二共源共栅N型晶体管对中的每对晶体管对中一个晶体管的源极接入附加放大器的输入端的负极，其栅极接入附加放大器输出端的正极；另一个晶体管的源极接入附加放大器输入端的正极，其栅极接入附加放大器的输出端的负极。

优选的，所述共模反馈电路包括与第一级放大器连接的第一级共模反馈电路及与第二级放大器连接的第二级共模反馈电路，所述第一级尾电流P型晶体管的栅极与第一级共模反馈电路连接；所述第二级有源负载管为P型晶体管对，所述第二级有源负载管的栅极与第二级共模反馈电路连接。

优选的，第一级共模反馈电路包括第一组开关及第二组开关，所述第一组开关及第二组开关由不交叠时钟控制，第一组开关包括三个开关，其中两个开关接第一参考电平，另外一个接第二参考电平，第一参考电平与第二参考电平之间接入有共模保持电容并通过第一组开关控制共模保持电容与第一参考电平及第二参考电平之间的导通，所述电容同时接入第一级输出节点与第一级放大器的尾电流P型晶体管的栅极之间并通过第二组开关控制与第一级输出节点与第一级放大器的尾电流P型晶体管的栅极之间的导通；第二级共模反馈电路包括第三组开关及第四组开关，所述第三组开关及第四组开关由不交叠时钟控制，第三组开关包括三个开关，其中两个开关接第三参考电平，另外一个接第四参考电平，第三参考电平与第四参考电平之间接入有共模保持电容并通过第三组开关控制共模保持电容与第三参考电平及与第四参考电平之间的导通，所述共模保持电容同时接入所述差分输出端与第二级放大器的第二级有源负载管的栅极之间并通过第四组开关控制与差分输出端与第二级有源负载管的栅极之间的导通。

上述的两极放大器在第一级放大器的第一级输入器件与有源负载管之间增加了第一共源共栅P型晶体管对及第一共源共栅N型晶体管对，采用在第一共源共栅N型晶体管对的两个源极与各自所连接的差分输出端的端点之间设置频率补偿电容，第一共源共栅N型晶体管对的两个源极输出端形成的反馈点与第一级输出节点之间间隔有第一共源共栅N型晶体管对，第一级放大器在此反馈点的增益不高，产生的前向零点频率很高，基本不影响相位裕度，经频率补偿后，瞬态响应与动态特性大大改善，提高了放大器的速度及精度。

【附图说明】

图1为本发明一实施例的第一级放大器与第二级放大器的结构原理图；

图2为本发明一实施例的第一级共模反馈电路的结构原理图；

图3为本发明一实施例的第二级共模反馈电路的结构原理图；

图4为本发明的另一实施例的第一级放大器与第二级放大器的结构原理图；

图5为图4的另一实施例的第一级放大器与第二级放大器的结构原理图。

【具体实施方式】

下面结合附图进行进一步的说明。

如图1至图3所示，本发明的第一实施例的高速两级运算放大器，包括第一级放大器100、第二级放大器200及与第一级放大器100及第二级放大器200连接的共模反馈电路。

本实施例的共模反馈电路包括与第一级放大器100连接的第一级共模反馈电路300及与第二级放大器200连接的第二级共模反馈电路400。共模反馈电路也可采用一个同时接入第一级放大器100、第二级放大器200的共模反馈电路。

第一级放大器100包括依次设置的第一级输入器件M1，M2，第一共源共栅P型晶体管对M5、M6，第一共源共栅N型晶体管对M7、M8对及有源负载管M11、M12。由电源VDD通过尾电流P型晶体管M0提供偏置电流给第一级输入器件。第一级输入器件为一对共源P型晶体管对M1、M2，差分输入端vin、vip分别接入M1、M2的栅极。

第一共源共栅P型晶体管对M5、M6，第一共源共栅N型晶体管对M7、M8提高输出阻抗，提高第一级对信号的增益。第一共源共栅P型晶体管对M5、M6与第一共源共栅N型晶体管对M7、M8之间形成有第一级输出节点nodeC、nodeD。有源负载管为共源共栅N型晶体管对M11、M12，且共源共栅N型晶体管对M11、M12的源极接地。

第一共源共栅N型晶体管对M7、M8的源极与差分输出端Von和Vop之间分别设置有频率补偿电容Cfn、Cfp。

第一级放大器还可在频率补偿电容与差分输出端的端点之间进一步设置有电阻R1、R2，通过电阻R1、R2的设置能将S域右半平面的零点移到左半平面，进一步提高相位裕度。

第二级放大器200包括第二级输入器件、与第二级输入器件连接的第二级有源负载管。第二级输入器件为共源N型晶体管对M15、M16。第一级输出节点nodeC、nodeD分别接入共源N型晶体管对M16、M15的栅极。第二级输入器件也可采用P型晶体管对，其第二级有源负载管和尾电流晶体管作相应的变化。

第二级放大器进一步包括尾电流N型晶体管M17。M17的源极接地，漏极接入共源N型晶体管对M15、M16的源极并为其提供偏置电流。尾电流N型晶体管M17的栅极接外部固定电压，形成尾电流源。

第二级有源负载管为共源共栅P型晶体管对M13、M14，其栅极与第二级共模反馈电路400连接。

共源N型晶体管对M15、M16与共源共栅P型晶体管对M13、M14之间设置有差分输出端。差分输出端Von、Vop接入第二级共模反馈电路400，差分输出端Von、Vop同时各自分别通过频率补偿电容Cfn、Cfp和电阻R1、R2接入第一级放大器100的第一共源共栅N型晶体管对M7、M8的源极。

如图2所示，本实施例的第一级共模反馈电路包括第一组开关S11、S13、S15及第二组开关S12、S14、S16。第一组开关S11、S13、S15及第二组开关S12、S14、S16由不交叠时钟控制，即当第一组开关S11、S13、S15闭合时，第二组开关S12、S14、S16断开；当第一组开关S11、S13、S15断开时，第二组开关S12、S14、S16闭合。

第一组开关包括三个开关S11、S13、S15，其中两个开关S11、S15接第一参考电平Vcm1，另外一个开关S13接第二参考电平Vb0。第一参考电平Vcm1与第二参考电平Vb0之间接入有共模保持电容C11、C12并通过第一组开关控制共模保持电容C11、C12与第一参考电平Vcm1及与第二参考电平Vb0之间的导通。

共模保持电容C11、C12分别接入第一级输出节点nodeC、nodeD与第一级放大器的尾电流P型晶体管M0的栅极之间并通过第二组开关S12、S14、S16控制与第一级输出节点nodeC、nodeD、第一级放大器的尾电流P型晶体管M0的栅极之间的导通。当第一组开关S11、S13、S15导通时，第二组开关S12、S14、S16断开，共模保持电容C11、C12处于充电状态，充电完毕时，共模保持电容C11、C12之间的电压为第一参考电平Vcm1与第二参考电平Vb0之间的电压。当第一组开关S11、S13、S15断开时，第二组开关S12、S14、S16闭合，共模保持电容C11、C12处于设置共模状态。

如图3所示，本实施例的第二级共模反馈电路包括第三组开关S21、S23、S25及第四组开关S22、S24、S26。第三组开关S21、S23、S25及第四组开关S22、S24、S26由不交叠时钟控制。第三组开关包括三个开关S21、S22、S23，其中两个开关S21、S25接第三参考电平Vcm2，另外一个开关S23接第四参考电平Vb1。第三参考电平Vcm2与第四参考电平Vb1之间接入有共模保持电容C21、C22并通过第三组开关S21、S23、S25控制共模保持电容C21、C22与第三参考电平Vcm2及与第四参考电平Vb1之间的导通。

共模保持电容C21、C22接入第二级放大器的差分输出端Vop、Von与P型晶体管对M13、M14的栅极Pb1之间并通过第四组开关S22、S24、S26控制与差分输出端Vop、Von与P型晶体管对M13、M14栅极之间的导通。第二级共模反馈电路的原理及设置与第一级共模反馈电路相同，在此不再赘述。

如图4所示，本发明的第二实施例，本实施例中第一级输入器件M1、M2与第一共源共栅P型晶体管对M5、M6之间另设置有第二共源共栅P型晶体管对M3、M4。第一共源共栅N型晶体管对M7、M8与有源负载管M11、M12之间设置有第二共源共栅N型晶体管对M9、M10。由于第二共源共栅P型晶体管对M3、M4或第二共源共栅N型晶体管M9、M10的设置增加了整个两级放大器的放大效果。

如图5所示，本发明的第三实施例，在第一级放大器100中进一步增设有附加放大器。通过增设有附加放大器来增加本发明的高速两级运算放大器的放大倍数。在第一实施例的第一共源共栅P型晶体管对或第一共源共栅N型晶体管对中各自加设有附加放大器。或在第二实施例中，于第一共源共栅P型晶体管对或第二共源共栅P型晶体管对或第一共源共栅N型晶体管对或第二共源共栅N型晶体管对的每个晶体管中各自加设有附加放大器。本实施例中，第一共源共栅P型晶体管对M5、M6或第二共源共栅P型晶体管对M3、M4或第一共源共栅N型晶体管对M7、M8或第二共源共栅N型晶体管对M9、M10中的每个晶体管的源极、栅极分别与附加放大器的输入端、输出端连接。

第一共源共栅P型晶体管对M5、M6或第二共源共栅P型晶体管对M3、M4或第一共源共栅N型晶体管对M7、M8或第二共源共栅N型晶体管对M9、M10的每对晶体管对中的其中一个晶体管的源极接入附加放大器输入端的负极，其栅极接入附加放大器输出端的正极；另一个晶体管的源极接入附加放大器OP输入端的正极，其栅极接入附加放大器的输出端的负极。本实施例中采用在第一共源共栅P型晶体管对M5、M6，第二共源共栅P型晶体管对M3、M4，第一共源共栅N型晶体管对M7、M8，第二共源共栅N型晶体管对M9、M10上分别增加附加放大器OP2、OP1、OP3、OP4。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims

1.一种高速两级运算放大器，包括第一级放大器、第二级放大器及与第一级放大器及第二级放大器连接的共模反馈电路，其特征在于：所述第一级放大器包括依次设置的第一级输入器件、第一共源共栅P型晶体管对、第一共源共栅N型晶体管对及有源负载管，所述第一共源共栅P型晶体管对与第一共源共栅N型晶体管对之间形成第一级输出节点，所述第二级放大器包括第二级输入晶体管对、与第二级输入器件连接的第二级有源负载管，第二级输入器件与第二级有源负载管之间设置有差分输出端，所述第一共源共栅N型晶体管对的两个源极与所述差分输出端的两个端点分别连接且在所述第一共源共栅N型晶体管对的两个源极与各自所连接的差分输出端的端点之间设置有频率补偿电容。

2.如权利要求1所述的高速两级运算放大器，其特征在于：所述第一级输入器件与第一共源共栅P型晶体管对之间设置有第二共源共栅P型晶体管对。

3.如权利要求2所述的高速两级运算放大器，其特征在于：所述第一级输出节点接入所述第二级输入晶体管对，所述第一共源共栅N型晶体管对与有源负载管之间设置有第二共源共栅N型晶体管对。

4.如权利要求1或2或3所述的高速两级运算放大器，其特征在于：所述频率补偿电容与差分输出端的端点之间进一步设置有电阻。

5.如权利要求4所述的高速两级运算放大器，其特征在于：第二输入晶体管对为N型晶体管对；所述第一级放大器另包括尾电流P型晶体管，所述尾电流P型晶体管的源极接入外部电源，其漏极接入第一级输入器件并为第一级输入器件提供偏置电流；所述第二级有源负载管由外部电源提供偏置电流。

6.如权利要求5所述的高速两级运算放大器，其特征在于：所述第二级放大器另包括尾电流N型晶体管，所述尾电流N型晶体管的源极接地、漏极接入第二级输入器件并为第二级输入器件提供偏置电流，所述第一级放大器进一步包括附加放大器。

7.如权利要求6所述的高速两级运算放大器，其特征在于：所述第一共源共栅P型晶体管对或第二共源共栅P型晶体管对或第一共源共栅N型晶体管对或第二共源共栅N型晶体管对中的每个晶体管的源极、栅极分别与附加放大器的输入端、输出端连接。

8.如权利要求7所述的高速两级运算放大器，其特征在于：所述第一共源共栅P型晶体管对或第二共源共栅P型晶体管对或第一共源共栅N型晶体管对或第二共源共栅N型晶体管对中的每对晶体管对中一个晶体管的源极接入附加放大器的输入端的负极，其栅极接入附加放大器输出端的正极；另一个晶体管的源极接入附加放大器输入端的正极，其栅极接入附加放大器的输出端的负极。

9.如权利要求8所述的高速两级运算放大器，其特征在于：所述共模反馈电路包括与第一级放大器连接的第一级共模反馈电路及与第二级放大器连接的第二级共模反馈电路，所述第一级尾电流P型晶体管的栅极与第一级共模反馈电路连接；所述第二级有源负载管为P型晶体管对，所述第二级有源负载管的栅极与第二级共模反馈电路连接。

10.如权利要求9所述的高速两级运算放大器，其特征在于：第一级共模反馈电路包括第一组开关及第二组开关，所述第一组开关与第二组开关由不交叠时钟控制，第一组开关包括三个开关，其中两个开关接第一参考电平，另外一个接第二参考电平，第一参考电平与第二参考电平之间接入有共模保持电容并通过第一组开关控制共模保持电容与第一参考电平及第二参考电平之间的导通，所述共模保持电容同时接入第一级输出节点与第一级放大器的尾电流P型晶体管的栅极之间并通过第二组开关控制与第一级输出节点与第一级放大器的尾电流P型晶体管的栅极之间的导通；第二级共模反馈电路包括第三组开关及第四组开关，所述第三组开关与第四组开关由不交叠时钟控制，第三组开关包括三个开关，其中两个开关接第三参考电平，另外一个接第四参考电平，第三参考电平与第四参考电平之间接入有共模保持电容并通过第三组开关控制共模保持电容与第三参考电平及与第四参考电平之间的导通，所述共模保持电容同时接入所述差分输出端与第二级放大器的第二级有源负载管的栅极之间并通过第四组开关控制与差分输出端与第二级有源负载管的栅极之间的导通。