CN104767496B - 一种提高运算放大器电源抑制比的频率补偿电路 - Google Patents
一种提高运算放大器电源抑制比的频率补偿电路 Download PDFInfo
- Publication number
- CN104767496B CN104767496B CN201410427331.3A CN201410427331A CN104767496B CN 104767496 B CN104767496 B CN 104767496B CN 201410427331 A CN201410427331 A CN 201410427331A CN 104767496 B CN104767496 B CN 104767496B
- Authority
- CN
- China
- Prior art keywords
- transistor
- operational amplifier
- drain electrode
- grid
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本发明涉及一种具有提高电源抑制比频率补偿电路的运算放大器，属于模拟集成电路领域。两级运算放大器结构为：偏置电压VBIAS1为M3和M4管栅极供电，使得M1和M3(M2和M4)构成共源共栅结构。共源共栅的M1、M3和M2、M4构成第一级放大器的差分输入。偏置电压VBIAS2为M5、M9管栅极供电，M5管是差分输入的尾电流。M8是第二级放大器的输入管，M9是第二级的电流源负载。补偿电容Cc一端接到共栅管M4的源极V1节点，另一端连接运放输出节点VO。本发明相比传统米勒补偿电路结构，具有该补偿电路的运算放大器满足频率补偿的同时，还可以提高大约30dB电源抑制比，使得更有利于满足复杂环境应用的要求。
Description
技术领域
本发明涉及一种运算放大器(OP)的频率补偿方法，尤其是应用在提高运算放大器的电源抑制比方面，属于模拟集成电路设计领域。
背景技术
在当今的无线通信领域，SoC芯片以其低廉的成本，简洁快速的产品化优势，已经成为了市场的主流产品。但是在SoC芯片中因为集成了射频电路，模拟电路和数字逻辑电路三大部分，数字电路由于在工作过程中逻辑单元的频繁快速翻转会给电源上带来很大的干扰，因此芯片电源上会存在各种频率的干扰信号。这些干扰对于模拟电路来说是致命的，因此有必要寻找能够提高模拟电路电源抑制比的电路结构，而运算放大器是模拟电路的核心和基石，提高运算放大器的电源抑制比尤为重要。如图1所示的两级运算放大器采用传统的密勒补偿结构，补偿电阻RZ的一端连接到晶体管M6的漏极另一端连接到补偿电容Cc而补偿电容的另一端则是连接到晶体管M6的栅极。这种频率补偿结构，在高频时，补偿电容Cc的阻抗变小，运算放大器的输出与晶体管M6的栅极交流短接，使得晶体管变成了二极管连接，这样会把高频扰动直接耦合到运算放大器的输出端，因此电源抑制比很差。
发明内容
本发明则描述了一种能够提高运算放大器电源抑制比的频率补偿结构，该结构对高频的电源扰动抑制尤其明显。
为了解决以上的问题，本发明提出的电路结构图2和图3，其中图2中包括：运算放大器的输入级由源极相连的晶体管M1和M2组成，而连接到输入级源极的晶体管M5给运算放大器提供偏置电流。二极管连接的晶体管M7的漏极和栅极连接到M6的栅极组成PMOS电流镜作为运算放大器第一级的负载部分，栅极连接到VBIAS1,VBIAS2的晶体管M3和M4的漏极分别连接到晶体管M7和M6的漏极，源极分别连接到晶体管M1和M2的漏极，组成了共源共栅或者折叠共源共栅结构，提高输出阻抗；而对应的在图3中连接到晶体管M10和M11的漏极则是提供了输出级的偏置电流。作为运算放大器的第二级，晶体管M8的栅极连接到M6的漏极，晶体管M9的漏极与晶体管M8的漏极相连用来给第二级放大电路提供偏置电流；补偿电容Cc的一端接到晶体管M4的源极即V1结点而不是连接到晶体管M8的栅极即V2结点，另一端连接到晶体管M8的漏极即VO结点。图3的电路结构比图2电路结构的优势在于有更宽的共模输入电压范围。
基于本电路所实现的结构，其优点在于：
(1)提高运算放大器的电源抑制比，尤其是频率较高的部分；
(2)同等条件下补偿电容Cc的值比传统的补偿结构要小，可以减小电路面积，节省成本；
(3)提高了运算放大器的输出阻抗，使得输入端不受输出结点电压变化的影响；
附图说明
图1为传统的两级运算放大器
图2为本专利提出的套筒式共源共栅运算放大器频率补偿结构。
图3为本专利提出的折叠式共源共栅运算放大器频率补偿结构。
具体实施方式
图2和图3详细描述了本发明的实施结构其中图2中运算放大器的输入级由源极相连的晶体管M1和M2组成，而连接到输入级源极的晶体管M5是给运算放大器提供偏置电流。二极管连接的晶体管M7的漏极和栅极连接到M6的栅极组成PMOS电流镜作为运算放大器第一级的负载部分，栅极连接到VBIAS1,2的晶体管M3和M4的漏极分别连接到晶体管M5和M6的漏极，源极分别连接到晶体管M1和M2的漏极，组成了共源共栅或者折叠共源共栅结构，提高输出阻抗；而对应的在图3中连接到晶体管M10和M11的漏极则是提供了输出级的偏置电流。作为运算放大器的第二级，晶体管M8的栅极连接到M6的漏极，晶体管M9的漏极与晶体管M8的漏极相连用来给第二级放大电路提供偏置电流；补偿电容Cc的一端接到晶体管M4的源极即V1结点而不是连接到晶体管M8的栅极即V2结点，另一端连接到晶体管M8的漏极即VO结点。
将图2中的补偿电容Cc连接到晶体管M4的源极即V1结点而不是连接到晶体管M8的栅极即V2结点；同理，将图3中的补偿电容Cc连接到晶体管M4的源极即V1结点而不是连接到晶体管M8的栅极即V2结点，是本发明的创新点之所在。这种结构能够有效的改善运算放大器的高频电源抑制比，并且减小补偿电容的面积，提高运算放大器的响应速度。
以上所述本发明的频率补偿实施结构，凡依本申请专利范围所作的均等变化与修饰，皆应属本专利的涵盖范围。
Claims (1)
1.一种提高运算放大器电源抑制比的频率补偿电路，其特征在于运算放大器的输入级由源极相连的晶体管M1和M2组成，而连接到运算放大器的输入级源极的晶体管M5给共源级输入提供偏置电流；二极管连接的晶体管M7的漏极和栅极连接到M6的栅极组成PMOS电流镜作为运算放大器第一级的负载部分，栅极连接到偏置电压VBIAS1的晶体管M3和M4的漏极分别连接到晶体管M7和M6的漏极，M3和M4的源极分别连接到晶体管M1和M2的漏极，组成了共源共栅或者折叠共源共栅结构，提高了输出阻抗；而连接到晶体管M5的偏置电压VBIAS2和输出级的M9晶体管的栅极相连并为第二级输出提供了电流源负载；作为运算放大器的第二级，晶体管M8的栅极连接到M6的漏极，晶体管M9的漏极与晶体管M8的漏极相连作为第二级放大电路的输出；补偿电容Cc的一端接到晶体管M4的源极即V1结点而不是连接到晶体管M8的栅极即V2结点，另一端连接到晶体管M8的漏极即VO结点。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410427331.3A CN104767496B (zh) | 2014-08-27 | 2014-08-27 | 一种提高运算放大器电源抑制比的频率补偿电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410427331.3A CN104767496B (zh) | 2014-08-27 | 2014-08-27 | 一种提高运算放大器电源抑制比的频率补偿电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104767496A CN104767496A (zh) | 2015-07-08 |
| CN104767496B true CN104767496B (zh) | 2018-12-11 |
Family
ID=53649153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410427331.3A Active CN104767496B (zh) | 2014-08-27 | 2014-08-27 | 一种提高运算放大器电源抑制比的频率补偿电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104767496B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106018916B (zh) * | 2016-05-06 | 2019-01-01 | 深圳华大北斗科技有限公司 | 一种开关压降可配置电流检测精准的电源开关电路结构 |
| CN105867504B (zh) * | 2016-06-13 | 2017-04-12 | 电子科技大学 | 一种高电源抑制比基准电压源 |
| CN107819446B (zh) * | 2016-09-14 | 2024-07-30 | 成都锐成芯微科技股份有限公司 | 高电源抑制比运算放大电路 |
| CN107592078B (zh) * | 2017-08-23 | 2024-07-16 | 刘欣亮 | 运算放大器电路及设计方法 |
| CN109672418A (zh) * | 2018-12-19 | 2019-04-23 | 佛山臻智微芯科技有限公司 | 一种采用前馈补偿的高增益运算放大器 |
| CN112468104A (zh) * | 2019-09-09 | 2021-03-09 | 深圳市中兴微电子技术有限公司 | 一种运算放大器 |
| CN112636698A (zh) * | 2020-08-21 | 2021-04-09 | 苏州芯智瑞微电子有限公司 | 一种cmos放大器电路及在射频识别的应用及包含该电路的集成电路 |
| CN114265461A (zh) * | 2021-12-15 | 2022-04-01 | 深圳飞骧科技股份有限公司 | 一种基准电压源 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101635560A (zh) * | 2009-08-26 | 2010-01-27 | 余浩 | 高速两级运算放大器 |
| CN102122189A (zh) * | 2011-01-11 | 2011-07-13 | 复旦大学 | 一种宽温度范围兼容标准cmos工艺的温度补偿电流源 |
-
2014
- 2014-08-27 CN CN201410427331.3A patent/CN104767496B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101635560A (zh) * | 2009-08-26 | 2010-01-27 | 余浩 | 高速两级运算放大器 |
| CN102122189A (zh) * | 2011-01-11 | 2011-07-13 | 复旦大学 | 一种宽温度范围兼容标准cmos工艺的温度补偿电流源 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104767496A (zh) | 2015-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104767496B (zh) | 一种提高运算放大器电源抑制比的频率补偿电路 | |
| CN103219961B (zh) | 一种带宽可调的运算放大器电路 | |
| Giustolisi et al. | 1.2-V CMOS op-amp with a dynamically biased output stage | |
| CN104393846B (zh) | 运算放大器 | |
| CN103219951A (zh) | 一种采用噪声抵消技术的低功耗低噪声放大器 | |
| CN108227819A (zh) | 一种具有直流失调校准功能的低压带隙基准电路 | |
| CN109921756B (zh) | 一种全差分跨导运算放大器 | |
| Ahmed et al. | An improved recycling folded cascode amplifier with gain boosting and phase margin enhancement | |
| CN103219952A (zh) | 一种采用噪声抵消技术的宽带低噪声放大器 | |
| CN104052412B (zh) | 一种改进型米勒补偿放大器 | |
| Liu et al. | Design of single-stage folded-cascode gain boost amplifier for 14bit 12.5 Ms/S pipelined analog-to digital converter | |
| Pakala et al. | Voltage buffer compensation using Flipped Voltage Follower in a two-stage CMOS op-amp | |
| CN102545791B (zh) | 推拉式低噪声放大器以及具有辅助匹配的放大器 | |
| CN104639076B (zh) | 一种低功耗的宽带全差分运算放大器 | |
| CN111384940B (zh) | 一种高线性度宽摆幅cmos电压跟随器 | |
| CN206211950U (zh) | 一种用于生理信号检测的斩波稳定仪表放大器电路 | |
| Prokopenko et al. | Architecture of the microwave differential operating amplifiers with paraphrase output | |
| Padilla-Cantoya et al. | Capacitance multiplier with large multiplication factor, high accuracy, and low power and silicon area for floating applications | |
| Fatin et al. | A wideband balun–LNA | |
| Liu et al. | A High Current-Efficiency Rail-to-Rail Class-AB Op-Amp With Dual-Loop Control | |
| Nai et al. | A 2.8–6 GHz high-efficiency CMOS power amplifier with high-order harmonic matching network | |
| CN211089632U (zh) | 一种高线性度宽摆幅cmos电压跟随器 | |
| CN104009722A (zh) | 全差分式浮地有源电感 | |
| Ciciotti et al. | A 0.9 V 75MHz 2.8 mW 4th-order analog filter in CMOS-bulk 28nm technology | |
| Valero et al. | OpAmp design for lock-in amplifiers in portable sensing systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 102209 Beijing, Beiqijia, the future of science and technology in the south area of China electronic network security and information technology industry base C building, Applicant after: Beijing CEC Huada Electronic Design Co., Ltd. Address before: 100102 Beijing City, Chaoyang District Lize two Road No. 2, Wangjing science and Technology Park A block five layer Applicant before: Beijing CEC Huada Electronic Design Co., Ltd. |
|
| COR | Change of bibliographic data | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |