CN105099382B - 差分放大电路 - Google Patents

差分放大电路 Download PDF

Info

Publication number
CN105099382B
CN105099382B CN201510125974.7A CN201510125974A CN105099382B CN 105099382 B CN105099382 B CN 105099382B CN 201510125974 A CN201510125974 A CN 201510125974A CN 105099382 B CN105099382 B CN 105099382B
Authority
CN
China
Prior art keywords
coupled
transistor
differential
grid
input node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510125974.7A
Other languages
English (en)
Other versions
CN105099382A (zh
Inventor
大石和明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN105099382A publication Critical patent/CN105099382A/zh
Application granted granted Critical
Publication of CN105099382B publication Critical patent/CN105099382B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0272—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45118—At least one reactive element being added to at least one feedback circuit of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45434—Indexing scheme relating to differential amplifiers the CMCL output control signal being a voltage signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45481—Indexing scheme relating to differential amplifiers the CSC comprising only a direct connection to the supply voltage, no other components being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45694—Indexing scheme relating to differential amplifiers the LC comprising more than one shunting resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种差分放大电路，包括：第一输入节点；第二输入节点；第一输出节点；第二输出节点；第一晶体管，其具有耦接至第一输入节点的栅极和耦接至第一节点的源极；第二晶体管，其具有耦接至第二输入节点的栅极；第三晶体管，其具有耦接至第一晶体管的漏极的漏极；第四晶体管，其具有耦接至第三晶体管的栅极的栅极；第一电阻器；第二电阻器；第五晶体管，其具有耦接至第一晶体管的漏极的栅极；第六晶体管，其具有耦接至第二晶体管的漏极的栅极；第七晶体管，其具有耦接至第一节点的源极；第八晶体管，其具有耦接至第七晶体管的栅极的栅极；第三电阻器；以及第四电阻器。

Description

差分放大电路
技术领域
本文讨论的实施例涉及差分放大电路。
背景技术
宽带放大器包括第一MOS晶体管和第二MOS晶体管的差分对，该差分对对输入到其栅极的差分输入信号执行电压-电流转换，以输出差分输出信号。
在宽带放大器中，包括第三MOS晶体管和第四MOS晶体管的电流源具有与第一MOS晶体管和第二MOS晶体管的极性相反的极性，并且第三MOS晶体管和第四MOS晶体管的栅极和漏极分别通过电阻器电路耦接，从而作为对第一MOS晶体管和第二MOS晶体管的差分对的负载电流源。第一偏置电路向第一MOS晶体管和第二MOS晶体管的输入设置偏置。分别对应于向第三MOS晶体管和第四MOS晶体管提供差分输入信号的路径而插入第一电容元件和第二电容元件中的每一个。第一偏置电路被配置成使得第一MOS晶体管和第二MOS晶体管的漏极电流流动并且获得下述偏置值：该偏置值使得通过以栅极电压对第一MOS晶体管和第二MOS晶体管的漏极电流进行两次微分(differentiating)而获得的分量的绝对值最小化。第三MOS晶体管和第四MOS晶体管的尺寸被设置为预定值，该预定值采用如下工作点：在该工作点处，产生其中主要分量为二次失真分量的电流。
例如，在日本公开特许公报2012-100224中公开了相关技术。
需要能够以低电源电压进行操作的差分放大电路，以便实现差分放大电路的低功耗。在差分放大电路中，因为设置了用于对差分信号的共模电压执行反馈控制的共模反馈电路，所以差分放大电路所占据的面积可能会变得较大。
发明内容
一种差分放大电路包括：第一差分输入节点；第二差分输入节点；第一差分输出节点；第二差分输出节点；第一晶体管，其具有耦接至所述第一差分输入节点的栅极和耦接至第一电势节点的源极；第二晶体管，其具有耦接至所述第二差分输入节点的栅极和耦接至所述第一电势节点的源极；第三晶体管，其具有耦接至所述第一晶体管的漏极的漏极和耦接至第二电势节点的源极；第四晶体管，其具有耦接至所述第三晶体管的栅极的栅极、耦接至所述第二晶体管的漏极的漏极、以及耦接至所述第二电势节点的源极；第一电阻器，其耦接在所述第三晶体管的漏极与栅极之间；第二电阻器，其耦接在所述第四晶体管的漏极与栅极之间；第五晶体管，其具有耦接至所述第一晶体管的漏极的栅极、耦接至所述第二电势节点的源极、以及耦接至所述第一差分输出节点的漏极；第六晶体管，其具有耦接至所述第二晶体管的漏极的栅极、耦接至所述第二电势节点的源极、以及耦接至所述第二差分输出节点的漏极；第七晶体管，其具有耦接至所述第一电势节点的源极和耦接至所述第一差分输出节点的漏极；第八晶体管，其具有耦接至所述第七晶体管的栅极的栅极、耦接至所述第一电势节点的源极、以及耦接至所述第二差分输出节点的漏极；第三电阻器，其耦接在所述第七晶体管的漏极与栅极之间；以及第四电阻器，其耦接在所述第八晶体管的漏极与栅极之间。
根据实施例，以较低电源电压来执行操作，因此可以减少功耗。因为差分信号的共模电压是收敛的而没有使用共模反馈电路，所以可以减少差分放大电路所占据的面积。
附图说明
图1A和图1B示出了差分放大电路的示例；
图2A和图2B为示出差分放大电路的另一示例的电路图；
图3A和图3B为示出差分放大电路的又一示例的电路图；
图4为示出差分放大电路的再一示例的电路图；
图5为示出差分放大电路的再一示例的电路图；
图6A和图6B为各自示出低通滤波器的示例的电路图；
图7A至图7D为示出模拟结果的示例的图。
具体实施例
图1A和图1B示出了差分放大电路的示例。差分放大电路100为全差分运算放大电路，并且包括输入级101以及输出级102和103。相位互相相反的差分信号被输入到第一差分输入节点IP和第二差分输入节点IM。差分放大电路100将输入到第一差分输入节点IP和第二差分输入节点IM的差分信号放大，并且从第一差分输出节点OP和第二差分输出节点OM输出放大的差分信号。第一差分输出节点OP和第二差分输出节点OM输出相位彼此相互相反的差分信号。下文中，场效应晶体管可被称为晶体管。
输入级101的第一晶体管111可以为p沟道晶体管。第一晶体管111的栅极耦接至第一差分输入节点IP，并且第一晶体管111的源极耦接至第一电势节点VDD。第一电势节点VDD可以为正电源电势节点。输入级101的第二晶体管112可以为p沟道晶体管。第二晶体管112的栅极耦接至第二差分输入节点IM，并且第二晶体管112的源极耦接至第一电势节点VDD。输入级101的第三晶体管113可以为n沟道晶体管。第三晶体管113的漏极耦接至第一晶体管111的漏极，并且第三晶体管113的源极耦接至第二电势节点GND。第二电势节点GND可以为地电势节点。输入级101的第四晶体管114可以为n沟道晶体管。第四晶体管114的栅极耦接至第三晶体管113的栅极，第四晶体管114的漏极耦接至第二晶体管112的漏极，并且第四晶体管114的源极耦接至第二电势节点GND。第一电阻器115耦接在第三晶体管113的漏极与栅极之间。第二电阻器116耦接在第四晶体管114的漏极与栅极之间。
输出级102和103的第五晶体管122可以为n沟道晶体管。第五晶体管122的栅极耦接至第一晶体管111的漏极，第五晶体管122的源极耦接至第二电势节点GND，并且第五晶体管122的漏极耦接至第一差分输出节点OP。输出级102和103的第六晶体管132可以为n沟道晶体管。第六晶体管132的栅极耦接至第二晶体管112的漏极，第六晶体管132的源极耦接至第二电势节点GND，并且第六晶体管132的漏极耦接至第二差分输出节点OM。第一相位补偿电路104为具有串联耦接的电阻器124和电容器125的串联耦接电路，并且耦接在第五晶体管122的栅极与漏极之间。第二相位补偿电路105为具有串联耦接的电阻器134和电容器135的串联耦接电路，并且耦接在第六晶体管132的栅极与漏极之间。输出级102和103的第七晶体管121可以为p沟道晶体管。第七晶体管121的源极与漏极分别耦接至第一电势节点VDD和第一差分输出节点OP。输出级102和103的第八晶体管131可以为p沟道晶体管。第八晶体管131的栅极耦接至第七晶体管121的栅极，第八晶体管131的源极耦接至第一电势节点VDD，并且第八晶体管131的漏极耦接至第二差分输出节点OM。第三电阻器123耦接在第七晶体管121的漏极与栅极之间。第四电阻器133耦接在第八晶体管131的漏极与栅极之间。
p沟道晶体管和n沟道晶体管可以互相代替。在这种情况下，第一电势节点VDD的电势和第二电势节点GND的电势也被设置为彼此相反。晶体管111、晶体管112、晶体管121和晶体管131可以具有相同的极性。晶体管113、晶体管114、晶体管122和晶体管132的极性是彼此相同的，并且与晶体管111、晶体管112、晶体管121和晶体管131的极性相反。
在输入级101中，源极接地晶体管111和源极接地晶体管112为源极接地放大器。晶体管113和晶体管114为负载电路，并且分别通过电阻器115和电阻器116经受自控反馈(self-controlled feedback)。
在输出级102和103中，源极接地晶体管122和源极接地晶体管132为接收输入级101的输出电压作为输入的源极接地放大器。晶体管121和晶体管131为负载电路，并且分别通过电阻器123和电阻器133经受自控反馈。相位补偿电路104和相位补偿电路105分别耦接在晶体管122的输入端与输出端之间和晶体管132的输入端与输出端之间。相位补偿电路104和相位补偿电路105可以减少或防止差分放大电路100的振荡。相位补偿电路104和相位补偿电路105各自可以仅分别具有电容器125和电容器135来代替电阻器124和电阻器134。
电源电压可以为第一电势节点VDD与第二电势节点GND之间的电压，并且通过例如下面的公式来表示。Vgsn为n沟道晶体管113的栅极与源极之间的电压，并且可以为例如约0.4V。Vdsp为p沟道晶体管111的漏极与源极之间的电压，并且可以为例如约-0.1V。Vm为针对制造和/或温度变化的裕度，并且可以为例如约0.2V。
Vgsn-Vdsp+Vm
＝0.4V+0.1V+0.2V
＝0.7V
图2A和图2B示出了另一差分放大电路的示例。差分放大电路包括放大电路201和共模反馈(CMFB)电路202。放大电路201将输入到差分输入节点IP和差分输入节点IM的差分信号放大，并且从差分输出节点OP和差分输出节点OM输出放大的差分信号。p沟道晶体管211为电流源。电压BP为偏置电压。共模反馈电路202监视差分输出节点OP和差分输出节点OM的差分信号的共模电压，并且该共模电压被反馈至放大电路201以被控制，以使得该共模电压收敛至特定电压。共模电压可以为例如图7C的差分输出节点OP和差分输出节点OM的差分信号的平均DC电压，并且可以通过(OP+OM)/2来表示。图7C中的共模电压可以为500mV的DC电压。
电源电压可以为第一电势节点VDD与第二电势节点GND之间的电压，并且可以通过下面的公式来表示。Vds为p沟道晶体管211的漏极与源极之间的电压，并且可以为例如约0.1V。Vgs为p沟道晶体管212的栅极与源极之间的电压，并且可以为例如约-0.4V。Vdd为第一电势节点VDD的电势。Vdd/2为施加到p沟道晶体管212的栅极与第二电势节点GND之间的电压，并且可以例如基本上与上述共模电压相同，且可以为例如约0.5V。Vm为针对制造和/或温度变化的裕度，并且可以为例如约0.2V。
-Vds-Vgs+Vdd/2+Vm
＝0.1V+0.4V+0.5V+0.2V
＝1.2V
图2B中示出的差分放大电路的电源电压变成1.2V。在图1B中示出的差分放大电路100中，因为图2B中示出的电流源的晶体管211可变得不必要，所以电源电压被降至0.7V。例如，因为图1B中示出的差分放大电路100的电源电压是由Vgsn–Vdsp+Vm来表示的，所以图1B中示出的差分放大电路100的电源电压被降低了。使得图1B中示出的差分放大电路100与图2B中示出的差分放大电路相比能够消耗更少的功率。例如，图1B中示出的差分放大电路100可以不具有图2A和图2B中示出的共模反馈电路202。
图3A和图3B示出了另一差分放大电路的示例。将对图3A和图3B中示出的差分放大电路与图1A和图1B中示出的差分放大电路之间的差异进行描述，并且可省略或减少对图3A和图3B中示出的差分放大电路与图1A和图1B中示出的差分放大电路之间基本相同或相似的内容的描述。差分放大电路100耦接有电阻器301至电阻器304。第五电阻器301耦接在第一差分输入节点IP与第三差分输入节点INP之间。第六电阻器302耦接在第二差分输入节点IM与第四差分输入节点INM之间。电阻器303为第一反馈元件，并且耦接在第一差分输入节点IP与第二差分输出节点OM之间。电阻器304为第二反馈元件，并且耦接在第二差分输入节点IM与第一差分输出节点OP之间。例如，在电阻器301与电阻器302的电阻值为R1且电阻器303与电阻器304的电阻值为R2的情况下，差分放大电路100的增益变成R2/R1。差分放大电路100以R2/R1的增益来对输入到差分输入节点INP和差分输入节点INM的差分信号进行放大，并且从差分输出节点OP和差分输出节点OM输出放大的差分信号。
当p沟道晶体管111和p沟道晶体管112中的每一个的栅极和源极之间的电压为Vgsp时，要被输入到差分输入节点INP和差分输入节点INM的差分信号的共模电压被设置为Vdd+Vgsp。Vdd为第一电势节点VDD的电势。例如，输入到差分输入节点INP和IP以及差分输入节点INM和IM的差分信号的共模电压可以为与相对于第一电势节点VDD的第一晶体管111和第二晶体管112的栅极与源极之间的电压Vgsp基本上相同的电压。
当差分信号被输入到差分输入节点INP和差分输入节点INM时，晶体管111和晶体管112中的每一个的栅极与源极之间的电压变成Vgsp，并且漏极电流Id在晶体管111和晶体管112中的每一个中流动。漏极电流Id也在晶体管113和晶体管114中流动。晶体管113的栅极与源极之间以及晶体管114的栅极与源极之间的电压可以为Vgsn。晶体管122的栅极与源极之间以及晶体管132的栅极与源极之间的电压也可以为Vgsn。漏极电流Id在晶体管122和晶体管132中的每一个中流动。漏极电流Id也在晶体管121和晶体管131中流动。晶体管121和晶体管131中的每一个的栅极与源极之间的电压变成Vgsp。差分信号的共模电压收敛到相对于第一电势节点VDD的INP＝INM＝IP＝IM＝OP＝OM＝Vgsp。因此，在图1B中示出的差分放大电路和图3B中示出的第二差分放大电路中，可以不设置图2A和图2B中示出的共模反馈电路202，并且可以减少用于差分放大电路的面积和用于第二差分放大电路的面积。
与图2B中示出的差分放大电路相比，图1B和图3B中示出的差分放大电路可以消耗更少的功率并具有更小的面积。
图7A至图7D示出了模拟结果的示例。在图7A中，示出了图3B的差分放大电路的差分输入节点INP和差分输入节点INM的差分信号以及差分输出节点OP和差分输出节点OM的差分信号的模拟波形图。在图7C中，示出了通过将与图3A和图3B的差分放大电路的电阻器301、302、303和304相同的电阻器耦接至图2B的差分放大电路而进行校准的差分放大电路的差分输入节点INP和差分输入节点INM的差分信号以及差分输出节点OP和差分输出节点OM的差分信号的模拟波形图。图3B的差分放大电路可以具有与图2B的差分放大电路基本相同的输入波形和输出波形。
在图7B中，示出了图3B的差分放大电路的增益的频率特性的模拟结果。图7D示出了通过将与图3A和图3B的差分放大电路的电阻器301、302、303和304相同的电阻器耦接至图2B的差分放大电路而进行校准的差分放大电路的增益的频率特性的模拟结果。图3B的差分放大电路可以具有与图2B的差分放大电路基本相同的关于增益的频率特性。
与图2B的差分放大电路相比，图3B的差分放大电路可以具有更低的电源电压和更小的面积，并且可以保持等同的特性。
图4示出了另一差分放大电路的示例。将对图4中示出的差分放大电路与图2A和图2B中示出的差分放大电路之间的差异进行描述，并且可省略或减少对图4中示出的差分放大电路与图2A和图2B中示出的差分放大电路之间基本相同或相似的内容的描述。在图4的差分放大电路中，电流源401、运算放大器402和晶体管403至晶体管405被添加至图3B的差分放大电路。运算放大器402和晶体管405可以对应于第一电压调节器。
第九晶体管403可以为p沟道晶体管。第九晶体管403的栅极和漏极彼此耦接，并且第九晶体管403的源极通过电流源401耦接至电势节点VDD1。第十晶体管404可以为n沟道晶体管。第十晶体管404的栅极和漏极耦接至第九晶体管403的漏极，并且第十晶体管404的源极耦接至第二电势节点GND。第九晶体管403的漏极与源极之间的电压可以与第九晶体管403的栅极与源极之间的电压Vgsp基本相同。第十晶体管404的漏极与源极之间的电压可以与第十晶体管404的栅极与源极之间的电压Vgsn基本相同。因为第一运算放大器402的负输入端耦接至第九晶体管403的源极，所以该负输入端接收-Vgsp+Vgsn的电压作为输入。第一运算放大器402的正输入端耦接至第一电势节点VDD。第一运算放大器402控制p沟道晶体管405的栅极电压，使得下述电压被输出到第一电势节点VDD：该电压是与第九晶体管403的源极与第十晶体管404的源极之间的电压-Vgsp+Vgsn基本相同的电压。p沟道晶体管405的源极耦接至电势节点VDD1，p沟道晶体管405的栅极耦接至第一运算放大器402的输出端，并且p沟道晶体管405的漏极耦接至第一电势节点VDD。因此，第一电势节点VDD的电势Vdd被设置为Vgsp+Vgsn。
p沟道晶体管403、p沟道晶体管111、p沟道晶体管112、p沟道晶体管121和p沟道晶体管131中的每一个的栅极与源极之间的电压可以基本等同于Vgsp。n沟道晶体管404、n沟道晶体管113、n沟道晶体管114、n沟道晶体管122和n沟道晶体管132中的每一个的栅极与源极之间的电压可以基本等同于Vgsn。第一电势节点VDD的电势Vdd可以与通过将第一晶体管111的栅极与源极之间的电压Vgsp和第三晶体管113的栅极与源极之间的电压Vgsn相加而获得的电势-Vgsp+Vgsn基本相同。
输入到差分输入节点INP和差分输入节点INM的差分信号的共模电压可以被设置为Vdd+Vgsp＝(-Vgsp+Vgsn)+Vgsp＝Vgsn。
p沟道晶体管403、p沟道晶体管111、p沟道晶体管112、p沟道晶体管121和p沟道晶体管131中的每一个的漏极与源极之间的电压可以与p沟道晶体管403、p沟道晶体管111、p沟道晶体管112、p沟道晶体管121和p沟道晶体管131中的每一个的栅极与源极之间的电压Vgsp基本相同。n沟道晶体管404、n沟道晶体管113、n沟道晶体管114、n沟道晶体管122和n沟道晶体管132中的每一个的漏极与源极之间的电压可以与n沟道晶体管404、n沟道晶体管113、n沟道晶体管114、n沟道晶体管122和n沟道晶体管132中的每一个的栅极与源极之间的电压Vgsn基本相同。因此，可以减小由晶体管的漏极与源极之间的电阻器引起的DC漏极电流偏差的影响。因此，差分输入信号的共模电压与差分输出信号的共模电压可以变得基本相同，因而可以输出具有稳定的共模电压的差分信号。
基准电压-Vgsp+Vgsn被用于生成第一电势节点VDD的电势Vdd，该基准电压-Vgsp+Vgsn是通过使电流流向具有串联耦接的p沟道晶体管403和n沟道晶体管404的串联耦接电路而生成的。因此，可以减少从外部电源进入到信号中的噪声侵入。
图5示出了另一差分放大电路的示例。将对图5中示出的差分放大电路与图2A和图2B中示出的差分放大电路之间的差异进行描述，并且可省略或减少对图5中示出的差分放大电路与图2A和图2B中示出的差分放大电路之间基本相同或相似的内容的描述。在图5的差分放大电路中，将偏移消除电路500添加到图3B的差分放大电路中。
输入到图2A和图2B中的差分输入节点INP和差分输入节点INM的差分信号的共模电压Vdd+Vgsp可包括偏移电压Vf，并且输入到差分输入节点INP和差分输入节点INM的差分信号的共模电压可变成Vdd+Vgsp+Vf。偏移消除电路500从差分输入节点INP和差分输入节点INM接收具有共模电压Vdd+Vgsp+Vf的差分信号作为输入，消除偏移电压Vf，并且向差分输入节点IP和差分输入节点IM输出具有共模电压Vdd+Vgsp的差分信号。
偏移消除电路500包括电压基准501、运算放大器502和电阻器503至电阻器507。电压基准501输出基准电压Vdd+Vgsp。第二运算放大器502的正输入端耦接到具有DC电源501的基准电压Vdd+Vgsp的节点。第七电阻器503耦接在第三差分输入节点INP与第二运算放大器502的负输入端之间。第八电阻器504耦接在第四差分输入节点INM与第二运算放大器502的负输入端之间。第九电阻器505耦接在第二运算放大器502的负输入端与第二运算放大器502的输出端之间。第十电阻器506耦接在第二运算放大器502的输出端与第一差分输入节点IP之间。第十一电阻器507耦接在第二运算放大器502的输出端与第二差分输入节点IM之间。
例如，在电阻器503、电阻器504、电阻器505、电阻器506和电阻器507被合适地设置的情况下，差分输入节点INP和差分输入节点INM的差分信号的共模电压可以为Vdd+Vgsp+Vf。第二运算放大器502的输出电压为Vdd+Vgsp-Vf。因此，由于差分输入节点IP和差分输入节点IM的差分信号的共模电压变成差分输入节点INP和差分输入节点INM的差分信号的共模电压Vdd+Vgsp+Vf与第二运算放大器502的输出电压Vdd+Vgsp-Vf的平均电压，所以差分输入节点IP和差分输入节点IM的差分信号的共模电压变成Vdd+Vgsp，并且消除了偏移电压Vf。例如，电阻器503、电阻器504、电阻器505、电阻器506和电阻器507的值可以以如下方式设置：电阻器503和电阻器504的值被设置为等于R1，电阻器505的值被设置为等于R1/2，而电阻器506、电阻器507、电阻器301和电阻器302的值被设置成彼此相等。
在第三差分输入节点INP和第四差分输入节点INM的共模电压相对于基准电压Vdd+Vgsp具有偏移电压Vf的情况下，偏移消除电路500向第一差分输入节点IP和第二差分输入节点IM输出消除偏移电压Vf的、具有基准电压Vdd+Vgsp的大小的共模电压。例如，偏移消除电路500可以向第一差分输入节点IP和第二差分输入节点IM输出用于消除偏移电压Vf的电流。
图6A和图6B示出了低通滤波器的示例。图6A示出了一次低通滤波器(primary lowpass filter)的示例性配置。在图6A中，可以通过使用在图1A和图1B、图3A和图3B、图4或图5中示出的差分放大电路100来配置一次低通滤波器。第五电阻器601耦接在第一差分输入节点IP与第三差分输入节点INP之间。第六电阻器602耦接在第二差分输入节点IM与第四差分输入节点INM之间。具有并联连接的电阻器603和电容器605的并联耦接电路为第一反馈元件，并且耦接在第一差分输入节点IP与第二差分输出节点OM之间。具有并联耦接的电阻器604和电容器606的并联耦接电路为第二反馈元件，并且耦接在第二差分输入节点IM与第一差分输出节点OP之间。
图6B示出了二次低通滤波器(secondary low pass filter)的示例性配置。在图6B中，可以通过使用两个差分放大电路100a和100b来配置二次低通滤波器。
差分放大电路100a可以具有与在图1A和图1B、图3A和图3B、图4或图5中示出的差分放大电路100的配置基本相同的配置。第一差分输入节点IP1可以对应于在图1A和图1B、图3A和图3B、图4或图5中示出的第一差分输入节点IP。第二差分输入节点IM1可以对应于在图1A和图1B、图3A和图3B、图4或图5中示出的第二差分输入节点IM。第一差分输出节点OP1可以对应于在图1A和图1B、图3A和图3B、图4或图5中示出的第一差分输出节点OP。第二差分输出节点OM1可以对应于在图1A和图1B、图3A和图3B、图4或图5中示出的第二差分输出节点OM。
差分放大电路100b可以具有与在图1A和图1B、图3A和图3B、图4或图5中示出的差分放大电路100基本相同的配置。第一差分输入节点IP2可以对应于在图1A和图1B、图3A和图3B、图4或图5中示出的第一差分输入节点IP。第二差分输入节点IM2可以对应于在图1A和图1B、图3A和图3B、图4或图5中示出的第二差分输入节点IM。第一差分输出节点OP2可以对应于在图1A和图1B、图3A和图3B、图4或图5中示出的第一差分输出节点OP。第二差分输出节点OM2可以对应于在图1A和图1B、图3A和图3B、图4或图5中示出的第二差分输出节点OM。
第五电阻器601耦接在第一差分输入节点IP1与第三差分输入节点INP之间。第六电阻器602耦接在第二差分输入节点IM1与第四差分输入节点INM之间。具有并联耦接的电阻器603和电容器605的并联耦接电路为第一反馈元件，并且耦接在第一差分输入节点IP1与第二差分输出节点OM1之间。具有并联耦接的电阻器604和电容器606的并联耦接电路为第二反馈元件，并且耦接在第二差分输入节点IM1与第一差分输出节点OP1之间。
第五电阻器613耦接在第一差分输入节点IP2与第二差分输出节点OM1之间。第六电阻器614耦接在第二差分输入节点IM2与第一差分输出节点OP1之间。电容器615为第一反馈元件，并且耦接在第一差分输入节点IP2与第二差分输出节点OM2之间。电容器616为第二反馈元件，并且耦接在第二差分输入节点IM2与第一差分输出节点OP2之间。电阻器611耦接在差分输入节点IP1与差分输出节点OM2之间。电阻器612耦接在差分输入节点IM1与差分输出节点OP2之间。
第一晶体管111和第三晶体管113耦接在图1A和图1B、图3A和图3B、图4或图5中示出的差分放大电路中的第一电势节点VDD与第二电势节点GND之间。因此，以较低电源电压执行操作，因而可以减少功耗。因为在没有使用共模反馈电路202的情况下差分信号的共模电压是收敛的，所以可以减少差分放大电路所占据的面积。

Claims (11)

1.一种差分放大电路，包括：
第一差分输入节点；
第二差分输入节点；
第一差分输出节点；
第二差分输出节点；
第一晶体管，其具有耦接至所述第一差分输入节点的栅极和耦接至第一电势节点的源极；
第二晶体管，其具有耦接至所述第二差分输入节点的栅极和耦接至所述第一电势节点的源极；
第三晶体管，其具有耦接至所述第一晶体管的漏极的漏极和耦接至第二电势节点的源极；
第四晶体管，其具有耦接至所述第三晶体管的栅极的栅极、耦接至所述第二晶体管的漏极的漏极、以及耦接至所述第二电势节点的源极；
第一电阻器，其耦接在所述第三晶体管的漏极与栅极之间；
第二电阻器，其耦接在所述第四晶体管的漏极与栅极之间；
第五晶体管，其具有耦接至所述第一晶体管的漏极的栅极、耦接至所述第二电势节点的源极、以及耦接至所述第一差分输出节点的漏极；
第六晶体管，其具有耦接至所述第二晶体管的漏极的栅极、耦接至所述第二电势节点的源极、以及耦接至所述第二差分输出节点的漏极；
第七晶体管，其具有耦接至所述第一电势节点的源极和耦接至所述第一差分输出节点的漏极；
第八晶体管，其具有耦接至所述第七晶体管的栅极的栅极、耦接至所述第一电势节点的源极、以及耦接至所述第二差分输出节点的漏极；
第三电阻器，其耦接在所述第七晶体管的漏极与栅极之间；以及
第四电阻器，其耦接在所述第八晶体管的漏极与栅极之间。
2.根据权利要求1所述的差分放大电路，其中，输入到所述第一差分输入节点与所述第二差分输入节点的差分信号的共模电压被设置为与所述第一晶体管的栅极与漏极之间以及所述第二晶体管的栅极与漏极之间的电压相同。
3.根据权利要求1所述的差分放大电路，其中，所述第一电势节点的电势被设置为与通过将所述第一晶体管的栅极与源极之间的电压和所述第三晶体管的栅极与源极之间的电压相加而获得的电势相同。
4.根据权利要求1所述的差分放大电路，还包括：
第九晶体管，其具有彼此耦接的栅极和漏极；
第十晶体管，其具有耦接至所述第九晶体管的漏极的栅极和漏极；以及
第一电压调节器，其被配置成输出与所述第九晶体管的源极和所述第十晶体管的源极之间的电压相同的电压。
5.根据权利要求1所述的差分放大电路，还包括：
第五电阻器，其耦接至所述第一差分输入节点；
第六电阻器，其耦接至所述第二差分输入节点；
第一反馈元件，其耦接在所述第一差分输入节点与所述第二差分输出节点之间；以及
第二反馈元件，其耦接在所述第二差分输入节点与所述第一差分输出节点之间。
6.根据权利要求5所述的差分放大电路，其中，所述第一反馈元件和所述第二反馈元件均为电阻器。
7.根据权利要求5所述的差分放大电路，其中，所述第一反馈元件和所述第二反馈元件均为并联耦接电路，该并联耦接电路具有并联耦接的电阻器和电容器。
8.根据权利要求5所述的差分放大电路，其中，所述第一反馈元件和所述第二反馈元件均为电容器。
9.根据权利要求5所述的差分放大电路，其中，所述第五电阻器耦接在所述第一差分输入节点与第三差分输入节点之间，
所述第六电阻器耦接在所述第二差分输入节点与第四差分输入节点之间，以及
所述差分放大电路还包括偏移消除电路，所述偏移消除电路被配置成：在所述第三差分输入节点和所述第四差分输入节点的共模电压相对于基准电压具有偏移电压的情况下，向所述第一差分输入节点和所述第二差分输入节点输出用于消除所述偏移电压的电流。
10.根据权利要求9所述的差分放大电路，其中，所述偏移消除电路包括：运算放大器，其具有连接至具有所述基准电压的节点的正输入端，
第七电阻器，其耦接在所述第三差分输入节点与所述运算放大器的负输入端之间，
第八电阻器，其耦接在所述第四差分输入节点与所述运算放大器的负输入端之间，
第九电阻器，其耦接在所述运算放大器的负输入端与所述运算放大器的输出端之间，
第十电阻器，其耦接在所述运算放大器的输出端与所述第一差分输入节点之间，以及
第十一电阻器，其耦接在所述运算放大器的输出端与所述第二差分输入节点之间。
11.根据权利要求1所述的差分放大电路，还包括：
第一相位补偿电路，其耦接在所述第五晶体管的漏极与栅极之间；以及
第二相位补偿电路，其耦接在所述第六晶体管的漏极与栅极之间。
CN201510125974.7A 2014-05-20 2015-03-20 差分放大电路 Expired - Fee Related CN105099382B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-104659 2014-05-20
JP2014104659A JP2015220689A (ja) 2014-05-20 2014-05-20 差動増幅回路

Publications (2)

Publication Number Publication Date
CN105099382A CN105099382A (zh) 2015-11-25
CN105099382B true CN105099382B (zh) 2017-09-26

Family

ID=54556788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510125974.7A Expired - Fee Related CN105099382B (zh) 2014-05-20 2015-03-20 差分放大电路

Country Status (3)

Country Link
US (1) US9450549B2 (zh)
JP (1) JP2015220689A (zh)
CN (1) CN105099382B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104460794A (zh) * 2013-09-25 2015-03-25 快捷半导体(苏州)有限公司 负载驱动方法、电路及其应用设备
WO2020000424A1 (zh) 2018-06-29 2020-01-02 华为技术有限公司 一种运算放大器、射频电路及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1115771C (zh) * 1997-11-12 2003-07-23 日本电气株式会社 差动放大器
CN1753303A (zh) * 2004-09-24 2006-03-29 三星电子株式会社 具有栅地阴地放大器控制的差动放大器
CN101286731A (zh) * 2008-06-06 2008-10-15 智原科技股份有限公司 高速差动至单端信号转换电路
CN101635560A (zh) * 2009-08-26 2010-01-27 余浩 高速两级运算放大器
CN102122924A (zh) * 2010-01-08 2011-07-13 无锡百阳科技有限公司 可变增益放大器
CN103338014A (zh) * 2012-02-08 2013-10-02 联发科技股份有限公司 运算放大器电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4048575A (en) * 1974-09-11 1977-09-13 Motorola, Inc. Operational amplifier
US8086207B2 (en) * 2007-03-19 2011-12-27 Qualcomm Incorporated Linear transconductor for RF communications
JP2009049585A (ja) * 2007-08-16 2009-03-05 Renesas Technology Corp 差動増幅回路、ミキサ回路および受信装置
JP5181822B2 (ja) * 2008-05-16 2013-04-10 セイコーエプソン株式会社 定電圧回路
JP5332316B2 (ja) * 2008-05-30 2013-11-06 富士通株式会社 差動増幅回路
JP2010233084A (ja) * 2009-03-27 2010-10-14 Toshiba Corp 差動増幅器
JP5144704B2 (ja) * 2010-03-25 2013-02-13 日本電信電話株式会社 差動トランスインピーダンス増幅器
JP2012100224A (ja) 2010-11-05 2012-05-24 Asahi Kasei Electronics Co Ltd 広帯域増幅器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1115771C (zh) * 1997-11-12 2003-07-23 日本电气株式会社 差动放大器
CN1753303A (zh) * 2004-09-24 2006-03-29 三星电子株式会社 具有栅地阴地放大器控制的差动放大器
CN101286731A (zh) * 2008-06-06 2008-10-15 智原科技股份有限公司 高速差动至单端信号转换电路
CN101635560A (zh) * 2009-08-26 2010-01-27 余浩 高速两级运算放大器
CN102122924A (zh) * 2010-01-08 2011-07-13 无锡百阳科技有限公司 可变增益放大器
CN103338014A (zh) * 2012-02-08 2013-10-02 联发科技股份有限公司 运算放大器电路

Also Published As

Publication number Publication date
CN105099382A (zh) 2015-11-25
JP2015220689A (ja) 2015-12-07
US20150341004A1 (en) 2015-11-26
US9450549B2 (en) 2016-09-20

Similar Documents

Publication Publication Date Title
CN207166461U (zh) 全差分运算放大器
US7605656B2 (en) Operational amplifier with rail-to-rail common-mode input and output range
JP5486259B2 (ja) 差動増幅器
CN103427773B (zh) 轨至轨运算放大器
CN113726298B (zh) 一种全差分二级运算放大器电路
JP4699856B2 (ja) 電流発生回路及び電圧発生回路
CN103095231B (zh) 一种共模反馈电路
Raghav et al. Design of low voltage OTA for bio-medical application
US7795975B2 (en) Class AB amplifier
CN105099382B (zh) 差分放大电路
JP2011229073A (ja) 利得変動補償装置
US9369098B2 (en) Inverting amplifier
CN108696260A (zh) 跨导放大器
KR20180071988A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
US8283981B2 (en) Operational amplifier having a common mode feedback circuit portion
CN102244501B (zh) 共模反馈电路
CN111344949B (zh) Ab级放大器以及运算放大器
CN107453723A (zh) 放大器
US7514877B2 (en) Display panel driving circuit
KR101915979B1 (ko) 평형 출력 레일-투-레일 2세대 전류 컨베이어
CN108631737A (zh) 差动放大电路
KR20180071989A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
CN115021687B (zh) 运算放大器和电子系统
CN108923762A (zh) 一种低工作电压的全差分运算放大器
Lin A New Architecture of Constant-gm Rail-to-Rail Input Stage for Low Voltage Low Power CMOS Op Amp

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170926

Termination date: 20190320

CF01 Termination of patent right due to non-payment of annual fee