CN101286731A - 高速差动至单端信号转换电路 - Google Patents

Abstract

本发明为一种高速差动至单端信号转换电路，包括：转导电路，该转导电路具有两个输入端，可接收两个差动输入电压后由第一电流输出端产生第一电流(I1)并由第二电流输出端产生第二电流(I2)；偏移消除电路包括两个可调电流源，分别连接至该第一电流输出端与该第二电流输出端；第一转阻电路的输入端连接至该第一电流输出端后于该第一转阻电路的输出端产生第一电压；第二转阻电路的输入端连接至该第二电流输出端后于该第二转阻电路的输出端产生第二电压；以及，第一反相器连接至该第一转阻电路的该输出端，用以将该第一电压转换为第一单端输出电压。本发明的转换电路中没有二极管式连接晶体管，不会造成速度降低或过多功率损耗。

Description

高速差动至单端信号转换电路

技术领域

本发明涉及一种信号转换电路，尤指一种高速差动至单端信号转换电路。

背景技术

请参照图1，其所显示为公知差动至单端信号转换电路。此差动至单端信号转换电路包括：第一p型晶体管mp1源极连接至电压源Vdd，栅极与漏极连接。第一n型晶体管mn1漏极与第一p型晶体管mp1漏极连接，源极连接至一电流源I。第二p型晶体管mp2源极连接至电压源Vdd，栅极与漏极连接。第二n型晶体管mn2漏极与第二p型晶体管mp2漏极连接，源极连接至电流源I。再者，第一n型晶体管mn1栅极与第二n型晶体管mn2栅极可输入一差动信号Vin、Vinb。

再者，第三p型晶体管mp3源极连接至电压源Vdd，栅极连接至第一p型晶体管mp1栅极，使得第一p型晶体管mp1与第三p型晶体管mp3组成一第一电流镜(current mirror)。第三n型晶体管mn3漏极与栅极皆连接至第三p型晶体管mp3漏极，源极连接至一接地端(ground)。第四p型晶体管mp4源极连接至电压源Vdd，栅极连接至第二p型晶体管mp2栅极，使得第二p型晶体管mp2与第四p型晶体管mp4组成一第二电流镜(current mirror)。第四n型晶体管mn4漏极连接至第四p型晶体管mp4漏极，源极连接至一接地端(ground)，栅极连接至第三n型晶体管mn3栅极，使得第三n型晶体管mn3与第四n型晶体管mn4组成一第三电流镜(current mirror)。再者，第四n型晶体管mn4漏极与接地端之间有一寄生电容器Cp，且第四n型晶体管mn4漏极为此差动至单端信号转换电路的输出端Vout。

如图1所示，当差动信号Vin、Vinb输入时，流经第一n型晶体管mn1与第二n型晶体管mn2上的电流为in与ip。由于第一p型晶体管mp1与第三p型晶体管mp3组成一电流镜，第二p型晶体管mp2与第四p型晶体管mp4组成一第二电流镜，以及第三n型晶体管mn3与第四n型晶体管mn4组成一第三电流镜，因此，输出端Vout上的电流为in+ip。

由图1可知，该电路为差动电流至电压转换电路(differential circuit tovoltage circuit)。再者，由于差动电流in与ip经过的晶体管数目不相同(in经过第三p型晶体管mp3、第三n型晶体管mn3、第四n型晶体管mn4，而ip仅经过第四p型晶体管mp4)，造成差动电流in与ip的不匹配(mismatch)，导致输出端Vout上电压的抖动(jitter)以及共模漂移(common-mode drift)。再者，为了要使该电路操作于高速的GHz等级，二极管式连接的晶体管(diodeconnected transistor)，亦即第一p型晶体管mp1、第二p型晶体管mp2、第三n型晶体管mn3，必须避免处于关闭(turn off)状态，且第一p型晶体管mp1、第二p型晶体管mp2、第三n型晶体管mn3的尺寸(size)要够大，并且其相对应的转导(Transconductance)值，gmp1、gmp2、gmn3，也要够大。

再者，美国专利号US6717474揭示一种高速差动至单端信号转换电路(high-speed differential to single-ended converter)。请参照图2，其所显示为公知高速差动至单端信号转换电路。由图2可知，差动电压信号Vin、Vinb输入由M1、M2、M3、M4所组成的第一级(stage)电路后可输出差动电流信号I1、I2。再者，第二级电路为一电流镜与缓冲电路(current mirror and buffercircuit)，该第二级电路可将差动电流信号I1、I2转换为单端电流信号I3，其中I3＝I1+I2。最后，单端电流信号I3输入一第三级电路，也就是转阻电路(trans-impedance circuit)，将单端电流信号I3转换为一输出电压Vout。

由图2可知，第九晶体管M9为二极管式连接的晶体管(diode connectedtransistor)。为了防止第九晶体管M9被关闭(turned off)，因此，必须防止差动电流信号I1、I2在切换时电流为0。所以，于第一级电路中增加电阻Re使得差动电流信号I1、I2在切换时电流不会为0。

再者，第二级电路中的第七晶体管M7与第八晶体管M8可将高输入阻抗(input impedance)转换为低输出阻抗(output impedance)用以提高操作速度。再者，第七晶体管与第八晶体管必须提供大的转导gm7、gm8，因此偏压电压Vb3需要注意。

再者，第二级电路中由电压源VDD至接地端GND串接三个晶体管，因此，第二级电路输出端的直流偏压约为(2/3)VDD。然而，第三级电路的输入端的转态点(transition point)约为(1/2)VDD，因此，第二级电路与第三级电路连接之后会造成输出电压Vout的失真。

再者，美国专利号US7053671揭示一种低抖动差动至单端数据转换电路(low-jitter differential-to-single-ended data conversion circuit)。请参照图3，其所显示为公知差动至单端数据转换电路。图3是将图1中的第一p型晶体管mp1与第二p型晶体管mp2以电阻Rd来取代，因此可以有效地降低阻抗值。再者，于晶体管62上再连接一负载元件(load device)，亦即晶体管68。

由于晶体管62为二极管式连接晶体管(diode connected transistor)，为了防止晶体管62被关闭(turn off)，因此，由电压源Vcc连接一晶体管68(负载元件)至晶体管62栅极。因此，可以防止晶体管62被关闭而降低转换电路的操作速度。然而，提供该负载元件会增加转换电路的功率消耗(powerconsumption)。

发明内容

本发明的目的在于提供一种无二极管式连接晶体管(diode connectedtransistor)的高速差动至单端信号转换电路。

本发明提出一种差动至单端信号转换电路，包括：转导电路，该转导电路具有两个输入端，可接收两个差动输入电压后由第一电流输出端产生第一电流并由第二电流输出端产生第二电流；偏移消除电路包括两个可调电流源，分别连接至该第一电流输出端与该第二电流输出端；第一转阻电路的输入端连接至该第一电流输出端后于该第一转阻电路的输出端产生第一电压；第二转阻电路的输入端连接至该第二电流输出端后于该第二转阻电路的输出端产生第二电压；以及，第一反相器连接至该第一转阻电路的该输出端，用以将该第一电压转换为第一单端输出电压。

根据上述的差动至单端信号转换电路，其中还包括第二反相器，连接至该第二转阻电路的该输出端，用以将该第二电压转换为第二单端输出电压，且该第一单端输出电压与该第二单端输出电压互补。

根据上述的差动至单端信号转换电路，其中该转导电路包括：定电流源；第一晶体管；以及第二晶体管；其中，该第一晶体管与该第二晶体管的栅极为该转导电路的两个输入端；该第一晶体管与该第二晶体管的源极连接至一节点；该定电流源连接于该节点与接地端之间；以及，该第一晶体管与该第二晶体管的漏极为该第一电流输出端与该第二电流输出端。

根据上述的差动至单端信号转换电路，其中该定电流源可输出的电流大小为2*Io。

根据上述的差动至单端信号转换电路，其中该第一晶体管与该第二晶体管为n型晶体管。

根据上述的差动至单端信号转换电路，其中该偏移消除电路包括：所述两个可调电流源；以及运算放大器，接收共模电压与参考电压，并根据该共模电压与该参考电压的差来调整所述可调电流源。

根据上述的差动至单端信号转换电路，其中该偏移消除电路还包括：两个电阻值相同的第一电阻与第二电阻，串接于该第一转阻电路的该输出端与该第二转阻电路的该输出端之间，而该第一电阻与该第二电阻的连接点可产生该共模电压。

根据上述的差动至单端信号转换电路，其中该偏移消除电路还包括：两个电阻值相同的第三电阻与第四电阻，串接于该第一转阻电路的该输入端与该第二转阻电路的该输入端之间，而该第三电阻与该第四电阻的连接点可产生该参考电压。

根据上述的差动至单端信号转换电路，其中该运算放大器可以调整所述两个可调电流源，使得所述两个可调电流源输出的电流大小为Io。

根据上述的差动至单端信号转换电路，其中该第一转阻电路与该第二转阻电路为并并反馈放大器。

根据上述的差动至单端信号转换电路，其中该第一转阻电路包括：放大单元与反馈电阻；其中，该放大单元的输入端为该第一转阻电路的该输入端且该放大单元的输出端为该第一转阻电路的该输出端；该放大单元具有一开回路增益-Ao，且该反馈电阻连接于放大单元的该输入端与该输出端之间。

根据上述的差动至单端信号转换电路，其中该放大单元包括：第三晶体管与第四晶体管；其中，该第三晶体管的源极连接至一电压源，该第三晶体管的栅极为该第一转阻电路的该输入端，该第三晶体管的漏极为该第一转阻电路的该输出端；该第四晶体管的源极连接至接地端，该第四晶体管的栅极为该第一转阻电路的该输入端，该第四晶体管的漏极为该第一转阻电路的该输出端。

根据上述的差动至单端信号转换电路，其中该第三晶体管为p型晶体管，该第四晶体管为n型晶体管，且该第三晶体管与该第四晶体管的尺寸比例为k∶1。

根据上述的差动至单端信号转换电路，其中该第一反相器包括：第七晶体管与第八晶体管；其中，该第七晶体管的源极连接至一电压源，该第七晶体管的栅极为该第一反相器的该输入端，该第七晶体管的漏极为该第一反相器的该输出端；该第八晶体管的源极连接至接地端，该第八晶体管的栅极为该第一反相器的该输入端，该第八晶体管的漏极为该第一反相器的该输出端。

根据上述的差动至单端信号转换电路，其中该第七晶体管为p型晶体管，该第八晶体管为n型晶体管，且该第七晶体管与该第八晶体管的尺寸比例为k∶1。

本发明的优点在于提供一高速差动至单端信号转换电路，该电路中没有二极管式连接晶体管，因此不会造成速度的降低或者过多的功率损耗。

附图说明

图1所显示为公知差动至单端信号转换电路。

图2所显示为公知高速差动至单端信号转换电路。

图3所显示为公知差动至单端数据转换电路。

图4所显示为本发明差动至单端信号转换电路。

图5所显示为本发明差动至单端信号转换电路的详细电路图。

图6A、图6B、图6C所显示为本发明高速差动至单端信号转换电路动作时的等效电路。

图7A、图7B所显示为第一转阻电路与第二转阻电路的转换函数。

图8A与图8B所显示为第一反相器与第二反相器的转换函数。

其中，附图标记说明如下：

68、62晶体管        400转导电路

410偏移消除电路     420第一转阻电路

422、427放大单元    425第二转阻电路

430第一反相器    435第二反相器

具体实施方式

请参照图4，其所显示为本发明差动至单端信号转换电路。该差动至单端信号转换电路包括一转导电路(transconductance circuit)400、一偏移消除电路(offset cancellation circuit)410、一第一转阻电路(transimpedance circuit)420、一第二转阻电路(transimpedance circuit)425、第一反相器(inverter)430、以及第二反相器(inverter)435。

第一转阻电路420与第二转阻电路425完全相同，且为并并反馈放大器(shunt-shunt feedback amplifier)。再者，第一转阻电路420包括一放大单元(amplifying unit)422与一反馈电阻为Rf。而放大单元422具有-Ao的开回路增益(open loop gain)，反馈电阻Rf连接于放大单元422的输入端与输出端之间。同理，第二转阻电路425包括一放大单元(amplifying unit)427与一反馈电阻为Rf。而放大单元427具有-Ao的开回路增益(open loop gain)，反馈电阻Rf连接于放大单元427的输入端与输出端之间。

偏移消除电路(offset cancellation circuit)410包括两个可调电流源(controllable current source)Is1与Is2，分别连接至转导电路400的第一电流输出端与第二电流输出端。再者，该可调电流源Is1与Is2受控于一运算放大器OP，该运算放大器OP接收一共模电压(common mode voltage，Vcm)与一参考电压(reference voltage，Vref)并根据共模电压Vcm与一参考电压Vref的差来调整该可调电流源Is1与Is2。其中，第一转阻电路420与第二转阻电路425输出端之间连接两个电阻Ry，由于两个电阻Ry具有相同的电阻值，因此，两个电阻Ry连接的节点具有共模电压Vcm。本发明偏移消除电路410主要的目的在于控制第一转阻电路420、第二转阻电路425、第一反相器430、第二反相器435的转态点等于共模电压Vcm，并使得差动输入电压(differential input voltage，Vin与Vinb)的责任周期(duty cycle)与单端输出电压(single ended output voltage，Vout、Voutb)的责任周期(Duty Cycle)相同。

由图4可知，转导电路400接收差动输入电压(differential input voltage，Vin与Vinb)后于第一电流输出端与第二电流输出端产生一第一电流I1与一第二电流I2。该第一电流I1与该第二电流I2结合该两个可调电流源Is1与Is2后输入该第一转阻电路420与第二转阻电路425后产生第一电压Vy1与第二电压Vy2。而第一反相器430、以及第二反相器435接收该第一电压Vy1与第二电压Vy2后产生互补的单端输出电压(single ended output voltage，Vout、Voutb)。

请参照图5，其所显示为本发明差动至单端信号转换电路的详细电路图。转导电路400包括定电流源(constant current source，Iss)、第一晶体管M1、与第二晶体管M2。其中，第一晶体管M1、与第二晶体管M2为n型晶体管，第一晶体管M1与第二晶体管M2的栅极可接收该差动输入电压Vin、Vinb；第一晶体管M1、与第二晶体管M2的源极连接至节点a，而定电流源Iss连接于节点a与接地端GND之间；再者，第一晶体管M1、与第二晶体管M2的漏极为第一电流输出端与第二电流输出端，可分别产生该第一电流I1与该第二电流I2。再者，定电流源Iss所产生的电流值为2*Io。

第一转阻电路420包括一第三晶体管M3、一第四晶体管M4、与一反馈电阻Rf。其中，第三晶体管M3为p型晶体管，第四晶体管M4为n型晶体管。第三晶体管M3源极连接至一电压源VDD，第三晶体管M3栅极为第一转阻电路420的输入端，连接至第一电流输出端，第三晶体管M3漏极为第一转阻电路420的输出端，可产生第一电压Vy1；再者，第四晶体管M4源极连接至一接地端GND，第四晶体管M4栅极为第一转阻电路420的输入端，连接至第一电流输出端，第四晶体管M4漏极为第一转阻电路420的输出端，可产生第一电压Vy1。再者，反馈电阻Rf连接于第一转阻电路420的输入端与输出端之间。再者，第三晶体管M3与第四晶体管M4的尺寸(size)比例为k∶1。

第二转阻电路425包括一第五晶体管M5、一第六晶体管M6、与一反馈电阻Rf。其中，第五晶体管M5为p型晶体管，第六晶体管M6为n型晶体管。第五晶体管M5源极连接至一电压源VDD，第五晶体管M5栅极为第二转阻电路425的输入端，连接至第二电流输出端，第五晶体管M5漏极为第二转阻电路425的输出端，可产生第二电压Vy2；再者，第六晶体管M6源极连接至一接地端GND，第六晶体管M6栅极为第二转阻电路425的输入端，连接至第二电流输出端，第六晶体管M6漏极为第二转阻电路425的输出端，可产生第二电压Vy2。再者，反馈电阻Rf连接于第二转阻电路425的输入端与输出端之间。再者，第五晶体管M5与第六晶体管M6的尺寸比例为k∶1。

偏移消除电路(offset cancellation circuit)410包括两个可调电流源(controllable current source)Is1与Is2，分别连接至转导电路400的二电流输出端。再者，该可调电流源Is1与Is2受控于一运算放大器OP，该运算放大器OP接收一共模电压(common mode voltage，Vcm)与一参考电压(referencevoltage，Vref)，并根据共模电压Vcm与一参考电压Vref的差来调整该可调电流源Is1与Is2。其中，第一转阻电路420与第二转阻电路425输出端之间连接两个电阻Ry，由于两个电阻Ry具有相同的电阻值，因此，两个电阻Ry连接的节点具有共模电压Vcm。再者，第一转阻电路420与第二转阻电路425输入端之间连接两个电阻Rx，并将两个电阻Rx连接的节点电压设定为参考电压Vref。在正常操作之下，该运算放大器OP会使得共模电压Vcm等于一参考电压Vref，并进一步使得可调电流源Is1与Is2输出相同的电流值Io。

第一反相器(inverter)430包括一第七晶体管M7、一第八晶体管M8。其中，第七晶体管M7为p型晶体管，第八晶体管M8为n型晶体管。第七晶体管M7源极连接至一电压源VDD，第七晶体管M7栅极为第一反相器430的输入端，接收第一电压Vy1，第七晶体管M7漏极为第一反相器430的输出端，可产生单端输出电压Vout；再者，第八晶体管M8源极连接至一接地端GND，第八晶体管M8栅极为第一反相器430的输入端，接收第一电压Vy1，第八晶体管M8漏极为第一反相器430的输出端，可产生单端输出电压Vout。再者，第七晶体管M7与第八晶体管M8的尺寸比例为k∶1时，会使得第一转阻电路420与第一反向器430皆具有相同的转态点，亦即共模电压Vcm，使得差动输入电压(differential input voltage，Vin与Vinb)的责任周期(duty cycle)与单端输出电压(single ended output voltage，Vout)的责任周期相同。

第二反相器(inverter)435包括一第九晶体管M9、一第十晶体管M10。其中，第九晶体管M9为p型晶体管，第十晶体管M10为n型晶体管。第九晶体管M9源极连接至一电压源VDD，第九晶体管M9栅极为第二反相器435的输入端，接收第二电压Vy2，第九晶体管M9漏极为第二反相器435的输出端，可产生单端输出电压Voutb；再者，第十晶体管M10源极连接至一接地端GND，第十晶体管M10栅极为第二反相器435的输入端，接收第二电压Vy2，第十晶体管M10漏极为第二反相器435的输出端，可产生单端输出电压Voutb。再者，第九晶体管M9与第十晶体管M10的尺寸比例为k∶1时，会使得第二转阻电路425与第二反向器435皆具有相同的转态点，亦即共模电压Vcm，使得差动输入电压(differential input voltage，Vin与Vinb)的责任周期(duty cycle)与单端输出电压(single ended output voltage，Voutb)的责任周期相同。

请参照图6A、图6B、图6C，其所显示为本发明高速差动至单端信号转换电路动作时的等效电路。(I)当差动输入电压Vin与Vinb相等时，转导电路中的第一晶体管M1与第二晶体管M2同时开启，因此，流经第一晶体管M1与第二晶体管M2的第一电流I1与第二电流I2大小皆为Io。很明显地，当差动输入电压Vin与Vinb相等时，第一转阻电路与第二转阻电路中的反馈电阻Rf皆不会有电流产生。因此，第一转阻电路与第二转阻输入端电压Vx1、Vx2等于输入端电压Vy1、Vy2也等于共模电压Vcm，亦即，Vx1＝Vy1＝Vx2＝Vy2＝Vcm。

请参照图6B，(II)当差动输入电压的Vin大于Vinb时，转导电路中的第一晶体管M1开启(turn on)，第二晶体管M2关闭(turn off)。此时，流经第一晶体管M1的第一电流I1大小为2Io，而第一转阻电路中会有Io的电流，由第一转阻电路的输出端经由反馈电阻Rf流向输入端。再者，流经第二晶体管M2的第二电流I2大小为零，而第二转阻电路中会有Io的电流由第二转阻电路的输入端经由反馈电阻Rf流向输出端。因此：

Vx1＝Vcm-Io*Rf/Ao；

Vy1＝Vcm+Io*Rf；

Vx2＝Vcm+Io*Rf/Ao；

Vy2＝Vcm-Io*Rf。

再者，请参照图6C，(III)当差动输入电压的Vin小于Vinb时，转导电路中的第一晶体管M1关闭(turn off)，第二晶体管M2开启(turn on)。此时，流经第二晶体管M2的第二电流I2大小为2Io，而第二转阻电路中会有Io的电流由第二转阻电路的输出端经由反馈电阻Rf流向输入端。再者，流经第一晶体管M2的第一电流I1大小为零，而第一转阻电路中会有Io的电流由第一转阻电路的输入端经由反馈电阻Rf流向输出端。因此：

Vx1＝Vcm+Io*Rf/Ao；

Vy1＝Vcm-Io*Rf；

Vx2＝Vcm-Io*Rf/Ao；

Vy2＝Vcm+Io*Rf。

请参照图7A、图7B，其所显示为第一转阻电路与第二转阻电路的转换(transfer function)函数。由图7A可知，当差动输入电压的Vin大于Vinb时，Vy1＝Vcm+Io*Rf；当差动输入电压的Vin小于Vinb时，Vy1＝Vcm-Io*Rf。由图7B可知，当差动输入电压的Vin大于Vinb时，Vy2＝Vcm-Io*Rf；当差动输入电压的Vin小于Vinb时，Vy2＝Vcm+Io*Rf。

请参照图8A与图8B，其所显示为第一反相器与第二反相器的转换(transfer function)函数。由于第一反相器与第二反相器完全相同，因此具有相同的转换函数。根据本发明的实施例，第一转阻电路、第二转阻电路、第一反相器、第二反相器中的p型晶体管与n型晶体管的尺寸比例皆为k∶1，因此，第一反相器与第二反相器的转态点为共模电压Vcm，并且第一反相器、第二反相器可将输入的信号反相并且放大至电压源VDD或者接地电压GND，亦即，全摆幅(full swing)的单端输出电压。再者，本发明可以仅使用第一反相器或第二反相器其中之一就可以输出单端输出电压。

因此，本发明的优点在于提供一高速差动至单端信号转换电路，该电路中没有二极管式连接晶体管，因此不会造成速度的降低或者过多的功率损耗。

综上所述，虽然本发明已以较佳实施例说明如上，然其并非用以限定本发明，任何所属领域技术人员在不脱离本发明的精神和范围之内，当可作各种更动与润饰，因此，本发明的保护范围当视随附的权利要求所界定者为准。

Claims (15)

1.一种差动至单端信号转换电路，包括：

转导电路，该转导电路具有两个输入端，可接收两个差动输入电压后由第一电流输出端产生第一电流并由第二电流输出端产生第二电流；

偏移消除电路，包括两个可调电流源，分别连接至该第一电流输出端与该第二电流输出端；

第一转阻电路，该第一转阻电路的输入端连接至该第一电流输出端后于该第一转阻电路的输出端产生第一电压；

第二转阻电路，该第二转阻电路的输入端连接至该第二电流输出端后于该第二转阻电路的输出端产生第二电压；以及

第一反相器，连接至该第一转阻电路的该输出端，用以将该第一电压转换为第一单端输出电压。

2.如权利要求1所述的差动至单端信号转换电路，其中还包括第二反相器，连接至该第二转阻电路的该输出端，用以将该第二电压转换为第二单端输出电压，且该第一单端输出电压与该第二单端输出电压互补。

3.如权利要求1所述的差动至单端信号转换电路，其中该转导电路包括：定电流源；第一晶体管；以及第二晶体管；其中，该第一晶体管与该第二晶体管的栅极为该转导电路的两个输入端；该第一晶体管与该第二晶体管的源极连接至一节点；该定电流源连接于该节点与接地端之间；以及，该第一晶体管与该第二晶体管的漏极为该第一电流输出端与该第二电流输出端。

4.如权利要求3所述的差动至单端信号转换电路，其中该定电流源可输出的电流大小为2*Io。

5.如权利要求3所述的差动至单端信号转换电路，其中该第一晶体管与该第二晶体管为n型晶体管。

6.如权利要求1所述的差动至单端信号转换电路，其中该偏移消除电路包括：

所述两个可调电流源；以及

运算放大器，接收共模电压与参考电压，并根据该共模电压与该参考电压的差来调整所述可调电流源。

7.如权利要求6所述的差动至单端信号转换电路，其中该偏移消除电路还包括：两个电阻值相同的第一电阻与第二电阻，串接于该第一转阻电路的该输出端与该第二转阻电路的该输出端之间，而该第一电阻与该第二电阻的连接点可产生该共模电压。

8.如权利要求6所述的差动至单端信号转换电路，其中该偏移消除电路还包括：两个电阻值相同的第三电阻与第四电阻，串接于该第一转阻电路的该输入端与该第二转阻电路的该输入端之间，而该第三电阻与该第四电阻的连接点可产生该参考电压。

9.如权利要求6所述的差动至单端信号转换电路，其中该运算放大器可以调整所述两个可调电流源，使得所述两个可调电流源输出的电流大小为Io。

10.如权利要求1所述的差动至单端信号转换电路，其中该第一转阻电路与该第二转阻电路为并并反馈放大器。

11.如权利要求1所述的差动至单端信号转换电路，其中该第一转阻电路包括：

放大单元与反馈电阻；其中，该放大单元的输入端为该第一转阻电路的该输入端且该放大单元的输出端为该第一转阻电路的该输出端；该放大单元具有一开回路增益-Ao，且该反馈电阻连接于放大单元的该输入端与该输出端之间。

12.如权利要求11所述的差动至单端信号转换电路，其中该放大单元包括：第三晶体管与第四晶体管；其中，该第三晶体管的源极连接至一电压源，该第三晶体管的栅极为该第一转阻电路的该输入端，该第三晶体管的漏极为该第一转阻电路的该输出端；该第四晶体管的源极连接至接地端，该第四晶体管的栅极为该第一转阻电路的该输入端，该第四晶体管的漏极为该第一转阻电路的该输出端。

13.如权利要求12所述的差动至单端信号转换电路，其中该第三晶体管为p型晶体管，该第四晶体管为n型晶体管，且该第三晶体管与该第四晶体管的尺寸比例为k∶1。

14.如权利要求1所述的差动至单端信号转换电路，其中该第一反相器包括：第七晶体管与第八晶体管；其中，该第七晶体管的源极连接至一电压源，该第七晶体管的栅极为该第一反相器的该输入端，该第七晶体管的漏极为该第一反相器的该输出端；该第八晶体管的源极连接至接地端，该第八晶体管的栅极为该第一反相器的该输入端，该第八晶体管的漏极为该第一反相器的该输出端。

15.如权利要求14所述的差动至单端信号转换电路，其中该第七晶体管为p型晶体管，该第八晶体管为n型晶体管，且该第七晶体管与该第八晶体管的尺寸比例为k∶1。

Images