CN113206648A - 放大器电路、对应的比较器装置和方法 - Google Patents

放大器电路、对应的比较器装置和方法 Download PDF

Info

Publication number
CN113206648A
CN113206648A CN202110123372.3A CN202110123372A CN113206648A CN 113206648 A CN113206648 A CN 113206648A CN 202110123372 A CN202110123372 A CN 202110123372A CN 113206648 A CN113206648 A CN 113206648A
Authority
CN
China
Prior art keywords
transistor
input
node
coupled
load transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110123372.3A
Other languages
English (en)
Inventor
R·莫达法里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN113206648A publication Critical patent/CN113206648A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

实施例公开了放大器电路、对应的比较器装置和方法。一种前置放大器电路，包括第一对晶体管和第二对晶体管，该第一对晶体管和第二对晶体管具有在第一和第二输出节点处耦合的穿过其中的电流流动路径，并且在电源节点和地的中间提供第一和第二电流流动线。这两对晶体管包括：第一和第二输入晶体管，位于提供相应输入节点的电源节点和接地之一与输出节点的中间；第一和第二负载晶体管，位于电源节点和接地之一与输出节点的中间。负载晶体管具有电容性地耦合到电源节点和地中的另一个的控制端子，并且提供了复位开关装置，该复位开关装置可周期性地激活以将第一输出节点、第二输出节点以及第一负载晶体管和第二负载晶体管的控制端子短接。

Description

放大器电路、对应的比较器装置和方法
技术领域
本公开涉及(前置)放大器电路。
一个或多个实施例可以应用于例如动态比较器。
背景技术
当前，每当需要比较两个电气量(例如，两个模拟电压)时，都使用比较器电路。
在传统方式中，比较的结果作为逻辑值返回，该逻辑值使用某种数字锁存器来存储。
所涉及的电路装置可能受到诸如噪声和失配的非理想因素的影响，这可能导致比较精度降低。这种降低的精确度可能进而导致一定量的错误决策，例如，这些错误决策可能在系统设计期间被纳入考量，从而增加对这些错误的鲁棒性。提高比较器性能可以另外导致作为整体的系统的效率的提高。
为了在比较器设计中实现这一目标，已经考虑的一种方法可能涉及在锁存器之前(上游)引入一个或多个(前置)放大器，以降低锁存器偏移和输入参考噪声发生器。
发明内容
一个或多个实施例的目的是提供例如在比较器电路中提供改进的前置放大器行为的改进的解决方案。
根据一个或多个实施例，该目的可以通过一种电路来实现，该电路具有：第一输入晶体管，第一输入晶体管具有分别耦合到电源节点和地中的一个、以及第一输出节点的导电端子，其中第一输入晶体管具有耦合到第一输入节点的控制端子。该电路包括第二输入晶体管，第二输入晶体管具有分别耦合到电源节点和地中的一个、以及第二输出节点的导电端子，其中，第二输入晶体管具有耦合到第二输入节点的控制端子。该电路包括电容，该电容具有耦合到电源节点和地中的另一个的第一侧并且具有第二侧。
该电路包括第一负载晶体管，该第一负载晶体管具有分别耦合到第一输出节点以及电源节点和地中的另一个的导电端子，其中，第一负载晶体管具有耦合到电容的第二侧的控制端子。该电路包括第二负载晶体管，该第二负载晶体管具有分别耦合到第二输出节点以及电源节点和地中的另一个的导电端子，其中，第二负载晶体管具有耦合到电容的第二侧的控制端子。电路包括复位开关电路，该复位开关电路被配置为响应于被激活，将第一输出节点、第二输出节点、第一负载晶体管的控制端子以及第二负载晶体管的控制端子短接。
附图说明
现在将参考附图仅通过示例的方式描述一个或多个实施例，其中：
图1是包括前置放大器的比较器电路的总体框图，
图2和图3是传统前置放大器的电路图，
图4示出了如图3所示的前置放大器电路的可能操作的示例性图，
图5是图3的电路图的一部分的某些特性的示例，
图6是在本说明书中描述的实施例的电路图，
图7A和图7B是在本说明书中描述的实施例的可能操作的示例，以及
图8是用其它组件(晶体管)类型实现的如图6所例示的实施例的电路图。
具体实施方式
在以下描述中，给出各种具体细节以提供对本说明书的各种示例性实施例的透彻理解。这些实施例可以在没有一个或多个具体细节的情况下实践、或者使用其他方法、组件、材料等来实践。在其他情况下，为了避免模糊实施例的各个方面，未详细示出或描述公知的结构、材料或操作。在整个说明书中，对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在至少一个实施例中。因此，在贯穿本说明书的各个地方的短语“一个实施例中”或“在实施例中”的可能出现不一定都指同一个实施例。此外，特定特征、结构或特性可以在一个或多个实施例中以任何合适的方式组合。
如前所述，在比较器设计中已经考虑的一种方法可能涉及在锁存器之前(上游)引入一个或多个(前置)放大器，以降低锁存器偏移和输入参考噪声发生器。
图1是比较器电路10中的这种方法的总体示例，比较器电路10包括前置放大器12，前置放大器12具有两个输入INP和INN，该两个输入INP和INN被配置为接收两个对应的(模拟)信号——在下文中，为了简单起见，将对于信号和可能出现该信号的电路元件使用相同的名称——以进行比较。
如图1所例示的，前置放大器12被配置为具有差分输出的差分放大器，该差分输出具有朝向锁存电路14的两条线，该锁存电路14具有两个输出OUTP和OUTN，该两个输出OUTP和OUTN被配置为在它们之间提供具有(差分)输出信号OUT′＝OUT′P–OUT′N，该输出信号的值为比较结果INP>INN或INP<INN的函数。
如本文所例示的锁存电路14的结构可被视为本领域中的常规结构并且为本领域技术人员所公知，这使得不需要在本文中提供这种锁存结构的更详细的描述。
这里讨论的一个或多个实施例主要涉及(前置)放大器12。
传统前置放大器的典型示例可以基于经典gm/gm(跨导)增益级，例如在I.Mehr和L.Singer:“A 55-mW,10-bit,40-Msamples/s Nyquist-Rate CMOS ADC,”IEEE固态电路杂志，第35卷,第3期,2000年3月中所讨论的。
如图2所例示的，这样的增益级可以包括从电源节点VDD到公共尾电流发生器IT(被称为地GND)的两条电流流动线。每条电流线包括通过两个晶体管(MOSFET晶体管，例如，具有通过该MOSFET晶体管的源极-漏极电流流动路径)M1、M3以及M2、M4的相互级联的电流流动路径。
面向电流发生器IT的两个晶体管M1和M2的控制端子(例如，在场效应晶体管(诸如MOSFET晶体管)的情况下为栅极)为前置放大器级12提供两个输入INP和INN。
朝向电源节点VDD的两个晶体管M3和M4处于二极管布置中，它们的控制端子短接至电流流动路径(即，例如在场效应晶体管(诸如MOSFET晶体管)的情况下，栅极短接至源极-漏极电流流动路径)，并且适于将两个输出OUTP和OUTN提供至图1所例示的比较器装置中的锁存器14。
图2所例示的电路的优点在于它不涉及共模反馈。一个主要缺点可能在于其固有的增益低，并且在那些旨在减少锁存器中的输入参考非理想性的布置中可能涉及许多这样的级：这可能对面积、功耗和速度产生负面影响。
在V.Srinivas,S.Pavan,A.Lachhwani和N.Sasidhar:的“A DistortionCompensation Flash Analog-to-Digital Conversion Technique”,IEEE Journal ofsolid state circuit(IEEE固态电路杂志)，第41卷，第9期，2006年9月中公开了一种改进的架构。
在图3中例示了这样的布置，其中类似于已经结合前面的附图讨论的部件或组件的部件或组件用相同的参考符号表示，因此为了简洁起见将不重复对应的描述。
这里，晶体管M1和M2再次提供差分输入对，该差分输入对被配置为接收要进行比较的输入信号INP和INN，而晶体管M3和M4再次提供两个输出OUTP和OUTN。
在如图3所例示的布置中，晶体管M3和M4：
不再(直接)是二极管接法，
使穿过其中的电流路径在M3和M4的与电源节点VDD相对的侧处相互耦合(短接)，并且
提供共模反馈，同时另外的两个晶体管M5和M6分别被设置有从中穿过的电流流动路径(例如，在场效应晶体管(诸如MOSFET晶体管)的情况下为源极-漏极)，该电流流动路径沿着从VDD到GND(经由IT)、中间的M1、M3(在M5的情况下)和中间的M2、M4(在M6的情况下)。
以这种方式，M5和M6用作有源负载，该有源负载具有保持在偏置电压VBIAS(以本领域技术人员已知的方式提供)的相互耦合的控制端子(例如，在诸如MOSFET晶体管的场效应晶体管的情况下是栅极)。
在如图3所例示的布置中，M3和M4提供两个输出OUTP和OUTN。为完整起见，图3还表示了耦合在M3和M4的控制端子(例如，MOSFET晶体管的情况下为栅极)与地GND之间的输出电容器CL。电容器CL表示锁存电路14的输入端的寄生电容以及与布线(即耦合前置放大器12与锁存电路14的布线)相关的寄生电容。
在如图3所例示的布置中，M3和M4的控制端子在M1和M5之间以及M2和M6之间(在穿过其中的电流路径处)耦合，复位开关耦合在它们之间，即在OUTP和OUTN之间。
这样的复位开关可以以本领域技术人员已知的方式来控制，例如通过复位块RST来控制，该复位块RST能够以与锁存电路14协调的方式操作，如下文所例示。
假设所示的所有晶体管均工作在饱和区域，则RST(“高”＝导通并且“低”＝非导通)和差分输出OUT(即OUTP-OUTN)的示例波形可以如图4的图所示。这些图参考公共时间(横坐标)标度t。
在复位阶段(RST＝1，即由RST控制的复位开关为导通)，节点OUTP和OUTN彼此短接，并且差分输出OUT＝OUTP-OUTN为零。
作为复位被释放(RST＝0，即由RST控制的复位开关为非导通)的结果，电路作为积分器工作，动态增益G受输出节点处的寄生电容CL的限制：
G＝输出/输入＝gm12·TINT/CL
其中，IN＝INP-INN和OUT＝OUTP-OUTN分别为差分输入和输出，gm12为输入跨导，TINT为分离两个复位动作的积分时间，CL为包含寄生电容的总负载电容，如前所述。
以上等式表明，对于给定的积分时间(通常由系统的工作频率设置)，减小负载电容可以有助于在不损失增益的情况下节省电流。
注意，从这一点来看，共模反馈晶体管M3和M4的(始终连接的)栅极电容可以表示增益损耗的来源，这对于(非常)低的功率设计来说可能是难以接受的。
另外注意到，额外功耗的另一来源可能与“有源负载”晶体管M5和M6的偏置VBIAS相关，晶体管M5和M6可能涉及附加电流分支。
最后，如图3所例示的布置可能需要在噪声和输出摆幅之间进行权衡，在前置放大器的噪声性能是一个重要方面的情况下，这是不容忽视的。
在这方面，可以考虑图5中再现的图3的电路部分。
该电路部分的共模输出可写为：
VCM＝(OUTP+OUTN)/2＝VDD-|VTH|-|VOV3|
其中|VTH|和|VOV3|分别是晶体管M3的阈值电压和过驱动电压。
使输出发生器保持饱和状态的最大输出电压VMAX OUT可表示为：
VMAX OUT＝VDD-|VOV3|-|VOV5|
各项具有明显的含义。
因此，最大输出摆幅ΔVMAX为：
ΔVMAX＝VMAX OUT-VCM＝|VTH|-|VOV5|
该等式表明，对于某一阈值电压(由技术选项决定)，提高输出摆幅意味着负载晶体管的过驱动电压降低，这可能导致相关噪声贡献方面出现不期望的恶化。
在一个或多个实施例中，可以通过求助于如图6所例示的电路来克服前述所讨论的缺点。
这里，再次，与已经结合前面附图讨论的部件或组件类似的部件或组件用相同的参考符号表示，因此为了简洁，将不再重复对应的描述。
另外应当理解，如图6(以及图7A、图7B和图8)中所例示的电路适合用作如图1中所例示的比较器装置10中的前置放大器12。
图6所例示的电路的基本工作原理与V.Srinivas等人提供的讨论基本一致：这里，再次考虑在前置放大器级的负载电容CL上对电流积分。
通过与图3的电路的直接比较，在如图6所例示的电路中，图3的晶体管对M3和M5以及晶体管对M4和M6“合并”为单独的晶体管M3和M4，晶体管M3和M4的控制端子(例如，在场效应晶体管(诸如MOSFET晶体管)的情况下为栅极)共同地：
经由电容CG耦合到电源节点VDD，以及
经由由复位单元RST驱动的相应开关S1和S2耦合到输出节点OUTP和OUTN，如前面所论述的。
通过参考图7A和图7B可以解释图6所例示的布置所提供的优点。
图7A指RST＝1的情况，即开关S1和S2——这些可以是任何已知类型的电子开关，诸如MOSFET——闭合，即导通的情况。
相反，图7B指RST＝0的情况，即开关S1和S2断开，即非导通的情况。
在这两种情况下，假设在前置放大器输入处存在(差分)幅度为IN＝INP-INN的直流信号。
在复位阶段(RST＝1)，复位开关S1和S2闭合(导通)，并且两个输出OUTP和OUTN短接在一起(通过负载电容CL的电流为零)。
在这种情况下，共模输出由引起晶体管导通(即具有导电性)的电压阈值(在诸如MOSFET晶体管的场效应晶体管的情况下是栅极-源极)来定义，并且由提供电路的共模反馈的晶体管M3和M4的过驱动来定义，如在V.Srinivas等人的情况下，即：
VCM＝VDD-|VTH|-|VOV3|
作为复位被释放(RST＝0)的结果，复位开关S1和S2断开(非导通)，因此晶体管M3和M4可以发挥其作为有源负载的作用。
它们提供电流，该电流(仅)取决于其栅极电压。这可以通过在输出共模电压下充电的它们自身的“栅极”电容CG来保持恒定。
可选地，辅助电容(为了简单起见，在图中不可见)可以与CG并联，以便增加栅极电压的稳定性：即，CG可以是M3和M4的栅极寄生电容，可能经由补充的外部元件增加，以“加强”M3和M4中的VGS。
这种情况下的差分增益与本说明书开始时计算的相同，并参考了V.Srinivas等人提出的电路，但值得注意的区别是：现在共模反馈的栅极电容不再对负载电容CL有贡献，这避免了相关的增益损失并且提高了总体效率。
此外，不涉及有源负载晶体管的偏置，因为当相关的栅极用作共模反馈时，它们可以在每个复位阶段被刷新。
与V.Srinivas等人提出的解决方案相比，在图6所例示的布置中，输出摆幅得到扩展，并且不再依赖于负载晶体管的过驱动。在一个或多个实施例中，输出摆幅仅依赖于阈值电压，这可以使一个或多个实施例免于在输出摆幅和有源负载噪声之间的任何权衡。
事实上，使M3和M4保持在饱和区域的最大输出电压可写为：
VMAX OUT＝VDD-|VOV3|
其导致最大输出摆幅，最大输出摆幅可表示为：
ΔVMAX＝VMAX OUT-VCM＝|VTH|
该最大输出摆幅独立于MOS过驱动器。
图8的电路图是通过使用PMOS输入晶体管M1和M2(代替如图6所例示的NMOS输入晶体管M1和M2)以及NMOS负载晶体管M3和M4(代替如图6所例示的PMOS负载晶体管M3和M4)来实现与图6电路图相同的基本原理(产生的操作如图7A和图7B所示)的可能性的示例。
本领域的技术人员将容易理解，尽管为简单起见采用了不同的晶体管类型(PMOS对比NMOS)和倒置的表示，但是图8的电路拓扑相对于图6在其它方面保持不变，如图8所例示的电路同样适合用作如图1所例示的比较器装置10中的前置放大器12。
如本文所例示的(前置放大器)电路(例如，12)可以包括：第一对晶体管(例如，M1、M3)，该第一对晶体管具有在第一输出节点(例如，OUTN)处耦合的穿过其中(例如，场效应晶体管(诸如MOSFET晶体管)中的源极-漏极)的电流流动路径，并且提供在电源节点(例如，VDD)和地(例如，GND)中间的第一电流流动线；第二对晶体管(例如，M2、M4)，该第二对晶体管具有在第二输出节点(例如，OUTP)处耦合的穿过其中(例如，场效应晶体管(诸如MOSFET晶体管)中的源漏极)的电流流动路径，并且提供在电源节点和地中间的第二电流流动线。所述第一对晶体管和所述第二对晶体管包括：第一对晶体管中的第一输入晶体管(例如，M1)，该第一输入晶体管位于所述第一输出节点与所述电源节点和地中的一个(例如，图6中的GND，相应地，图8中的VDD)的中间，第一输入晶体管包括提供第一输入节点(例如INP)的控制端子(例如，诸如MOSFET晶体管的场效应晶体管中的栅极)；第二对晶体管中的第二输入晶体管(例如M2)，该第二输入晶体管位于所述第二输出节点与所述电源节点和地中的所述一个(例如，图6中的GND，相应地，图8中的VDD)的中间，该第二输入晶体管包括提供第二输入节点(例如，INN)的控制端子；第一对晶体管中的第一负载晶体管(例如，M3)，该第一负载晶体管位于所述第一输出节点与所述电源节点和地中的另一个(例如，图6中的VDD，相应地，图8中的GND)的中间；第二对晶体管中的第二负载晶体管(例如，M4)，该第二负载晶体管位于所述第二输出节点与所述电源节点和地中的所述另一个(例如，图6中的VDD，相应地，图8中的GND)的中间；复位开关装置(例如，半导体开关S1、S2)，被设置并配置为作为被激活(即，使导通，例如，经由RST)的结果，使所述第一输出节点和所述第二输出节点短接。
所述第一负载晶体管和所述第二负载晶体管具有电容性地耦合(例如，经由电容CG，该电容CG可以包括M3和M4的栅极寄生电容，其可能通过补充的外部组件增大)到所述电源节点和地中的所述另一个的控制端子，所述复位开关装置被配置为，作为被激活(即，例如经由RST使其导通)的结果，将所述第一负载晶体管和所述第二负载晶体管的控制端子(也)短接到所述第一输出节点和所述第二输出节点(彼此短接)。
如本文所例示的电路可以包括用于通过第一对晶体管(例如，M1、M3)的所述第一电流流动线和通过第二对晶体管(例如，M2、M4)的所述第二电流流动线两者的电流供应源(例如，电流发生器IT)，该电流供应源位于以下两者的中间：在一侧上的所述电源节点和地之一，以及在另一侧上的通过第一对晶体管的所述第一电流流动线和通过第二对晶体管的所述第二电流流动线。
在如本文所例示的电路中，所述第一输入晶体管和所述第二输入晶体管可以具有第一共用极性(例如，如图6所例示的两个NMOS或如图8所例示的两个PMOS)，并且所述第一负载晶体管和第二负载晶体管可以具有与所述第一极性相反的第二共用极性(例如，如图6所例示的两个PMOS或如图8所例示的两个NMOS)。
在如本文所例示的电路中，所述第一对晶体管和所述第二对晶体管可以包括场效应晶体管，可选地包括MOSFET晶体管。
因此，穿过其中的电流流动路径包括源极-漏极电流流动路径，并且控制端子包括栅极端子。相反，在双极晶体管中，穿过其中的电流流动路径包括发射极-集电极电流流动路径，并且控制端子包括基极端子。
如本文所例示的比较器装置(例如，10)可以包括锁存电路(例如，14)，该锁存电路耦合到如本文所例示的(前置放大器)电路(例如，12)中的所述第一输出节点(例如，OUTN)和所述第二输出节点(例如，OUTP)，其中，(在前置放大器电路中)的所述第一输入节点(INP)和所述第二输入节点(INN)被配置为接收第一输入信号和第二输入信号以在它们之间进行比较，锁存电路具有相应的输出节点(例如OUT′N,OUT′P)，并且被配置为在所述相应的输出节点之间提供差分锁存信号(例如OUT′＝OUT′P–OUT′N)，该差分锁存信号的值是所述第一输入信号和所述第二输入信号之间的比较的结果(例如INP>INN或INP<INN)的函数。
一种操作如本文所例示的电路(例如，12)或如本文所例示的比较器装置(例如，10，即12加14)的方法可以包括：向所述第一输入节点(INP)和所述第二输入节点(INN)施加第一输入信号和第二输入信号以在它们之间进行比较，收集(例如，经由诸如14的锁存电路)所述第一输出节点和所述第二输出节点之间的输出信号(例如，OUTP、OUTN)。
如本文所例示的方法可以包括在随后的激活事件处激活(例如，经由RST)所述开关装置(例如，S1、S2)以使所述第一输出节点和所述第二输出节点短接，其中，所述输出信号作为所述开关装置激活的结果而归零。
在本文所例示的方法中，所述开关装置的所述后续激活事件可以由输出信号积分间隔(例如，TINT)分离开，并且其中，所述方法包括在所述积分间隔的(最终)末端处收集所述第一和第二输出节点之间的所述输出信号。
在不脱离保护范围的情况下，细节和实施例可以相对于本文所公开的内容而变化，并且仅通过示例的方式。
上述各种实施例可以组合以提供进一步的实施例。根据上述详细描述，可以对实施例进行这些和其它的改变。通常，在所附权利要求中，所使用的术语不应被解释为将权利要求限制于说明书和权利要求中公开的特定实施例，而是应被解释为包括所有可能的实施例以及这些权利要求所享有的等同物的全部范围。因此，权利要求不受本公开的限制。

Claims (19)

1.一种电路，包括：
第一输入晶体管，具有分别耦合到电源节点和地中的一个、以及第一输出节点的导电端子，所述第一输入晶体管具有耦合到第一输入节点的控制端子；
第二输入晶体管，具有分别耦合到所述电源节点和所述地中的所述一个、以及第二输出节点的导电端子，所述第二输入晶体管具有耦合到第二输入节点的控制端子；
电容，具有耦合到所述电源节点和所述地中的另一个的第一侧，并且具有第二侧；
第一负载晶体管，具有分别耦合到所述第一输出节点、以及所述电源节点和所述地中的所述另一个的导电端子，所述第一负载晶体管具有耦合到所述电容的所述第二侧的控制端子；
第二负载晶体管，具有分别耦合到所述第二输出节点、以及所述电源节点和所述地中的所述另一个的导电端子，所述第二负载晶体管具有耦合到所述电容的所述第二侧的控制端子；以及
复位开关电路，被配置为响应于被激活，将所述第一输出节点、所述第二输出节点、所述第一负载晶体管的控制端子、以及所述第二负载晶体管的控制端子短接。
2.根据权利要求1所述的电路，包括：
电流供应源，具有阳极和阴极，其中所述阳极和所述阴极中的一个被耦合到所述电源节点和所述地中的一个，并且其中所述阳极和所述阴极中的另一个被配置为灌或者拉第一电流和第二电流两者，所述第一电流流过所述第一输入晶体管和所述第一负载晶体管，所述第二电流流过所述第二输入晶体管和所述第二负载晶体管。
3.根据权利要求1所述的电路，其中所述第一输入晶体管和所述第二输入晶体管具有共用的第一极性，并且所述第一负载晶体管和所述第二负载晶体管具有共用的、与所述第一极性相反的第二极性。
4.根据权利要求1所述的电路，其中所述第一输入晶体管、所述第二输入晶体管、所述第一负载晶体管和所述第二负载晶体管是场效应晶体管(FET)。
5.根据权利要求4所述的电路，其中所述第一输入晶体管、所述第二输入晶体管、所述第一负载晶体管和所述第二负载晶体管是金属氧化物半导体FET(MOSFET)。
6.根据权利要求1所述的电路，其中所述复位开关电路被配置为响应于被激活，将所述第一输出节点设置为零电压。
7.一种比较器，包括：
第一输入晶体管，具有分别耦合到电源节点和地中的一个、以及第一输出节点的导电端子，所述第一输入晶体管具有耦合到第一输入节点的控制端子；
第二输入晶体管，具有分别耦合到所述电源节点和所述地中的所述一个、以及第二输出节点的导电端子，所述第二输入晶体管具有耦合到第二输入节点的控制端子；
电容，具有耦合到所述电源节点和所述地中的另一个的第一侧，并且具有第二侧；
第一负载晶体管，具有分别耦合到所述第一输出节点、以及所述电源节点和所述地中的所述另一个的导电端子，所述第一负载晶体管具有耦合到所述电容的所述第二侧的控制端子；
第二负载晶体管，具有分别耦合到所述第二输出节点、以及所述电源节点和所述地中的所述另一个的导电端子，所述第二负载晶体管具有耦合到所述电容的所述第二侧的控制端子；
复位开关电路，被配置为响应于被激活，将所述第一输出节点、所述第二输出节点、所述第一负载晶体管的控制端子、以及所述第二负载晶体管的控制端子短接；以及
锁存电路，具有输入节点和输出节点，所述输入节点分别耦合到所述第一输出节点和所述第二输出节点，其中响应于在所述第一输入节点处接收到第一输入信号、以及在所述第二输入节点处接收到第二输入信号，所述锁存电路被配置为在相应的输出节点之间提供差分锁存信号，所述差分锁存信号基于所述第一输入信号和所述第二输入信号之间的比较结果。
8.根据权利要求7所述的比较器，包括：
电流供应源，具有阳极和阴极，其中所述阳极和所述阴极中的一个被耦合到所述电源节点和所述地中的一个，并且其中所述阳极和所述阴极中的另一个被配置为灌或者拉第一电流和第二电流两者，所述第一电流流过所述第一输入晶体管和所述第一负载晶体管，所述第二电流流过所述第二输入晶体管和所述第二负载晶体管。
9.根据权利要求7所述的比较器，其中所述第一输入晶体管和所述第二输入晶体管具有共用的第一极性，并且所述第一负载晶体管和所述第二负载晶体管具有共用的、与所述第一极性相反的第二极性。
10.根据权利要求7所述的比较器，其中所述第一输入晶体管、所述第二输入晶体管、所述第一负载晶体管和所述第二负载晶体管是场效应晶体管(FET)。
11.根据权利要求10所述的比较器，其中所述第一输入晶体管、所述第二输入晶体管、所述第一负载晶体管和所述第二负载晶体管是金属氧化物半导体FET(MOSFET)。
12.根据权利要求7所述的比较器，其中所述复位开关电路被配置为响应于被激活，将所述第一输出节点设置为零电压。
13.一种方法，包括：
将第一输入信号提供给第一输入节点，并且将第二输入信号提供给第二输入节点，其中：
所述第一输入节点被耦合到第一输入晶体管的控制端子，并且所述第一输入晶体管具有分别耦合到电源节点和地中的一个、以及第一输出节点的导电端子，并且
所述第二输入节点被耦合到第二输入晶体管的控制端子，并且所述第二输入晶体管具有分别耦合到所述电源节点和所述地中的所述一个、以及第二输出节点的导电端子，
通过所述第一输出节点和所述第二输出节点输出输出信号，其中：
所述第一输出节点被耦合到第一负载晶体管的第一导电端子，所述第一负载晶体管具有耦合到所述电源节点和所述地中的另一个的第二导电端子、以及耦合到电容的第一侧的控制端子，并且所述电容具有耦合到所述电源节点和所述地中的所述另一个的第二侧，并且
所述第二输出节点被耦合到第二负载晶体管的第一导电端子，所述第二负载晶体管具有耦合到所述电源节点和所述地中的所述另一个的第二导电端子、以及耦合到所述电容的所述第一侧的控制端子，以及
激活复位开关电路，以将所述第一输出节点、所述第二输出节点、所述第一负载晶体管的控制端子、以及所述第二负载晶体管的控制端子短接。
14.根据权利要求13所述的方法，包括：
响应于在后续激活事件中激活所述复位开关电路，将所述输出信号设置为零电压。
15.根据权利要求14所述的方法，包括：
通过相应的输出信号积分间隔来分离所述复位开关电路的后续激活事件；以及
在所述输出信号积分间隔的相应的末端，通过所述第一输出节点和所述第二输出节点收集输出信号。
16.根据权利要求13所述的方法，其中电流供应源的阳极和阴极中的一个被耦合到所述电源节点和所述地中的一个，并且所述电流供应源的阳极和阴极中的另一个灌或者拉第一电流和第二电流两者，所述第一电流流过所述第一输入晶体管和所述第一负载晶体管，所述第二电流流过所述第二输入晶体管和所述第二负载晶体管。
17.根据权利要求13所述的方法，其中所述第一输入晶体管和所述第二输入晶体管具有共用的第一极性，并且所述第一负载晶体管和所述第二负载晶体管具有共用的、与所述第一极性相反的第二极性。
18.根据权利要求13所述的方法，其中所述第一输入晶体管、所述第二输入晶体管、所述第一负载晶体管和所述第二负载晶体管是场效应晶体管(FET)。
19.根据权利要求18所述的方法，其中所述第一输入晶体管、所述第二输入晶体管、所述第一负载晶体管和所述第二负载晶体管是金属氧化物半导体FET(MOSFET)。
CN202110123372.3A 2020-01-31 2021-01-29 放大器电路、对应的比较器装置和方法 Pending CN113206648A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT102020000001906 2020-01-31
IT202000001906 2020-01-31

Publications (1)

Publication Number Publication Date
CN113206648A true CN113206648A (zh) 2021-08-03

Family

ID=70228717

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110123372.3A Pending CN113206648A (zh) 2020-01-31 2021-01-29 放大器电路、对应的比较器装置和方法
CN202120251395.8U Active CN215682235U (zh) 2020-01-31 2021-01-29 电路和比较器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202120251395.8U Active CN215682235U (zh) 2020-01-31 2021-01-29 电路和比较器

Country Status (2)

Country Link
US (1) US11658625B2 (zh)
CN (2) CN113206648A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113364278B (zh) * 2020-04-08 2022-07-12 澜起电子科技(昆山)有限公司 开关电流源电路及开关电流源快速建立方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750704B1 (en) * 2003-01-09 2004-06-15 Motorola, Inc. Offset compensated differential amplifier
IT1395248B1 (it) 2009-03-18 2012-09-05 St Microelectronics Rousset Comparatore con compensazione di offset, in particolare per convertitori analogico-digitali
CN105227141B (zh) 2014-07-02 2018-01-30 财团法人成大研究发展基金会 前置放大电路与比较器
CN108494371A (zh) 2018-07-04 2018-09-04 珠海市微半导体有限公司 一种放大器输入失调电压的自动校正电路及校正方法

Also Published As

Publication number Publication date
US11658625B2 (en) 2023-05-23
US20210242846A1 (en) 2021-08-05
CN215682235U (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
US7692471B2 (en) Switched-capacitor circuit having two feedback capacitors
US6518906B2 (en) Use of current folding to improve the performance of a current -steered DAC operating at low supply voltage
US20170230054A1 (en) Telescopic amplifier with improved common mode settling
US20040108879A1 (en) Comparison apparatus operated at a low voltage
US7733182B2 (en) Hybrid class AB super follower
JPH08316746A (ja) スイッチドキャパシタを導入した低電圧差動増幅器のための装置
US7948294B2 (en) Mixer with high linearity
US6005439A (en) Unity gain signal amplifier
US6414552B1 (en) Operational transconductance amplifier with a non-linear current mirror for improved slew rate
CN215682235U (zh) 电路和比较器
CN111313871B (zh) 动态预放大电路和动态比较器
JPH0234490B2 (zh)
US7821305B1 (en) Dual voltage buffer with current reuse
CN112953420B (zh) 一种输入管处于线性区的动态运算放大器电路
US10454591B2 (en) Track and hold amplifiers
US20020175716A1 (en) Ultra high speed clocked limiting preamplifier
US7768324B1 (en) Dual voltage buffer with current reuse
US6975168B2 (en) Drive circuit
US20050046459A1 (en) Biasing technique using thin and thick oxide transistors
US10784828B2 (en) Methods and apparatus for an operational amplifier with a variable gain-bandwidth product
CN112003594A (zh) 一种低功耗的动态比较器电路
Song et al. A constant-$ g_ {m} $ constant-slew-rate rail-to-rail input stage with static feedback and dynamic current steering for VLSI cell libraries
Srivastava et al. Analysis and Design of Low Voltage Low Power Inverter Based Double Tail Comparator
JP3047828B2 (ja) コンパレータ回路
Sung et al. A comparison of second-order sigma-delta modulator between switched-capacitor and switched-current techniques

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination