JP2012100224A

JP2012100224A - 広帯域増幅器

Info

Publication number: JP2012100224A
Application number: JP2010248684A
Authority: JP
Inventors: Takeshi Matsuoka; 豪松岡
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2010-11-05
Filing date: 2010-11-05
Publication date: 2012-05-24

Abstract

【課題】高い周波数までの二次歪成分を除去し、出力電流信号の線形性を向上させることができ、二次歪耐性（IIP２）を向上させることができる広帯域増幅器を実現する。
【解決手段】第１及び第２のＭＯＳトランジスタＱ１，Ｑ２による差動対が発生する二次歪成分電流と逆極性の電流信号を差動対の負荷電流源となる第３及び第４のＭＯＳトランジスタＱ３，Ｑ４によって発生し、逆極性の二次歪電流を相互に打ち消し合うように作用させて線形性を向上させ、更に、第１及び第２のＭＯＳトランジスタＱ１，Ｑ２の入力へのバイアスを設定する第１のバイアス回路を第１及び第２のＭＯＳトランジスタのドレイン電流が流れるように、且つ、該ドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるようなバイアス値を得るようにし、且つ、第３及び第４のＭＯＳトランジスタＱ３，Ｑ４のサイズを二次歪み成分が主成分である電流を生成するように設定する。
【選択図】図３

Description

本発明は線形性に優れた広帯域増幅器に関する。

図５は、従来の広帯域増幅器の一例である差動電流増幅出力段回路（ｇｍ段）を表す回路図である（例えば非特許文献１参照）。
図５の広帯域増幅器は、両入力端INPUTP、INPUTNに入力される入力信号を電圧−電流変換して出力するＭＯＳトランジスタＱ１、Ｑ２と、電流ミラー型能動負荷を構成する負荷トランジスタであるＭＯＳトランジスタＱ３，Ｑ４と、を備えている。

図５において、入力された信号はトランジスタＱ１、Ｑ２によって電圧−電流変換され、ＤＣ成分カット用の容量素子Ｃ１、Ｃ２を介して両出力端OUTN、OUTPから出力される。

A Resistively Degenerated Wide-Band Passive Mixer with Low Noise Figure and +60dBm IIP2 in 0.18μm CMOS fig.5

図５の従来の広帯域増幅器は、差動電流増幅出力段回路は差動回路であるため、回路の持つ二次歪で発生する不要な出力は同相成分として表れ、差動出力で見た場合にはこの不要な電流信号出力は打ち消される。
しかし、回路素子のミスマッチによりＰ側（＋側）とＮ側（−側）の同相成分に差異が生じた場合は差動出力で見ても打ち消せなくなり、二次歪による不要な同相成分が出力され、これが二次歪み耐性（IIP２）を劣化させる。

図５の広帯域増幅器では、入力信号を電圧−電流変換して出力する第１、第２出力トランジスタＱ１、Ｑ２（Ｎ極性）と、第１、第２出力トランジスタＱ１、Ｑ２（Ｎ極性）に対して電流源負荷となる負荷トランジスタＱ３、Ｑ４（Ｐ極性）と、を備え、さらに、各負荷トランジスタＱ３、Ｑ４（Ｐ極性）のゲートとドレインとをつなぐ各抵抗Ｒ１、Ｒ２と、を備える。

ここで負荷トランジスタＱ１、Ｑ２のゲートの共通接続点である図のＰＢＩＡＳ点に着目すると、差動出力に対してＰＢＩＡＳ点の電位は動かないので、負荷トランジスタＱ３、Ｑ４は電流源負荷となり、高いインピダンスを得る。
一方、同相出力のときはＰＢＩＡＳ点も出力と同じように変動するので、負荷トランジスタＱ３、Ｑ４は能動負荷として動作し、低いインピダンスとなる。
すなわち差動成分は出力され、同相成分は出力されないことになる。

しかし、この構成は、そのバイアス回路が抵抗とＭＯＳトランジスタのゲートの寄生容量によるフィルタ構成を成しているため、周波数特性が良好ではなく、動作可能な上限が数ＭＨｚ程度までしかしない。これは、現実の回路では素子の定数にばらつきがあるため、特に高周波域では無視できない信号の位相ずれ等が生じて、信号の同相成分が相殺され難くなってしまうことに起因すると分析される。したがってそれ以上の周波数では同相成分が出力されやすくなってしまう。
本発明は上述のような状況に鑑みてなされたものであり、高い周波数までの二次歪成分を除去し、出力電流信号の線形性を向上させることができ、二次歪耐性（IIP２）を向上させることができる広帯域増幅器を実現することを目的としている。

上記目的を達成するべく、ここに、以下に列記するような技術を提案する。
（１）ゲートに差動入力信号が入力され、前記差動入力信号を電圧−電流変換して、差動出力信号を出力する第１及び第２のＭＯＳトランジスタによる差動対と、
前記第１及び第２のＭＯＳトランジスタとは逆極性を有し、ゲートとドレインとが抵抗回路を介して夫々接続され、前記第１及び第２のＭＯＳトランジスタによる差動対の負荷電流源となる第３及び第４のＭＯＳトランジスタによる電流源と、
前記第１及び第２のＭＯＳトランジスタの入力へのバイアスを設定する第１のバイアス回路と、
前記第３及び第４のＭＯＳトランジスタのゲートに前記差動入力信号を供給する各経路に各対応して介挿された第１及び第２の容量素子と、
を備えた広帯域増幅器であって、
前記第１のバイアス回路は、前記第１及び第２のＭＯＳトランジスタのドレイン電流が流れるように、且つ、該ドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるようなバイアス値を得るように構成され、且つ
前記第３及び第４のＭＯＳトランジスタは、それらのサイズが、二次歪み成分が主成分である電流を生成する動作点を取る所定値に設定されていることを特徴とする広帯域増幅器。

上記（１）の広帯域増幅器では、第１及び第２のＭＯＳトランジスタによる差動対が発生する二次歪電流信号成分とは逆位相の電流信号を、該差動対の負荷電流源となる第３及び第４のＭＯＳトランジスタによって発生し、逆位相の電流信号が相互に打ち消し合うように作用させることができる。そして、この場合、上記の打ち消す作用を得るための信号は、第３及び第４のＭＯＳトランジスタのゲートに前記差動入力信号を供給する各経路に各対応して第１及び第２の容量素子を介挿するも抵抗を介することなく供給する構成の回路から得ている。従って、第３及び第４のＭＯＳトランジスタのゲートにはＲ−Ｃ（抵抗と容量）のフィルタにおけるような高域の信号を抑制する作用が及ばず、高い周波数までの二次歪成分を除去し、出力電流信号の線形性を向上させることができ、二次歪耐性（IIP２）が向上する。

（２）前記第１のバイアス回路は当該バイアスを可変設定することを特徴とする（１）の広帯域増幅器。
上記（２）の広帯域増幅器では（１）の広帯域増幅器において特に、バイアスを最適値に合わせ込む調整が可能になる。
（３）前記抵抗回路は、各一端が前記第３及び第４のＭＯＳトランジスタのドレインに接続され各他端が互いに接続される第１及び第２の抵抗素子と、各一端が前記第１及び第２の抵抗素子の共通接続点に接続され各他端が前記第３及び第４のＭＯＳトランジスタの各対応するゲートに接続される第３及び第４の抵抗素子とを含んで構成されていることを特徴とする（１）または（２）の広帯域増幅器。
上記（３）の広帯域増幅器では（１）または（２）の広帯域増幅器において特に、第３及び第４のＭＯＳトランジスタに最適なバイアスが供給され、且つ、これら第３及び第４のＭＯＳトランジスタに加えられる逆位相の信号がアイソレーションされ、各別に適正なバイパスが供給され得る。

高い周波数までの二次歪成分を除去し、出力電流信号の線形性を向上させることができ、二次歪耐性（IIP２）を向上させることができる広帯域増幅器を実現することができる。

ＭＯＳトランジスタの基本バイアス回路を表す回路図である。図１の回路においてゲートに供給するバイアス電圧ＶＧを変化させたときのドレイン電流ＩＤおよびドレイン電流ＩＤの一回微分成分（ｇｍ）二回微分成分（ｇｍ２）の変化を示した図である。本発明の二次歪電流キャンセル付作動型電流出力段回路である。図３の回路構成において、負荷トランジスタＱ３、Ｑ４のサイズを変化させたときの二次歪耐性（ｉｉｐ２）の変化を示した図である。従来の差動電流出力段回路である。

以下に図面を参照して本発明の実施の形態について詳述することにより本発明を明らかにする。
本発明の一つの実施の形態としての広帯域増幅器は、図１に示すようなＭＯＳトランジスタの基本バイアス回路を用いて構成されている。そこで、まず、本発明の前提となるＭＯＳトランジスタの基本バイアス回路について説明する。
図１はＭＯＳトランジスタの基本バイアス回路を表す回路図である。ＭＯＳトランジスタへ任意のゲート電圧ＶＧとドレイン電圧ＶＤを与えている。
この回路では任意のゲート電圧（バイアス電圧）ＶＧに対してドレイン電流ＩＤが流れる。
ＩＤ＝ａＷ／Ｌ（ＶＧ−Ｖｐ）²
ここで、ａＷ／ＬはＭＯＳトランジスタのチャネル幅及びチャネル長さ等により決まる定数、Ｖｐはピンチオフ電圧である。

図２は、図１の回路においてゲートに供給するバイアス電圧ＶＧを変化させたときのドレイン電流ＩＤと、ドレイン電流ＩＤの一回微分成分ｇｍおよび二回微分成分ｇｍ２の変化を示した図である。
ｇｍ≡ｄＩＤ／ｄＶＧ
ｇｍ２≡ｄ²ＩＤ／ｄＶＧ²
ｇｍはドレイン電流ＩＤの一回微分成分、ｇｍ２はドレイン電流ＩＤの二回微分成分である。これらの係数を使うと、ドレイン電流ＩＤは以下のようにあらわされる。
ＩＤ≡ｇｍ（ＶＧ）＋ｇｍ２（ＶＧ）²＋ｇｍ３（ＶＧ）³＋・・・

図２を参照して容易に理解される通り、ドレイン電流ＩＤはＶＧの増加に伴って増加する。ここで、ｇｍはＩＤの一回微分成分で、電圧−電流変換の１次の係数となる。また、ｇｍ２はＩＤの二回微分成分で、電圧−電流変換の二次係数の成分である。図示のとおり、ｇｍ２はＶＧの変化に対して或るピークをもっている。このピークが現われる領域ではＩＤもｇｍも比較的小さい。従って、この領域に該当するＶＧによってＭＯＳトランジスタをバイアスすれば、少ない電流で二次歪成分を主として出力する電流出力段回路が構成できる。

図３は本発明の一つの実施の形態としての広帯域増幅器（歪電流キャンセル機能つき差動型電流出力段回路）の回路図である。
図３の広帯域増幅器３００は、既述の図５の差動電流増幅出力段回路に入力される信号を逆極性のトランジスタに分配し、そのトランジスタで得られる、当該出力段回路とは逆極性の二次歪電流を重畳することで、出力電流信号の線形性を向上させる。
図示のとおり、この広帯域増幅器３００は、入力信号を電圧−電流変換して出力する差動対３１０をなす差動増幅器度第１、第２出力トランジスタＱ１、Ｑ２（Ｎ極性）と、これら第１、第２出力トランジスタＱ１、Ｑ２に対して電流源（電流負荷）３２０となる負荷トランジスタである第３及び第４のトランジスタＱ３、Ｑ４（Ｐ極性）と、これら負荷トランジスタＱ３、Ｑ４のゲートとドレインをつなぐ４つの抵抗素子路Ｒ１〜Ｒ４を含む抵抗回路３４０と、を備える。

第１、第２出力トランジスタＱ１、Ｑ２はそれぞれＭＯＳトランジスタであって、図示のように接続されて差動対３１０を構成している。そして、これら差動対３１０を構成しているＭＯＳトランジスタＱ１、Ｑ２には、図１を参照して既述のような構成の第１のバイアス回路３３０からバイアスＶＧが設定される。この第１のバイアス回路３３０は、第１及び第２のＭＯＳトランジスタＱ１、Ｑ２のドレイン電流が流れるように、且つ、該ドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるようなバイアス値を得るように構成されている。

そして、更に、この第１のバイアス回路３３０は、当該バイアスを可変設定可能に構成され得る。これにより、バイアスＶＧを最適値に合わせ込む調整が可能になる。
また、第３及び第４のトランジスタＱ３、Ｑ４はそれぞれＭＯＳトランジスタであって、図示のように接続されて上述の差動対３１０の負荷電流源（電流源）３２０を構成している。
図３の広帯域増幅器３００では、負荷電流源３２０を構成している第３及び第４のＭＯＳトランジスタである各トランジスタＱ３、Ｑ４のサイズが、二次歪電流信号を主成分として出力するような動作点を取るように設定されている。

さらに、各出力トランジスタＱ１、Ｑ２に入力される信号のＤＣ成分をカットするための第１及び第２の容量素子Ｃ１、Ｃ２を介して分配して両入力端INPUTP、INPUTNから入力する。即ち、第１及び第２の容量素子Ｃ１、Ｃ２は、第３及び第４のＭＯＳトランジスタのＱ３、Ｑ４の各ゲートに両入力端INPUTP、INPUTNから差動入力信号を供給する各経路に各介挿されている。
なお、ＭＯＳトランジスタＱ３、Ｑ４に加えられる逆位相の信号をアイソレーションするために上述の抵抗回路３４０を構成する素子である抵抗素子Ｒ３、Ｒ４が設けられている。これらの抵抗素子Ｒ３、Ｒ４によって、ＭＯＳトランジスタＱ３、Ｑ４に適正なバイパスが印加される。

図３の広帯域増幅器では、第１及び第２のＭＯＳトランジスタＱ１、Ｑ２による差動対が発生する二次歪電流信号成分とは逆位相の電流信号を、該差動対の負荷電流源となる第３及び第４のＭＯＳトランジスタＱ３、Ｑ４によって発生し、逆位相の電流信号が相互に打ち消し合うように作用させることができる。
そして、この場合、上記の打ち消す作用を得るための信号は、第３及び第４のＭＯＳトランジスタＱ３、Ｑ４のゲートに差動入力信号を供給する各経路に各対応して第１及び第２の容量素子Ｃ１、Ｃ２を介挿するも、抵抗を介することなく供給する構成の回路から得ている。従って、第３及び第４のＭＯＳトランジスタＱ３、Ｑ４のゲートにはＲ−Ｃ（抵抗と容量）のフィルタにおけるような高域の信号を抑制するような作用が及ばず、高い周波数までの二次歪成分を除去し、出力電流信号の線形性を向上させることができ、二次歪耐性（IIP２）が向上した広帯域増幅器を実現することができる。

そして、このような広帯域増幅器における一つの態様として、ＲＦ（Radio Frequency）に及ぶ帯域で動作しつつ、シングルエンドで見たときの不要な同相出力成分が十分に抑圧されることによってミスマッチに強く、特に二次歪み耐性（IIP２）に優れた広帯域増幅器（差動電流信号出力段回路）が実現される。
次に、さらに具体的に説明する。図３に実施の形態において、この抵抗回路３４０は、各一端が第３及び第４のＭＯＳトランジスタＱ３、Ｑ４のドレインに接続され各他端が互いに接続される第１及び第２の抵抗素子Ｒ１、Ｒ２と、各一端が前記第１及び第２の抵抗素子Ｒ１、Ｒ２の共通接続点に接続され各他端が前記第３及び第４のＭＯＳトランジスタＱ３、Ｑ４の各対応するゲートに接続される第３及び第４の抵抗素子Ｒ３、Ｒ４とを含んで構成されている。

この構成により、第３及び第４のＭＯＳトランジスタＱ３、Ｑ４に最適なバイアスが供給され、且つ、これら第３及び第４のＭＯＳトランジスタＱ３、Ｑ４に加えられる逆位相の信号がアイソレーションされ、各ＭＯＳトランジスタに適正なバイパスが印加される。
ここでPBIAS点に着目すると、差動出力に対してPBIAS点は動かないので、負荷トランジスタである第３及び第４のＭＯＳトランジスタＱ３、Ｑ４は電流源負荷となり高いインピダンス得る。

一方、同相出力のときはPBIAS点も出力と同じように変動するので、負荷トランジスタＱ３、Ｑ４は能動負荷として動作し、低いインピダンスとなる。
即ち、差動成分は出力され、同相成分は出力されないことになる。
本実施の形態の回路では、数ＭＨｚ以上の周波数域においても同相成分の除去効果が維持されるようにするべく、負荷トランジスタＱ３、Ｑ４のサイズを、二次歪電流を主成分として出力するような動作点を取るように選択した。

図４は、図３の広帯域増幅器３００の回路構成において、負荷トランジスタＱ３、Ｑ４のサイズを変化させたときの二次歪耐性（IIP２）の変化を示した図である。図４に示されたように、二次歪耐性（IIP２）はトランジスタＱ３、Ｑ４のサイズが或る値であるときにピークもつような特性を呈する。
図３の実施の形態では、さらに、出力トランジスタＱ１、Ｑ２に入力される信号を、ＤＣ成分をカットするための容量素子Ｃ１、Ｃ２を介して分配して両入力端INPUTP、INPUTNから入力する。

上述の構成により、負荷トランジスタＱ３、Ｑ４は出力トランジスタである第１及び第２のＭＯＳトランジスタＱ１、Ｑ２が発生する二次歪成分電流と逆位相の電流信号を発生し、お互いを打ち消すことができる。
即ち、図３を参照して説明した本発明の実施の形態としての広帯域増幅器３００では、図５を参照して既述の電流出力段回路に入力される信号を逆極性のトランジスタに分配し、それらのトランジスタで得られる、出力段回路とは逆極性の二次歪電流を重畳することで、出力電流信号の線形性を向上させる。これにより、高い周波数までの二次歪成分を除去し、二次歪耐性（IIP２）を向上させることができる。

以上を要するに、本発明の広帯域増幅器では、作動対で生じる二次歪成分の信号を負荷（電流源）で生成する逆相の信号で相殺するようにしている。即ち、本来的な出力となるべき信号に対しては、負荷（電流源）が高インピーダンスになり、下段(前段)で成分された電流信号がそのまま後段に吐き出され、この電流信号による負荷での電圧降下分の電圧出力が生成される。一方、二次歪成分に相当する電流信号は回路内で打ち消されてしまい、負荷側に吐き出されることがなく、従って、二次歪成分に相当する電圧出力は生じない（生じ難い）。

Ｃ1，Ｃ２，Ｃ３，Ｃ４………………………………容量素子
Ｑ1，Ｑ２，Ｑ３，Ｑ４………………………………ＭＯＳトランジスタ
Ｒ1，Ｒ２，Ｒ３，Ｒ４………………………………抵抗素子
３００……………………………………………………広帯域増幅器
３１０……………………………………………………差動対
３２０……………………………………………………電流源
３３０……………………………………………………第１のバイアス回路
３４０……………………………………………………抵抗回路

Claims

ゲートに差動入力信号が入力され、前記差動入力信号を電圧−電流変換して、差動出力信号を出力する第１及び第２のＭＯＳトランジスタによる差動対と、
前記第１及び第２のＭＯＳトランジスタとは逆極性を有し、ゲートとドレインとが抵抗回路を介して夫々接続され、前記第１及び第２のＭＯＳトランジスタによる差動対の負荷電流源となる第３及び第４のＭＯＳトランジスタによる電流源と、
前記第１及び第２のＭＯＳトランジスタの入力へのバイアスを設定する第１のバイアス回路と、
前記第３及び第４のＭＯＳトランジスタのゲートに前記差動入力信号を供給する各経路に各対応して介挿された第１及び第２の容量素子と、
を備えた広帯域増幅器であって、
前記第１のバイアス回路は、前記第１及び第２のＭＯＳトランジスタのドレイン電流が流れるように、且つ、該ドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるようなバイアス値を得るように構成され、且つ
前記第３及び第４のＭＯＳトランジスタは、それらのサイズが、二次歪み成分が主成分である電流を生成する動作点を取る所定値に設定されていることを特徴とする広帯域増幅器。
前記第１のバイアス回路は当該バイアスを可変設定することを特徴とする請求項１に記載の広帯域増幅器。
前記抵抗回路は、各一端が前記第３及び第４のＭＯＳトランジスタのドレインに接続され各他端が互いに接続される第１及び第２の抵抗素子と、各一端が前記第１及び第２の抵抗素子の共通接続点に接続され各他端が前記第３及び第４のＭＯＳトランジスタの各対応するゲートに接続される第３及び第４の抵抗素子とを含んで構成されていることを特徴とする請求項１または２に記載の広帯域増幅器。