CN1753303A

CN1753303A - 具有栅地阴地放大器控制的差动放大器

Info

Publication number: CN1753303A
Application number: CNA2005101069325A
Authority: CN
Inventors: 姜在声; 朴昶美
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-09-24
Filing date: 2005-09-22
Publication date: 2006-03-29
Anticipated expiration: 2025-09-22
Also published as: US20060066400A1; KR100674913B1; KR20060028120A; JP2006094533A; CN100530950C; US7330074B2

Abstract

一种差动放大器包括输入级、输出级和控制单元。所述输入级响应于在差动输入信号之间的电压差而产生差动电流。所述输出级在输出节点产生输出信号。所述控制单元被耦接在所述输入级和所述输出级之间，并且包括浮动电流源，所述浮动电流源包括栅地阴地放大器(cascade)负荷，用于使用静态电流来偏置输出级。这样的栅地阴地放大器负荷增加了差动放大器的DC增益。

Description

具有栅地阴地放大器控制的差动放大器

技术领域

本发明涉及差动放大器，具体上涉及一种具有使用用于提高增益和降低偏移的栅地阴地放大器(cascode)负荷的AB类控制的差动放大器。

背景技术

包括CMOS(互补金属氧化物半导体)晶体管的推挽放大器电路是一种常用的电路。音频放大器电路通常是模拟放大器电路或数字放大器电路。

模拟放大器电路被分类为A类放大器电路、B类放大器电路或AB类放大器电路之一，数字放大器电路被分类为D类放大器电路。因为在音频放大器电路中线性被认为比高效率更重要，因此作为线性放大器的模拟放大器一般用于音频放大器。

A、B和AB类放大器电路近来已经因为它们的较高的线性而被用作模拟放大器电路。但是，这样的放大器消耗相对较高的功率以产生高输出。即，模拟放大器具有高线性的优点，但是却具有低效率的缺点。

具体上，在A类模拟放大器中，比放大器的最大输出消耗多得多的功率，因此放大器的效率通常不超过25％。B类推挽放大器使用在射极跟随器(emitter follower)结构中彼此耦接的两个晶体管而克服了A类放大器的效率问题。但是，B类推挽放大器对于低信号电平具有交叉失真(crossover distortion)。

而且，虽然B类推挽放大器的晶体管对于小电流容易导通和截止，但是这样的晶体管对于大电流不能迅速地导通和截止。更具体而言，因为当在空闲(即静态)状态中时在B类放大器中没有偏流(bais current)流动，因此难于对于大电流迅速将晶体管导通/截止，导致增加的总谐波失真(THD)。

在AB类放大器中，在空闲状态中，少量的电流流过放大器。这样的电流比在A类放大器中小的多，但是比在B类放大器中要大。即，利用在空闲状态中的较大量的电流，AB类放大器变得更类似于A类放大器，以及利用在空闲状态中的较小量的电流，AB类放大器变得更类似于B类放大器。

授予Huijsing等的美国专利第5,311,145号描述了在差动放大器中的浮动AB类控制终端。AB类控制终端使用在空闲状态中的静态电流来控制差动放大器的交叉点，以便防止输出信号的失真。而且，使用正反馈来保持高增益。

期望在差动放大器中的电流的控制在静态和有效操作状态中都具有高放大器增益。

发明内容

按照本发明的差动放大器具有用于增加增益和减少偏移的栅地阴地放大器负荷的AB类控制。

在本发明的一般方面，差动放大器包括输入级、输出级和控制单元。输入级响应于在差动输入信号之间的电压差而产生差动电流。输出级在输出节点产生输出信号。控制单元被耦接在输入级和输出级之间，并且包括浮动电流源(floating current source)，所述浮动电流源包括至少两个晶体管的栅地阴地放大器，用于使用静态电流来偏置输出级。

在本发明的一个实施例中，当在差动输入信号之间的电压差大致是零时，浮动电流源使用静态电流来偏置输出级。

在本发明的另一个实施例中，控制单元还包括电流求和电路，用于响应于来自输入级的差动电流而调整通过输出级的输出电流，以确定输出信号。

在本发明的另一个实施例中，电流求和电路包括第一和第二栅地阴地放大器电流镜。第一栅地阴地放大器电流镜位于高电源和第一控制节点之间，并且第二栅地阴地放大器电流镜位于低电源和第二控制节点之间。

在这种情况下，所述浮动电流源耦接在第一和第二控制节点之间。在本发明的一个实例实施例中，所述浮动电流源包括上NMOSFET和下NMOSFET的第一栅地阴地放大器，其中上NMOSFET的漏极耦接到第一控制节点，而下NMOSFET的源极耦接到第二控制节点。另外，浮动电流源包括上PMOSFET和下PMOSFET的第二栅地阴地放大器，其中上PMOSFET的源极耦接到第一控制节点，而下PMOSFET的漏极耦接到第二控制节点。

在本发明的另一个实施例中，差动放大器还包括第一和第二补偿电容器。第一补偿电容器耦接在输出节点和第一栅地阴地放大器电流镜的一端之间，第二补偿电容器耦接在输出节点和第二栅地阴地放大器电流镜的一端之间。

在本发明的另一个实施例中，输入级是折叠的(folded)栅地阴地放大器运算跨导放大器(OTA)。在这种情况下，输入级包括差动耦合的NMOSFET和差动耦合的PMOSFET。在这种情况下，差动输入信号被施加跨过差动耦合的NMOSFET的栅极和跨过差动耦合的PMOSFET的栅极。

在本发明的另一个实施例中，输出级包括在高电源和输出节点之间耦接并且具有耦接到第一控制节点的栅极的PMOSFET。另外，输出级包括在低电源和输出节点之间耦接并且具有耦接到第二控制节点的栅极的NMOSFET。

以这种方式，使用来自栅地阴地放大器电流镜和浮动电流源的栅地阴地放大器负荷，增加了差动放大器的增益。

附图说明

当参照附图详细说明本发明的例证实施例时，本发明的上述和其它特点和优点将会变得更加清楚，其中：

图1是按照本发明的一个实施例的差动放大器的电路图；

图2是按照本发明的一个实施例的具有在空闲工作状态期间的电流的图1的差动放大器的电路图；

图3是按照本发明的一个实施例的、具有在有效工作状态期间的电流的图1的差动放大器的电路图，所述差动放大器用于放大在差动输入信号之间的正电压差；以及

图4是按照本发明的一个实施例的、具有在有效工作状态期间的电流的图1的差动放大器的电路图，所述差动放大器用于放大在差动输入信号之间的负电压差。

为了说明的清楚而绘制在此参照的附图。并且所述附图不是必须按照比例绘制。在图1、2、3和4中具有相同附图标号的元件指示具有类似结构和/或功能的元件。

具体实施方式

图1示出了按照本发明的一个实施例的差动放大器100的电路图。参见图1，差动放大器100包括输入级110、电流求和电路120、输出级130和浮动电流源140。

输入级110包括一对差动耦合的PMOSFET(P沟道金属氧化物半导体场效应晶体管)DTR11和DTR12，它们通过另一个PMOSFET ITR1而耦接到高电源VDD。而且，输入级110包括一对差动耦合的NMOSFET(N沟道金属氧化物半导体场效应晶体管)DTR21和DTR22，它们通过另一个NMOSFETITR2而耦接到低电源VSS。低电源VSS可以例如是地节点。

输入级110是折叠的栅地阴地放大器运算跨导放大器(OTA)。折叠的栅地阴地放大器OTA将在差动输入信号INP和INN之间的电压差转换为进一步被发送以确定在输出节点NOUT的输出信号的差动电流。

PMOSFET ITR1的源极连接到高电源VDD，并且第一偏压BV1被施加到PMOSFET ITR1的栅极。差动耦合的PMOSFET DTR11和DTR12包括第一差动放大器，用于放大在差动输入信号INP和INN之间的电压差。PMOSFET DTR11和DTR12的源极耦接到PMOSFET ITR1的漏极，并且PMOSFET DTR11和DTR12的漏极耦接到电流求和电路120。

NMOSFET ITR2的源极耦接到低电源VSS，并且第四偏压BV4被施加到NMOSFET ITR2的栅极。差动耦合的NMOSFET DTR21和DTR22包括第二差动放大器，用于放大在差动输入信号INP和INN之间的电压差。NMOSFET DTR21和DTR22的源极耦接到NMOSFET ITR2的漏极，NMOSFET DTR21和DTR22的漏极耦接到电流求和电路120。

电流求和电路120包括第一栅地阴地放大器电流镜121和第二栅地阴地放大器电流镜123。第一栅地阴地放大器电流镜121耦接在高电源VDD和第一控制节点N1之间。更具体而言，第一栅地阴地放大器电流镜121包括响应于第一偏压BV1而被控制的第一和第二控制PMOSFET CTR1和CTR2、响应于第二偏压BV2而被控制的第三和第四控制PMOSFET CTR3和CTR4。控制PMOSFET CTR1和CTR3作为栅地阴地放大器与高电源VDD串联，以及控制PMOSFET CTR2和CTR4作为栅地阴地放大器串联在高电源VDD和第一控制节点N1之间。

第二栅地阴地放大器电流镜123耦接在低电源VSS和第二控制节点N2之间。第二栅地阴地放大器电流镜123包括响应于第三偏压BV3而被控制的第五和第六控制NMOSFET CTR5和CTR6。另外，第五控制NMOSFET CTR5和第七控制NMOSFET CTR7作为栅地阴地放大器串联在第三控制PMOSFETCTR3的漏极和第二控制节点N2之间。

类似地，第六控制NMOSFET CTR6和第八控制NMOSFET CTR8作为栅地阴地放大器串联在低电源VSS和第二控制节点N2之间。而且，第五控制晶体管CTR5的漏极耦接到第七和第八NMOSFET CTR7和CTR8的栅极。

输入级110的NMOSFET DTR22的漏极耦接到在第一控制PMOSFETCTR1的漏极处的第一栅地阴地放大器电流镜121的左侧。输入级110的NMOSFET DTR21的漏极耦接到在第二控制PMOSFET CTR2的漏极处的第一栅地阴地放大器电流镜121的右侧。

输入级110的PMOSFET DTR12的漏极耦接到在第七控制NMOSFETCTR7的漏极处的第二栅地阴地放大器电流镜123的左侧。输入级110的PMOSFET DTR11的漏极耦接到在第八控制NMOSFET CTR8的漏极处的第二栅地阴地放大器电流镜123的右侧。

输入级110和电流求和电路120通过差动放大器100来控制电流电平。即，输入级110从在差动输入信号INP和INN之间的电压差来产生差动电流。这样的差动电流被发送到电流求和电路120，该电流求和电路120继而使用两个栅地阴地放大器电流镜121和123来控制在第一和第二控制节点N1和N2处的电压电平。因此，输入级110和电流求和电路120形成嵌入的电流源，它们由偏压BV1、BV2、BV3和BV4来控制。

输出电路130包括PMOSFET PUTR和NMOSFET PDTR，它们具有被一起耦接到输出节点NOUT的漏极。PMOSFET PUTR的栅极耦接到第一控制节点N1，而NMOSFET PDTR的栅极耦接到第二控制节点N2。

输出电路130还包括第一偏置支路，它包括在高电源VDD和低电源VSS之间的第一电流源IB1和成二极管连接(diode-connected)的PMOSFET M1和M2。另外，输出电路130包括第二偏置支路，它包括在高电源VDD和低电源VSS之间的第二电流源IB2和成二极管连接的NMOSFET M3和M4。这样的第一和第二偏置支路向后述的浮动电流源140提供偏压。

PMOSFET PUTR具有耦接到高电源VDD的源极、耦接到输出节点NOUT的漏极和耦接到第一控制节点N1的栅极。NMOSFET PDTR具有耦接到低电源VSS的源极、耦接到输出节点NOUT的漏极和耦接到第二控制节点N2的栅极。

第一补偿电容器C1耦接在输出节点NOUT和第一栅地阴地放大器电流镜121的右侧之间。第二补偿电容器C2耦接在输出节点NOUT和第二栅地阴地放大器电流镜123的右侧之间。

浮动电流源140耦接在电流求和电路120的第一和第二控制节点N1和N2之间。浮动电流源140包括第一、第二、第三和第四偏置晶体管BTR1、BTR2、BTR3和BTR4。第一和第二偏置晶体管BTR1和BTR2分别是上和下NMOSFET，它们串联在第一和第二控制节点N1和N2之间作为栅地阴地放大器。第三和第四偏置晶体管BTR3和BTR4分别是上和下PMOSFET，它们串联在第一和第二控制节点N1和N2之间。

第一和第三偏置晶体管BTR1和BTR3并联，并且第二和第四偏置晶体管BTR2和BTR4并联。因此，第一和第三偏置晶体管BTR1和BTR3的栅极耦接到在成二极管连接的PMOSFET M2和第一电流源IB1之间的第三节点N3。第二和第四偏置晶体管BTR2和BTR4的栅极耦接到在成二极管连接的NMOSFET M3和第二电流源IB2之间的第四节点N4。

具有栅地阴地放大器耦接的偏置晶体管BTR1、BTR2、BTR3和BTR4的浮动电流源140控制差动放大器100的AB类操作。使用在浮动电流源140内的这样的栅地阴地放大器负荷，电阻性负荷被增加以继而增加差动放大器100的DC增益。而且，所增加的DC增益导致在差动放大器100内的偏移减小。

虽然已经具体示出和描述了在图1中所示的实施例，但是本领域技术人员将明白，在不脱离本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。例如，通过使用具有与上述实施例的那些相反的极性的半导体元件，可以获得相同的结果。而且，取代上述的场效应晶体管，可以使用双极性晶体管。

电流求和电路120和浮动电流源140形成在差动放大器100内的控制单元，用于响应于由输入级110产生的差动电流而控制流过输出级130的电流。现在参照图2、3和4来说明差动放大器100的这样的操作。

图2是用于说明在图1的差动放大器100内的空闲操作状态的电路图。在图2中，差动输入信号INP和INN的电压电平基本上相等。因此，在差动输入信号INP和INN之间的电压差基本上是零。在这种情况下，为了操作作为AB类放大器的差动放大器100，由电流求和电路120和浮动电流源140组成的控制单元使得静态电流IQ流过输出级130，包括流过输出节点NOUT。

在图2中，假定由于第一偏压BV1而导致2I的电流在第一晶体管ITR1中流动，以及3I的电流在第一和第二控制晶体管CTR1和CTR2中流动。在图2中，当差动输入信号INP和INN基本上相等时，3I的固定电流流过第一和第二栅地阴地放大器电流镜121和123的控制晶体管CTR1、CTR2、CTR7和CTR8。

1I的电流流过差动耦接的NMOSFET DTR21和DTR22和差动耦接的PMOSFET DTR11和DTR12的每个。另外，2I的电流流过第三和第五控制晶体管CTR3和CTR5，并且2I的电流流过浮动电流源140。这样的电流被求和在一起以产生流过控制晶体管CTR1、CTR2、CTR7和CTR8的3I的电流。在图2中，第一和第二控制节点N1和N2的电压电平保持不变。

因为流过第一栅地阴地放大器电流镜121的所有电流仅仅流过第二栅地阴地放大器电流镜123，因此基本上零电流流过补偿电容器C1和C2。因此，在图2中不对补偿电容器C1和C2充电和放电。静态电流IQ流过在输出级130中的晶体管PUTR和PDTR，包括流过输出节点NOUT。通过来自成二极管连接的晶体管M1、M2、M3和M4和浮动电流源140的偏置来确定静态电流的电平。

图3是用于说明在图1中的差动放大器100的有效操作状态的电路图。在图3中，正输入信号INP的电压电平大于负输入信号INN的电压电平。在这种情况下，在输入级110中，左NMOSFET DTR21和右PMOSFET DTR 12被导通，而同时，右NMOSFET DTR 22和左PMOSFET DTR11被截止。

结果，2I的电流流过每个导通的晶体管DTR12和DTR21，同时，基本上零电流流过截止的晶体管DTR11和DTR22。2I的电流从耦接到晶体管DTR21的第一栅地阴地放大器电流镜121的右端流出。这样的2I的电流是由在第一补偿电容器C1内存储的电荷产生的。初始，由于在补偿电容器C1和C2中存储的电荷导致2I的电流流向第一和第二栅地阴地放大器电流镜121和123的每个。

因为电流从耦接到晶体管DTR21的第一栅地阴地放大器电流镜121的节点连续地流向晶体管DTR21，因此，在图3中，在这样的节点处的电压电平和在第一控制节点N1处的电压电平下降。于是，在输出级130中的PMOSFETPUTR被更强地导通，以便更大的电流流过其中。这样的电流流入输出节点NOUT，以便在包括补偿电容器C1和C2的输出节点NOUT处存储电荷。

最后，输出节点NOUT的这样的充电也产生在输出节点NOUT处的输出信号，它是在差动输入信号INP和INN之间的电压差的放大。而且，在图3所示的这样的有效操作状态期间，因为在浮动电流源140中的偏置晶体管BTR1、BTR2、BTR3和BTR4的高栅地阴地放大器电阻性负荷，所以差动放大器100的DC增益增加。这样的增加的DC增益导致差动放大器100的减小的偏移。

图4是用于说明当正输入信号INP的电压电平小于负输入信号INN的电压电平时在图1中的差动放大器电路的另一个有效操作状态的电路图。在这种情况下，在输入级110中，左NMOSFET DTR21和右PMOSFET DTR12被截止，而同时右NMOSFET DTR22和左PMOSFET DTR11被导通。

结果，2I的电流流过导通的晶体管DTR22和DTR11的每个，同时基本上为零的电流流过截止的晶体管DTR21和DTR12。2I的电流在耦接到晶体管DTR11的节点处流向第二栅地阴地放大器电流镜123的右侧。

因为电流连续地从晶体管DTR11向耦接到晶体管DTR11的第二电流镜电路123的节点流动，因此在这样的节点处的电压电平和在第二控制节点N2处的电压电平被增加。结果，在输出级130中的NMOSFET PDTR被更强地导通，以便更大的电流流过其中。这样的电流从输出节点NOUT流出，以便将包括补偿电容器C1和C2的输出节点NOUT放电。初始，2I的电流从第一和第二栅地阴地放大器电流镜121和123的每个流向补偿电容器C1和C2。

最后，输出节点NOUT的这样的放电也产生在输出节点NOUT处的输出信号，它是在差动输入信号INP和INN之间的电压差的放大。而且在图4所示的这样的有效操作状态期间，因为在浮动电流源140中的偏置晶体管BTR1、BTR2、BTR3和BTR4的高栅地阴地放大器电阻性负荷，所以差动放大器100的DC增益增加。这样增加的DC增益导致差动放大器100的偏移减小。

虽然已经参照本发明的例证实施例具体示出和说明了本发明，但是本领域技术人员会明白，在不脱离所附的权利要求所限定的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。

本申请要求2004年9月24日在韩国知识产权局提交的韩国专利申请第10-2004-0077157号的优先权，其公开以引用方式被整体包含在此。

Claims

1.一种差动放大器，包括：

输入级，响应于在差动输入信号之间的电压差而产生差动电流；

输出级，在输出节点产生输出信号；以及

控制单元，被耦接在所述输入级和所述输出级之间，其中所述控制单元包括浮动电流源，所述浮动电流源包括至少两个晶体管的栅地阴地放大器，用于使用静态电流来偏置所述输出级。

2.按照权利要求1的差动放大器，其中，当在所述差动输入信号之间的电压差大致是零时，所述浮动电流源使用静态电流来偏置所述输出级。

3.按照权利要求1的差动放大器，其中，控制单元还包括：

电流求和电路，用于响应于来自所述输入级的差动电流而调整通过所述输出级的输出电流，以确定输出信号。

4.按照权利要求3的差动放大器，其中，所述电流求和电路包括：

第一栅地阴地放大器电流镜，位于高电源和第一控制节点之间；以及

第二栅地阴地放大器电流镜，位于低电源和第二控制节点之间。

5.按照权利要求4的差动放大器，还包括：

第一补偿电容器，耦接在所述输出节点和所述第一栅地阴地放大器电流镜的一端之间；以及

第二补偿电容器，耦接在所述输出节点和所述第二栅地阴地放大器电流镜的一端之间。

6.按照权利要求4的差动放大器，其中，所述输入级是折叠的栅地阴地放大器运算跨导放大器(OTA)。

7.按照权利要求6的差动放大器，其中，所述输入级包括：

差动耦合的NMOSFET，所述差动耦合的NMOSFET之一的漏极耦接到第一栅地阴地放大器电流镜的第一端，所述差动耦合的NMOSFET的另一个的漏极耦接到第一栅地阴地放大器电流镜的第二端；以及

差动耦合的PMOSFET，所述差动耦合的PMOSFET之一的漏极耦接到第二栅地阴地放大器电流镜的第一端，所述差动耦合的PMOSFET的另一个的漏极耦接到第二栅地阴地放大器电流镜的第二端，

其中，所述差动输入信号被施加跨过差动耦合的NMOSFET的栅极和跨过差动耦合的PMOSFET的栅极。

8.按照权利要求7的差动放大器，还包括：

第一补偿电容器，耦接在所述输出节点和所述第一栅地阴地放大器电流镜的第二端之间；以及

第二补偿电容器，耦接在所述输出节点和所述第二栅地阴地放大器电流镜的第二端之间。

9.按照权利要求4的差动放大器，其中，在所述第一和第二控制节点之间耦接所述浮动电流源。

10.按照权利要求9的差动放大器，其中，所述浮动电流源包括：

上NMOSFET和下NMOSFET的第一栅地阴地放大器，所述上NMOSFET的漏极耦接到所述第一控制节点，所述下NMOSFET的源极耦接到所述第二控制节点；以及

上PMOSFET和下PMOSFET的第二栅地阴地放大器，所述上PMOSFET的源极耦接到所述第一控制节点，所述下PMOSFET的漏极耦接到所述第二控制节点。

11.按照权利要求10的差动放大器，还包括：

第一偏置支路，包括在所述高电源以及所述上NMOSFET和所述上PMOSFET的栅极之间耦接的第一系列二极管；以及

第二偏置支路，包括在所述低电源以及所述下NMOSFET和所述下PMOSFET的栅极之间耦接的第二系列二极管。

12.按照权利要求4的差动放大器，其中所述输出级包括：

PMOSFET，耦接在所述高电源和所述输出节点之间，并且具有耦接到所述第一控制节点的栅极；以及

NMOSFET，耦接在所述低电源和所述输出节点之间，并且具有耦接到所述第二控制节点的栅极。

13.一种差动放大器，包括：

输出级，用于在输出节点产生输出信号；以及

用于使用静态电流和栅地阴地放大器负荷来偏置所述输出级的部件。

14.按照权利要求13的差动放大器，其中，当在差动输入信号之间的电压差大致是零时，使用所述静态电流来偏置所述输出级。

15.按照权利要求13的差动放大器，还包括：

用于响应于来自所述输入级的差动电流而通过所述输出级来调整输出电流以确定输出信号的部件。

16.按照权利要求15的差动放大器，其中，用于调整输出电流的部件包括电流求和电路。

17.按照权利要求13的差动放大器，其中，所述输入级是折叠的栅地阴地放大器运算跨导放大器(OTA)。

18.一种放大差动输入信号的方法，包括：

响应于在差动输入信号之间的电压差而产生差动电流；

响应于所述差动电流而在输出节点产生输出信号；以及

使用静态电流和使用栅地阴地放大器负荷来偏置所述输出级。

19.按照权利要求18的方法，还包括：

当在差动输入信号之间的电压差大致是零时，使用所述静态电流来偏置所述输出级。

20.按照权利要求18的方法，还包括：

响应于来自输入级的差动电流而调整通过所述输出级的输出电流，以确定输出信号。