CN102298410B - 电压基准电路 - Google Patents

Abstract

本发明提供了一种电压基准电路，包括偏置电压产生电路和运算放大电路，其中偏置电压产生电路用于向运算放大电路提供偏置电压，运算放大电路用于输出参考电压；所述偏置电压产生电路包括差分输入电路，所述差分输入电路包括两个对称设置的第一差分MOS单元和第二差分MOS单元，第一差分MOS单元和第二差分MOS单元的栅极分别接差分输入电路的输入端，第一差分MOS单元和第二差分MOS单元的源极相连，第一差分MOS单元和/或第二差分MOS单元的漏极接偏置电压产生电路输出端，所述第一差分MOS单元和第二差分MOS单元为裂栅存储单元结构。本发明可以提高电压基准电路的精确度。

Description

电压基准电路

技术领域

本发明涉及半导体制造技术领域，特别涉及一种电压基准电路。

背景技术

电压基准电路(Voltage Reference)通常是指在电路中用作电压基准的高稳定度的电压源。随着集成电路规模的不断增大。尤其是系统集成技术(SOC)的发展，其也成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。

在许多集成电路和电路单元中，如数模转换器(DAC)、模数转换器(ADC)、线性稳压器和开关稳压器，都需要精密而又稳定的电压基准。在数模转换器中，DAC根据呈现在其输入端上的数字输入信号，从DC基准电压中选择和产生模拟输出；在模数转换器中，DC电压基准又与模拟输入信号一起用于产生数字化的输出信号。

电压基准电路通常包括偏置电压产生电路和运算放大电路，其中偏置电压产生电路为运算放大电路提供电压输出，偏置电压产生电路包括差分输入电路，其包括对称设置的两个参数完全相同的MOS管，但是由于受到工艺条件的限制，使得这两个MOS管很难做到参数完全相同，这样就使得电压基准电路的精确度较差。

例如在专利号为“20061016158.7”的中国专利文献中提供了一种低温度系数的、适于在CMOS工艺上实现的CMOS基准电压源。包括启动电路，主偏置电流产生电路，基准电压产生电路；启动电路，主偏置电流产生电路，基准电压产生电路的直流电输入端分别连接直流电源VDD，主偏置电流产生电路的输入端连接启动电路的输出端，主偏置电流产生电路的第一输出端、第二输出端分别对应连接基准电压产生电路的第一输入端和第二输入端，基准电压产生电路的基准电压输出端输出基准电压。其中的主偏置电流产生电路包括差分输入电路，其包括对称设置的两个参数完全相同的MOS管。

因此在上述的现有技术中存在的问题是偏置电压产生电路中的两个对称设置的MOS管很难做到参数完全相同，这样就使得电压基准电路的精确度较差。

发明内容

本发明解决的问题是提供一种电压基准电路，可以提高电压基准电路的精确度。

为了解决上述问题，本发明提供了一种电压基准电路，包括偏置电压产生电路和运算放大电路，其中偏置电压产生电路用于向运算放大电路提供偏置电压，运算放大电路用于输出参考电压；所述偏置电压产生电路包括差分输入电路，所述差分输入电路包括两个对称设置的第一差分MOS单元和第二差分MOS单元，第一差分MOS单元和第二差分MOS单元的栅极分别接差分输入电路的输入端，第一差分MOS单元和第二差分MOS单元的源极相连，第一差分MOS单元和/或第二差分MOS单元的漏极接偏置电压产生电路输出端，所述第一差分MOS单元和第二差分MOS单元为裂栅存储单元结构。

和现有技术相比，本发明通过将电压基准电路中差分输入电路所使用的两个对称设置的MOS管改进为可编程的MOS器件，具体为裂栅单元结构，从而可以通过对裂栅单元结构进行编程，可以调节裂栅单元结构的阈值电压，从而可以弥补两个对称设置的MOS晶体管的参数之间的偏差。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为本发明的电压基准电路的结构示意图；

图2为本发明的电压基准电路一实施例的电路图；

图3为图2中所示的第一差分MOS单元的结构示意图。

具体实施方式

根据背景技术可知现有的电压基准电路，通常包括偏置电压产生电路和运算放大电路，其中偏置电压产生电路要为运算放大电路提供电压输出，偏置电压产生电路包括差分输入电路，其包括对称设置的两个参数完全相同的MOS管。本领域技术人员熟知的，由于差分输入电路中，两个MOS管的参数完全相同，从而因温度变化、电源波动等引起的两个MOS管的等效输入漂移电压相当于一对共模信号，因此上述变化的作用可以抵消。

但是由于受到工艺条件的限制，使得这两个MOS管很难做到参数完全相同，这样就使得电压基准电路的精确度较差。

本发明提供了一种电压基准电路，图1为本发明的电压基准电路的结构示意图，如图1所示，该电压基准电路包括：偏置电压产生电路120和运算放大电路130，其中偏置电压产生电路120用于向运算放大电路130提供偏置电压，运算放大电路130用于输出参考电压。

偏置电压产生电路120包括差分输入电路140，其包括两个对称设置的差分单元，即第一差分MOS单元140a和第二差分MOS单元140b，第一差分MOS单元140a和第二差分MOS单元140b的栅极分别接差分输入电路的输入端，第一差分MOS单元140a的源极和第二差分MOS单元140b的源极相连，第一差分MOS单元和/或第二差分MOS单元140b的漏极接偏置电压产生电路输出端。

所述第一差分MOS单元140a和第二差分MOS单元140b为裂栅存储单元结构。

本发明通过将电压基准电路中差分输入电路所使用的两个对称设置的MOS管改进为可编程的MOS器件，具体为裂栅单元结构，从而可以通过对裂栅单元结构进行编程，可以调节裂栅单元结构的阈值电压，从而可以弥补两个对称设置的MOS晶体管的参数之间的偏差。

本发明的电压基准电路中的偏置电压产生电路和运算放大电路可以包括本领域技术人员熟知的多种变形电路，例如偏置电压产生电路还可以包括启动电路，所述启动电路可以包括本领域技术人员熟知的多种形式。

其中，所述偏置电压产生电路中的差分输入电路可以包括多种类型，例如双端输入双端输出、单端输入单端输出、双端输入单端输出以及单端输入双端输出等等，另外还可以包括E/D NMOS、E/E NMOS或CMOS等结构形式中的一种。

其中，所述运算放大电路也可以包括本领域技术人员熟知的多种变形电路，例如一级运放、二级运放、三级运放等等。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图，以电压基准电路的一个具体实现方式为例，对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

图2为本发明的电压基准电路一实施例的电路图，如图2所示，

偏置电压产生电路120包括差分输入电路140，差分输入电路140包括第三PMOS管P3和第四PMOS管P4组成的电流源，差分输入电路140还包括第一差分MOS单元140a和第二差分MOS单元140b。其中，第三PMOS管P3的衬底接高电平(Vdd)，第三PMOS管P3的源极接高电平(Vdd)，第三PMOS管P3的漏极和栅极接差分输入电路140的第一差分MOS单元140a的漏极，第一差分MOS单元140a的衬底接低电平(Gnd)，第一差分MOS单元140a的栅极接差分输入电路的输入端，第一差分MOS单元140a的源极接负载NMOS管N1的漏极，负载NMOS管N1的衬底接低电平(Gnd)，负载NMOS管N1的源极接低电平(Gnd)，负载NMOS管N1的栅极输入电压。

第四PMOS管P4的衬底接高电平(Vdd)，第四PMOS管P4的栅极接第三PMOS管P3的栅极，第四PMOS管P4的源极接高电平(Vdd)，第四PMOS管P4的漏极和差分输入电路140的第二差分MOS单元140b的漏极接偏置电压电路的输出端，第二差分MOS单元140b的衬底接低电平(Gnd)，第二差分MOS单元140b的栅极接差分输入电路的输入端，第二差分MOS单元140b的源极接负载NMOS管N1的漏极。

图3为图2中所示的第一差分MOS单元140a的结构示意图，下面以第一差分MOS单元140a为例进行详细说明，当然该结构也适用于第二差分MOS单元140b。

所述第一差分MOS单元140a为裂栅存储单元结构，其包括浮栅晶体管150a和控制晶体管150b。浮栅晶体管150a包括控制栅150aa和浮栅150ab。浮栅晶体管150a的控制栅极和控制晶体管150b的栅极接，并且浮栅晶体管150a的控制栅极和控制晶体管150b的栅极作为第一差分MOS单元140a的栅极接差分输入电路的输入端，浮栅晶体管150a的漏极接控制晶体管150b源极，浮栅晶体管150a的源极作为第一差分MOS单元140a的源极接负载NMOS管N1的漏极。控制晶体管150b的漏极作为第一差分MOS单元140a的漏极。

在其它实施例中，第一差分MOS单元140a和第二差分MOS单元140b，还可以为本领域技术人员熟知的其它裂栅结构。第二差分MOS单元140b的结构可以和第一差分MOS单元140a的结构相同，所述第二差分MOS单元140b的漏极作为第二差分MOS单元140b的漏极，所述第二差分MOS单元140b的漏极为偏置电压电路的输出端，所述偏置电压电路的输出端接运算放大电路130的输入端。

在本实施例中，浮栅晶体管150a和控制晶体管150b为NMOS晶体管。

在上述电路中可以对第一差分MOS单元140a和第二差分MOS单元140b中的浮栅晶体管150a进行编程，调整其阈值电压，从而使得参数不完全相同的第一差分MOS单元140a和第二差分MOS单元140b在受到外界扰动时发生的漂移相同，从而可以抵消，使得偏置电压产生电路120输出的电压漂移减小，从而电压基准电路的输出受外界扰动小，精确度高。

具体的编程过程可以通过读取电压基准电路在工作模式下输出的电压Vref进行准确的控制。例如当输出的电压Vref发生漂移时，使电压基准电路进入阈值调整模式，然后向浮栅晶体管的浮栅中注入电荷，例如注入负电荷使阈值电压升高，注入正电荷使阈值电压降低，从而可以调节阈值电压。

其中控制晶体管150b用于控制对浮栅晶体管150a的写入和擦除，消除了误操作，从而提高了电路的精确度。

在本实施例中，偏置电压产生电路还可以包括其它结构，例如优选的，偏置电压产生电路120还包括启动电路110，用于对差分输入电路进行启动。启动电路110包括第一子启动电路110a和第二子启动电路110b，其中第一子启动电路110a用于向差分输入电路140的第一差分MOS单元140a提供输入电压，第二子启动电路110b用于向差分输入电路140的第二差分MOS单元140b提供输入电压。

在一具体实现方式中，第一子启动电路110a包括第一PMOS管P1，第一电阻R1，第二电阻R2和第一PNP双极管q1。其中，第一PMOS管P1的栅极输入电压，第一PMOS管P1的衬底接高电平(Vdd)，第一PMOS管P1的源极接高电平(Vdd)，第一PMOS管P1的漏极接第一电阻R1的一端，第一电阻R1的另一端和第二电阻R2的一端接第一子启动电路110a的输出端，第二电阻R2的另一端接第一PNP双极管q 1的发射极，第一PNP双极管q1的集电极接低电平(Gnd)，第一PNP双极管q1的基极接低电平(Gnd)。

第二子启动电路110b包括第二PMOS管P2，第三电阻R3和第二PNP双极管q2。其中，第二PMOS管P2的栅极输入电压，第二PMOS管P2的衬底接高电平(Vdd)，第二PMOS管P2的源极接高电平(Vdd)，第二PMOS管P2的漏极和第三电阻R3的一端接第二子启动电路110b的输出端，第三电阻R3的另一端接第二PNP双极管q2的发射极，第二PNP双极管q2的集电极接低电平(Gnd)，第二PNP双极管q2的基极接低电平(Gnd)。

在其它实施例中，启动电路110还可以为本领域技术人员熟知的其它结构。

运算放大电路130可以利用本领域技术人员所熟知的结构，例如包括第五PMOS管P5、第二NMOS管N2、第七PMOS管P7、第四电阻R4和第3PNP双极管q3。其中第五PMOS管P5的源极接高电平(Vdd)，第五PMOS管P5的栅极接第五PMOS管P5的漏极，第五PMOS管P5的衬底接高电平(Vdd)，第五PMOS管P5的漏极接第二NMOS管N2的漏极，第二NMOS管N2的衬底接低电平(Gnd)，第二NMOS管N2的源极接低电平(Gnd)，第二NMOS管N2的栅极接偏置电压产生电路120的输出端。第七PMOS管P7的衬底接高电平(Vdd)，第七PMOS管P7的源极接高电平(Vdd)，第七PMOS管P7的栅极输入电压，第七PMOS管P7的漏极接电压基准电路的输出端Vref，输出参考电压。第四电阻R4的一端接电压基准电路的输出端Vref，第四电阻R4的另一端接第三PNP双极管q3的发射极，第三PNP双极管q3的基极和集电极接低电平(Gnd)。

在其它实施例中，运算放大电路130还可以为本领域技术人员熟知的其它结构。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种电压基准电路，包括偏置电压产生电路和运算放大电路，其中偏置电压产生电路用于向运算放大电路提供偏置电压，运算放大电路用于输出参考电压；

其特征在于，采用如下结构的偏置电压产生电路来减小因工艺条件的限制对电压基准电路的精确度造成影响：

所述偏置电压产生电路包括差分输入电路，所述差分输入电路包括两个对称设置的第一差分MOS单元和第二差分MOS单元，第一差分MOS单元和第二差分MOS单元的栅极分别接偏置电压产生电路输入端，第一差分MOS单元和第二差分MOS单元的源极相连，第一差分MOS单元和/或第二差分MOS单元的漏极接偏置电压产生电路输出端；

所述第一差分MOS单元和第二差分MOS单元为裂栅存储单元结构；

其中，所述裂栅存储单元结构用于：通过对其进行编程，调节其阈值电压，以避免电压基准电路的精确度因偏置电压产生电路中两个对称设置的MOS单元之间的差异而降低；

所述偏置电压产生电路还包括启动电路，用于向差分输入电路提供输入信号；

所述第一差分MOS单元的源极和第二差分MOS单元的源极接低电平，第二差分MOS单元的漏极电流跟随第一差分MOS单元的漏极电流变化，第二差分MOS单元的漏极接偏置电压产生电路输出端。

2.根据权利要求1所述的电压基准电路，其特征在于，所述差分输入电路包括：双端输入双端输出差分电路、单端输入单端输出差分电路、双端输入单端输出差分电路以及单端输入双端输出差分电路中的任意一种。

3.根据权利要求1所述的电压基准电路，其特征在于，所述第一差分MOS单元包括浮栅晶体管和控制晶体管，所述浮栅晶体管包括控制栅和浮栅，所述浮栅晶体管的控制栅极和控制晶体管的栅极接，浮栅晶体管的控制栅极和控制晶体管的栅极作为第一差分MOS单元的栅极，浮栅晶体管的漏极接控制晶体管源极，浮栅晶体管的源极作为第一差分MOS单元的源极，控制晶体管的漏极作为第一差分MOS单元的漏极。

4.根据权利要求1所述的电压基准电路，其特征在于，所述第二差分MOS单元包括浮栅晶体管和控制晶体管，所述浮栅晶体管包括控制栅和浮栅，所述浮栅晶体管的控制栅极和控制晶体管的栅极接，浮栅晶体管的控制栅极和控制晶体管的栅极作为第二差分MOS单元的栅极，浮栅晶体管的漏极接控制晶体管源极，浮栅晶体管的源极作为第二差分MOS单元的源极，控制晶体管的漏极作为第二差分MOS单元的漏极。

5.根据权利要求1所述的电压基准电路，其特征在于，所述差分输入电路还包括电流源电路，所述电流源电路用于向第一差分MOS单元和第二差分MOS单元提供恒定电流，电流源电路包括两个电流输出端，所述两个电流输出端分别接第一差分MOS单元和第二差分MOS单元的漏极。

6.根据权利要求5所述的电压基准电路，其特征在于，所述电流源电路包括：第三PMOS管和第四PMOS管，第三PMOS管的衬底接高电平，第三PMOS管的源极接高电平，第三PMOS管的漏极和栅极接一个电流输出端，第四PMOS管的衬底接高电平，第四PMOS管的栅极接第三PMOS管的栅极，第四PMOS管的源极接高电平，第四PMOS管的漏极接另一个所述电流输出端。

7.根据权利要求6所述的电压基准电路，其特征在于，所述差分输入电路还包括负载NMOS管，所述负载NMOS管的漏极接第一差分MOS单元和第二差分MOS单元的源极，所述负载NMOS管的衬底接低电平，所述负载NMOS管的源极接低电平，所述负载NMOS管的栅极输入电压。