CN102541145B - 低压可调节带隙基准源的电路 - Google Patents

Abstract

本发明公开了一种低压可调节带隙基准源的电路，三个PNP三级管的集电极和基极接地，第一PNP三级管的发射极与第一电阻的一端相连接，第一电阻的另一端与运算放大器的正向输入端和第一PMOS晶体管的漏极相连接，第二PNP三级管的发射极接运算放大器的反向输入端和第二PMOS晶体管的漏极，第三PNP三级管的发射极与第二电阻的一端相连接，第二电阻的另一端接第三PMOS晶体管的漏极和第三电阻的一端，第三电阻的另一端接地，运算放大器的输出端与三个PMOS晶体管的栅极相连接，三个PMOS晶体管的源极接电源。本发明能实现可配置的参考输出电压，避免运放的失调电压对启动电路的影响。

Description

低压可调节带隙基准源的电路

技术领域

本发明涉及半导体集成电路领域，特别是涉及一种低压可调节带隙基准源的电路结构。

背景技术

模拟电路广泛的使用带隙基准，产生一个与电源、温度和工艺参数无关的电压，由此电压来设计电压调整电路、低压或高压检测电路等。在低电源电压下，往往要求1.0V或者0.8V等可配置参考电压，常规的设计方法在运放的失调电压(offset)过大或者工艺漏电流增大的情况下，会发生启动问题。

发明内容

本发明要解决的技术问题是提供一种低压可调节带隙基准源的电路，实现可配置的参考输出电压，避免运放的失调电压对启动电路的影响。

为解决上述技术问题，本发明的低压可调节带隙基准源的电路，包括：

三个PNP三极管Q0、Q1、Q2，运算放大器A1，由三个PMOS晶体管MP0、MP1、MP2构成的电流镜；

三个PNP三级管Q0、Q1、Q2的集电极和基极接地；

第一PNP三级管Q0的发射极与第一电阻R0的一端相连接，第一电阻R0的另一端与运算放大器A1的正向输入端和第一PMOS晶体管MP0的漏极相连接；

第二PNP三级管Q1的发射极接运算放大器A1的反向输入端和第二PMOS晶体管MP1的漏极；

第三PNP三级管Q2的发射极与第二电阻R1的一端相连接，第二电阻R1的另一端接第三PMOS晶体管MP2的漏极和第三电阻R2的一端，第三电阻R2的另一端接地；第二电阻R1与第三电阻R2和第三PMOS晶体管MP2的漏极的连接端作为电路的输出端；

运算放大器A1的输出端与三个PMOS晶体管MP0、MP1、MP2的栅极相连接，三个PMOS晶体管MP0、MP1、MP2的源极接电源。

本发明通过电阻分配，实现可配置的参考输出电压，避免了运放的失调电压对启动电路的影响，使量产的产品能达到更高的良率。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有的低压可配置带隙基准源电路图；

图2是改进的低压可配置带隙基准源电路图。

具体实施方式

如图1所示，这是常见的可配置低压带隙基准源。其中Q0、Q1为PNP三级管，PMOS晶体管MP0、MP1和MP2构成电流镜。利用三极管的ΔVbe的正温度系数和Vbe的负温度系数构成不随温度变化的恒定电压Vref。通过调节电阻R2可以得到可配置的带隙基本电压。但是，以上电路存在一个问题，即基准源中使用的运算放大器A1不可能是理想运放，而是有几毫伏的失调电压，失调电压加在电阻R1上产生失调电流，电阻的失调电流导致产生PNP晶体管上的失调电流，使得整个环路有两个直流工作点状态。通过仿真发现PNP晶体管在1nA～10μA的不同集电极电流下，Vbe电压为0.7V～0.9V，这个电压在电阻R1上产生μA级电流，所以在电流镜中也是μA量级的电流，因此很难通过启动电流来避免这个直流工作点。

通过公式联解如下：

$\frac{V_{\mathrm{os}}}{R_1}=I_{c0}-I_{c1}$

$\mathrm{\Δ}{V}_{\mathrm{be}}=V_T\·\ln (N\·\frac{I_{c1}}{I_{c0}})$

$I_{c0}=\frac{\mathrm{\Δ}{V}_{\mathrm{be}}-V_{\mathrm{os}}}{R0}$

$V_{\mathrm{ref}}=(\frac{\mathrm{\Δ}{V}_{\mathrm{be}}-V_{\mathrm{os}}}{R0}+\frac{V_{\mathrm{be}1}-V_{\mathrm{os}}}{R1})\·R2=(\frac{\mathrm{\Δ}{V}_{\mathrm{be}}}{R0}+\frac{V_{\mathrm{be}1}}{R1})\·R2-(\frac{V_{\mathrm{os}}}{R0}+\frac{V_{\mathrm{os}}}{R1})\·R2$

以上公式联解可以得证，当运放的失调电压Vos使电位A高于电位B时(结合图1所示)，电路可以得到两个不同的PNP三级管Q0的集电极电流Ic₀的解，一个在nA量级，一个在μA量级，当电阻为R1、R3为100k量级时，电流镜都为μA量级，使启动电流无法监测。只有当电阻R1、R3足够大时，并且失调电压足够小时，可以有效的减小失调电压影响，使电流Ic₀基本等于PNP三级管Q1的集电极电流Ic₁，避免启动电路失效。

参见图2所示，在一实施例中本发明提供的低压可配置带隙基准源电路能够避免以上风险。其中Q0、Q1、Q2为PNP三级管，PMOS晶体管MP0、MP1和MP2构成电流镜。相比图1，图2所示改进型电路去除了连接在运算放大器A1输入端和地之间的电阻，在PMOS晶体管MP2支路上增加了一个三级管Q2和电阻R2。因此失调电压Vos产生的失调电流，将直接反映在电流镜中，使启动电路可以监测到，从而避免环路进入另一个直流工作点。以MP0、MP1和MP2构成1∶1∶2电流镜为例，可以得到

$2\·\left(\frac{\mathrm{\Δ}{V}_{\mathrm{be}}-V_{\mathrm{os}}}{R_0}\right)=\frac{V_{\mathrm{ref}}}{R_2}+\frac{V_{\mathrm{ref}}-V_{\mathrm{be}2}}{R_1}$

$V_{\mathrm{ref}}=\frac{R_2}{R_1+R_2}[\frac{2\·R_1}{R_0}(\mathrm{\Δ}{V}_{\mathrm{be}}-V_{\mathrm{os}})+V_{\mathrm{be}2}]$

以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (1)

1.一种低压可调节带隙基准源的电路，其特征在于：包括，三个PNP三极管(Q0、Q1、Q2)，运算放大器(A1)，由三个PMOS晶体管(MP0、MP1、MP2)构成的电流镜；

三个PNP三级管(Q0、Q1、Q2)的集电极和基极接地；

第一PNP三级管(Q0)的发射极与第一电阻(R0)的一端相连接，第一电阻(R0)的另一端与运算放大器(A1)的正向输入端和第一PMOS晶体管(MP0)的漏极相连接；

第PNP三级管(Q1)的发射极接运算放大器(A1)的反向输入端和第二PMOS晶体管(MP1)的漏极；

第三PNP三级管(Q2)的发射极与第二电阻(R1)的一端相连接，第二电阻(R1)的另一端接第三PMOS晶体管(MP2)的漏极和第三电阻(R2)的一端，第三电阻(R2)的另一端接地；第二电阻(R1)与第三电阻(R2)和第三PMOS晶体管(MP2)的漏极的连接端作为电路的输出端；

运算放大器(A1)的输出端与三个PMOS晶体管(MP0、MP1、MP2)的栅极相连接，三个PMOS晶体管(MP0、MP1、MP2)的源极接电源。

Images