CN100428102C - 一种电压基准电路 - Google Patents

一种电压基准电路 Download PDF

Info

Publication number
CN100428102C
CN100428102C CNB031506399A CN03150639A CN100428102C CN 100428102 C CN100428102 C CN 100428102C CN B031506399 A CNB031506399 A CN B031506399A CN 03150639 A CN03150639 A CN 03150639A CN 100428102 C CN100428102 C CN 100428102C
Authority
CN
China
Prior art keywords
voltage
circuit
reference circuit
voltage reference
eeprom unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031506399A
Other languages
English (en)
Other versions
CN1591262A (zh
Inventor
许丹
罗文哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB031506399A priority Critical patent/CN100428102C/zh
Publication of CN1591262A publication Critical patent/CN1591262A/zh
Application granted granted Critical
Publication of CN100428102C publication Critical patent/CN100428102C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Read Only Memory (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种可编程基准电压电路。本发明提供的电压基准电路使用EEPROM单元实现,利用了其浮栅区存储的电荷可影响其阈值电压的特性。本发明的可编程基准电压电路具有直流功耗低,可编程调整输出电压的优点。

Description

一种电压基准电路
技术领域
本发明一般地涉及一种在半导体集成器件中使用的电压基准电路。更具体地,本发明涉及一种在半导体集成器件中使用的用EEPROM单元实现的可编程电压基准电路。
背景技术
在各种半导体设备,特别是非易失性存储器器件中需要使用基准电压生成电路。在现有技术中,经常使用带隙基准电路产生稳定的基准电压。例如,NO.6,570,437、NO.6,566,850和NO.6,563,371号美国专利分别给出了使用带隙电路产生电压的电路和方法。但是,带隙电路本身具有一个严重的缺点:带隙基准电路本身通常要消耗比较大的直流功耗,此外,为获得所需要的电压,还需要电压分配器,这两个模块通常需要支取10到200微安的直流电流。带隙电路的这个特点使得它不适合用在低功耗系统中,例如,用电池供电的系统中,因为这样将缩短电池的使用寿命。而且带隙基准电路容易受电路制造工艺上的变化的影响,所以保持其输出基准电压准确比较困难。
为了解决上述问题,已经提出了很多方案。例如,No.99124773.6号中国专利申请中公开了一种低功率基准电压电路,它也是基于带隙电路实现的。No.5,901,085号美国专利中公开了一种使用闪存单元实现的可编程基准电压源,它消耗比较低的直流功耗,但是它要使用运算放大器作为反馈元件,因为需要占有比较大的芯片面积。日本专利申请JP 15667/98公开了一种具有浮动栅极的金属氧化物半导体场效应管的参考电压发生电路,在该电路中,使用了两个具有浮动栅极的MOS管,在电路中,两个MOS均被连接成二极管形式工作,该基准电路的输出电压可以通过改变所述两个MOS管的阈值电压进行调整。上述专利和申请的内容在此通过引用而被全部引入。
发明内容
本发明提出了一种用EEPROM单元实现的可编程电压基准电路,能消耗较低的静态功耗,同时具有比较简单的结构,适合在各种要求消耗较小功耗的系统中使用。
根据本发明的一个实施例,提供了一种电压基准电路包括:至少一个EEPROM单元,所述EEPROM单元具有浮栅区、漏极、栅极和源极,所述浮栅区存储电荷,所述EEPROM单元的阈值电压取决于所述浮栅区存储的电荷量;第一偏置装置,其耦合到所述EEPROM单元的所述漏极,用于在所述电压基准电路输出基准电压的状态下,将所述EEPROM单元偏置在弱反型区附近,其中,所述第一偏置装置耦合到输出恒定的第一电压信号源;所述源极耦合到第二电压信号源;所述栅极耦合到第三电压信号源;所述第二和第三电压信号源用于改变所述EEPROM单元的所述浮栅区存储的电荷量。
在本发明的另一个实施例中,还包括耦合在所述源极和所述第二电压信号源之间的第二偏置装置,用于偏置所述EEPROM单元的所述源极。
为了对本发明的电压基准电路进行编程来调整其输出电压,在根据本发明的实施例中还包括耦合在所述第三电压信号源和所述栅极之间的第一开关装置,用于选择性地把所述栅极和所述第三电压信号源耦合或隔离;耦合在所述漏极和所述栅极之间的第二开关装置,用于选择性地把所述漏极和所述栅极耦合或隔离;耦合在所述源极和所述第二电压信号源之间的第三开关装置,用于选择性地把所述源极和所述第二电压信号源耦合或隔离;耦合在所述漏极和所述第一偏置装置之间的第四开关装置,用于选择性地把所述漏极和所述第一偏置装置耦合或隔离;以及控制逻辑电路,用于产生控制所述第一、第二、第三和第四开关装置的信号。
通过读取输出基准电压,可以用各种方法来准确地控制编程调整的过程。在本发明的一个实施例中,所述控制逻辑电路根据所述运算放大器的输出产生控制所述第一、第二、第三和第四开关装置的信号。而在另一个实施例中,所述控制逻辑电路根据所述运算放大器的输出信号,控制所述第三电压信号源的输出。
在本发明的一个优选实施例中,所述第一偏置装置是电阻器。该电阻器应该具有比较大的阻值,使得EEPROM单元恰好工作在刚刚出现反型区的状态附近。
在本发明的另一个优选实施例中,提供了包括两个EEPROM单元的电压基准电路,该电路包括:第一、第二两个EEPROM单元,所述第一、第二EEPROM单元的栅极均耦合到所述第三电压信号源,其中,所述第一、第二EEPROM单元的起始阈值电压不同;耦合在第二EEPROM单元的漏极和地电位之间的电阻器;其中,所述第一偏置装置包括第一和第二金属氧化物场效应管,所述第一和第二金属氧化物场效应管组成镜像电流源,所述第一金属氧化物场效应管的源极和所述第一EEPROM单元的漏极耦合,所述第二金属氧化物场效应管的源极和所述第二EEPROM单元的漏极耦合。
为了能够对电压基准电路的输出电压进行微调,本发明的另一个实施例还提供了包括三个EEPROM单元的电压基准电路,第三EEPROM单元,其漏极和所述第二EEPROM单元的漏极耦合,其栅极和第四电压信号源耦合,其源极耦合到所述第二电压信号源。为了增强电压基准电路的驱动能力,在本发明的一些实施例中还包括由运算放大器构成的缓冲器,缓冲器耦合到EEPROM单元的漏极。根据需要,缓冲器可以包含由运算放大器构成的电压跟随器,或包含由运算放大器构成的同相放大电路或反相放大电路。
相对于现有技术,本发明具有直流功耗低,实现方法简单等显著优点,特别适于在EEPROM器件中使用。此外,本发明还实现了非常精确地设定基准电压,通过调整所用EEPROM单元的阈值电压,可以补偿因制造工艺导致的输出电压的变化。
下面将参考附图,结合实施例,对本发明进行详细描述,使得本发明的目的、特征和有益效果更加明显。
附图说明
图1是本发明的第一实施例的电路示意图。
图2是本发明的第二实施例的电路示意图。
图3是本发明的第三实施例的电路示意图。
附图中类似的标号和标记指示提供类似功能的元件。
具体实施方式
在下面对本发明的详细描述中阐述了很多具体细节,以便于充分理解本发明。在另外一些例子里,没有对公知的方法、过程、部件和电路进行详细的描述,以避免喧宾夺主、淡化了本发明的主要内容。但是,没有这些具体细节也可以实施本发明,对于本领域的技术人员来说是很明显的。下面将结合特定实施例描述本发明。
图1是本发明的第一实施例的电路示意图。在图1所示的电路中,包括EEPROM单元M1,它具有浮栅区、漏极、栅极和源极,所述浮栅区存储电荷,M1的阈值电压取决于所述浮栅区存储的电荷量,电阻Rb,SW1到SW4是开关装置,用于选择性地控制电路的耦合状态,从而改变信号的通路。MC是控制SW1到SW4的工作状态的控制信号,这些信号由控制逻辑电路产生。由于控制电路属于现有技术范畴,为了简化附图,在图1中将它们略去。
在图1所示的电路中,电阻Rb的一端和电源Vdd耦合,另一端通过开关装置SW4和EEPROM单元M1的漏极D耦合,M1的漏极D和控制栅极G通过开关装置SW2耦合在一起。同时,栅极G还通过开关装置SW1和用于改变EEPROM单元M1的阈值电压的信号源耦合。M1的源极S通过开关装置SW3和信号源耦合。和M1的栅极G和源极S耦合的信号源和对EEPROM单元进行擦除和写入操作所用的装置具有类似的功能,在本发明中,和控制逻辑电路一起完成对电压基准电路的编程。
下面结合图1所示电路的工作过程对本发明的第一实施例做进一步的说明。设M1的阈值电压为VT,栅极和源极之间的电压为Vgs。在电路的工作模式下,即电路输出基准电压的状态下,开关装置SW1断开,SW2、SW4闭合,EEPROM单元M1的源极S通过SW3被接地(电位为零)。这样,M1的栅极G和漏极D与电阻Rb的一端被接在一起,M1被接成二极管形式连接在电路中。在本实施例中,选择阻值较大的电阻Rb,使得电压差(Vgs-VT)非常小,EEPROM单元M1被偏置在弱反型区附近,故在工作模式下,电路从电源Vdd支取的电流非常小,电路的功耗很低。使用接成电压跟随器形成的运算放大器作为电路的输出缓冲器,以提高该电路驱动负载的能力。在图1所示的电路中,运算放大器Opamp的同相输入端和M1的漏极D耦合,其输出端电压作为电压基准电路的输出电压VREF。
如果电路的输出电压VREF需要调整,则进入阈值调整模式,通过调整EEPROM单元M1的阈值电压VT实现对VREF的调整。从上面对电路的工作状态的分析可知,由于电压差(Vgs-VT)非常小,所以M1栅极G对地的电压非常接近VT。所以调整M1的阈值电压将直接改变电路的输出基准电压VREF。调整M1的阈值电压VT的过程如下:开关装置SW2和SW4被断开,使得M1的漏极D浮空,SW1和SW3闭合,使得栅极G和源极S分别与编程用的信号源耦合。例如,为了提高M1的阈值电压VT,在栅极G上施加一个高电平(例如15.5V),源极S和漏极D被置于零电平,该过程持续时间可为1ms左右。本领域技术人员应该可以理解,也可以在栅极上施加其他波形的电压信号来改变M1的阈值电压VT,但这些都属于公知的技术,因而在此不再详细描述。
对M1进行编程的过程可以通过读取电路在工作模式下输出的电压VREF进行准确的控制。即控制逻辑电路首先使电路处于工作模式下,读取VREF,然后改变从SW1到SW4的工作状态,使电路进入阈值调整模式,改变M1的阈值电压。此过程不断重复,直到电路的输出电压VREF达到预定值。
本发明还有其他的实施方式。图2示出了本发明的第二实施例。为了突出电路的结构,图2中省略了开关装置和控制逻辑电路部分。在图2所示的电路中,包括两个EEPROM单元ME1和ME2,一对MOS管MP1和MP2构成镜像电流源,用于偏置ME1和ME2。电阻器R耦合在ME2的漏极和地之间,流过电阻器R的电流在R上产生电压降,电阻器R和ME2的漏极耦合的一端对地的电压即等于电路的输出电压。设ME1的阈值电压为VT,ME2的阈值电压为V‘T,ME2漏极对地的电压为VRo。在工作模式下,在ME1和ME2上所施加的对地电位为Vg,流过MP1的电流为I1,流过MP2的电流为I2。EEPROM单元ME1和ME2的阈值电压应该不同,例如,如果它们的阈值电压满足
VT<V‘T,则
I1>I2
从而电路的输出电压
VREF=VRo=R(I1-I2)。
图3示出了本发明的第三实施例。图3所示的电路和图2中第二实施例中的电路的区别在于增加了第三个EEPROM单元ME3。ME3的漏极和ME2的漏极耦合,工作模式下,ME3的源极接地,栅极上施加的对地电位是V‘g。如果在工作模式下,ME3的栅极电位低于ME1的栅极电位,因而流过ME3的电流较小。电路的输出电压
VREF=VRo=R(I1-I2-I3)。
从上式可知,电路的输出电压与流过ME3的电流有关,如果流过ME3的电流较小,则改变该电流可以对电路的输出电压进行微调。
在上面对第二和第三实施例的说明中,省略了对输出电压进行编程调整过程的描述,因为这个过程和对第一实施例的描述非常类似,同时也属于公知技术的范畴。
在上述实施例中,缓冲器是用运算放大器构成的电压跟随器。选用的放大器应该具有足够强的驱动能力,以保证将负载驱动到VREF电位。同时放大器也应该具有足够高的增益,这样输出电压将和输入电压非常接近。增益越高,则它所能保证的精确度也越好。放大器的结构也可以根据需要连接成其他的形式,例如同相或反相放大器,并可以根据需要确定放大器的增益,从而获得所需要的输出电压。
在本发明的上述实施例中,改变EEPROM单元的阈值电压是通过在EEPROM单元的各极上施加特定的电压信号,从而改变EEPROM的浮栅区存储的电荷量来实现的。但是,也可能使用其他的能够改变浮栅区电荷的方法来改变EEPROM单元的阈值电压,例如用紫外光照射等。
除了上述实施例中给出的电路结构外,本领域技术人员显然还可以依据本发明的精神和教导,运用电路设计原理设计出各种电路形式来实现可编程电压基准产生电路。尽管在不背离本发明的精神和范围的前提下,能想到的电路形式多到难以穷举,但是,它们均属于所附权利要求的保护范围。

Claims (16)

1.一种电压基准电路,包括:
至少一个EEPROM单元,所述EEPROM单元具有浮栅区、漏极、栅极和源极,所述浮栅区存储电荷,所述EEPROM单元的阈值电压取决于所述浮栅区存储的电荷量;
第一偏置装置,其耦合到所述EEPROM单元的所述漏极,用于在所述电压基准电路输出基准电压的状态下,将所述EEPROM单元偏置在弱反型区附近;
所述第一偏置装置耦合到输出恒定的第一电压信号源;
所述源极耦合到第二电压信号源;
所述栅极耦合到第三电压信号源;
其中,所述第二和第三电压信号源用于改变所述EEPROM单元的所述浮栅区存储的电荷量。
2.如权利要求1所述的电压基准电路,还包括:耦合在所述源极和所述第二电压信号源之间的第二偏置装置,用于偏置所述EEPROM单元的所述源极。
3.如权利要求1或2所述的电压基准电路,还包括:
耦合到所述至少一个EEPROM单元的所述漏极的缓冲器。
4.如权利要求3所述的电压基准电路,还包括:
耦合在所述第三电压信号源和所述栅极之间的第一开关装置,用于选择性地把所述栅极和所述第三电压信号源耦合或隔离;
耦合在所述漏极和所述栅极之间的第二开关装置,用于选择性地把所述漏极和所述栅极耦合或隔离;
耦合在所述源极和所述第二电压信号源之间的第三开关装置,用于选择性地把所述源极和所述第二电压信号源耦合或隔离;
耦合在所述漏极和所述第一偏置装置之间的第四开关装置,用于选择性地把所述漏极和所述第一偏置装置耦合或隔离;和
控制逻辑电路,用于产生控制所述第一、第二、第三和第四开关装置的信号。
5.如权利要求4所述的电压基准电路,其中,所述控制逻辑电路根据所述缓冲器的输出产生控制所述第一、第二、第三和第四开关装置的信号。
6.如权利要求4所述的电压基准电路,其中,所述控制逻辑电路根据所述缓冲器的输出信号,控制所述第三电压信号源的输出。
7.如权利要求4所述的电压基准电路,其中,所述第一偏置装置是电阻器。
8.如权利要求4所述的电压基准电路,其中,所述缓冲器包含由运算放大器构成的电压跟随器。
9.如权利要求4所述的电压基准电路,其中,所述缓冲器包含由运算放大器构成的同相放大电路。
10.如权利要求4所述的电压基准电路,其中,所述缓冲器包含由运算放大器构成的反相放大电路。
11.如权利要求1所述的电压基准电路,包括:
第一、第二两个EEPROM单元,所述第一、第二EEPROM单元的栅极均耦合到所述第三电压信号源,其中,所述第一、第二EEPROM单元的起始阈值电压不同;
耦合在第二EEPROM单元的漏极和地电位之间的电阻器;
其中,所述第一偏置装置包括第一和第二金属氧化物场效应管,所述第一和第二金属氧化物场效应管组成镜像电流源,所述第一金属氧化物场效应管的源极和所述第一EEPROM单元的漏极耦合,所述第二金属氧化物场效应管的源极和所述第二EEPROM单元的漏极耦合。
12.如权利要求11所述的电压基准电路,还包括:
第三EEPROM单元,其漏极和所述第二EEPROM单元的漏极耦合,其栅极和第四电压信号源耦合,其源极耦合到所述第二电压信号源。
13.如权利要求11或12所述的电压基准电路,还包括:
耦合到所述电阻器与所述第二EEPROM单元漏极的耦合节点上的缓冲器。
14.如权利要求13所述的电压基准电路,其中,所述缓冲器包含由运算放大器构成的电压跟随器。
15.如权利要求13所述的电压基准电路,其中,所述缓冲器包含由运算放大器构成的同相放大电路。
16.如权利要求13所述的电压基准电路,其中,所述缓冲器包含由运算放大器构成的反相放大电路。
CNB031506399A 2003-08-29 2003-08-29 一种电压基准电路 Expired - Lifetime CN100428102C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031506399A CN100428102C (zh) 2003-08-29 2003-08-29 一种电压基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031506399A CN100428102C (zh) 2003-08-29 2003-08-29 一种电压基准电路

Publications (2)

Publication Number Publication Date
CN1591262A CN1591262A (zh) 2005-03-09
CN100428102C true CN100428102C (zh) 2008-10-22

Family

ID=34597620

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031506399A Expired - Lifetime CN100428102C (zh) 2003-08-29 2003-08-29 一种电压基准电路

Country Status (1)

Country Link
CN (1) CN100428102C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298410A (zh) * 2010-06-23 2011-12-28 上海宏力半导体制造有限公司 电压基准电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729165B2 (en) * 2007-03-29 2010-06-01 Flashsilicon, Incorporation Self-adaptive and self-calibrated multiple-level non-volatile memories
US8319560B2 (en) * 2009-10-05 2012-11-27 Hittite Microwave Corporation Switched active bias control and power-on sequencing circuit for an amplifier
CN102279615B (zh) * 2010-06-09 2014-11-05 上海华虹宏力半导体制造有限公司 一种高精度的电流源参考电路
CN102426859B (zh) * 2011-11-30 2015-03-04 中国科学院微电子研究所 检测读取速度受到干扰的方法和检测编程干扰的方法
CN102426848A (zh) * 2011-11-30 2012-04-25 中国科学院微电子研究所 一种存储阵列单元信息读取方法及系统
KR102347178B1 (ko) * 2017-07-19 2022-01-04 삼성전자주식회사 기준 전압 회로를 포함하는 단말 장치
CN109634338A (zh) * 2018-12-18 2019-04-16 北京集创北方科技股份有限公司 电源电路、控制方法以及显示系统
CN114063696A (zh) * 2021-11-05 2022-02-18 格威半导体(厦门)有限公司 基于齐纳二级管的电压基准源与电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684741A (en) * 1995-12-26 1997-11-04 Intel Corporation Auto-verification of programming flash memory cells
US5696717A (en) * 1995-10-16 1997-12-09 Samsung Electronics Co., Ltd. Nonvolatile integrated circuit memory devices having adjustable erase/program threshold voltage verification capability
US5748534A (en) * 1996-03-26 1998-05-05 Invox Technology Feedback loop for reading threshold voltage
US6205056B1 (en) * 2000-03-14 2001-03-20 Advanced Micro Devices, Inc. Automated reference cell trimming verify
US6396739B2 (en) * 1995-08-01 2002-05-28 Micron Technology, Inc. Reference voltage generator using flash memory cells
US6559710B2 (en) * 2001-03-01 2003-05-06 Sharp Kabushiki Kaisha Raised voltage generation circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396739B2 (en) * 1995-08-01 2002-05-28 Micron Technology, Inc. Reference voltage generator using flash memory cells
US5696717A (en) * 1995-10-16 1997-12-09 Samsung Electronics Co., Ltd. Nonvolatile integrated circuit memory devices having adjustable erase/program threshold voltage verification capability
US5684741A (en) * 1995-12-26 1997-11-04 Intel Corporation Auto-verification of programming flash memory cells
US5748534A (en) * 1996-03-26 1998-05-05 Invox Technology Feedback loop for reading threshold voltage
US6205056B1 (en) * 2000-03-14 2001-03-20 Advanced Micro Devices, Inc. Automated reference cell trimming verify
US6559710B2 (en) * 2001-03-01 2003-05-06 Sharp Kabushiki Kaisha Raised voltage generation circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102298410A (zh) * 2010-06-23 2011-12-28 上海宏力半导体制造有限公司 电压基准电路
CN102298410B (zh) * 2010-06-23 2015-07-08 上海华虹宏力半导体制造有限公司 电压基准电路

Also Published As

Publication number Publication date
CN1591262A (zh) 2005-03-09

Similar Documents

Publication Publication Date Title
US7199623B2 (en) Method and apparatus for providing a power-on reset signal
JP5008367B2 (ja) 電圧発生装置
US20090189665A1 (en) Schmitt-trigger-based level detection circuit
US9136827B2 (en) Power-on reset circuit
US20160240230A1 (en) Signal driver circuit having adjustable output voltage for a high logic level output signal
CN100428102C (zh) 一种电压基准电路
KR20010048334A (ko) 낮은 외부전원전압에서도 안정적으로 동작하는내부전압발생회로
JPWO2013042285A1 (ja) 電圧検出回路及びそれを備えた電圧レギュレータ装置
CN104635824A (zh) 低压降稳压器和相关方法
US6559710B2 (en) Raised voltage generation circuit
US7061322B2 (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
US6721211B2 (en) Voltage generator for semiconductor memory device
EP1653315A1 (en) An improved voltage down converter
EP1563507B1 (en) Cascode amplifier circuit for producing a fast, stable and accurate bit line voltage
US6867639B2 (en) Half voltage generator for use in semiconductor memory device
JP3972414B2 (ja) データ判定回路およびデータ判定方法
KR100650371B1 (ko) 전압 발생 장치
US20060145749A1 (en) Bias circuit having reduced power-up delay
US20070164791A1 (en) Low voltage detect and/or regulation circuit
JP4032448B2 (ja) データ判定回路
KR100833416B1 (ko) 파워업 리셋 회로
KR100596861B1 (ko) 내부전압 발생장치
KR100783368B1 (ko) 스타트업모듈
JP3819002B2 (ja) 半導体装置
KR20070055149A (ko) 반도체 메모리 소자의 저전압용 코어 전압 발생장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111202

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111202

Address after: 201203 No. 18 Zhangjiang Road, Shanghai

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corp.

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Patentee before: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081022