CN102426859B - 检测读取速度受到干扰的方法和检测编程干扰的方法 - Google Patents

Abstract

本发明提供一种检测读取速度受到干扰的方法，同时选通至少三根连续位线，在读取存储单元的信息的同时，测量与被读取存储单元施加较低电压的位线相邻的位线的电压，计算流过与所述被读取存储单元共用施加低电压的位线的存储单元的泄露电流，通过比较所述泄露电流与预设电流值，可以检测被读取存储单元读取速度是否受到相邻的存储单元的干扰。相应地，本发明还提供了检测编程干扰的方法，可以检测与被编程存储单元相邻的存储单元中原有的信息是否受到干扰。

Description

检测读取速度受到干扰的方法和检测编程干扰的方法

技术领域

本发明涉及存储器信息读取和存储领域，特别是涉及检测存储单元读取速度受到干扰的方法和检测编程时产生干扰的方法。

背景技术

整个闪存存储器的核心是存储单元构成的阵列，阵列中存储单元信息的读取方法参见图1，存储单元以普通MOS管为例，每个存储单元(cell)有三个端口，其中一个是控制端口，相当于普通MOS管的栅极，其余两个端口相当于普通MOS管的源极和漏极。存储单元的控制端口连接字线，并且阵列中同一行存储单元的控制端口连接同一字线WL1，字线电位高低实现对存储单元的开启和关断。存储阵列中同一行存储单元的源极和漏极顺次首尾相连，相邻的两个存储单元的源极和漏极连接在一根位线上。当存储单元处于开启状态时，等效为一个电阻；当存储单元所存储的信息为“0”或为“1”时，其电阻值不同。因此，为了读取存储单元中存储的信息，需要在被读取存储单元的两端施加电位差，读取流过存储单元的电流就可以读取存储单元中的存储信息。

通常读取存储单元中的信息时，以读取图1中存储单元cell2为例，字线WL1电平为高后存储单元cell2开启，位线选通装置选通存储单元cell2源极和漏极相连接的两条位线BLa和BLa+1，使位线BLa和BLa+1分别连接低电平产生电路和电流读取电路，在位线BLa和BLa+1分别施加低电压和高电压，存储单元cell2两端的电势差导致流过存储单元的电流Ibit，流过存储单元cell2的电流值记为Ibit。读取电流I由电流读取电路读出，读取电路读出的读取电流值记为I，当I＝Ibit时，这个读出的电流值反映存储单元中存储的信息。

但是，在对存储单元cell2进行读取操作的过程中，只在位线BLa和BLa+1上分别施加低电压和高电压，在与位线BLa相邻的位线BLa-1上没有施加电压。在进行存储单元cell2读取操作之前的若干读取周期过程中，与施加低电压的位线BLa相邻的位线BLa-1由于曾被施加过读取信号，会有残留正电荷留在位线BLa-1上，在低电平产生电路和电流读取电路工作的瞬间，在存储单元cell1的源极和漏极两端产生电势差，会在存储单元cell1上产生泄露电流Ileak1，只要泄露电流Ileak1存在就会有电荷不断补充到位线BLa上，直到残留电荷全部泄漏完毕，BLa才能达到满足读取cell2操作的低电压值，此时的读取操作结果才能有效。所以残留电荷和泄漏电流的存在使得读取操作的结果不能立刻获得，这就降低了读取操作的速度。目前，对存储单元cell2进行读取操作的过程中，只关注这个单元的读取情况，而对其周围存储单元(例如cell0、cell1、cell3、cell4)在此过程中对读取操作速度的影响并不清楚。

发明内容

本发明解决了检测存储单元读取过程中读取速度是否受到干扰，以及检测存储单元编程过程中对相邻单元是否干扰的问题。

为达到上述目的，本发明提供了一种检测读取速度受到干扰的方法，包括：

选通被读取存储单元的字线；选通存储阵列的至少三根连续位线，其中

在所述被读取存储单元的一根位线施加第一读取电压，另一根位线施加第二读取电压，所述第二读取电压高于第一读取电压；

测量与所述被读取存储单元施加第一读取电压的位线相邻的位线的电压；

计算流过与所述被读取存储单元相邻的存储单元的泄露电流，所述相邻的存储单元与所述被读取存储单元共用施加第一读取电压的位线；

判断所述泄露电流是否大于预设电流值，如果是，信息读取速度受到所述泄露电流干扰；如果否，信息读取速度不受所述泄露电流干扰。

相应地，本发明还提供一种检测编程干扰的方法，包括：

选通被编程存储单元的字线；选通存储阵列的至少三根连续位线，其中

在所述被编程存储单元的一根位线施加第一编程电压，另一根位线施加第二编程电压；

测量与所述被编程存储单元施加第一编程电压的位线相邻的位线的电压；

计算流过与所述被编程存储单元相邻的存储单元的泄露电流，所述相邻的存储单元与所述被编程存储单元共用施加第一编程电压的位线；

判断所述泄露电流是否大于预设电流值，如果是，所述相邻的存储单元中存储信息受到编程干扰；如果否，所述相邻的存储单元中存储信息不受编程干扰。

与现有技术相比，本发明具有下列优点：

本发明提供的检测读取速度受到干扰的方法，同时选通至少三根连续位线，在读取存储单元的信息的同时，测量与被读取存储单元施加较低电压的位线相邻的位线的电压，计算流过与所述被读取存储单元共用施加较低电压的位线的存储单元的泄露电流，通过比较所述泄露电流与预设电流值，可以检测被读取存储单元读取速度是否受到相邻的存储单元的干扰。

本发明还提供了检测编程干扰的方法，同时选通至少三根连续位线，在编程存储单元的同时，测量与被编程存储单元施加较低电压的位线相邻的位线的电压，计算流过与所述被编程存储单元共用施加较低电压的位线的存储单元的泄露电流，通过比较所述泄露电流与预设电流值，可以检测与被编程存储单元相邻的存储单元中原有的信息是否受到泄露电流的干扰。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为存储阵列单元信息读取方法的示意图；

图2为本发明的检测读取速度受到干扰的方法检测流程图；

图3为本发明的检测读取速度受到干扰的方法检测时电路连接示意图；

图4为本发明的检测读取速度受到干扰的方法的低电平产生电路示意图；

图5为本发明的检测读取速度受到干扰的方法的电流读取电路示意图；

图6为本发明的检测读取速度受到干扰的方法的电压传输电路的示意图；

图7为电压传输电路的高压产生器的电路图；

图8为电压传输电路的高压产生器的控制信号波形图；

图9为本发明的检测读取速度受到干扰的方法的电压跟随电路示意图；

图10为存储阵列单元编程时位线施加电压的示意图；

图11本发明的检测编程干扰的方法检测时电路连接示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是示例，其在此不应限制本发明保护的范围。

正如背景技术所述，常规的存储阵列进行信息读取方法中与施加低电压信号的位线相邻的位线上不施加任何信号，当前读取操作之前的若干读取周期过程中，与施加较低电压的位线相邻的位线由于曾被施加过读取信号，会有残留正电荷，在低电平产生电路和电流读取电路工作的瞬间，在与被读取存储单元相邻存储单元的源极和漏极两端产生电势差而产生泄露电流，只要泄露电流存在就会有电荷不断补充到应该施加低电压的位线上，直到残留电荷全部泄漏完毕，才能满足读取操作的较低电压值，此时的读取操作结果才能有效。所以残留电荷和泄漏电流的存在使得读取操作的结果不能立刻获得，这就降低了读取操作的速度。目前，对被读取存储单元进行读取操作的过程中，只关注这个单元的读取情况，而对其周围存储单元在此过程中对读取操作速度的干扰并不清楚。

为了检测存储阵列的存储单元信息进行读取时读取速度是否受到相邻存储单元的影响，本发明提出一种检测读取速度受到干扰的方法，技术方案是选通被读取存储单元的字线；选通存储阵列的至少三根连续位线，其中，在所述被读取存储单元的一根位线施加第一读取电压，另一根位线施加第二读取电压，第二读取电压高于第一读取电压；测量与被读取存储单元施加第一读取电压的位线相邻的位线的电压，计算流过与被读取存储单元相邻的存储单元的泄露电流，并判断该泄露电流是否会干扰存储单元的信息读取速度。本发明的方案能够在读取操作进行的同时，通过比较流过与被读取存储单元相邻的存储单元的泄露电流与预设电流值，达到检测读取速度是否受到干扰的目的。

本发明公开的检测读取速度受到干扰的方法的检测流程图见图2，包括：

步骤S1，选通被读取存储单元的字线；选通存储阵列的至少三根连续位线，其中

在所述被读取存储单元的一根位线施加第一读取电压，另一根位线施加第二读取电压，所述第二读取电压高于第一读取电压；

步骤S2，测量与所述被读取存储单元施加第一读取电压的位线相邻的位线的电压；

步骤S3，计算流过与所述被读取存储单元相邻的存储单元的泄露电流，所述相邻的存储单元与所述被读取存储单元共用施加第一读取电压的位线；

步骤S4，判断所述泄露电流是否大于预设电流值，如果是，信息读取速度受到所述泄露电流干扰；如果否，信息读取速度不受所述泄露电流干扰。

下面通过具体的实施例来详细描述本发明的方法：

本实施例提出了一种检测读取速度受到干扰的方法，对存储单元进行读取时检测读取速度受到干扰的检测示意图参见图3，本实施例中字线选通控制信号通过字线选通装置选通被读取存储单元Celln+2的字线WL，位线选通控制信号通过位线选通装置同时选通存储阵列的至少三根连续位线BLn、BLn+1和BLn+2，低电平产生电路为位线BLn+1施加第一读取电压U₀，电流读取电路为位线BLn+2施加第二读取电压U₁，第二读取电压高于第一读取电压；与位线BLn+1相邻的位线BLn通过位线选通装置与电压传输电路连接，位线BLn上的电压通过电压传输电路传输到测试终端，例如PAD。

如果位线BLn中存在残余电荷，则在读取存储单元Celln+2时，位线BLn+1被瞬间置于第一读取电压，由于字线WL为高电平，存储单元Celln、Celln+1导通，将有泄露电流流过它们的沟道，只要泄露电流存在就会有电荷不断补充到位线BLn+2上，直到残留电荷全部泄漏完毕，位线BLn+1才能达到满足读取操作的第一读取电压值U₀，此时的读取操作结果才能有效。测量泄露电流大小的方法是由测试终端测量位线BLn在读取操作时的瞬间电压值U₂，存储单元Celln+1的沟道电阻为R1，该电阻与其上存储信息相关。存储单元Celln+1上流过的泄露电流Ileak1根据下式计算：

Ileak1＝(U₂-U₀)/R1

计算出泄露电流Ileak1的大小，比较泄露电流与预设电流值，如果泄露电流大于预设电流，存储单元信息读取速度受到泄露电流干扰；如果泄露电流小于所述预设电流，存储单元信息读取速度不受述泄露电流干扰。

本实施例的检测读取速度受到干扰的方法中，还可以选通存储阵列中的至少四根位线，参见图3，位线选通控制信号通过位线选通装置同时选通存储阵列的四根连续位线BLn、BLn+1、BLn+2和BLn+3，由低电平产生电路为位线BLn+1施加第一读取电压，由电流读取电路为位线BLn+1施加第二读取电压，与位线BLn+1相邻的位线BLn通过位线选通装置与电压传输电路连接，位线BLn上的电压通过电压传输电路传输到测试终端，与位线BLn+2相邻的位线BLn+3施加与位线BLn+2相等的电压，施加在位线BLn+3的电压由电压跟随电路产生。电压跟随电路的作用是跟随被读取的存储单元施加第二读取电压一端(电流读取电路连接的位线)的电压，并使与之相连的位线电压到达同一值。对存储单元Celln+2进行读取时，存储单元Celln+3的两端电压相等，所以不会在存储单元Celln+3上产生泄露电流，电流读取电路读取到的电流只有在存储单元Celln+2上的电流，是存储阵列单元Celln+2信息的反映。

本实施例的第一读取电压由低电平产生电路产生，低电平产生电路的基本结构可以是一个MOS晶体管，电路连接方式参见图4，MOS晶体管源级1接地，漏极2通过位线选通装置连接位线，栅极3接控制端。当控制端开启时，MOS晶体管导通，通过位线选通装置连接的位线被置为地电平；当控制端关闭时，MOS晶体管截止，通过位线选通装置连接的位线浮空。

本实施例的电流读取电路可以为一个灵敏放大器或伪灵敏放大器，具体结构参见图5，其基本结构包括与模拟电源VDDA连接的PMOS电流镜4、电流判决单元和电压钳位单元，其中由PMOS晶体管组成的电流镜4的一个镜像支路连接电压钳位单元后通过位线选通装置连接被读取存储单元5的一根位线，同时被读取存储单元5的位线电位被电压钳位单元固定在设定电压值Vdp，这个设定电压值为第二读取电压，被读取存储单元5的另一根位线通过位线选通装置接低电平产生电路(在图中没有示出)，电流镜4的另一个镜像支路通过感测点C与电流源A一端连接，电流源的另一端接地，所述判决单元连接在感测点C上。在读取操作时，电流读取电路读取Celln+2的漏极形成读取电流I，即位线BLn+2的电流，PMOS电流镜开启，在电流镜的另一支路形成镜像电流Im，判决单元比较镜像电流Im与电流源提供的预设电流并输出比较结果，该结果就是存储单元中信息的反映。

本实施例的电压传输电路的可以包括高压产生器与一个高压传输NMOS晶体管，参见图6，高压产生器10与NMOS晶体管栅极11连接，可产生高于电源电压的一个高电压，产生的高电压为NMOS晶体管的开启电压，开启NMOS晶体管使源极和漏极导通，其中NMOS的源极12通过位线选通装置与位线连接，漏极13与测试终端连接，测试终端可以为PAD。

高压产生器可以采用图7中的电路，其中电源电压值大小为VDD，电路由开关S1、S2、S3、S4和两个电容C1、CL组成，开关S1、S4受控制信号Φ1控制，开关S2、S3受信号Φ2控制，控制信号Φ1、Φ2相位差为180°，最高值为电源电压VDD，最低值为地电压0V。故电路有两种工作状态：控制信号Φ1处于高电平(VDD)时S1、S4导通，S2、S3截止，电源给浮置电容C1充电，同时CL通过负载R放电；控制信号Φ1处于高电平时S1、S4截止，S2、S3导通，电源和C1串联给电容CL充电，同时CL通过负载R放电。这样在控制信号Φ1、Φ2的驱动下，通过电荷转移，实现高于电源电压的输出，在电路参数选取合适的情况下，可以得到倍压的输出。图8描述了测试状态下控制信号Φ1，Φ2波形图。

本实施例中的电压跟随电路可以包括一个运算放大器，如图9所示，运算放大器的输出端22与反相输入端21连接，使放大器的输出端22的电压就和同相输入端20的电压保持一致。参见图9，运算放大器的输入端20为电压跟随电路的输入端，连接在电流读取电路的电压输出端，运算放大器的输出端22输出的电压通过位线选通装置施加在存储阵列的位线。在读取操作时，电压跟随电路可以为与其连接的位线跟随电流读取电路进行同步充电。另外，电压跟随电路还可以包括控制端，参见图6，控制端23为高电平时电压跟随电路工作，输出端22输出与同相输入端20相等的电压；控制端23为低电平时，电压跟随电路关闭不工作，输出端22输出电压为零。

本实施例的检测读取速度受到干扰的方法中，选通存储阵列的多根连续位线由位线选通装置根据选通控制信号实现，其中，位线选通装置有多种结构，本实施例的位线选通装置可以包括多个MOS晶体管，采用一个选通控制信号选通一根位线的选通结构，连接在一个MOS晶体管的源极的连续多根位线中的一根位线施加漏极的所述第一读取电压或第二读取电压。

相应地，在对一个存储单元进行编程操作时，相邻存储单元的位线上残留电荷引起的泄露电流可能会干扰相邻存储单元的原有储存信息。参见图10，在对存储单元cell1进行编程操作时，在位线BLb上施加第一编程电压，在位线BLb+1上施加高于第一编程电压的第二编程电压进行编程。但是，在对存储单元cell1进行编程操作之前的若干周期过程中，与存储单元cell1施加第一编程电压的位线BLb相邻的位线BLm-1可能曾被施加过信号，会有残留电荷留在位线BLb-1上。当进行存储单元cell1编程操作时，由于位线BLb电压较低，存储单元cell0两端产生电势差，从而形成电流Ileak2流经存储单元cell0，而字线WL在编程过程中置于高电平使存储单元开启，电流Ileak2将会使电子进入存储单元cell0的浮栅，对存储单元cell0原有的存储信息产生干扰，存储单元cell0原有的存储信息可能会被改写。

本发明提供了一种检测编程干扰的方法，包括：

选通被编程存储单元的字线；选通存储阵列的至少三根连续位线，其中

在所述被编程存储单元的一根位线施加第一编程电压，另一根位线施加第二编程电压；

测量与所述被编程存储单元施加第一编程电压的位线相邻的位线的电压；

计算流过与所述被编程存储单元相邻的存储单元的泄露电流，所述相邻的存储单元与所述被编程存储单元共用施加第一编程电压的位线；

判断所述泄露电流是否大于预设电流值，如果是，所述相邻的存储单元中存储信息受到编程干扰；如果否，所述相邻的存储单元中存储信息不受编程干扰。

检测编程干扰的方法的具体实施例参见图11，本实施例中字线选通控制信号通过字线选通装置选通被编程存储单元Cellm+2的字线WL，位线选通控制信号通过位线选通装置同时选通存储阵列的至少三根连续位线BLm、BLm+1和BLm+2，编程电流提供电路为位线BLm+1施加第一编程电压，编程电压提供电路为位线BLm+2施加高于第一编程电压的第二编程电压，与位线BLm+1相邻的位线BLn通过位线想通装置与电压传输电路连接，位线BLm上的电压通过电压传输电路传输到测试终端，例如PAD。其中，编程电流提供电路和编程电压提供电路为通常进行存储单元编程时的常用电路。

如果位线BLm中存在残余电荷，则在编程存储单元Cellm+2时，位线BLm+1被瞬间置于第一编程电压U₃，由于字线WL为高电平，存储单元Cellm+1导通，将有泄露电流流过它的沟道，该泄露电流超过设定电流值时，会使电子进入存储单元cellm+1的浮栅，对存储单元cellm+1原有的存储信息产生干扰。测量泄露电流大小的方法是由测试终端测量位线BLm在编程操作瞬间电压值U₄，存储单元Cellm+1的沟道电阻为R2，该电阻与其上存储信息相关。存储单元Cellm+1上流过的泄露电流Ileak2根据下式计算：

Ileak1＝(U₄-U₃)/R2

计算出泄露电流Ileak2的大小，比较泄露电流与预设电流值，如果泄露电流大于预设电流，存储单元Cellm+1信息受到编程干扰，可能会被改写；如果泄露电流小于所述预设电流，存储单元信息不受编程干扰。

本实施例的检测编程干扰的方法中，还可以选通存储阵列中的至少四根位线，在与施加高电压的位线相邻的至少一根位线上施加与该高电压相同的电压。参见图11，在编程操作时，位线选通控制信号通过位线选通装置还选通与位线BLm+2相邻的位线BLm+3，位线BLm+3施加与位线BLm+2相等的第二编程电压，施加在位线BLm+3的电压由电压跟随电路产生。电压跟随电路的作用是跟随被编程的存储单元施加第二编程电压一端的电压，并使与之相连的位线电压到达同一值。对存储单元Cellm+2进行编程时，存储单元Cellm+3的两端电压相等，所以不会产生泄露电流，能够保证存储单元Cellm+2上的编程精度。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种检测读取速度受到干扰的方法，其特征在于，包括：

选通被读取存储单元的字线；选通存储阵列的至少三根连续位线，其中，

在所述被读取存储单元的一根位线施加第一读取电压，另一根位线施加第二读取电压，所述第二读取电压高于第一读取电压；

测量与所述被读取存储单元施加第一读取电压的位线相邻的位线的电压；

计算流过与所述被读取存储单元相邻的存储单元的泄露电流，所述相邻的存储单元与所述被读取存储单元共用施加第一读取电压的位线；

判断所述泄露电流是否大于预设电流值，如果是，信息读取速度受到所述泄露电流干扰；如果否，信息读取速度不受所述泄露电流干扰；所述测量与所述被读取存储单元施加第一读取电压的位线相邻的位线的电压为：

与NMOS晶体管栅极连接的高压产生器产生开启电压，所述开启电压开启NMOS晶体管；

与所述NMOS晶体管源极连接的测试终端测量通过位线选通装置与所述NMOS晶体管漏极选通的位线的电压。

2.根据权利要求1所述的检测读取速度受到干扰的方法，其特征在于，选通存储阵列的至少四根连续位线，所述至少四根连续位线中，与所述被读取存储单元施加第二读取电压的位线相邻的至少一根连续位线施加与所述第二读取电压相等的电压。

3.根据权利要求2所述的检测读取速度受到干扰的方法，其特征在于，所述与所述被读取存储单元施加第二读取电压的位线相邻至少一根连续位线施加与所述第二读取电压相等的电压为：

所述第二读取电压从运算放大器的同相输入端输入，经过运算放大器运算后为连接在运算放大器的输出端的所述位线施加与所述第二读取电压相等的电压，所述运算放大器的反相输入端连接在输出端。

4.根据权利要求1所述的检测读取速度受到干扰的方法，其特征在于，所述在所述被读取存储单元的一根位线施加第一读取电压为：

控制信号控制MOS管的源极和漏极导通，以在与所述MOS管的漏极连接的被读取存储单元的位线上施加第一读取电压，所述MOS晶体管的源极接地。

5.根据权利要求1所述的检测读取速度受到干扰的方法，其特征在于，所述选通存储阵列的至少三根连续位线为：

多个选通控制信号控制多个MOS晶体管导通，其中，一个选通控制信号控制一个MOS晶体管的源极和漏极导通，使连接在一个MOS晶体管的源极的位线施加MOS晶体管漏极的所述第一读取电压或第二读取电压。

6.根据权利要求1所述的检测读取速度受到干扰的方法，其特征在于，所述在所述被读取存储单元的另一根位线施加第二读取电压具体为：

输入电压经过包括2个PMOS晶体管的电流镜的一支后被电压钳位电路将电压钳位为所述第二读取电压，并将所述第二读取电压施加在所述被读取存储单元的另一根位线。

7.一种检测编程干扰的方法，其特征在于，包括：

选通被编程存储单元的字线；选通存储阵列的至少三根连续位线，其中

在所述被编程存储单元的一根位线施加第一编程电压，另一根位线施加第二编程电压；

测量与所述被编程存储单元施加第一编程电压的位线相邻的位线的电压；

计算流过与所述被编程存储单元相邻的存储单元的泄露电流，所述相邻的存储单元与所述被编程存储单元共用施加第一编程电压的位线；

判断所述泄露电流是否大于预设电流值，如果是，所述相邻的存储单元中存储信息受到编程干扰；如果否，所述相邻的存储单元中存储信息不受编程干扰；

所述测量与所述被编程存储单元施加第一编程电压的位线相邻的位线的电压为：

与NMOS晶体管栅极连接的高压产生器产生开启电压开启NMOS晶体管；

与所述NMOS晶体管源极连接的测试终端测量通过位线选通装置与所述NMOS晶体管漏极选通的位线的电压。

8.根据权利要求7所述的检测编程干扰的方法，其特征在于，选通存储阵列的至少四根连续位线，所述至少四根连续位线中，与所述被编程存储单元施加第二编程电压的位线相邻至少一根连续位线施加与所述第二编程电压相等的电压。