JPH11317090A - オペアンプ及びサンプルアンドホールド回路 - Google Patents

Abstract

(57)【要約】 【課題】入力オフセットの影響を消去できるオペアンプ
と、そのオペアンプを用いたサンプルアンドホールド回
路を提供する。 【解決手段】このオペアンプ１は、２つの入力端子
Ｔ₁、Ｔ₂と、内部回路の接続状態を変えないで、いずれ
の入力端子Ｔ₁、Ｔ₂も反転入力端子と非反転入力端子に
することができる。オフセット電圧Ｖ_ofが出力電圧に与
える影響は、反転入力端子と非反転入力端子にしたとき
に逆向きであるから、それらの出力電圧を加算すると、
オフセット電圧の影響を消去できる。このようなオペア
ンプ１でサンプルアンドホールド回路１０を構成した場
合、正確なサンプル・ホールド動作を高速に行うことが
可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、オペアンプ及びオ
ペアンプを用いるサンプルアンドホールド回路に関す
る。

【０００２】

【従来の技術】従来より、時間とともに変化しているア
ナログ信号のある時点の電圧を保持するために、サンプ
ルアンドホールド回路が用いられている。図６(ａ)にお
いて符号１２０は、従来技術のサンプルアンドホールド
回路であり、アナログ信号出力回路１１０とに接続され
ている。

【０００３】このサンプルアンドホールド回路１２０
は、サンプリングスイッチ３１０と、コンデンサ３０９
と、オペアンプ１０１とを有しており、コンデンサ３０
９の一端は接地され、他端がオペアンプ１０１の非反転
入力端子Ｔ₁₀₁に接続されており、コンデンサ３０９に
現れる電圧が、非反転入力端子Ｔ₁₀₁に入力されるよう
に構成されている。

【０００４】サンプリングスイッチ３１０は、前段のア
ナログ信号出力回路１１０とオペアンプ１０１との間に
配置され、オン状態になったときに、アナログ信号出力
回路１１０から出力されたアナログ信号Ｖ_aを伝達し、
コンデンサ３０９と非反転入力端子Ｔ₁₀₁とが互いに接
続された部分に入力させるように構成されている。

【０００５】また、オペアンプ１０１の反転入力端子Ｔ
₁₀₂には、出力端子Ｔ₁₀₃(サンプルアンドホールド回路
の出力端子Ｔ_h)が接続されており、出力端子Ｔ₁₀₃から
の出力電圧Ｖ_dが反転入力端子Ｔ₁₀₂に帰還され、オペア
ンプ１０１がボルテージフォロワとして動作するように
なっている。

【０００６】上記アナログ信号Ｖ_aが、図６(ｂ)に示す
ように、時刻ｔ₁₁で出力された後、時刻ｔ₁₂で一定電圧
になり、時刻ｔ₁₅で一定電圧が維持されなくなるものと
すると、先ず、一定電圧になる時刻ｔ₁₂で、サンプリン
グスイッチ３１０をオンさせ、アナログ信号Ｖ_aによっ
てコンデンサ３０９を充電(又は放電)させる。

【０００７】図６(ｂ)の符号Ｖ_cは、コンデンサ３０９
の電圧を示しており、時刻ｔ₁₂後、時刻ｔ₁₃でコンデン
サ３０９の充電(又は放電)が終了し、その電圧Ｖ_cが本
来のアナログ信号Ｖ_aと同じ電圧になったものとする。

【０００８】このとき、オペアンプ１０１はボルテージ
フォロワの動作をしているので、オペアンプ１０１の出
力端子Ｔ₁₀₃からは、コンデンサ３０９に現れる電圧が
出力されるが、コンデンサ３０９の充電終了後は、出力
端子Ｔ₁₀₃からアナログ信号Ｖ_aと同じ電圧の出力電圧Ｖ
_dが出力される。

【０００９】アナログ信号Ｖ_aの一定電圧が維持されな
くなる時刻ｔ₁₅に達する前の時刻ｔ_{1 4}でサンプリングス
イッチ３１０をオフさせ、コンデンサ３０９をアナログ
信号出力回路１１０から切り離すと、その時刻ｔ₁₄以降
は、アナログ信号Ｖ_aの値が変化してもコンデンサ３０
９の電圧Ｖ_cは一定電圧を維持し、従って、オペアンプ
１０１の出力電圧Ｖ_dにも変化がない。このように、サ
ンプルアンドホールド回路１２０を用いれば、時刻ｔ₁₄
以後は、アナログ電圧Ｖ_aと同じ電圧が保持される。

【００１０】このようなサンプルアンドホールド回路１
２０においては、コンデンサ３０９の充放電の速さはア
ナログ信号出力回路１１０の駆動能力によるものが大き
い。従ってサンプリングスピードを速くしようとする
と、充放電時間を短くする必要があるため、アナログ信
号出力回路１１０に大きな駆動能力が要求されるという
事情があった。

【００１１】また実際のオペアンプ１０１は、図６(ｃ)
に示すように、理想的な動作をする理想オペアンプ１５
０と、オフセット電圧Ｖ_ofの原因となる等価電源１６０
とから構成されているものとみなすことができる。

【００１２】ここでは等価電源１６０が、理想オペアン
プ１５０の非反転入力端子(＋)側に接続されているもの
とすると、理想オペアンプ１５０の非反転入力端子(＋)
に入力される電圧は、現実のオペアンプ１０１の非反転
入力端子Ｔ₁₀₁に入力される電圧に、オフセット電圧Ｖ
_ofが加算された電圧が入力されることになる。

【００１３】このため、実際のオペアンプ１０１の非反
転入力端子Ｔ₁₀₁に電圧Ｖ_cが入力されている場合、理想
オペアンプ１５０には Ｖ_c＋Ｖ_of の大きさの電圧が入
力されるため、ボルテージホロワの出力端子Ｔ₁₀₃の電
圧Ｖ_dは、実際には、 Ｖ_d＝Ｖ_c＋Ｖ_of となってしまい、入力するアナログ信号Ｖ_aとは異なる
電圧(Ｖ_a＋Ｖ_of)が保持、出力されるという問題があ
る。

【００１４】このようなオフセット電圧Ｖ_ofは、一般に
は、オペアンプ１０１の入力段を構成するトランジスタ
の製造工程上の不均一性に起因しており、従って、オフ
セット電圧Ｖ_ofは程度の差こそあれ、一般的なオペアン
プにはほとんど生じるものであり、上述の如きサンプリ
ング誤差は避けられないものであると考えられていた。

【００１５】

【発明が解決しようとする課題】本発明は、このような
従来の技術の課題を解決するために創作されたものであ
り、その目的は、オフセット電圧の影響を消去できるオ
ペアンプと、そのオペアンプを用いた高精度のサンプル
アンドホールド回路を提供することにある。

【００１６】

【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載のオペアンプは、制御端子が第１及
び第２の入力端子にそれぞれ接続されている第１及び第
２の入力トランジスタと、上記第１及び第２の入力トラ
ンジスタに電流を供給する電流源とを有し、第１の動作
モードにおいては上記第１の入力端子が反転入力端子、
上記第２の入力端子が非反転入力端子としてそれぞれ機
能し、第２の動作モードにおいては上記第１の入力端子
が非反転入力端子、上記第２の入力端子が反転入力端子
としてそれぞれ機能する。

【００１７】また、請求項２に記載のオペアンプは、第
１の電源と第２の電源との間に直列に接続されている第
１の入力トランジスタ及び第１の負荷トランジスタと、
第１の電源と第２の電源との間に直列に接続されている
第２の入力トランジスタ及び第２の負荷トランジスタ
と、上記第１及び第２の入力トランジスタの制御端子に
それぞれ接続されている第１及び第２の入力端子と、上
記第１の入力トランジスタと上記第１の負荷トランジス
タとの接続点と上記第１の負荷トランジスタの制御端子
と上記第２の負荷トランジスタの制御端子との接続点と
の間に接続されている第１のスイッチ手段と、上記第２
の入力トランジスタと上記第２の負荷トランジスタとの
接続点と上記第１の負荷トランジスタの制御端子と上記
第２の負荷トランジスタの制御端子との接続点との間に
接続されている第２のスイッチ手段とを有し、第１の動
作モードにおいては上記第１のスイッチ手段が導通状
態、上記第２のスイッチが非導通状態となり、第２の動
作モードにおいては上記第１のスイッチ手段が非導通状
態、上記第２のスイッチ手段が導通状態となる。

【００１８】更には、請求項３に記載のオペアンプは、
請求項２に記載のオペアンプであって、第１の電源と第
２の電源との間に接続されている出力トランジスタと、
上記第１の入力トランジスタと上記第１の負荷トランジ
スタとの接続点と上記出力トランジスタの制御端子との
間に接続されている第３のスイッチ手段と、上記第２の
入力トランジスタと上記第２の負荷トランジスタとの接
続点と上記出力トランジスタの制御端子との間に接続さ
れている第４のスイッチ手段とを有し、第１の動作モー
ドにおいては上記第１及び第４のスイッチ手段が導通状
態、上記第２及び第３のスイッチ手段が非導通状態とな
り、第２の動作モードにおいては上記第１及び第４のス
イッチ手段が非導通状態、上記第２及び第３のスイッチ
手段が導通状態となる。

【００１９】請求項５に記載のサンプルアンドホールド
回路は、第１及び第２の入力端子、並びに出力端子を備
えるオペアンプと、アナログ信号入力端子と上記第１の
入力端子との間に接続されているサンプリングスイッチ
手段と、上記出力端子と上記第１の入力端子との間に接
続されている第１の帰還スイッチ手段と、上記出力端子
と上記第２の入力端子との間に接続されている第２の帰
還スイッチ手段と、上記第２の入力端子と接地との間に
接続されているコンデンサとを有し、上記サンプリング
スイッチ手段及び上記第２の帰還スイッチ手段が導通状
態、上記第１の帰還スイッチ手段が非導通状態のときに
上記アナログ信号入力端子に入力するアナログ信号に応
じた電圧値を上記コンデンサに蓄積し、上記サンプリン
グスイッチ手段及び上記第２の帰還スイッチ手段が非導
通状態、上記第１の帰還スイッチ手段が導通状態のとき
に上記コンデンサに蓄積した上記アナログ信号に応じた
電圧値を出力する。

【００２０】また、請求項６に記載のサンプルアンドホ
ールド回路は、請求項５に記載のサンプルアンドホール
ド回路であって、上記オペアンプが請求項１乃至４のい
ずれか１項記載のオペアンプである。

【００２１】一般に、オペアンプでは入力段に一対(第
１及び第２)の入力トランジスタが設けられており、そ
れら一対の入力トランジスタの制御端子にそれぞれ接続
されている第１及び第２の入力端子の一方は反転入力端
子として機能し、他方は非反転入力端子として機能する
ように構成されている。

【００２２】このようなオペアンプでは、例えば一方の
入力トランジスタの(電流)駆動能力が他方の入力トラン
ジスタの駆動能力よりも高い場合、駆動能力が高い入力
トランジスタに対してオフセット電圧が加算された状態
になる。

【００２３】本発明のオペアンプは、第１及び第２の入
力端子の反転／非反転の関係を切り替えられるように構
成されているので、非反転入力側にオフセット電圧が加
算された状態を反転入力側にオフセット電圧が加算され
た状態に切り替えられる。

【００２４】従って、一方の状態(動作モード)ではオフ
セット電圧が出力電圧を大きくする方向に働いていた場
合でも、他方の状態(動作モード)では、オフセット電圧
は出力電圧を小さくする方向に働くので、例えばオペア
ンプの両方の状態の出力を合計することで、出力電圧か
らオフセット電圧の影響を消去できるようになる。

【００２５】また、オペアンプが、一対(第１及び第２)
の負荷トランジスタを負荷として差動入力信号を増幅す
るように構成されている場合、負荷トランジスタの特性
の不均一性もオフセット電圧の原因になる。例えば一対
の入力トランジスタに対し、基準電流が流れる負荷トラ
ンジスタと、基準電流の大きさに応じた参照電流が流れ
る負荷トランジスタとがそれぞれ接続され、参照電流が
流れる方の入力トランジスタから差動増幅された信号が
取り出されている場合、入力トランジスタと負荷トラン
ジスタとの接続状態を変えずに、基準電流が流れていた
負荷トランジスタに参照電流を流し、参照電流が流れて
いた負荷トランジスタに基準電流を流すようにすると、
一対の入力トランジスタの制御端子にそれぞれ接続され
ている一対の入力端子の反転／非反転の関係を切り替え
ることが可能になる。

【００２６】この場合、一対の入力トランジスタと一対
の負荷トランジスタとの間の接続状態は変わらないの
で、負荷トランジスタが原因でオフセット電圧が生じて
いた場合でも、オフセット電圧は、一方の状態では出力
電圧を大きくする方向、他方の状態では小さくする方向
に働くので、例えば両方の状態の出力電圧を合計するこ
とで出力電圧からオフセット電圧の影響を消去すること
が可能になる。

【００２７】一対の負荷トランジスタを負荷にする場
合、一方の負荷トランジスタをダイオード接続にし、他
方の負荷トランジスタとカレントミラー回路を構成させ
て一対の入力トランジスタにそれぞれ接続させるが、各
負荷トランジスタの入出力端子(例えばＭＯＳトランジ
スタの場合はゲート端子とドレイン端子、バイポーラト
ランジスタの場合はベース端子とコレクタ端子)の間に
それぞれスイッチを設けておき、その入出力端子間を短
絡させられるようにしておくと、所望の負荷トランジス
タをダイオード接続にし、その負荷トランジスタに基準
電流を流すことが可能になる。

【００２８】この場合、参照電流が流れるのは非ダイオ
ード接続の負荷トランジスタであり、その負荷トランジ
スタに接続された入力トランジスタ側からオペアンプの
出力電圧が得られるため、後段の回路との間にスイッチ
を設けておき、参照電流が流れる入力トランジスタを後
段の回路に接続し、電流増幅を行うようにするとよい。

【００２９】以上に説明したオペアンプと、当該オペア
ンプの一方の入力端子とアナログ信号入力端子との間に
接続されているサンプリングスイッチと、上記オペアン
プの他方の入力端子と接地との間に接続されているコン
デンサと、上記一方の入力端子と上記オペアンプの出力
端子との間に接続されている第１の帰還スイッチと、上
記他方の入力端子と上記出力端子との間に接続されてい
る第２の帰還スイッチとを有するサンプルアンドホール
ド回路において、上記一対の入力端子における反転／非
反転の関係を切り替えるときに、上記第１及び第２の帰
還スイッチの一方のみを導通状態とするように構成する
と、何れの状態でも負帰還をかけることができる。

【００３０】この場合、サンプル動作時には、オペアン
プの出力電流でコンデンサを充放電するようにしておく
と、入力インピーダンスが高いサンプルアンドホールド
回路を構成できるので、サンプルアンドホールド回路に
対してアナログ信号を出力する回路の負担(出力駆動能
力)を小さくでき、且つサンプルアンドホールド回路の
動作速度、即ちサンプル・ホールド動作を速くすること
ができる。

【００３１】

【発明の実施の形態】以下、本実施形態のオペアンプを
サンプルアンドホールド回路に用いた場合について説明
する。図１(ａ)において、符号８は液晶表示装置に用い
られるアナログ信号出力回路であり、サンプルアンドホ
ールド回路１０に接続されている。

【００３２】サンプルアンドホールド回路１０は、本実
施形態のオペアンプ１と、サンプリングスイッチ３１
と、第１、第２の帰還スイッチ３２、３３と、サンプル
及びホールド用のコンデンサ９とを有している。

【００３３】オペアンプ１は、第１、第２の入力端子Ｔ
₁、Ｔ₂と、出力端子Ｔ_oとを有しており、出力端子Ｔ
_oは、サンプルアンドホールド回路１０全体の出力端子
Ｔ_outに直結されている。その出力端子Ｔ_o(Ｔ_out)から
出力された信号は、後段の図示しない液晶表示パネルに
対する駆動信号として出力される。

【００３４】また、出力端子Ｔ_oは、第１、第２の帰還
スイッチ３２、３３を介して、第１、第２の入力端子Ｔ
₁、Ｔ₂に接続できるように構成されており、オペアンプ
１の出力電圧を、第１の入力端子Ｔ₁と第２の入力端子
Ｔ₂のいずれにも帰還できるように構成されている。

【００３５】第２の入力端子Ｔ₂は、第２の帰還スイッ
チ３３に接続されている他、一端が接地電位Ｖ_ssに接続
されたコンデンサ９の他端に接続されており、第２の入
力端子Ｔ₂には、コンデンサ９に現れる電圧が入力され
るように構成されている。

【００３６】他方、第１の入力端子Ｔ₁には、サンプリ
ングスイッチ３１を介して、アナログ信号出力回路８の
出力端子が接続されている。

【００３７】アナログ信号出力回路８の出力端子から
は、図１(ｂ)に示すように、時刻ｔ₁で立ち上がり始
め、時刻ｔ₂で一定電圧になり、時刻ｔ₅で立ち下がるよ
うなアナログ信号Ｖ_a1が出力されているものとし、サン
プリングスイッチ３１がオン状態になると、第１の入力
端子Ｔ₁にアナログ信号Ｖ_a1が入力され、オフ状態にな
ると、サンプルアンドホールド回路１０は、アナログ信
号出力回路８から切り離され、アナログ信号Ｖ_a1は入力
されなくなる。

【００３８】オペアンプ１は、後記詳述するように、第
１、第２の入力端子Ｔ₁、Ｔ₂の極性を交換できるが、初
期状態では、第１の入力端子Ｔ₁が非反転入力端子にな
っており、第２の入力端子Ｔ₂が反転入力端子になって
いるものとし、上記のアナログ信号Ｖ_a1をサンプル・ホ
ールドする場合を説明する。

【００３９】時刻ｔ₁でアナログ信号Ｖ_a1が立ち上がっ
た後、時刻ｔ₂で第１の帰還スイッチ３２がオフ状態、
第２の帰還スイッチ３３がオン状態になった場合、オペ
アンプ１の出力電圧Ｖ_d1が第２の入力端子Ｔ₂に帰還さ
れるようになる。このとき、同時にサンプリングスイッ
チ３１がオン状態になっていると、オペアンプ１の非反
転入力端子(第１の入力端子Ｔ₁)に、アナログ信号Ｖ_a1
が入力される。このときのサンプルアンドホールド回路
１０は、図２(ａ)の回路図で表される。

【００４０】この図２(ａ)の状態では、オペアンプ１は
負帰還動作をしており、アナログ信号Ｖ_a1を電流増幅
し、コンデンサ９を充放電させるが、オペアンプ１は、
第１、第２の入力端子(非反転入力端子と反転入力端子)
Ｔ₁、Ｔ₂間の電圧が等しくなったところで安定し、その
結果、コンデンサ９の電圧は第１の入力端子Ｔ₁の電圧
と等しくなる(サンプル動作)。

【００４１】時刻ｔ₂後は、アナログ信号Ｖ_a1が一定電
圧になるから、オペアンプ１が理想的な動作をすれば、
時刻ｔ₂後は、コンデンサ９の電圧はアナログ信号Ｖ_a1
の電圧と等しくなるが、実際には、オペアンプ１の出力
電圧Ｖ_d1には誤差があり、コンデンサ９の電圧はアナロ
グ信号Ｖ_a1と等しくはならない。

【００４２】オペアンプ１の誤差の原因は後述するよう
に内部回路の不均一性に起因するが、ここでは、図２
(ａ)に示すように、その大きさを等価電源６０で表し、
その等価電源６０と理想的な動作をする理想オペアンプ
５０とでオペアンプ１が構成されているものとする。

【００４３】ここで、等価電源６０を、その正電圧側を
理想オペアンプ５０の非反転入力側に接続して表すと、
理想オペアンプ５０の非反転入力には、正のオフセット
電圧Ｖ_ofが重畳されることになる。

【００４４】この場合、等価電源６０の負電圧側にアナ
ログ信号Ｖ_a1が入力されることになるから、理想オペア
ンプ５０の非反転入力には、アナログ信号Ｖ_a1にオフセ
ット電圧Ｖ_ofが重畳された電圧(Ｖ_a1＋Ｖ_of)が入力され
る。

【００４５】このオペアンプ１では、理想オペアンプ５
０の非反転入力と反転入力との電圧が等しくなったとこ
ろで安定するから、時刻ｔ₃でコンデンサ９の電圧が安
定したものとすると、その時刻ｔ₃でのコンデンサ９に
現れる電圧は、(Ｖ_a1＋Ｖ_of)の大きさになる。

【００４６】次いで、アナログ信号Ｖ_a1が立ち下がり始
める時刻ｔ₅よりも前の時刻ｔ₄にて、サンプリングスイ
ッチ３１をオフ状態にし、後記詳述するように、オペア
ンプ１の入力極性を切り替え、第１の入力端子Ｔ₁を反
転入力端子、第２の入力端子Ｔ₂を非反転入力端子にす
ると共に、第２の帰還スイッチ３３をオフ状態、第１の
帰還スイッチ３２をオン状態にすると、オペアンプ１の
出力電圧は非反転入力端子に負帰還される。このときの
サンプルアンドホールド回路１０は、図２(ｂ)の回路図
で表される。

【００４７】このときの接続状態では、コンデンサ９に
充放電はなく、コンデンサ９に現れる電圧(Ｖ_a1＋Ｖ_of)
は、理想オペアンプ５０の非反転入力に入力されている
から、オペアンプ１の出力端子Ｔ_oには、理想オペアン
プ５０の反転入力の電圧と非反転入力の電圧が等しくな
るような電圧が現れる(ホールド動作)。

【００４８】この場合も上述の等価電源６０の影響があ
り、後述するように、時刻ｔ₄でオペアンプ１の極性が
交換された後も、等価電源６０は、第１の入力端子Ｔ₁
に負電圧側が接続された状態になるから、理想オペアン
プ５０の反転入力には正のオフセット電圧Ｖ_ofが重畳さ
れることになる。その結果、理想オペアンプ５０の非反
転入力端子と反転入力端子が、電圧(Ｖ_a1＋Ｖ_of)で等し
くなると、オペアンプ１の出力端子Ｔ_oには、その電圧
(Ｖ_a1＋Ｖ_of)からオフセット電圧Ｖ_ofを差し引いた電圧
Ｖ_a1が現れる。

【００４９】図１(ｂ)の時刻ｔ₄から時刻ｔ₅の間の出力
端子Ｔ_oの電圧変化はその状態を示しており、時刻ｔ₅で
のオペアンプ１の出力端子Ｔ_oの電圧、即ち、サンプル
アンドホールド回路１０の出力端子Ｔ_outの出力電圧
は、アナログ信号Ｖ_a1と等しくなるから、時刻ｔ₅以
降、後段に接続される回路には、正確なアナログ信号Ｖ
_a1が出力されることになる。

【００５０】以上説明したように、上記のサンプルアン
ドホールド回路１０によれば、出力電圧から、オフセッ
ト電圧Ｖ_ofの影響を消去できるようになっており、ま
た、サンプル動作時には、コンデンサ９がオペアンプ１
によって充電されるため、前段のアナログ信号出力回路
８の電流駆動能力が低い場合でも、コンデンサ９を高速
に充放電させることができ、そのため、サンプリングに
要する時間が短くなっている。

【００５１】次に、上記のように入力極性の切り替えが
可能な、本発明の一実施形態のオペアンプ１について説
明する。図３(ａ)を参照し、符号１は上述した本実施形
態のオペアンプであり、少なくとも差動増幅回路２と電
流増幅回路３とを有している。

【００５２】差動増幅回路２は、定電流回路４と、一対
の入力トランジスタ２１、２２と、一対の負荷トランジ
スタ２３、２４と第１〜第４の短絡スイッチ４１〜４４
とで構成されており、電流増幅回路３は、定電流回路５
と出力トランジスタ２５とで構成されている。

【００５３】一対の入力トランジスタ２１、２２は、そ
れぞれｐチャネルＭＯＳトランジスタで構成されてお
り、各入力トランジスタ２１、２２のゲート端子(入力
端子)が、上述の第１、第２の入力端子Ｔ₁、Ｔ₂に直結
されている。

【００５４】一対の負荷トランジスタ２３、２４は、そ
れぞれｎチャネルＭＯＳトランジスタで構成されてお
り、それらのドレイン端子(出力端子)は、一対の入力ト
ランジスタ２１、２２のドレイン端子とそれぞれ接続さ
れている。

【００５５】一対の入力トランジスタ２１、２２のソー
ス端子は、定電流回路４に共通に接続されており、他
方、一対の負荷トランジスタ２３、２４のソース端子は
接地電位Ｖ_ssに共通に接続され、定電流回路４から供給
された電流が、各入力トランジスタ２１、２２を介し
て、負荷トランジスタ２３、２４に流れるように構成さ
れている。

【００５６】第１、第２の短絡スイッチ４１、４２は、
各負荷トランジスタ２３、２４のドレイン端子とゲート
端子との間にそれぞれ接続されており、該第１、第２の
短絡スイッチ４１、４２の所望のものをオン状態にする
ことにより、一対の負荷トランジスタ２３、２４のうち
の一方をダイオード接続、他方を非ダイオード接続に
し、カレントミラー回路を構成できるようにされてい
る。

【００５７】電流増幅回路３の出力トランジスタ２５は
ｎチャネルＭＯＳトランジスタで構成されており、ドレ
イン端子が定電流回路５に接続されると共に、出力端子
Ｔ_oに接続されており、ゲート端子に入力された電圧を
電流増幅し、出力端子Ｔ_oから取り出せるように構成さ
れている。

【００５８】出力トランジスタ２５のソース端子は接地
電位Ｖ_ssに接続され、他方、ゲート端子(入力端子)と、
各入力トランジスタ２１、２２のドレイン端子(及び各
負荷トランジスタ２３、２４のドレイン端子)との間に
は、第３、第４の短絡スイッチ４３、４４が設けられて
いる。この第３、第４の短絡スイッチ４３、４４のうち
の所望のものをオン状態にすることにより、一対の入力
トランジスタ２１、２２のうちの所望のものを、出力ト
ランジスタ２５のゲート端子に接続できるように構成さ
れている。

【００５９】上記の構成のオペアンプ１は、第１〜第４
の短絡スイッチ４１〜４４のオン／オフ状態によって、
極性が２種類に規定される。第１の極性は、サンプリン
グ動作を行うときに用いられるものであり、サンプリン
グスイッチ３１がオン状態、第１の帰還スイッチ３２が
オフ状態、第２の帰還スイッチ３３がオン状態となって
いる。

【００６０】このときのオペアンプ１の各スイッチ４１
〜４４は、図３(ｂ)の符号ｔ_aで示す組合せに従ってお
り、第１、第３の短絡スイッチ４１、４３はオフ状態、
第２、第４の短絡スイッチ４２、４４はオン状態になっ
ている。

【００６１】このときのオペアンプ１の内部接続状態
は、図４(ａ)の回路図で表される。図４(ａ)を参照する
と、一方の負荷トランジスタ２４がダイオード接続にな
り、他方の負荷トランジスタ２３が非ダイオード接続に
なり、その非ダイオード接続になった負荷トランジスタ
２３のドレイン端子が、出力トランジスタ２５のゲート
端子に接続されている。

【００６２】この回路図中、ダイオード接続の負荷トラ
ンジスタ２４には、ダイオード接続にされた場合の特性
に依存する基準電流Ｉ₁が流れるから、その負荷トラン
ジスタ２４に接続された入力トランジスタ２２には、同
じ大きさの基準電流Ｉ₁が流れる。

【００６３】他方、負荷トランジスタ２３、２４はカレ
ントミラー構成になっているため、カレントミラーが理
想的であり、出力トランジスタ２５へ流れる電流を無視
すると、非ダイオード接続の負荷トランジスタ２３と、
その負荷トランジスタ２３に接続された入力トランジス
タ２１には、基準電流Ｉ₁と同じ大きさの参照電流Ｉ₂が
流れる。

【００６４】この場合、定電流回路４からは、符号Ｉで
表される一定電流が供給されているから、基準電流Ｉ₁
と参照電流Ｉ₂はＩ／２の大きさになる。この状態では
各トランジスタ２１〜２４は所定の動作点に置かれ、第
１、第２の入力端子に印加された差動信号を増幅し、出
力トランジスタ２５から出力できるようになる。

【００６５】ここで、例えば第１、第２の入力端子
Ｔ₁、Ｔ₂間の電位差がゼロの状態を基準とし、第１の入
力端子Ｔ₁に正電圧が印加されたものとすると、その正
電圧は、入力トランジスタ２１によって反転して出力さ
れ、出力トランジスタ２５に入力されると該出力トラン
ジスタ２５によって再度反転され、出力端子Ｔ_oから出
力される。従って、第１の入力端子Ｔ₁に入力された電
圧は、同極性で出力される。

【００６６】他方、第２の入力端子Ｔ₂に正電圧が印加
された場合、入力トランジスタ２１から同極性の信号が
出力され、その信号が出力トランジスタ２５で反転して
出力されるから、出力端子Ｔ_oからは、逆極性の信号が
出力される。従って、第２の入力端子Ｔ₂に入力された
電圧は逆極性で出力される。

【００６７】以上より、図４(ａ)のオペアンプ１の極性
は、第１の入力端子Ｔ₁が非反転入力端子となり、第２
の入力端子Ｔ₂が反転入力端子となる(その極性は、図２
(ａ)に示したオペアンプ１の極性と同一である)。

【００６８】ところで、オペアンプ１が図２(ａ)に示し
たような負帰還動作を行っている場合、オペアンプ１が
理想的であれば、第１、第２の入力端子Ｔ₁、Ｔ₂間の電
位を等しくするように動作するが、理想的でない場合に
は、第１、第２の入力端子Ｔ ₁、Ｔ₂間に誤差電圧が発生
する。

【００６９】例えば、第１の入力端子Ｔ₁側の入力トラ
ンジスタ２１が、第２の入力端子Ｔ₂側の入力トランジ
スタ２２よりも駆動能力が劣っている場合、差動入力信
号がゼロである場合(第１、第２の入力端子Ｔ₁、Ｔ₂の
電位が等しい場合)でも、駆動能力が大きい方の入力ト
ランジスタ２２に大きめの電流が流れる。

【００７０】その大きめの電流はダイオード接続の負荷
トランジスタ２４に流れ、基準電流Ｉ₁となるが、定電
流回路４が供給する定電流Ｉの大きさは変わらないた
め、非ダイオード接続の負荷トランジスタ２３に流れる
電流を減少させるために、その負荷トランジスタ２３の
ドレイン端子の電圧は低下する。そして、その低下した
電圧は出力トランジスタ２５に入力されるので、出力端
子Ｔ₀の電圧は上昇する。

【００７１】このように、第１の入力端子Ｔ₁側の入力
トランジスタ２１の電流駆動能力が劣っている場合、オ
ペアンプ１全体としては正電圧が出力されることになる
から、理想オペアンプ５０の非反転入力に正電圧が印加
されているのと同じ状態である。従って、この場合のオ
ペアンプ１は、図２(ａ)に示すように、理想オペアンプ
５０の非反転入力に正電圧を供給する等価電源６０を付
加して表される。

【００７２】この等価電源６０の負電圧側は、オペアン
プ１の第１の入力端子Ｔ₁に接続されているから、アナ
ログ信号Ｖ_a1が第１の入力端子Ｔ₁に入力された場合、
理想オペアンプ５０の非反転入力には、アナログ信号Ｖ
_a1にオフセット電圧Ｖ_ofが重畳された電圧(Ｖ_a1＋Ｖ_of)
が印加される。

【００７３】図１(ｂ)の時刻ｔ₃〜ｔ₄の間はオフセット
電圧Ｖ_ofの影響が示されており、出力端子Ｔ_o及びコン
デンサ９は、その電圧(Ｖ_a1＋Ｖ_of)で安定している。

【００７４】次に、第２の極性の状態を説明すると、第
２の極性はホールド動作を行うときに用いられるもので
あり、オペアンプ１の外部では、サンプリングスイッチ
３１がオフ状態、第１の帰還スイッチ３２がオン状態、
第２の帰還スイッチ３３がオフ状態になっている。

【００７５】このとき、オペアンプ１の各スイッチ４１
〜４４は、図３(ｂ)の符号ｔ_bで示す組合せに従ってお
り、第１、第３の短絡スイッチ４１、４３がオン状態、
第２、第４の短絡スイッチ４２、４４がオフ状態になっ
ている。

【００７６】この第２の極性では、オペアンプ１内部の
接続状態は、図４(ｂ)の回路図で表される。図４(ｂ)を
参照すると、第１の極性状態とは逆に、第１の入力端子
Ｔ₁側の負荷トランジスタ２３がダイオード接続、第２
の入力端子Ｔ₂側の負荷トランジスタ２４が非ダイオー
ド接続になっており、第１の入力端子Ｔ₁側の入力トラ
ンジスタ２１及び負荷トランジスタ２３に基準電流Ｉ₁
が流れ、第２の入力端子Ｔ₂側の入力トランジスタ２２
及び負荷トランジスタ２４に参照電流Ｉ₂が流れる。

【００７７】そして、非ダイオード接続になった負荷ト
ランジスタ２４のドレイン端子が、出力トランジスタ２
５のゲート端子に接続されているから、第１の入力端子
Ｔ₁に上記と同様に正電圧が印加されたものとすると、
非ダイオード接続の負荷トランジスタ２４側から同極性
の信号が出力され、出力トランジスタ２５に入力される
と反転され、逆極性となって出力される。従って、第１
の入力端子Ｔ₁に入力された信号は逆極性で出力され
る。

【００７８】他方、第２の入力端子Ｔ₂に正電圧が印加
された場合、入力トランジスタ２２から逆極性の信号が
出力され、出力トランジスタ２５に入力されると反転さ
れ、出力端子Ｔ_oからは同極性の信号が出力される。従
って、第２の入力端子Ｔ₂に入力された信号は同極性で
出力される。

【００７９】以上のことから、図４(ｂ)のオペアンプ１
全体としては、第１の入力端子Ｔ₁が反転入力端子、第
２の入力端子Ｔ₂が非反転入力端子となる(その極性は、
図２(ｂ)に示したオペアンプ１の極性と同一である)。

【００８０】このように、短絡スイッチ４１〜４４のオ
ン／オフ状態を切換えると一対の入力トランジスタ２
１、２２の極性が切換えられ、その結果、オペアンプ１
の極性を交換できるようになっている。

【００８１】但し、極性を交換した後も、第１、第２の
入力端子Ｔ₁、Ｔ₂には同一の入力トランジスタ２１、２
２が接続されており、従って、入力トランジスタ２１の
電流駆動能力が小さい場合、極性を切り替えても、第１
の入力端子Ｔ₁に接続された入力トランジスタ２１の電
流駆動能力は低いままである。

【００８２】図４(ｂ)の回路状態にあるときに、第１の
入力端子Ｔ₁側の入力トランジスタ２１の駆動能力が低
いと、基準電流Ｉ₁が少な目になるが、供給される定電
流Ｉの大きさには変化がないから、参照電流Ｉ₂を多め
に流すために、非ダイオード接続の負荷トランジスタ２
４のドレイン端子の電位が上昇し、それが信号となって
出力トランジスタ２５に入力されると反転して出力さ
れ、出力端子Ｔ₀の電位は低下する。

【００８３】このように、オペアンプ１が第２の極性の
状態にある場合では、入力トランジスタ２１の駆動能力
が低いことは、オペアンプ１全体としては、負電圧が出
力される結果になるから、理想オペアンプ５０の反転入
力に正電圧が印加されたのと同じことになる。従って、
この場合のオペアンプ１は、図２(ｂ)のように、理想オ
ペアンプ５０の反転入力に正電圧を供給する等価電源６
０を付加して表すことができる。

【００８４】この場合、等価電源６０の負電圧側は反転
入力端子(第１の入力端子Ｔ₁)に接続されているから、
出力端子Ｔ_oの電圧は、理想オペアンプ５０の反転入力
の電圧よりもＶ_ofだけ低くなる。

【００８５】オペアンプ１は、理想オペアンプ５０の反
転入力と非反転入力の電圧を等しくするように動作する
から、コンデンサ９の電圧が(Ｖ_a1＋Ｖ_of)の場合、理想
オペアンプ５０の非反転入力の電圧は(Ｖ_a1＋Ｖ_of)にな
り、結局、出力端子Ｔ_oからは、その電圧(Ｖ_a1＋Ｖ_of)
からオフセット電圧Ｖ_ofを減じた大きさの電圧Ｖ_a1が出
力される。その電圧は、アナログ信号Ｖ_a1と等しい電圧
である。

【００８６】このように、本発明のオペアンプ１では、
その極性が交換されても、等価電源６０の接続状態に変
化はなく、その結果、極性切換前後の出力電圧を演算す
ることで、オフセット電圧Ｖ_ofを消去できるようになっ
ている。

【００８７】なお、図３(ａ)に示す回路について、動作
確認を行った。図５はＳＰＩＣＥシミュレータを用いた
動作シミュレーションの結果を示すグラフであって、横
軸は時間を、縦軸は電圧を示す。

【００８８】図５において、曲線(Ａ)はアナログ信号Ｖ
_a1の波形を示し、曲線(Ｂ)は、本実施形態のサンプルア
ンドホールド回路１０から出力される電圧波形を示す。
さらに、曲線(Ｃ)は従来のサンプルアンドホールド回路
から出力される電圧波形を示している。また、図５にお
いて時刻が２０μｓまではアナログ信号Ｖ_a1をサンプリ
ングする期間であって、時刻が２０μｓ以降でホールド
するものとする。

【００８９】図５の曲線(Ｃ)より、従来のサンプルアン
ドホールド回路では、曲線(Ａ)に示す一定(５．０Ｖ)の
アナログ電圧が入力されると、この入力電圧の５．０Ｖ
にオフセット電圧が重畳された５＋５０ｍＶの電圧が現
れている。

【００９０】本実施形態のサンプルアンドホールド回路
１０では、サンプリング中には曲線(Ｂ)に示すように、
オフセット電圧分(約５０ｍＶ)だけ高い電圧が出力され
ているものの、その後時刻が２０μｓ〜２０．５μｓの
間で振動した後、安定し、入力電圧の５．０Ｖとほとん
ど差がない電圧が出力されている(実際には、オペアン
プ１中の図示しない回路に起因するオフセット電圧の影
響があり、５．０Ｖに、４０μＶ程度の誤差電圧が重畳
されている。この程度の誤差は無視できる程度であ
る)。

【００９１】上記のサンプルアンドホールド回路１０は
高集積化が可能であって、ＩＣチップに搭載することが
できる。この場合、コンデンサ９を含むサンプルアンド
ホールド回路１０全体をＩＣチップに搭載することも可
能であるし、また、外付け用の端子を設けて、この端子
にコンデンサ９を外付けできるようにしてもよい。

【００９２】また、第１〜第４の短絡スイッチ４１〜４
４を用いてオペアンプ１の反転入力、非反転入力を切り
替えているが、本発明はこれに限らず、別の回路を用い
ても反転入力、非反転入力を切り替えることが可能であ
ればよい。

【００９３】上記サンプリングスイッチ３１、帰還スイ
ッチ３２、３３、短絡スイッチ４１〜４４は、それぞ
れ、ｎチャネルＭＯＳトランジスタ、ｐチャネルＭＯＳ
トランジスタ、又はｎチャネルＭＯＳトランジスタとｐ
チャネルＭＯＳトランジスタとを並列接続したトランス
ミッションゲートで構成してよい。

【００９４】また、入力トランジスタ２１、２２をｎチ
ャネルＭＯＳトランジスタとしてもよい。更には、入力
トランジスタ２１、２２と負荷トランジスタ２３、２４
の極性及び接続関係を逆にしてもよい。

【００９５】

【発明の効果】本発明のオペアンプでは、入力端子と内
部トランジスタとの間の接続関係を変えることなく、入
力端子の極性を交換できるので、両方の極性のときの出
力電圧を演算することで、オフセット電圧の影響を消去
できるようになっている。

【００９６】また、本発明のオペアンプをサンプルアン
ドホールド回路に適用すると、サンプル動作時にオペア
ンプでコンデンサを充放電できるので、サンプリングす
るためのアナログ電圧を出力するアナログ信号出力回路
の駆動能力が低くとも、高速にサンプリングすることが
でき、また、サンプリングされたアナログ電圧を精度良
くホールドすることが可能になる。

【図面の簡単な説明】

【図１】(ａ)：本発明の実施形態のオペアンプをサンプ
ルホールド構成にした図 (ｂ)：そのタイミングチャート

【図２】(ａ)：サンプル動作を説明するための図 (ｂ)：ホールド動作を説明するための図

【図３】(ａ)：本発明のオペアンプの回路図 (ｂ)：その内部の短絡スイッチの状態図

【図４】(ａ)：そのオペアンプが第１の極性になったと
きの等価回路図 (ｂ)：第２の極性になったときの等価回路図

【図５】本発明のサンプルアンドホールド回路の動作シ
ミュレーション結果

【図６】従来のサンプルアンドホールド回路を説明する
ための図 (ａ)：ブロック図 (ｂ)：タイミングチャート (ｃ)：誤差成分について説明する図

【符号の説明】

１…オペアンプ ２…差動増幅回路 ３…電流
増幅回路 ９…コンデンサ １０…サンプルアン
ドホールド回路 ２１、２２…一対の入力トランジス
タ ２３、２４…一対の負荷トランジスタ Ｉ₁…基準電流 Ｉ₂…参照電流 Ｔ₁、Ｔ₂…入力端
子

Claims (7)

【特許請求の範囲】
1. 【請求項１】制御端子が第１及び第２の入力端子にそれ
   ぞれ接続されている第１及び第２の入力トランジスタ
   と、 上記第１及び第２の入力トランジスタに電流を供給する
   電流源と、 を有し、第１の動作モードにおいては上記第１の入力端
   子が反転入力端子、上記第２の入力端子が非反転入力端
   子としてそれぞれ機能し、第２の動作モードにおいては
   上記第１の入力端子が非反転入力端子、上記第２の入力
   端子が反転入力端子としてそれぞれ機能するオペアン
   プ。
2. 【請求項２】第１の電源と第２の電源との間に直列に接
   続されている第１の入力トランジスタ及び第１の負荷ト
   ランジスタと、 第１の電源と第２の電源との間に直列に接続されている
   第２の入力トランジスタ及び第２の負荷トランジスタ
   と、 上記第１及び第２の入力トランジスタの制御端子にそれ
   ぞれ接続されている第１及び第２の入力端子と、 上記第１の入力トランジスタと上記第１の負荷トランジ
   スタとの接続点と上記第１の負荷トランジスタの制御端
   子と上記第２の負荷トランジスタの制御端子との接続点
   との間に接続されている第１のスイッチ手段と、 上記第２の入力トランジスタと上記第２の負荷トランジ
   スタとの接続点と上記第１の負荷トランジスタの制御端
   子と上記第２の負荷トランジスタの制御端子との接続点
   との間に接続されている第２のスイッチ手段と、 を有し、第１の動作モードにおいては上記第１のスイッ
   チ手段が導通状態、上記第２のスイッチ手段が非導通状
   態となり、第２の動作モードにおいては上記第１のスイ
   ッチ手段が非導通状態、上記第２のスイッチ手段が導通
   状態となるオペアンプ。
3. 【請求項３】第１の電源と第２の電源との間に接続され
   ている出力トランジスタと、 上記第１の入力トランジスタと上記第１の負荷トランジ
   スタとの接続点と上記出力トランジスタの制御端子との
   間に接続されている第３のスイッチ手段と、 上記第２の入力トランジスタと上記第２の負荷トランジ
   スタとの接続点と上記出力トランジスタの制御端子との
   間に接続されている第４のスイッチ手段と、 を有し、第１の動作モードにおいては上記第１及び第４
   のスイッチ手段が導通状態、上記第２及び第３のスイッ
   チ手段が非導通状態となり、第２の動作モードにおいて
   は上記第１及び第４のスイッチ手段が非導通状態、上記
   第２及び第３のスイッチ手段が導通状態となる請求項２
   に記載のオペアンプ。
4. 【請求項４】上記各スイッチ手段がＭＯＳトランジスタ
   で構成されている請求項１乃至請求項３のいずれか１項
   記載のオペアンプ。
5. 【請求項５】第１及び第２の入力端子、並びに出力端子
   を備えるオペアンプと、 アナログ信号入力端子と上記第１の入力端子との間に接
   続されているサンプリングスイッチ手段と、 上記出力端子と上記第１の入力端子との間に接続されて
   いる第１の帰還スイッチ手段と、 上記出力端子と上記第２の入力端子との間に接続されて
   いる第２の帰還スイッチ手段と、 上記第２の入力端子と接地との間に接続されているコン
   デンサと、 を有し、上記サンプリングスイッチ手段及び上記第２の
   帰還スイッチ手段が導通状態、上記第１の帰還スイッチ
   手段が非導通状態のときに上記アナログ信号入力端子に
   入力するアナログ信号に応じた電圧値を上記コンデンサ
   に蓄積し、上記サンプリングスイッチ手段及び上記第２
   の帰還スイッチ手段が非導通状態、上記第１の帰還スイ
   ッチ手段が導通状態のときに上記コンデンサに蓄積した
   上記アナログ信号に応じた電圧値を出力するサンプルア
   ンドホールド回路。
6. 【請求項６】上記オペアンプが請求項１乃至請求項４の
   いずれか１項記載のオペアンプである請求項５に記載の
   サンプルアンドホールド回路。
7. 【請求項７】上記サンプリングスイッチ手段、並びに上
   記第１及び第２の帰還スイッチ手段がＭＯＳトランジス
   タにより構成されている請求項５又は請求項６のいずれ
   か１項記載のサンプルアンドホールド回路。