TWI465040B - 用以輸出隨製程變異的驅動電流的輸出級電路 - Google Patents

用以輸出隨製程變異的驅動電流的輸出級電路 Download PDF

Info

Publication number
TWI465040B
TWI465040B TW100107685A TW100107685A TWI465040B TW I465040 B TWI465040 B TW I465040B TW 100107685 A TW100107685 A TW 100107685A TW 100107685 A TW100107685 A TW 100107685A TW I465040 B TWI465040 B TW I465040B
Authority
TW
Taiwan
Prior art keywords
mos transistor
type mos
stage circuit
output stage
terminal
Prior art date
Application number
TW100107685A
Other languages
English (en)
Other versions
TW201238250A (en
Inventor
Chun Shiah
Hao Jan Yang
Ching Ying Hsu
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Priority to TW100107685A priority Critical patent/TWI465040B/zh
Priority to US13/099,380 priority patent/US8536903B2/en
Priority to CN201110130211.3A priority patent/CN102355253B/zh
Publication of TW201238250A publication Critical patent/TW201238250A/zh
Application granted granted Critical
Publication of TWI465040B publication Critical patent/TWI465040B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H03K19/09482—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors using a combination of enhancement and depletion transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

用以輸出隨製程變異的驅動電流的輸出級電路
本發明係有關於一種輸出級電路，尤指一種用以輸出隨製程變異的驅動電流的輸出級電路。
請參照第1圖，第1圖係為先前技術說明輸出級電路100的示意圖。輸出級電路100包含一N型金氧半電晶體102及一P型金氧半電晶體104。N型金氧半電晶體102具有一汲極端，耦接於一前一級電路103，一閘極端，用以接收一升壓訊號kick，及一源極端，耦接於一地端GND；P型金氧半電晶體104具有一源極端，用以接收一第一電壓VDD，一閘極端，耦接於N型金氧半電晶體102的汲極端，及一汲極端，耦接於一回授電路及/或負載106，用以輸出一輸出電壓Vx。
當升壓訊號kick致能時，N型金氧半電晶體102被開啟，導致N型金氧半電晶體102的汲極端的電位被下拉至地端GND的電位。此時，因為P型金氧半電晶體104的閘極端的電位(N型金氧半電晶體102的汲極端的電位)被下拉至地端GND的電位，所以P型金氧半電晶體104被開啟，導致輸出電壓Vx被拉升以及一驅動電流I流經回授電路及/或負載106。
因為P型金氧半電晶體104的閘極端的電位係被下拉至地端GND的電位，所以P型金氧半電晶體104的閘極端的電位並不會隨著P型金氧半電晶體104的製程漂移，其中驅動電流I係由式(1)所決定：
其中kp係為一常數、W係為P型金氧半電晶體104的寬、L係為P型金氧半電晶體104的通道長度、VSG 係為P型金氧半電晶體104的閘源極電位差及Vt 係為P型金氧半電晶體104的閥值電壓。由式(1)可知，因為kp、W、L及VSG 皆已知，所以驅動電流I係為一定值。如此，不隨P型金氧半電晶體104的製程漂移的驅動電流I將有可能損壞回授電路及/或負載106。
本發明的一實施例提供一種用以輸出隨製程變異的驅動電流的輸出級電路。該輸出級電路包含一第一P型金氧半電晶體、一第二P型金氧半電晶體、一N型金氧半電晶體及一電流源。該第一P型金氧半電晶體具有一第一端，用以接收一第一電壓，一第二端，及一第三端，耦接於該第二端，其中該第三端的電位係為該第一電壓減去該第一P型金氧半電晶體的第一端與第二端之間的電壓差；該第二P型金氧半電晶體具有一第一端，用以接收該第一電壓，一第二端，耦接於該第一P型金氧半電晶體的第三端，及一第三端，用以輸出一輸出電壓；該N型金氧半電晶體具有一第一端，耦接於該第一P型金氧半電晶體的第三端，一第二端，用以接收一升壓訊號，及一第三端；及該電流源係耦接於該N型金氧半電晶體的第三端及一地端之間，用以提供一定電流。
本發明的另一實施例提供一種用以輸出隨製程變異的驅動電流的輸出級電路。該輸出級電路包含一N型金氧半電晶體、一第一P型金氧半電晶體、一第二P型金氧半電晶體及一電流源。該N型金氧半電晶體具有一第一端，用以接收一第一電壓，一第二端，耦接於該第一端，及一第三端，其中該第三端的電位係為該第一電壓減去該N型金氧半電晶體的第二端與第三端之間的電壓差；該第一P型金氧半電晶體具有一第一端，用以接收該第一電壓，一第二端，耦接於該N型金氧半電晶體的第三端，及一第三端，用以輸出一輸出電壓；該第二P型金氧半電晶體具有一第一端，耦接於該N型金氧半電晶體的第三端，一第二端，用以接收一升壓訊號，及一第三端；及該電流源係耦接於該第二P型金氧半電晶體的第三端及一地端之間，用以提供一定電流。
本發明提供一種用以輸出隨製程變異的驅動電流的輸出級電路係利用閘汲極耦接的一P型金氧半電晶體或一N型金氧半電晶體，耦接於用以輸出一輸出電壓的P型金氧半電晶體的閘極或一輸出電壓的N型金氧半電晶體。因此，用以輸出該輸出電壓的金氧半電晶體的閘極的電壓並非一定值，而是隨著閘汲極耦接的該P型金氧半電晶體或該N型金氧半電晶體的製程漂移。如此，在該輸出級電路中，流經用以輸出該輸出電壓的金氧半電晶體的驅動電流亦非一定值，而是隨著閘汲極耦接的該P型金氧半電晶體或該N型金氧半電晶體的製程漂移，所以不會損壞耦接於用以輸出該輸出電壓的金氧半電晶體的其他電路。
請參照第2圖，第2圖係為本發明的一實施例說明用以輸出隨製程變異的驅動電流的輸出級電路200的示意圖。輸出級電路200包含一第一P型金氧半電晶體202、一第二P型金氧半電晶體204、一N型金氧半電晶體206及一電流源208。第一P型金氧半電晶體202具有一第一端(源極端)，用以接收一第一電壓VDD，一第二端(閘極端)，耦接於一前一級電路203，及一第三端(汲極端)pdrv，耦接於閘極端；第二P型金氧半電晶體204具有一第一端(源極端)，用以接收第一電壓VDD，一第二端(閘極端)，耦接於第一P型金氧半電晶體202的汲極端pdrv，及一第三端(汲極端)，耦接於一回授電路及/或負載210，用以輸出一輸出電壓Vx；N型金氧半電晶體206具有一第一端(汲極端)，耦接於第一P型金氧半電晶體202的汲極端pdrv，一第二端(閘極端)，用以接收一升壓訊號kick，及一第三端(源極端)；電流源208係耦接於N型金氧半電晶體206的源極端及一地端GND之間，用以提供一定電流I1，其中第一P型金氧半電晶體202的通道長度(length)等於第二P型金氧半電晶體204的通道長度。當N型金氧半電晶體206根據升壓訊號kick開啟時，第一P型金氧半電晶體202的汲極端pdrv的電位Vpdrv係由式(2)所決定：
Vpdrv=VDD-VSG1 　(2)
其中VSG1 係為第一P型金氧半電晶體202的源閘極的電位差。
另外，第二P型金氧半電晶體204的源閘極的電位差VSG2 係由式(3)所決定：
VSG2 =VDD-Vpdrv=VDD-(VDD-VSG1 )　(3)=VSG1
由式(3)可知，第二P型金氧半電晶體204的源閘極的電位差VSG2 等於第一P型金氧半電晶體202的源閘極的電位差VSG1 。另外，因為第一P型金氧半電晶體202的通道長度(length)等於第二P型金氧半電晶體204的通道長度，所以根據式(1)可知流經第二P型金氧半電晶體204的驅動電流I2係對應於第一P型金氧半電晶體202的源極端和閘極端的之間的電位差VSG1 。因此，驅動電流I2並不是一定值，而是隨著第一P型金氧半電晶體202與第二P型金氧半電晶體204的製程漂移。
請參照第3圖，第3圖係為本發明的另一實施例說明用以輸出隨製程變異的驅動電流的輸出級電路500的示意圖。輸出級電路500和輸出級電路200的差別在於輸出級電路500利用一第三P型金氧半電晶體506取代輸出級電路200的N型金氧半電晶體206。而輸出級電路500的其餘操作原理皆和輸出級電路200相同，在此不再贅述。
請參照第4圖，第4圖係為本發明的另一實施例說明用以輸出隨製程變異的驅動電流的輸出級電路300的示意圖。輸出級電路300包含一N型金氧半電晶體302、一第一N型金氧半電晶體304、一第二P型金氧半電晶體306及一電流源308。N型金氧半電晶體302具有一第一端(汲極端)，用以接收第一電壓VDD，一第二端(閘極端)，耦接於汲極端，及一第三端(源極端)ndrv，耦接於一前一級電路303；第一N型金氧半電晶體304具有一第一端(汲極端)，用以接收第一電壓VDD，一第二端(閘極端)，耦接於N型金氧半電晶體302的源極端ndrv，及一第三端(源極端)，耦接於一回授電路及/或負載310，用以輸出一輸出電壓Vx；第二P型金氧半電晶體306具有一第一端(源極端)，耦接於N型金氧半電晶體302的源極端ndrv，一第二端(閘極端)，用以接收一升壓訊號kick，及一第三端(汲極端)；電流源308係耦接於第二P型金氧半電晶體306的汲極端及地端GND之間，用以提供一定電流I1，其中N型金氧半電晶體302的通道長度(length)等於第一N型金氧半電晶體304的通道長度。當第二P型金氧半電晶體306根據升壓訊號kick開啟時，N型金氧半電晶體302的源極端ndrv的電位Vndrv係由式(4)所決定：
Vndrv=VDD-VGS1 　(4)
其中VGS1 係為N型金氧半電晶體302的閘源極的電位差，其中VGS1 會隨著N型金氧半電晶體302的製程飄移。
另外，因為第一N型金氧半電晶體304的閘極電位等於N型金氧半電晶體302的源極端ndrv的電位Vndrv，且N型金氧半電晶體302的通道長度(length)等於第一N型金氧半電晶體304的通道長度，所以第一N型金氧半電晶體304的閘源極的電位差係和N型金氧半電晶體302的源極端ndrv的電位Vndrv相依。如此，根據式(1)可知流經第一N型金氧半電晶體304的驅動電流I2並不是一定值，而是隨著N型金氧半電晶體302與第一N型金氧半電晶體304的製程漂移。
請參照第5圖，第5圖係為本發明的另一實施例說明用以輸出隨製程變異的驅動電流的輸出級電路400的示意圖。輸出級電路400和輸出級電路300的差別在於輸出級電路400利用一N型金氧半電晶體206取代輸出級電路300的第二P型金氧半電晶體306。而輸出級電路400的其餘操作原理皆和輸出級電路300相同，在此不再贅述。
綜上所述，本發明所提供的用以輸出隨製程變異的驅動電流的輸出級電路係利閘汲極耦接的P型金氧半電晶體或N型金氧半電晶體，耦接於用以輸出輸出電壓的金氧半電晶體(P型金氧半電晶體或N型金氧半電晶體)的閘極。因此，用以輸出輸出電壓的金氧半電晶體的閘極的電壓並非一定值，而是隨著閘汲極耦接的P型金氧半電晶體或N型金氧半電晶體的製程漂移。如此，在本發明所提供的輸出級電路中，流經用以輸出輸出電壓的金氧半電晶體的驅動電流亦非一定值，而是隨著閘汲極耦接的P型金氧半電晶體或N型金氧半電晶體的製程漂移，所以不會損壞耦接於用以輸出輸出電壓的金氧半電晶體的其他電路。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200、300、400、500．．．輸出級電路
104．．．P型金氧半電晶體
202．．．第一P型金氧半電晶體
304．．．第一N型金氧半電晶體
103、203、303．．．前一級電路
204、306．．．第二P型金氧半電晶體
506．．．第三P型金氧半電晶體
102、206、302、402．．．N型金氧半電晶體
208、308．．．電流源
106、210、310．．．回授電路及/或負載
pdrv、ndrv．．．第三端
VDD．．．第一電壓
Vx．．．輸出電壓
GND．．．地端
kick．．．升壓訊號
I1．．．定電流
I、I2．．．驅動電流
第1圖係為先前技術說明輸出級電路的示意圖。
第2圖係為本發明的一實施例說明用以輸出隨製程變異的驅動電流的輸出級電路的示意圖。
第3圖係為本發明的另一實施例說明用以輸出隨製程變異的驅動電流的輸出級電路的示意圖。
第4圖係為本發明的另一實施例說明用以輸出隨製程變異的驅動電流的輸出級電路的示意圖。
第5圖係為本發明的另一實施例說明用以輸出隨製程變異的驅動電流的輸出級電路的示意圖。
200．．．輸出級電路
202．．．第一P型金氧半電晶體
203．．．前一級電路
204．．．第二P型金氧半電晶體
206．．．N型金氧半電晶體
208．．．電流源
210．．．回授電路及/或負載
pdrv．．．第三端
VDD．．．第一電壓
Vx．．．輸出電壓
GND．．．地端
kick．．．升壓訊號
I1．．．定電流
I2．．．驅動電流

Claims (14)

  1. 一種用以輸出隨製程變異的驅動電流的輸出級電路，包含：一第一P型金氧半電晶體，具有一第一端，用以接收一第一電壓，一第二端，及一第三端，耦接於該第二端，其中該第三端的電位係為該第一電壓減去該第一P型金氧半電晶體的第一端與第二端之間的電壓差；一第二P型金氧半電晶體，具有一第一端，用以接收該第一電壓，一第二端，耦接於該第一P型金氧半電晶體的第三端，及一第三端，用以輸出一輸出電壓，其中該第二P型金氧半電晶體的第一端與第二端的電位差等於該第一P型金氧半電晶體的第一端與第二端的電位差；一N型金氧半電晶體，具有一第一端，耦接於該第一P型金氧半電晶體的第三端，一第二端，用以接收一升壓訊號，及一第三端；及一電流源，耦接於該N型金氧半電晶體的第三端及一地端之間，用以提供一定電流。
  2. 如請求項1所述之輸出級電路，其中該第一P型金氧半電晶體的通道長度(length)等於該第二P型金氧半電晶體的通道長度。
  3. 如請求項1所述之輸出級電路，其中流經該第二P型金氧半電晶體的電流係對應於該第一P型金氧半電晶體的第一端和第二端的之間的電位差。
  4. 如請求項1所述之輸出級電路，其中該第二P型金氧半電晶體的第三端係耦接於一回授電路及/或一負載。
  5. 如請求項1所述之輸出級電路，其中該第一P型金氧半電晶體的第一端係為源極端，該第一P型金氧半電晶體的第二端係為閘極端，及該第一P型金氧半電晶體的第三端係為汲極端。
  6. 如請求項1所述之輸出級電路，其中該第二P型金氧半電晶體的第一端係為源極端，該第二P型金氧半電晶體的第二端係為閘極端，及該第二P型金氧半電晶體的第三端係為汲極端。
  7. 如請求項1所述之輸出級電路，其中該N型金氧半電晶體的第一端係為汲極端，該N型金氧半電晶體的第二端係為閘極端，及該N型金氧半電晶體的第三端係為源極端。
  8. 一種用以輸出隨製程變異的驅動電流的輸出級電路，包含：一N型金氧半電晶體，具有一第一端，用以接收一第一電壓，一第二端，耦接於該第一端，及一第三端，其中該第三端的電位係為該第一電壓減去該N型金氧半電晶體的第二端與第三端之間的電壓差；一第一N型金氧半電晶體，具有一第一端，用以接收該第一電壓，一第二端，耦接於該N型金氧半電晶體的第三端，及 一第三端，用以輸出一輸出電壓，其中該第一N型金氧半電晶體的第一端與第二端的電位差是和該N型金氧半電晶體的第三端的電壓相依；一第二P型金氧半電晶體，具有一第一端，耦接於該N型金氧半電晶體的第三端，一第二端，用以接收一升壓訊號，及一第三端；及一電流源，耦接於該第二P型金氧半電晶體的第三端及一地端之間，用以提供一定電流。
  9. 如請求項8所述之輸出級電路，其中該N型金氧半電晶體的通道長度(length)等於該第一P型金氧半電晶體的通道長度。
  10. 如請求項8所述之輸出級電路，其中流經該第一P型金氧半電晶體的電流係對應於該N型金氧半電晶體的的第二端和第三端的之間的電位差。
  11. 如請求項8所述之輸出級電路，其中該第一P型金氧半電晶體的第三端係耦接於一回授電路及/或一負載。
  12. 如請求項8所述之輸出級電路，其中該N型金氧半電晶體的第一端係為汲極端，該N型金氧半電晶體的第二端係為閘極端，及該N型金氧半電晶體的第三端係為源極端。
  13. 如請求項8所述之輸出級電路，其中該第一P型金氧半電晶體的第一端係為源極端，該第一P型金氧半電晶體的第二端係為閘極端，及該第一P型金氧半電晶體的第三端係為汲極端。
  14. 如請求項8所述之輸出級電路，其中該第二P型金氧半電晶體的第一端係為源極端，該第二P型金氧半電晶體的第二端係為閘極端，及該第二P型金氧半電晶體的第三端係為汲極端。
TW100107685A 2011-03-08 2011-03-08 用以輸出隨製程變異的驅動電流的輸出級電路 TWI465040B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100107685A TWI465040B (zh) 2011-03-08 2011-03-08 用以輸出隨製程變異的驅動電流的輸出級電路
US13/099,380 US8536903B2 (en) 2011-03-08 2011-05-03 Output stage circuit for outputting a driving current varying with a process
CN201110130211.3A CN102355253B (zh) 2011-03-08 2011-05-17 用以输出随工艺变异的驱动电流的输出级电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100107685A TWI465040B (zh) 2011-03-08 2011-03-08 用以輸出隨製程變異的驅動電流的輸出級電路

Publications (2)

Publication Number Publication Date
TW201238250A TW201238250A (en) 2012-09-16
TWI465040B true TWI465040B (zh) 2014-12-11

Family

ID=45578760

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100107685A TWI465040B (zh) 2011-03-08 2011-03-08 用以輸出隨製程變異的驅動電流的輸出級電路

Country Status (3)

Country Link
US (1) US8536903B2 (zh)
CN (1) CN102355253B (zh)
TW (1) TWI465040B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9467128B2 (en) * 2014-03-28 2016-10-11 Texas Instruments Incorporated Linearization circuit for high frequency signal phase adjustment
US10644699B2 (en) * 2018-05-31 2020-05-05 Texas Instruments Incorporated Lower voltage switching of current mode logic circuits

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1211108A (zh) * 1997-09-11 1999-03-17 三菱电机株式会社 能高速且稳定地传递信号的半导体装置
US6064230A (en) * 1998-01-28 2000-05-16 Sun Microsystems, Inc. Process compensated output driver with slew rate control
TW200735525A (en) * 2006-02-17 2007-09-16 Semiconductor Components Ind Method for nullifying temperature dependence and circuit therefor
TW201009535A (en) * 2008-08-28 2010-03-01 Etron Technology Inc A current mirror with immunity for the variation of threshold voltage and the generation method thereof
US20100321089A1 (en) * 2009-05-04 2010-12-23 Choy Benedict C K Complementary high voltage switched current source integrated circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107141A (en) * 1989-11-01 1992-04-21 Hitachi, Ltd. BiCMOS logic circuit using 0.5 micron technology and having an operating potential difference of less than 4 volts
TW200822023A (en) * 2006-11-10 2008-05-16 Beyond Innovation Tech Co Ltd Circuit for adjusting driving ability of output stage and method thereof
US7545221B1 (en) * 2008-01-08 2009-06-09 Mediatek Inc. Signal amplifying apparatus including I/O devices and core devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1211108A (zh) * 1997-09-11 1999-03-17 三菱电机株式会社 能高速且稳定地传递信号的半导体装置
US6064230A (en) * 1998-01-28 2000-05-16 Sun Microsystems, Inc. Process compensated output driver with slew rate control
TW200735525A (en) * 2006-02-17 2007-09-16 Semiconductor Components Ind Method for nullifying temperature dependence and circuit therefor
TW201009535A (en) * 2008-08-28 2010-03-01 Etron Technology Inc A current mirror with immunity for the variation of threshold voltage and the generation method thereof
US20100321089A1 (en) * 2009-05-04 2010-12-23 Choy Benedict C K Complementary high voltage switched current source integrated circuit

Also Published As

Publication number Publication date
US20120229174A1 (en) 2012-09-13
TW201238250A (en) 2012-09-16
CN102355253A (zh) 2012-02-15
US8536903B2 (en) 2013-09-17
CN102355253B (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
TWI513180B (zh) Differential amplifier circuit
WO2018133374A1 (zh) 电流镜电路以及电流镜电路的驱动方法
US9531336B2 (en) Operational amplifier and driving circuit
TWI519026B (zh) 用於短路及電力限制保護之電路及方法
TWI465040B (zh) 用以輸出隨製程變異的驅動電流的輸出級電路
JP2007251507A (ja) 差動増幅回路
CN108696260A (zh) 跨导放大器
KR20120028233A (ko) 정전류 회로
JP6282124B2 (ja) レベルシフト回路及び半導体装置
JP6306413B2 (ja) レギュレータ回路
JP5677352B2 (ja) 電圧切り替え回路
US7816989B2 (en) Differential amplifier
US8593178B2 (en) CMOS logic circuit
TW201300796A (zh) 門檻電壓偵測電路
TWI763688B (zh) 輸入裝置
KR100609485B1 (ko) 히스테리시스 특성을 갖는 비교장치
TWI514752B (zh) 共模電壓緩衝器
JP5262531B2 (ja) レベルシフト回路
US20080218214A1 (en) Semiconductor output circuit, external output signal generation method, and semiconductor device
TWI323405B (en) Voltage regulation unit with zener diode and voltage regulation device thereof
JP5408274B2 (ja) 半導体出力回路及び外部出力信号生成方法並びに半導体装置
TWI459715B (zh) 放大器
TW201414148A (zh) 電源轉換器及其負電壓上拉電路
KR20180025122A (ko) 슬루 부스트 클램프 회로
TW201308885A (zh) 緩衝放大器